JPH0743953B2

JPH0743953B2 - Ｒｏｍランダム書き込み装置

Info

Publication number: JPH0743953B2
Application number: JP15800289A
Authority: JP
Inventors: 幹則笈田
Original assignee: 株式会社ピーエフユー
Priority date: 1989-06-20
Filing date: 1989-06-20
Publication date: 1995-05-15
Anticipated expiration: 2010-05-15
Also published as: JPH0323597A

Description

【発明の詳細な説明】〔概要〕本発明は、ROMを自動供給して書き込んだ後に排出を自
動的に行う自動機において、複数のROMを実装した後に
並列に書き込むときに発生する給排時間による処理能力
の低下を解決するため、ROMを実装したアドレスから書
き込みおよび読み出しチェックをサイクリックに順次行
うことにより、ROMへの書き込み処理能力を向上させる
ことを目的としている。

〔産業上の利用分野〕

本発明は、ROMへの書き込みをランダムに行うROMランダ
ム書き込み装置に関するものである。電子産業におい
て、PROM、EPROMなどのプログラマブルROMの使用が非常
に多くなっており、しかも大容量化しているため、自動
機の処理能力を向上させることが望まれている。

〔従来の技術と発明が解決しようとする課題〕

従来、高速のROM書き込み装置として、ギャグプログラ
マーがある。これは、第４図（イ）に示すように複数個
のROMを実装し、これらにアドレス、データ、電源およ
び書込パルスを同時に供給して書き込むものであって、
１個当りの書き込み時間を短縮するものである。

しかし、例えば第４図（ロ）に示すように、ROMない
しを供給（実装）した後、同時に書き込みを開始して
いるため、多数のROMを供給している時間の間、書き込
みが停止しており、無駄な時間が生じてしまうという問
題があった。この無駄な時間を無くし、第４図（ハ）に
示すように、ROMを供給した後に順次書き込みを開始
し、全体としての処理能力を向上させることが望まれて
いる。

本発明は、ROMの実装を契機に書き込み・チェックを順
次開始し、ROMの給排時間による無駄を無くして処理能
力を向上させることを目的としている。

〔課題を解決する手段〕

第１図を参照して課題を解決する手段を説明する。

第１図において、スタートアドレステーブル５−１は、
書き込み対象のROMを実装した時に、循環する態様で供
給しているアドレスをスタートアドレスとして当該ROM
に対応づけて登録するテーブルである。

ROM実装検出部８は、ROMが実装されたことを検出するも
のである。

〔作用〕

本発明は、第１図に示すように、ROM実装検出部８がROM
の実装を検出したことを契機として、ROMに供給されて
いるアドレスをスタートアドレスとしてスタートアドレ
ステーブル５−１に当該ROMに対応づけて登録し、アド
レス、データ、電源および書込パルスなどを循環する態
様で順次供給して当該ROMへの書き込み・チェックを行
い、スタートアドレステーブル５−１に登録したスター
トアドレスの直前のアドレスのときに書き込みを停止し
て排出するようにしている。

従って、ROMの実装を契機に書き込み・チェックを順次
開始し、書き込み・チェックを開始した直前のアドレス
になったときに書き込みを停止することにより、ROMの
給排時間による無駄を無くして処理能力を向上させるこ
とが可能となる。

〔実施例〕

まず、第２図を用いて本発明の概念を説明する。

第２図（イ）において、ROM（＃１）ないしROM（＃８）
を図示のように並列に実装する。これらROM（＃１）な
いしROM（＃８）に対して、同時にアドレスおよびデー
タを供給すると共に、実装した順に実装完了信号を図中
のアンド回路に供給して電源および書込パルスを該当RO
Mに供給する。

次に、第２図（ロ）を用いて第２図（イ）構成の動作を
説明する。

第２図（ロ）において、書き込みアドレスを0000Hから7
FFFまで（256KのROMのとき）、循環する態様で供給す
る。

（１）この状態で、ROM（＃１）の実装を完了した時
点でＨレベルの実装完了信号を当該ROM（＃１）のアン
ド回路に入力し、電源および書込パルスを供給して例え
ばアドレス“0000H"から書き込みを開始する。

（２）次に、ROM（＃２）の実装を完了した時点でＨ
レベルの実装完了信号を当該ROM（＃２）のアンド回路
に入力し、電源および書込パルスを供給して例えばアド
レス“0183H"から書き込みを開始する。

（３）同様に、ROM（＃３）について、例えばアドレ
ス“0356H"から書き込みを開始する。以下同様に実装完
了した順に書き込みを開始する。

（４）以上のようにして書き込みを開始したROMにつ
いて、書き込みを開始したスタートアドレスの直前のス
トップアドレスまで書き込んだときに、該当ROMのアン
ド回路に供給していた実装完了信号をＬレベルにし、書
き込みを停止する。そして、排出する。

以上のように、ROMを実装完了した時点から書き込みを
順次開始し、書き込みを開始した直前のアドレスまで書
き込んだときに書き込みを順次停止することにより、複
数のROMを実装する間、書き込みを待機する必要がなく
なり、書き込み処理の効率化を図ることが可能となる。

次に、第１図および第３図を用いて本発明の１実施例の
構成および動作を順次詳細に説明する。

第１図において、ROM（＃１）１−１ないしROM（＃ｍ）
１−ｍは、ｍ個のROMであって、PROM、EPROMなどであ
る。

レバー２−１ないしレバー２−ｍは、ROM（＃１）１−
１ないしROM（＃ｍ）１−ｍを実装／排出するときに操
作することによって閉／開される接点をもつレバーであ
る。

スイッチ部３−１ないし３−ｍは、電源（V_PP、V_CCな
ど）および書込パルスW_PなどをROM（＃１）１−１ない
しROM（＃ｍ）１−ｍに供給、あるいは供給しないよう
にするものである。

メモリ５は、プログラムおよびデータなどを記憶させる
メモリであって、本実施例に係わるスタートアドレステ
ーブル５−１を設けるものである。

アドレスレジスタ６は、CPU13から通知されたアドレス
を保持し、ROM（＃１）１−１ないしROM（＃ｍ）１−ｍ
に供給するためのレジスタである。

データレジスタ７は、CPU13から通知されたデータを保
持し、ROM（＃１）１−１ないしROM（＃ｍ）１−ｍに供
給するためのレジスタである。

ROM実装検出部８は、ROM（＃１）１−１ないしROM（＃
ｍ）１−ｍが実装されたことを検出するものであって、
当該ROM（＃１）１−１ないしROM（＃ｍ）１−ｍを実装
するときに操作するレバー２−１ないし２−ｍの閉状態
を検出するものである。

ROM使用制御部９は、スイッチ部３−１ないし３−ｍを
制御してROM（＃１）１−１ないしROM（＃ｍ）１−ｍの
うちの実装されたものに電源および書込パルスなどを供
給するものである。

操作SW＆表示部10は、各種操作指示を与える操作スイッ
チおよび現在の書き込み状態などを表示する表示部であ
る。

POWER制御部11は、ROM（＃１）１−１ないしROM（＃
ｍ）１−ｍに供給する電源（V_PP、V_CCなど）を制御する
ものである。

書込パルス制御部12は、ROM（＃１）１−１ないしROM
（＃ｍ）１−ｍに供給する書込パルスW_Pを制御するもの
である。

CPU13は、メモリ５に格納されたプログラムをもとに書
き込み制御などを行うものである。

次に、第３図フローチャートを用いて第１図構成の動作
を詳細に説明する。

第３図（イ）は、スタートアドレステーブル５−１を示
す。これは、第１図メモリ５中に設けたものであって、
ROMに対応づけて書き込みを開始したスタートアドレス
を登録するテーブルである。

第３図（ロ）において、は、マスタデータを読み込
む。これは、ROMに書き込もうとするデータを図示外の
外部記憶装置から読み込み、第１図メモリ５上に展開す
ることを表している。

は、書き込みアドレスのセット、およびデータのセッ
トを行う。これは、第１図CPU13がアドレスをアドレス
レジスタ６およびデータをデータレジスタ７にそれぞれ
セットし、ROM（＃１）１−１ないしROM（＃ｍ）１−ｍ
に供給することを表す。

は、ｉ番目（ｉ＝１ないしｍ）のソケットにROM有り
か否かを判別する。これは、第１図レバー２−１ないし
２−ｍのうちのｉ番目のレベー２−ｉの接点が閉（ROM
が実装されている状態）となっているか否かを検出する
ことを表す。YESの場合（ROM（＃ｉ）１−ｉが実装され
ている場合）には、を実行する。NOの場合には、を
実行する。

は、書き込み中か否かを判別する。YESの場合（スタ
ートアドレステーブル５−１の該当ROMにスタートアド
レスが登録されている場合）には、既に書き込み中であ
ったので、を実行する。NOの場合（スタートアドレス
テーブル５−１の該当ROMのエントリがクリアされてい
た場合）には、書き込み中でなかったので、を実行す
る。

は、現書込アドレスをスタートアドレスとしてスター
トアドレステーブル５−１にセット（登録）すると共
に、電源（V_CC、V_PP）および書込パルスW_PをONにする
（供給する）。これは、第１図スイッチ部３−ｉをON状
態にして電源（V_CC、V_PP）および書込パルスW_Pを当該RO
M（＃１）１−ｉに供給する状態にセットすることを表
す。

は、ｍ個チェックが完了したか否かを判別する。YES
の場合には、を実行する。NOの場合には、でｉ＝ｉ
＋１し、ないしを繰り返し実行する。

以上のないしの処理によって、ROMのセット（実
装）の検出を行い、検出時にスタートアドレスをスター
トアドレステーブル５−１に登録する。

は、書き込みを行う。これは、データをROMに書き込
むことを表す。

は、リードチェックを行う。これは、で書き込んだ
ROMについて、読み出しを行い、正しいデータが書き込
まれているか否かをチェックすることを表す。

は、ｉ番目（ｉ＝１ないしｍ）の書き込みを完了した
か否かを判別する。これは、ROM（＃ｉ）１−ｉ（ｉ＝
１ないしｍ）について、現書込アドレスが、スタートア
ドレステーブル５−１を参照してスタートアドレスの直
前のアドレスであって書込完了したか否かを判別するこ
とを表す。YESの場合には、でスタートアドレステー
ブル５−１中の該当するスタートアドレスをクリアおよ
びV_CC、V_PP、W_PをOFFにし、を実行する。NOの場合に
は、を実行する。

は、ｍ個のチェックを完了したか否かを判別する。YE
Sの場合には、を実行する。NOの場合には、でｉ＝
ｉ＋１し、ないしを繰り返し実行する。

以上のないしの処理によって、ROMへの書き込みの
完了を検出する。

は、書込アドレスを＋１する。

は、作業中断か否かを判別する。これは、オペレータ
から作業中断の指令があったか否かを判別する。YESの
場合には、終る。NOの場合には、以降を繰り返し実行
する。

〔発明の効果〕

以上説明したように、本発明によれば、ROMの実装を契
機に書き込みを順次開始し、書き込みを開始した直前の
アドレスになったときに書き込みを順次停止する構成を
採用しているため、ROMの給排時間による無駄を無く
し、ROMへの書き込み処理能力を向上させることができ
る。

【図面の簡単な説明】

第１図は本発明の１実施例構成図、第２図は本発明の概
念説明図、第３図は本発明の動作説明フローチャート、
第４図は従来技術の説明図を示す。図中、１−１ないし１−ｍはROM、２−１ないし２−ｍ
はレバー、３−１ないし３−ｍはスイッチ部、５はメモ
リ、５−１はスタートアドレステーブル、６はアドレス
レジスタ、７はデータレジスタ、８はROM実装検出部、
９はROM使用制御部、11はPOWER制御部、12は書込パルス
制御部、13はCPUを表す。

Claims

【特許請求の範囲】

【請求項１】ROMへの書き込みをランダムに行う書き込
み装置において、書き込みを行おうとするROMを実装した時に、複数のROM
に同時に循環する態様で供給しているアドレスを当該RO
Mのスタートアドレスとして登録するスタートアドレス
テーブル（５−１）と、 ROMの実装を契機として、このスタートアドレステーブ
ル（５−１）に当該ROMに対応づけてスタートアドレス
を登録すると共に、アドレス、データ、電源および書込
パルスなどを供給して当該ROMへの書き込みを順次行
い、上記スタートアドレステーブル（５−１）に登録し
たスタートアドレスの直前のアドレスのときに書き込み
を停止する手段とを備えたことを特徴とするROMランダ
ム書き込み装置。