JPH02204846A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02204846A JPH02204846A JP1022631A JP2263189A JPH02204846A JP H02204846 A JPH02204846 A JP H02204846A JP 1022631 A JP1022631 A JP 1022631A JP 2263189 A JP2263189 A JP 2263189A JP H02204846 A JPH02204846 A JP H02204846A
- Authority
- JP
- Japan
- Prior art keywords
- register
- initialization
- main storage
- store
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 8
- 239000002699 waste material Substances 0.000 abstract 2
- 238000000034 method Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2736—Tester hardware, i.e. output processing circuits using a dedicated service processor for test
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は情報処理装置に関し、特に、主記憶装置の初期
化に関する。
化に関する。
〔従来の技術］
従来、この種の情報処理装置において、主記憶装置の初
期化の終了を、診断プロセッサが時間監視を行うことに
よって判断していた。
期化の終了を、診断プロセッサが時間監視を行うことに
よって判断していた。
［発明が解決しようとする課題］
上述した従来の情報処理装置は、主記憶装置の初期化の
終了の判断を、主記憶装置の最大構成容量を初期化する
ために必要な最大時間の経過を、診断プロセッサが時間
計数手段を用いて時間監視を行うことによって行ってい
るので、主記憶装置の構成容量を変更した場合でも、診
断プロセッサは最大時間の経過のみでしか主記憶装置の
初期化の終了を判断できないため、初期化のために大き
な時間のむだが生じるという欠点がある。
終了の判断を、主記憶装置の最大構成容量を初期化する
ために必要な最大時間の経過を、診断プロセッサが時間
計数手段を用いて時間監視を行うことによって行ってい
るので、主記憶装置の構成容量を変更した場合でも、診
断プロセッサは最大時間の経過のみでしか主記憶装置の
初期化の終了を判断できないため、初期化のために大き
な時間のむだが生じるという欠点がある。
［課題を解決するための手段］
本発明による情報処理装置は、演算プロセッサとシステ
ム制御装置と主記憶装置と診断プロセッサとを有する情
報処理装置において、 システム制御装置は、 演算プロセッサより送られてくる主記憶装置に対するス
トアリクエストの情報であるコマンドコードとストアア
ドレスとストアデータとを各々保持するコマンドコード
レジスタとストアアドレスレジスタとストアデータレジ
スタと、 前記ストアリクエストにより、前記コマンドコードレジ
スタと前記ストアアドレスレジスタと前記ストアデータ
レジスタとを制御するリクエスト制御部と、 前記ストアアドレスレジスタの内容を前記リクエスト制
御部の制御により歩進するカウント回路と、 主記憶装置の構成容量を保持する容量レジスタと、 前記ストアアドレスレジスタの内容と前記容量レジスタ
の内容を比較して、前記ストアアドレスレジスタの値が
前記容量レジスタの値を越えたかどうか判断する比較回
路と、 診断プロセッサからの主記憶の初期化指示によりセット
される初期化フラグと、 前記初期化フラグがセットされている時は、前記比較回
路からの演算プロセッサに対する通知を無効にする第１
のアンド回路及び診断プロセッサに対する通知を有効に
する第２のアンド回路と、前記初期化フラグがセットさ
れている時は、前記リクエスト制御部に前記主記憶装置
に対する初期化のための制御を行わせるパスとを有し、
診断プロセッサは、 主記憶装置の初期化のための情報を前記システム制御装
置の前記コマンドコードレジスタと前記ストアアドレス
レジスタと前記ストアデータレジスタと前記初期化フラ
グにデータを設定するパスを有している。
ム制御装置と主記憶装置と診断プロセッサとを有する情
報処理装置において、 システム制御装置は、 演算プロセッサより送られてくる主記憶装置に対するス
トアリクエストの情報であるコマンドコードとストアア
ドレスとストアデータとを各々保持するコマンドコード
レジスタとストアアドレスレジスタとストアデータレジ
スタと、 前記ストアリクエストにより、前記コマンドコードレジ
スタと前記ストアアドレスレジスタと前記ストアデータ
レジスタとを制御するリクエスト制御部と、 前記ストアアドレスレジスタの内容を前記リクエスト制
御部の制御により歩進するカウント回路と、 主記憶装置の構成容量を保持する容量レジスタと、 前記ストアアドレスレジスタの内容と前記容量レジスタ
の内容を比較して、前記ストアアドレスレジスタの値が
前記容量レジスタの値を越えたかどうか判断する比較回
路と、 診断プロセッサからの主記憶の初期化指示によりセット
される初期化フラグと、 前記初期化フラグがセットされている時は、前記比較回
路からの演算プロセッサに対する通知を無効にする第１
のアンド回路及び診断プロセッサに対する通知を有効に
する第２のアンド回路と、前記初期化フラグがセットさ
れている時は、前記リクエスト制御部に前記主記憶装置
に対する初期化のための制御を行わせるパスとを有し、
診断プロセッサは、 主記憶装置の初期化のための情報を前記システム制御装
置の前記コマンドコードレジスタと前記ストアアドレス
レジスタと前記ストアデータレジスタと前記初期化フラ
グにデータを設定するパスを有している。
［実施例］
次に、本発明について図面を参照して説明する。
第１図を参照すると、本発明の一実施例による情報処理
装置は、演算プロセッサ１と、システム制御装置ｆ！２
と、主記憶装置３と、診断プロセッサ４とを有する。
装置は、演算プロセッサ１と、システム制御装置ｆ！２
と、主記憶装置３と、診断プロセッサ４とを有する。
レジスタ２０１〜２０３は、演算プロセッサ１より送ら
れてくる主記憶装置３に対するストアリクエストの情報
であるコマンドコードとストアアドレスとストアデータ
を各々保持するコマンドコードレジスタ、ストアアドレ
スレジスタ、ストアデータレジスタである。
れてくる主記憶装置３に対するストアリクエストの情報
であるコマンドコードとストアアドレスとストアデータ
を各々保持するコマンドコードレジスタ、ストアアドレ
スレジスタ、ストアデータレジスタである。
リクエスト制御部２００は、演算プロセッサ１のストア
リクエスト通知により、コマンドコードレジスタ２０１
、ストアアドレスレジスタ２０２、ストアデータレジス
タ２０３を制御する。
リクエスト通知により、コマンドコードレジスタ２０１
、ストアアドレスレジスタ２０２、ストアデータレジス
タ２０３を制御する。
カウント回路２０４は、ストアアドレスレジス夕２０２
の内容を歩進するカウント回路である。
の内容を歩進するカウント回路である。
容量レジスタ２１０は、主記憶装置３の構成容量を保持
するレジスタである。
するレジスタである。
比較囲路２１１はストアアドレスレジスタ２０２と容量
レジスタ２１０の内容を比較して、ストアアドレスレジ
スタ２０２が示すアドレス値が容量レジスタ２１０の示
す容量値を越えたかどうかを判断する回路である。
レジスタ２１０の内容を比較して、ストアアドレスレジ
スタ２０２が示すアドレス値が容量レジスタ２１０の示
す容量値を越えたかどうかを判断する回路である。
初期化フラグ２２０は、診断プロセッサ４からの主記憶
装置３の初期化指示によりセットされるフラグである。
装置３の初期化指示によりセットされるフラグである。
アンド回路２３１〜２３２は、初期化フラグ２２０がセ
ットされている時は、比較回路２１１からの演算プロセ
ッサ１＆：対する通知を無効にするアンド回路２３１及
び診断プロセッサ４に対する通知を有効にするアンド回
路２３２である。
ットされている時は、比較回路２１１からの演算プロセ
ッサ１＆：対する通知を無効にするアンド回路２３１及
び診断プロセッサ４に対する通知を有効にするアンド回
路２３２である。
この時、診断プロセッサ４に通知があると、この通知は
ストアアドレスが主記憶装置３の容量を越えたことを示
しており、診断プロセッサ４は主記憶装置３の初期化が
終了したことが判断できる。
ストアアドレスが主記憶装置３の容量を越えたことを示
しており、診断プロセッサ４は主記憶装置３の初期化が
終了したことが判断できる。
逆に、初期化フラグ２２０がセットされていない時は、
演算プロセッサ１に対して通知が行われ、演算プロセッ
サ１は、ストアアドレスの異常を認歳し、例外等の処理
を行う。
演算プロセッサ１に対して通知が行われ、演算プロセッ
サ１は、ストアアドレスの異常を認歳し、例外等の処理
を行う。
シフトパス４０１は診断プロセッサ４に接続されている
シフトデータパスであり、シフト動作により、コマンド
コードレジスタ２０１、ストアアドレスレジスタ２０２
、ストアデータレジスタ２０３、及び初期化フラグ２２
０にデータを設定できる。
シフトデータパスであり、シフト動作により、コマンド
コードレジスタ２０１、ストアアドレスレジスタ２０２
、ストアデータレジスタ２０３、及び初期化フラグ２２
０にデータを設定できる。
次に本発明による主記憶装置３の初期化方法について説
明する。
明する。
診断プロセッサ４は、主記憶装置３の初期化に必要なデ
ータをシフトパス４０１を用いて、コマンドコードレジ
スタ２０１、ストアアドレスレジスタ２０２、ストアデ
ータレジスタ２０３に設定し、初期化フラグ２２０をセ
ットする。
ータをシフトパス４０１を用いて、コマンドコードレジ
スタ２０１、ストアアドレスレジスタ２０２、ストアデ
ータレジスタ２０３に設定し、初期化フラグ２２０をセ
ットする。
初期化フラグ２２０がセットされたことにより、リクエ
スト制御部２００は、主記憶装置３に比較回路２１１に
よりストアアドレスが主記憶装置３の容量を越えるまで
、カウント回路２０４によりストアアドレスレジスタ２
０２を歩進しながら、ストアリクエストを通知しつづけ
る。
スト制御部２００は、主記憶装置３に比較回路２１１に
よりストアアドレスが主記憶装置３の容量を越えるまで
、カウント回路２０４によりストアアドレスレジスタ２
０２を歩進しながら、ストアリクエストを通知しつづけ
る。
診断プロセッサ４に比較回路２１１からの通知があると
、診断プロセッサ４は主記憶装置３の初期化が終了した
と判断し、次の処理を実行できる。
、診断プロセッサ４は主記憶装置３の初期化が終了した
と判断し、次の処理を実行できる。
［発明の効果］
以上説明したように本発明は、診断プロセッサに対する
比較回路の通知により、主記憶装置の初期化の終了を判
断することにより、主記憶装置の容量に応じた時間で容
易に終了を判断でき、診断プロセッサは、次の処理の実
行が行え、主記憶装置の初期化のためにむだな時間の消
費を省くことができるという効果がある。
比較回路の通知により、主記憶装置の初期化の終了を判
断することにより、主記憶装置の容量に応じた時間で容
易に終了を判断でき、診断プロセッサは、次の処理の実
行が行え、主記憶装置の初期化のためにむだな時間の消
費を省くことができるという効果がある。
リクエスト制御部、２０１・・・コマンドコードレジス
タ、２０２・・・ストアアドレスレジスタ、２０３・・
・ストアデータレジスタ、２０４・・・カウント回路、
２１０・・・容量レジスタ、２１１・・・比較回路、２
２０・・・初期化フラグ、２３１・・・アンド回路、２
３２・・・アンド回路。
タ、２０２・・・ストアアドレスレジスタ、２０３・・
・ストアデータレジスタ、２０４・・・カウント回路、
２１０・・・容量レジスタ、２１１・・・比較回路、２
２０・・・初期化フラグ、２３１・・・アンド回路、２
３２・・・アンド回路。
第１図は本発明の一実施例による情報処理装置の構成を
示すブロック図である。
示すブロック図である。
Claims (1)
- 【特許請求の範囲】 １、演算プロセッサとシステム制御装置と主記憶装置と
診断プロセッサとを有する情報処理装置において、 前記システム制御装置は、 前記演算プロセッサより送られてくる前記主記憶装置に
対するストアリクエストの情報であるコマンドコードと
ストアアドレスとストアデータとを各々保持するコマン
ドコードレジスタとストアアドレスレジスタとストアデ
ータレジスタと、前記ストアリクエストにより、前記コ
マンドコードレジスタと前記ストアアドレスレジスタと
前記ストアデータレジスタとを制御するリクエスト制御
部と、 前記ストアアドレスレジスタの内容を前記リクエスト制
御部の制御により歩進するカウント回路と、 前記主記憶装置の構成容量を保持する容量レジスタと、 前記ストアアドレスレジスタの内容と前記容量レジスタ
の内容を比較して、前記ストアアドレスレジスタの値が
前記容量レジスタの値を越えたかどうか判断する比較回
路と、 前記診断プロセッサからの主記憶の初期化指示によりセ
ットされる初期化フラグと、 前記初期化フラグがセットされている時は、前記比較回
路からの前記演算プロセッサに対する通知を無効にする
第１のアンド回路及び前記診断プロセッサに対する通知
を有効にする第２のアンド回路と、 前記初期化フラグがセットされている時は、前記リクエ
スト制御部に前記主記憶装置に対する初期化のための制
御を行わせるパスとを有し、前記診断プロセッサは、 前記主記憶装置の初期化のための情報を前記システム制
御装置の前記コマンドコードレジスタと前記ストアアド
レスレジスタと前記ストアデータレジスタと前記初期化
フラグにデータを設定するパスを有し、 前記診断プロセッサからの主記憶装置の初期化リクエス
トを行うことを特徴とする情報処理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1022631A JPH02204846A (ja) | 1989-02-02 | 1989-02-02 | 情報処理装置 |
| EP19900101808 EP0381140B1 (en) | 1989-02-02 | 1990-01-30 | Data processing apparatus |
| CA 2008868 CA2008868C (en) | 1989-02-02 | 1990-01-30 | Data processing device |
| DE1990610018 DE69010018T2 (de) | 1989-02-02 | 1990-01-30 | Datenverarbeitungsgerät. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1022631A JPH02204846A (ja) | 1989-02-02 | 1989-02-02 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02204846A true JPH02204846A (ja) | 1990-08-14 |
Family
ID=12088174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1022631A Pending JPH02204846A (ja) | 1989-02-02 | 1989-02-02 | 情報処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0381140B1 (ja) |
| JP (1) | JPH02204846A (ja) |
| CA (1) | CA2008868C (ja) |
| DE (1) | DE69010018T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000315178A (ja) * | 1999-04-30 | 2000-11-14 | Nec Kofu Ltd | メモリクリア回路付情報処理装置およびメモリアクセス・メモリクリア方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58147878A (ja) * | 1982-02-26 | 1983-09-02 | Oki Electric Ind Co Ltd | Ｒａｍクリア回路 |
| JPS58182731A (ja) * | 1982-04-19 | 1983-10-25 | Toshiba Corp | 記憶装置における初期化制御方式 |
| JPS62226216A (ja) * | 1986-03-27 | 1987-10-05 | Nec Corp | システム立上げ方式 |
-
1989
- 1989-02-02 JP JP1022631A patent/JPH02204846A/ja active Pending
-
1990
- 1990-01-30 DE DE1990610018 patent/DE69010018T2/de not_active Expired - Fee Related
- 1990-01-30 EP EP19900101808 patent/EP0381140B1/en not_active Expired - Lifetime
- 1990-01-30 CA CA 2008868 patent/CA2008868C/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000315178A (ja) * | 1999-04-30 | 2000-11-14 | Nec Kofu Ltd | メモリクリア回路付情報処理装置およびメモリアクセス・メモリクリア方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69010018T2 (de) | 1994-10-06 |
| EP0381140A3 (en) | 1991-10-30 |
| CA2008868A1 (en) | 1990-08-02 |
| CA2008868C (en) | 1994-05-03 |
| EP0381140A2 (en) | 1990-08-08 |
| DE69010018D1 (de) | 1994-07-28 |
| EP0381140B1 (en) | 1994-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01237864A (ja) | Ｄｍａ転送制御装置 | |
| US5561816A (en) | Data transfer controlling device for use in a direct memory access (DMA) system | |
| JPH0328947A (ja) | 周辺制御装置 | |
| JPH098659A (ja) | アナログデジタル変換装置 | |
| JPS58197553A (ja) | プログラム監視装置 | |
| JPH05108548A (ja) | Ｄｍａコントローラ | |
| JPH02204846A (ja) | 情報処理装置 | |
| US3245047A (en) | Selective data transfer apparatus | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| JPS5854418A (ja) | 割込み処理方式 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JPH0743953B2 (ja) | Ｒｏｍランダム書き込み装置 | |
| KR960011685A (ko) | 인터럽트 요구를 처리하기 위한 데이타 처리장치 및 방법 | |
| JP3695078B2 (ja) | パルス出力命令を持つプログラマブルコントローラ | |
| JPH03119449A (ja) | 計算装置 | |
| JPH0981275A (ja) | 演算処理装置 | |
| JPH0635757A (ja) | Ｃｐｕの異常検出装置 | |
| JPH05282243A (ja) | バスマスター装置及び該装置を用いた電子機器 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPH0269866A (ja) | ベクトルデータ処理装置 | |
| JPH0325674A (ja) | 情報処理装置 | |
| JPH02291031A (ja) | マイクロコンピュータ開発支援装置 | |
| JPH0417530B2 (ja) | ||
| JPH04362741A (ja) | 割込み制御方法 | |
| JPH0545978B2 (ja) |