JPH04362741A - 割込み制御方法 - Google Patents
割込み制御方法Info
- Publication number
- JPH04362741A JPH04362741A JP13789991A JP13789991A JPH04362741A JP H04362741 A JPH04362741 A JP H04362741A JP 13789991 A JP13789991 A JP 13789991A JP 13789991 A JP13789991 A JP 13789991A JP H04362741 A JPH04362741 A JP H04362741A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- port
- interrupt
- interruption
- main routine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000012545 processing Methods 0.000 claims abstract description 60
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 abstract description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、割込み制御方法に関す
るものである。
るものである。
【０００２】
【従来の技術】従来の割込み制御方法を図４を参照しな
がら説明する。例えば、コンピュータにおいてメインル
ーチンの処理中にポートＡから割込み命令がかかると、
その時点までのメインルーチンのレジスタ内容を一旦所
定の記憶エリアに退避させてから、ポートＡの割込み処
理に移る。さらにポートＡの割込み処理中にポートＢか
ら割込み命令がかかると、この場合はポートＡの割込み
処理が終了し、上記記憶エリアの記憶内容をレジスタに
回復してメインルーチンに戻ってからポートＢの割込み
命令を検出し、メインルーチンのレジスタ内容を再び上
記記憶エリアに退避させ、ポートＢの割込み処理に移る
。ポートＢの割込み処理を終了すると、上記記憶エリア
の記憶内容をレジスタに回復してメインルーチンに戻る
。
がら説明する。例えば、コンピュータにおいてメインル
ーチンの処理中にポートＡから割込み命令がかかると、
その時点までのメインルーチンのレジスタ内容を一旦所
定の記憶エリアに退避させてから、ポートＡの割込み処
理に移る。さらにポートＡの割込み処理中にポートＢか
ら割込み命令がかかると、この場合はポートＡの割込み
処理が終了し、上記記憶エリアの記憶内容をレジスタに
回復してメインルーチンに戻ってからポートＢの割込み
命令を検出し、メインルーチンのレジスタ内容を再び上
記記憶エリアに退避させ、ポートＢの割込み処理に移る
。ポートＢの割込み処理を終了すると、上記記憶エリア
の記憶内容をレジスタに回復してメインルーチンに戻る
。
【０００３】
【発明が解決しようとする課題】上記従来の方法では、
１つの割込み処理終了から次の割込み処理開始までの間
に一旦メインルーチンに戻るので、その分処理時間が長
くなる。
１つの割込み処理終了から次の割込み処理開始までの間
に一旦メインルーチンに戻るので、その分処理時間が長
くなる。
【０００４】演算処理回路等の１つの入力ポートにおい
ては、前に入力した割込み処理が終了するまで、次の割
込み命令は受け付けられない。多数の入力ポートが設け
られている場合、各ポートに同時に割込み命令が入力さ
れると処理時間が長くなる。
ては、前に入力した割込み処理が終了するまで、次の割
込み命令は受け付けられない。多数の入力ポートが設け
られている場合、各ポートに同時に割込み命令が入力さ
れると処理時間が長くなる。
【０００５】例えば、Ａ，Ｂ，Ｃの３つの入力ポートが
あり、ポートＡの割込み命令を処理しているときに、ポ
ートＢ，Ｃに割込み命令が入力されたとする。ポートＡ
の割込み処理終了後にポートＢ，Ｃの割込み命令のうち
優先度の高い方の処理が行なわれる。いまポートＢの割
込み命令が処理されるとし、この処理中にポートＡにポ
ートＣの割込み命令より優先度の高い割込み命令が入力
されると、ポートＢの割込み処理終了後にポートＡの割
込み処理が行なわれる。ここでポートＣに次の割込み命
令をかけても前の割込み処理が終了していないので受け
付けられず、データ落ちすることがある。このため、割
込み処理時間の短縮が要望されている。
あり、ポートＡの割込み命令を処理しているときに、ポ
ートＢ，Ｃに割込み命令が入力されたとする。ポートＡ
の割込み処理終了後にポートＢ，Ｃの割込み命令のうち
優先度の高い方の処理が行なわれる。いまポートＢの割
込み命令が処理されるとし、この処理中にポートＡにポ
ートＣの割込み命令より優先度の高い割込み命令が入力
されると、ポートＢの割込み処理終了後にポートＡの割
込み処理が行なわれる。ここでポートＣに次の割込み命
令をかけても前の割込み処理が終了していないので受け
付けられず、データ落ちすることがある。このため、割
込み処理時間の短縮が要望されている。
【０００６】本発明は、割込み処理時間を短縮する割込
み制御方法を提供することを目的としている。
み制御方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】本発明は、１つの割込み
処理中に他の割込み処理命令がある場合に、上記１つの
割込み処理に引き続いて、上記他の割込み処理を行なう
ようにして、上記課題を解決するものである。
処理中に他の割込み処理命令がある場合に、上記１つの
割込み処理に引き続いて、上記他の割込み処理を行なう
ようにして、上記課題を解決するものである。
【０００８】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
明する。
【０００９】図１において、ａ１ 〜ａｎ は各種演算
命令を発生するホストコンピュータ、２は上記各種演算
命令を処理するためのプログラムが記憶されているＲＯ
Ｍである。３は上記各種演算命令を処理するＣＰＵで、
逐次演算処理結果を蓄えるレジスタなどを具備する。４
はＣＰＵ３の演算処理内容を一時的に記憶するＲＡＭ、
５はＣＰＵ３の演算結果を印字する印字部である。
命令を発生するホストコンピュータ、２は上記各種演算
命令を処理するためのプログラムが記憶されているＲＯ
Ｍである。３は上記各種演算命令を処理するＣＰＵで、
逐次演算処理結果を蓄えるレジスタなどを具備する。４
はＣＰＵ３の演算処理内容を一時的に記憶するＲＡＭ、
５はＣＰＵ３の演算結果を印字する印字部である。
【００１０】つぎに、図２のフローチャートに沿って、
割込み処理動作について説明する。
割込み処理動作について説明する。
【００１１】いま、ＣＰＵ３ではメインルーチン処理を
行なっている。このときポートｂ１〜ｂｎ のいずれか
から割込み命令がかかると、ＣＰＵ３のレジスタの内容
をＲＡＭ４に退避させ、割込み処理を行なう（ステップ
Ａ）。
行なっている。このときポートｂ１〜ｂｎ のいずれか
から割込み命令がかかると、ＣＰＵ３のレジスタの内容
をＲＡＭ４に退避させ、割込み処理を行なう（ステップ
Ａ）。
【００１２】割込み処理が終了すると、他のポートに割
込み命令が入力されているかを検出する（ステップＢ）
。
込み命令が入力されているかを検出する（ステップＢ）
。
【００１３】ここで他のポートに割込み命令が入力され
ていると、メインルーチンに戻ることなく、引き続き他
の割込み処理を行なう（ステップＣ）。
ていると、メインルーチンに戻ることなく、引き続き他
の割込み処理を行なう（ステップＣ）。
【００１４】すべての割込み処理を終了すると、ＲＡＭ
４の内容を上記レジスタに回復してメインルーチンに戻
る（ステップＤ）。
４の内容を上記レジスタに回復してメインルーチンに戻
る（ステップＤ）。
【００１５】例えば図３に示すように、最初にポートｂ
１ に割込み命令が入力されたとすると、レジスタ退避
を行なった後ポートｂ１ の割込み処理を行なう。この
処理中にポートｂ２ に割込み命令が入力されると、ポ
ートｂ１ の割込み処理終了後にその命令を検出し、メ
インルーチンに戻ることなく、引き続いてポートｂ２
の割込み処理を行なう。さらに、ポートｂ２ の割込み
処理中にポートｂ３ に割込み命令が入力されると、上
記と同様にポートｂ２ の割込み処理に引き続いてポー
トｂ３ の割込み処理に移る。ポートｂ３ の割込み処
理終了後に、いずれのポートにも割込み命令が検出され
なければ、レジスタ内容を回復してメインルーチンに戻
る。
１ に割込み命令が入力されたとすると、レジスタ退避
を行なった後ポートｂ１ の割込み処理を行なう。この
処理中にポートｂ２ に割込み命令が入力されると、ポ
ートｂ１ の割込み処理終了後にその命令を検出し、メ
インルーチンに戻ることなく、引き続いてポートｂ２
の割込み処理を行なう。さらに、ポートｂ２ の割込み
処理中にポートｂ３ に割込み命令が入力されると、上
記と同様にポートｂ２ の割込み処理に引き続いてポー
トｂ３ の割込み処理に移る。ポートｂ３ の割込み処
理終了後に、いずれのポートにも割込み命令が検出され
なければ、レジスタ内容を回復してメインルーチンに戻
る。
【００１６】このように、１つのポートの割込み処理中
に他のポートに割込み命令が入力された場合に、１つの
割込み処理終了後、メインルーチンに戻ることなく引き
続いて他の割込み処理を行なう。
に他のポートに割込み命令が入力された場合に、１つの
割込み処理終了後、メインルーチンに戻ることなく引き
続いて他の割込み処理を行なう。
【００１７】
【発明の効果】本発明によれば、複数の割込み処理を連
続して行なう場合の処理時間を短縮することができ、そ
の分他の処理を行なえるとともにデータ落ち防止に役立
つ。
続して行なう場合の処理時間を短縮することができ、そ
の分他の処理を行なえるとともにデータ落ち防止に役立
つ。
【図１】本発明方法を用いる演算装置の一例を示したブ
ロック図
ロック図
Claims (1)
- 【請求項１】 １つの割込み処理中に他の割込み処理
命令がある場合に、上記１つの割込み処理に引き続いて
、上記他の割込み処理を行なうことを特徴とする割込み
制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13789991A JPH04362741A (ja) | 1991-06-10 | 1991-06-10 | 割込み制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13789991A JPH04362741A (ja) | 1991-06-10 | 1991-06-10 | 割込み制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04362741A true JPH04362741A (ja) | 1992-12-15 |
Family
ID=15209282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13789991A Pending JPH04362741A (ja) | 1991-06-10 | 1991-06-10 | 割込み制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04362741A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5394849A (en) * | 1977-01-31 | 1978-08-19 | Nec Corp | Control unit for interruption process |
-
1991
- 1991-06-10 JP JP13789991A patent/JPH04362741A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5394849A (en) * | 1977-01-31 | 1978-08-19 | Nec Corp | Control unit for interruption process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4636944A (en) | Multi-level priority micro-interrupt controller | |
| JPH04362741A (ja) | 割込み制御方法 | |
| US7818549B2 (en) | Event driven digital signal processor with time constraints | |
| CN109948785B (zh) | 一种高效的神经网络电路系统和方法 | |
| JP2961754B2 (ja) | 情報処理装置の並列処理装置 | |
| JPS58109932A (ja) | 電子計算機の比較演算器 | |
| JPH04111149A (ja) | Ｄｍａ装置の回路方式 | |
| JP2879854B2 (ja) | アドレス変換値の設定処理方式 | |
| JPH0221329A (ja) | レポート出力方式 | |
| JPH0398163A (ja) | ベクトルデータ処理装置 | |
| JPH0581336A (ja) | データベース演算処理装置 | |
| JPS6112591B2 (ja) | ||
| JPS6057440A (ja) | 情報処理装置 | |
| JPS62295163A (ja) | 並列デ−タ処理装置 | |
| JPS63163563A (ja) | デ−タ処理装置 | |
| JPH0399338A (ja) | マイクロプロセッサ | |
| JPH0417530B2 (ja) | ||
| JPH03240135A (ja) | Ｃｔ装置 | |
| JPH0293756A (ja) | 並列処理計算機 | |
| JPS63196903A (ja) | プログラマブルコントロ−ラ | |
| JPS61109145A (ja) | メモリアドレス算出方式 | |
| JPH07262053A (ja) | 情報処理装置 | |
| JPH0417454B2 (ja) | ||
| JPS63244274A (ja) | 画像処理方式 | |
| JPH0367357A (ja) | マルチｃｐｕシステム |