JPH02236741A - 論理シミュレータ - Google Patents
論理シミュレータInfo
- Publication number
- JPH02236741A JPH02236741A JP1058722A JP5872289A JPH02236741A JP H02236741 A JPH02236741 A JP H02236741A JP 1058722 A JP1058722 A JP 1058722A JP 5872289 A JP5872289 A JP 5872289A JP H02236741 A JPH02236741 A JP H02236741A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- collection
- state value
- data
- logic simulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 47
- 238000004088 simulation Methods 0.000 claims abstract description 10
- 230000006870 function Effects 0.000 claims abstract description 6
- 238000009825 accumulation Methods 0.000 abstract 2
- 230000001133 acceleration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理シミュレー夕に関し、特にハードウェア化
論理シミュレータに関するものである。
論理シミュレータに関するものである。
従来、この種の論理シミュレー夕においては、メモリが
1個であるため、メモリ内へのシミュレーション結果の
状態値収集がフル状態に達すると、状態値収集を中断し
て外部記憶装置へとメモリ内データを転送し、また、デ
ータ転送後、メモリ内へと再度状態値収集を開始し、こ
の一連の動作を繰り返すものとなっていた。
1個であるため、メモリ内へのシミュレーション結果の
状態値収集がフル状態に達すると、状態値収集を中断し
て外部記憶装置へとメモリ内データを転送し、また、デ
ータ転送後、メモリ内へと再度状態値収集を開始し、こ
の一連の動作を繰り返すものとなっていた。
上述した従来の論理シミュレータにおける状態値収集は
、メモリが1個であるなめ、状態値収集とデータ転送と
が互に繰り返し行なわれ、状態値収集時にはデータ転送
中断処理、またデータ転送時には状態値中断処理がそれ
ぞれ実行されるので、時間を多大に要するという欠点が
あった。
、メモリが1個であるなめ、状態値収集とデータ転送と
が互に繰り返し行なわれ、状態値収集時にはデータ転送
中断処理、またデータ転送時には状態値中断処理がそれ
ぞれ実行されるので、時間を多大に要するという欠点が
あった。
本発明の論理シミュレー夕の構成は、メモリ内データを
外部記憶装置に転送する機能部を持った論理シミュレー
タにおいて、複数個のメモリと先頭メモリから順次シミ
ュレーション結果の状態値を行なう機能部と、1つのメ
モリがフルの状態になった時に順次そのメモリ内データ
を外部へ転送する機能部と、転送と同時に別のメモリで
のシミュレーション結果の状態値収集を再開するための
メモリ切り替え機能部とを含んで構成されることを特徴
とする。
外部記憶装置に転送する機能部を持った論理シミュレー
タにおいて、複数個のメモリと先頭メモリから順次シミ
ュレーション結果の状態値を行なう機能部と、1つのメ
モリがフルの状態になった時に順次そのメモリ内データ
を外部へ転送する機能部と、転送と同時に別のメモリで
のシミュレーション結果の状態値収集を再開するための
メモリ切り替え機能部とを含んで構成されることを特徴
とする。
次に、本発明について図面を参照して説明する.
第1図は本発明の一実施例のブロック図であり、論理シ
ミュレータ1内部において複数個の同一機能を持ったメ
モリを有している。
ミュレータ1内部において複数個の同一機能を持ったメ
モリを有している。
シミュレーション結果である状態値2は、アドレス3に
従い順次メモリ4内へと収集される。メモリ4がフル状
態に達すると、アドレス3により収集機構5はメモリフ
ル状態の認識を行う.収集機構5は状態値2の収集中断
信号6により中断し、貯蔵機楕7を起動する.貯蔵機構
7は、メモリ4内のデータをホストマシン側である外部
貯蔵装置8へと転送し、貯蔵する。また、貯蔵機構7は
データ貯蔵を実行すると同時に、使用メモリの変更制御
のためメモリ切り替え機構9へと命令を下す.ここで、
メモリ切り替え機構9は、状況に応じたメモリを選択し
、収集機構5へとメモリ切り替え信号10を送る.この
命令を収集機構5が受け収り、従うことにより、選択メ
モリに則したアドレス11を発行し、メモリ12内への
状態値2の収集を開始する. また、同様にフルメモリ状態に達した時、外部貯蔵装置
8へとデータ転送をし、次のメモリへと変更を行ない、
以後同動作を順次、全状態値終了まで繰り返し行ない続
ける. 以上の一連の動作により、全状態値データを高速に収集
可能となり、収集時間の短縮化が出来るようになる。
従い順次メモリ4内へと収集される。メモリ4がフル状
態に達すると、アドレス3により収集機構5はメモリフ
ル状態の認識を行う.収集機構5は状態値2の収集中断
信号6により中断し、貯蔵機楕7を起動する.貯蔵機構
7は、メモリ4内のデータをホストマシン側である外部
貯蔵装置8へと転送し、貯蔵する。また、貯蔵機構7は
データ貯蔵を実行すると同時に、使用メモリの変更制御
のためメモリ切り替え機構9へと命令を下す.ここで、
メモリ切り替え機構9は、状況に応じたメモリを選択し
、収集機構5へとメモリ切り替え信号10を送る.この
命令を収集機構5が受け収り、従うことにより、選択メ
モリに則したアドレス11を発行し、メモリ12内への
状態値2の収集を開始する. また、同様にフルメモリ状態に達した時、外部貯蔵装置
8へとデータ転送をし、次のメモリへと変更を行ない、
以後同動作を順次、全状態値終了まで繰り返し行ない続
ける. 以上の一連の動作により、全状態値データを高速に収集
可能となり、収集時間の短縮化が出来るようになる。
以上説明したように本発明は、複数個のメモリを状憇値
収集とデータ転送とを交互に使用する事により、データ
転送時の状態値収集中断及び状態値収集時のデータ転送
中断が不必要となり、シミュレーション動作の高速化が
達成される効果がある。
収集とデータ転送とを交互に使用する事により、データ
転送時の状態値収集中断及び状態値収集時のデータ転送
中断が不必要となり、シミュレーション動作の高速化が
達成される効果がある。
第1図は本発明の一実施例のブロック図である.
1・・・論理シミュレー夕、2・・・状態値、3.11
・・・アドレス、4,12・・・メモリ、5・・・収集
機構、6・・・収集中断信号、7・・・貯蔵機構、8・
・・外部貯蔵装置、9・・・メモリ切り替え機構、10
・・・メモリ切り替え信号。
・・・アドレス、4,12・・・メモリ、5・・・収集
機構、6・・・収集中断信号、7・・・貯蔵機構、8・
・・外部貯蔵装置、9・・・メモリ切り替え機構、10
・・・メモリ切り替え信号。
Claims (1)
- メモリ内データを外部記憶装置に転送する機能部を持っ
た論理シミュレータにおいて、複数個のメモリと先頭メ
モリから順次シミュレーション結果の状態値を行なう機
能部と、1つのメモリがフルの状態になった時に順次そ
のメモリ内データを外部へ転送する機能部と、転送と同
時に別のメモリでのシミュレーション結果の状態値収集
を再開するためのメモリ切り替え機能部とを含むことを
特徴とする論理シミュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1058722A JPH02236741A (ja) | 1989-03-10 | 1989-03-10 | 論理シミュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1058722A JPH02236741A (ja) | 1989-03-10 | 1989-03-10 | 論理シミュレータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02236741A true JPH02236741A (ja) | 1990-09-19 |
Family
ID=13092394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1058722A Pending JPH02236741A (ja) | 1989-03-10 | 1989-03-10 | 論理シミュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02236741A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6998429B2 (en) | 2003-01-28 | 2006-02-14 | Hewlett-Packard Development Company, L.P. | Dissolving complexes of anionic dye/cationic polymeric fixer |
-
1989
- 1989-03-10 JP JP1058722A patent/JPH02236741A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6998429B2 (en) | 2003-01-28 | 2006-02-14 | Hewlett-Packard Development Company, L.P. | Dissolving complexes of anionic dye/cationic polymeric fixer |
US7654633B2 (en) | 2003-01-28 | 2010-02-02 | Hewlett-Packard Development Company, L.P. | Dissolving complexes of anionic dye/cationic polymeric fixer |
US7837291B2 (en) | 2003-01-28 | 2010-11-23 | Hewlett-Packard Development Company, L.P. | Dissolving complexes of anionic dye/cationic polymeric fixer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6027964A (ja) | メモリアクセス制御回路 | |
WO1995006284B1 (en) | Ata interface architecture employing state machines | |
JPH02236741A (ja) | 論理シミュレータ | |
JPH02236740A (ja) | 論理シミュレータ | |
JPH0668022A (ja) | ダイレクトメモリアクセス装置 | |
JPH05173933A (ja) | ダイレクトメモリアクセス転送方式 | |
JPH0198017A (ja) | プリンタ制御装置 | |
JPS5850383B2 (ja) | 情報処理装置 | |
JPH0375832A (ja) | 仮想計算機制御方式 | |
JPS62145432A (ja) | デ−タ処理装置 | |
JP2000250610A (ja) | シーケンス制御装置、シーケンス制御方法、及びシーケンス制御プログラムを記録した記録媒体 | |
JPH0139123B2 (ja) | ||
JP2002297209A (ja) | シーケンス制御装置におけるシーケンスプログラム格納方法 | |
JPH0261749A (ja) | データ転送装置 | |
JPS63214806A (ja) | プログラマブル・コントロ−ラ | |
JPS59180755A (ja) | トレ−ス方式 | |
JPH04223522A (ja) | マンマシンインタフェース装置 | |
JPH0158522B2 (ja) | ||
JPH07146839A (ja) | Dma回路 | |
JPS594735B2 (ja) | チヤネルセイギヨホウシキ | |
JPH08221106A (ja) | プログラマブルコントローラ | |
JPH05233525A (ja) | I/o処理装置 | |
JPS63185161A (ja) | メモリ管理装置 | |
JPS6269752A (ja) | デ−タ通信装置 | |
JPS60175143A (ja) | マイクロプログラム制御装置 |