JPS62226309A - プログラマブルマシンコントロ−ラのｒｏｍカセツト書込方式 - Google Patents
プログラマブルマシンコントロ−ラのｒｏｍカセツト書込方式Info
- Publication number
- JPS62226309A JPS62226309A JP61070366A JP7036686A JPS62226309A JP S62226309 A JPS62226309 A JP S62226309A JP 61070366 A JP61070366 A JP 61070366A JP 7036686 A JP7036686 A JP 7036686A JP S62226309 A JPS62226309 A JP S62226309A
- Authority
- JP
- Japan
- Prior art keywords
- address
- program
- ram
- rom
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/056—Programming the PLC
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13013—Transferring ram to eprom see also prom burning
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13161—Easily exchangable rom, eprom cassette, earom
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Numerical Control (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本Ｑ 明はプログラマブルマシンコントローラの１２０
Ｍカセント書込方式に関するものである。
Ｍカセント書込方式に関するものである。
従来、数値制御装置側と機械側との間には多数のリレ一
群からなる強電回路が介在し、数値制御装置からの指令
により所定のリレーを動作させ、これにより、指令に応
じた動作を機械要素に行なわせていた。しかし、上述し
たような強電回路を介在させた場合は、装置が大型化す
ると共に、リレーが多数必要となることからコスト高と
なる問題があった。
群からなる強電回路が介在し、数値制御装置からの指令
により所定のリレーを動作させ、これにより、指令に応
じた動作を機械要素に行なわせていた。しかし、上述し
たような強電回路を介在させた場合は、装置が大型化す
ると共に、リレーが多数必要となることからコスト高と
なる問題があった。
そこで、プログラム処理により強電回路の機能全実現す
るプログラマゾルマシンコントローラが多く使用される
ようになってきている。このようなプログラマゾルマシ
ンコントローラは一般に、ｆＥ Ｐ ＲＯＭ （ｃｒａ
ｓａｂｌ ａｎｄ ｅｌｅｃｔｒｉｃａｌｌｙ ｒｅｐ
ｒｏＢｒ−ａｍｍａｂｌｅ ＲＯＭ ）からなるＲＯＭ
カセットにラダ一方式のシーケンスプログラム、パスカ
ル等のコンピュータラングエイジによって記述された四
則が１算、関数演算等を行なうだめのプログラム及びこ
れらを管理する管理プログラムを記憶させておき、マイ
クロブロセ・７すがこれらに従った処理を実行すること
により、機械側のシーケンス制御を行なうようにしてい
る。
るプログラマゾルマシンコントローラが多く使用される
ようになってきている。このようなプログラマゾルマシ
ンコントローラは一般に、ｆＥ Ｐ ＲＯＭ （ｃｒａ
ｓａｂｌ ａｎｄ ｅｌｅｃｔｒｉｃａｌｌｙ ｒｅｐ
ｒｏＢｒ−ａｍｍａｂｌｅ ＲＯＭ ）からなるＲＯＭ
カセットにラダ一方式のシーケンスプログラム、パスカ
ル等のコンピュータラングエイジによって記述された四
則が１算、関数演算等を行なうだめのプログラム及びこ
れらを管理する管理プログラムを記憶させておき、マイ
クロブロセ・７すがこれらに従った処理を実行すること
により、機械側のシーケンス制御を行なうようにしてい
る。
ところで、上記したラダ一方式のシーケンスプログラム
及びパスカル等のコンピュータラングエイジで記述され
たプログラム（以下これらを２ＭＣプログラムと称す）
は、上記した管理プログラムが記憶されたＲＯＭと編集
用プログラムが記憶されたＲＯＭと２ＭＣプログラムを
作成するためのＲＡＭとが搭載されたＲＡＭＪ＆を用い
て作成されるのが一般的であり、そして、ＲＡＭ上に作
成された２ＭＣプログラム及びＲＯＭに記憶されている
管理プログラムはＲ５２３２Ｃ等のインターフェース回
路を介してＲＯＭライタにシリアル転送され、前記した
ＲＯＭカセットに記（１されるものである。
及びパスカル等のコンピュータラングエイジで記述され
たプログラム（以下これらを２ＭＣプログラムと称す）
は、上記した管理プログラムが記憶されたＲＯＭと編集
用プログラムが記憶されたＲＯＭと２ＭＣプログラムを
作成するためのＲＡＭとが搭載されたＲＡＭＪ＆を用い
て作成されるのが一般的であり、そして、ＲＡＭ上に作
成された２ＭＣプログラム及びＲＯＭに記憶されている
管理プログラムはＲ５２３２Ｃ等のインターフェース回
路を介してＲＯＭライタにシリアル転送され、前記した
ＲＯＭカセットに記（１されるものである。
上述したように、従来はＲＡＭ板に搭載されたＲＡＭを
用いて２ＭＣプログラムを作成し、これをＲＯＭライタ
にシリアル転送してＲＯＭカセ・／トに記憶させるよう
にしているが、２ＭＣプログラムが作成、記憶されるＲ
ＡＭの先頭アドレスから最終アドレスまでの記憶内容を
ＲＯＭライタに全て転送するようにしているため、次の
ような問題があった。即ち、２ＭＣプログラムのプログ
ラム量に拘わらず、常にＲＡＭの全領域を転送するよう
にしているものであるから、無駄な時間（２ＭＣプログ
ラムが記憶されていないアドレスの記憶内容をＲＯＭラ
イタに転送している時間）が多（なる問題があった。
用いて２ＭＣプログラムを作成し、これをＲＯＭライタ
にシリアル転送してＲＯＭカセ・／トに記憶させるよう
にしているが、２ＭＣプログラムが作成、記憶されるＲ
ＡＭの先頭アドレスから最終アドレスまでの記憶内容を
ＲＯＭライタに全て転送するようにしているため、次の
ような問題があった。即ち、２ＭＣプログラムのプログ
ラム量に拘わらず、常にＲＡＭの全領域を転送するよう
にしているものであるから、無駄な時間（２ＭＣプログ
ラムが記憶されていないアドレスの記憶内容をＲＯＭラ
イタに転送している時間）が多（なる問題があった。
本発明は前述の如き問題点を解決したものであり、その
目的は２ＭＣプログラムをＲＯＭカセットに書込む際の
無駄な時間をなくすことにある。
目的は２ＭＣプログラムをＲＯＭカセットに書込む際の
無駄な時間をなくすことにある。
本発明は前述の如き問題点をＩＷ決するため、ＲＡＭ上
に作成された２ＭＣプログラムをＲＯＭカセットに書込
むプログラマブルマシンコントローラのＲＯＭカセット
書込方式に於いて、前記ＲＡＭの記憶データを最終アド
レスから順次読出ず読出手段と、 該読出手段で読出されたデータが特定コードであるか否
かを判断する判断手段と、 該判断手段で最初に前記特定コードでないと判断された
データが記憶されている前記ＲＡＭのアドレスを検出す
るアドレス検出手段と、前記ＲＡ Ｍの記憶データを先
頭アドレスから順次前記ＲＯＭカセットに書込む書込手
段とを設け、該書込手段を前記ＲＡＭの先頭アドレスか
ら前記アドレス検出手段で検出されたアドレスまでに記
憶されているデータを順次前記ＲＯＭカセットに書込む
ように構成したものである。
に作成された２ＭＣプログラムをＲＯＭカセットに書込
むプログラマブルマシンコントローラのＲＯＭカセット
書込方式に於いて、前記ＲＡＭの記憶データを最終アド
レスから順次読出ず読出手段と、 該読出手段で読出されたデータが特定コードであるか否
かを判断する判断手段と、 該判断手段で最初に前記特定コードでないと判断された
データが記憶されている前記ＲＡＭのアドレスを検出す
るアドレス検出手段と、前記ＲＡ Ｍの記憶データを先
頭アドレスから順次前記ＲＯＭカセットに書込む書込手
段とを設け、該書込手段を前記ＲＡＭの先頭アドレスか
ら前記アドレス検出手段で検出されたアドレスまでに記
憶されているデータを順次前記ＲＯＭカセットに書込む
ように構成したものである。
アドレス検出手段が検出するアドレスは２ＭＣプログラ
ムの最後の部分が記憶されているＲＡＭのアドレスであ
る。従って、書込手段は２ＭＣプログラムが記１．αさ
れている部分のみのデータをＲＡＭカセットに書込むこ
とになる。
ムの最後の部分が記憶されているＲＡＭのアドレスであ
る。従って、書込手段は２ＭＣプログラムが記１．αさ
れている部分のみのデータをＲＡＭカセットに書込むこ
とになる。
第１図は本発明方式を実施する際に用いる装置の一例を
示すブロック線図であり、１は数値制御袋２．２はプロ
グラマブルマシンコン１−ローラ、３は工作機械、４は
数値制御装置１とプログラマブルマシンコントローラ２
とで共用するＲＡＭ。
示すブロック線図であり、１は数値制御袋２．２はプロ
グラマブルマシンコン１−ローラ、３は工作機械、４は
数値制御装置１とプログラマブルマシンコントローラ２
とで共用するＲＡＭ。
５はＲＯＭライタ、６はＥＰＲＯＭ等からなるＲＯＭカ
セット、２１はマイクロプロセッサ、２２はＲＡＭ板、
２３はキーボード、２４はＣＲＴ、２５はリレーの接点
状態等を記憶するデータメモリ、２６はＲ５２３２Ｃ等
のインターフェース回路、２７は入出力部である。また
、第２図はＲＡ Ｍ板２２の構成を示す平面図であり、
管理プログラムが記憶されているＲＯＭ２２ａと２ＭＣ
プログラムが作成、記憶されるＲＡＭ２２ｂと編集用プ
ログラム（ＣＲＴ２４に作成した８ＭＣプログラムを表
示させたり、プログラムの挿入、削除等を行なうための
プログラム）が記ｔｅされているＲ ＯＭ ２２ｃとか
ら構成されているものであり、ＲＯＭ２２ａには０番地
からＡ１番地までのアドレスが与えられ、ＲＡ Ｍ ２
２ ｂには（Ａｌ＋１）番地からＡ２番地までのアドレ
スが与えられ、ＲＯＭ ２２ ｃには（Ａ２＋１）番地
からＡ３番地までのアドレスが与えられている。
セット、２１はマイクロプロセッサ、２２はＲＡＭ板、
２３はキーボード、２４はＣＲＴ、２５はリレーの接点
状態等を記憶するデータメモリ、２６はＲ５２３２Ｃ等
のインターフェース回路、２７は入出力部である。また
、第２図はＲＡ Ｍ板２２の構成を示す平面図であり、
管理プログラムが記憶されているＲＯＭ２２ａと２ＭＣ
プログラムが作成、記憶されるＲＡＭ２２ｂと編集用プ
ログラム（ＣＲＴ２４に作成した８ＭＣプログラムを表
示させたり、プログラムの挿入、削除等を行なうための
プログラム）が記ｔｅされているＲ ＯＭ ２２ｃとか
ら構成されているものであり、ＲＯＭ２２ａには０番地
からＡ１番地までのアドレスが与えられ、ＲＡ Ｍ ２
２ ｂには（Ａｌ＋１）番地からＡ２番地までのアドレ
スが与えられ、ＲＯＭ ２２ ｃには（Ａ２＋１）番地
からＡ３番地までのアドレスが与えられている。
プログラマ−はラダ一方式のシーケンスプログラム及び
パスカル等のコンピュータラングエイジで記述したプロ
グラムを作成する場合、先ずＲＡＭ２２ｂの全領域をＦ
ＦＨ（８ビツトオール″１”）でクリアし、この後、８
ＭＣプログラムの作成を開始する。そして、８ＭＣプロ
グラムの作成が終了すると、プログラマ−はキーボード
２３より転送指令を人力する。
パスカル等のコンピュータラングエイジで記述したプロ
グラムを作成する場合、先ずＲＡＭ２２ｂの全領域をＦ
ＦＨ（８ビツトオール″１”）でクリアし、この後、８
ＭＣプログラムの作成を開始する。そして、８ＭＣプロ
グラムの作成が終了すると、プログラマ−はキーボード
２３より転送指令を人力する。
マ・イクロプロセノサ２１は転送指令が入力されると、
第３図のフローチャートに示す処理を開始し、先ずその
内部にソフトウェア的に設けられているカウンタのカウ
ント値ＮをＡ２（ＲＡＭ２２ｂの最終番地）としくステ
ップＳ１）、次いでＲＡＭ２２ｂのＮ番地の記１．ａ内
容がＦＦＨであるか否かを判断する（ステップＳ２）。
第３図のフローチャートに示す処理を開始し、先ずその
内部にソフトウェア的に設けられているカウンタのカウ
ント値ＮをＡ２（ＲＡＭ２２ｂの最終番地）としくステ
ップＳ１）、次いでＲＡＭ２２ｂのＮ番地の記１．ａ内
容がＦＦＨであるか否かを判断する（ステップＳ２）。
そして、その判断結果がＹＥＳの場合は、マイクロプロ
セッサ２１は前記カウンタのカウント値Ｎを−１した後
（ステップＳ３）、ステップＳ２の処理に戻る。また、
ステ７プＳ２の判断結果がＮＯの場合は、マイクロプロ
セッサ２１はＲＯＭ２２ａの０番地からＡ１番地までの
記憶内容及びＲＯＭ２２ｂの（Ａｌ＋１）番地からＮ番
地までの記憶内容を順次インターフェース２６を介して
ＲＯＭライタ５にシリアル転送しくステツ７”Ｓ４）、
ＲＯＭカセット６に管理プログラム及び８ＭＣプログラ
ムを記ｉｐさせる。
セッサ２１は前記カウンタのカウント値Ｎを−１した後
（ステップＳ３）、ステップＳ２の処理に戻る。また、
ステ７プＳ２の判断結果がＮＯの場合は、マイクロプロ
セッサ２１はＲＯＭ２２ａの０番地からＡ１番地までの
記憶内容及びＲＯＭ２２ｂの（Ａｌ＋１）番地からＮ番
地までの記憶内容を順次インターフェース２６を介して
ＲＯＭライタ５にシリアル転送しくステツ７”Ｓ４）、
ＲＯＭカセット６に管理プログラム及び８ＭＣプログラ
ムを記ｉｐさせる。
今、例えば８ＭＣプログラムが第２図に示すように、Ｒ
ＡＭ２２ｂの（Ａ１＋１）番地からＡ２’番地までに記
ｉ７Ｊされているとすると、ステップＳ２の判断結果が
ＮＯとなるのはカウンタのカウント値ＮがＡ２’ とな
った時であり、８ＭＣプログラムが記憶されているＲＡ
Ｍ２２ｂの（Ａｌ＋１）番地からＡ２’番地までの記憶
内容のみがＲＯＭライタ５に転送され、８ＭＣプログラ
ムが記１、ナされていないＡ２’番地からＡ２番地まで
の記憶内容はＲＯＭライタ５に転送されないことになる
ので、従来存在していた無駄な時間をなくすことができ
る。
ＡＭ２２ｂの（Ａ１＋１）番地からＡ２’番地までに記
ｉ７Ｊされているとすると、ステップＳ２の判断結果が
ＮＯとなるのはカウンタのカウント値ＮがＡ２’ とな
った時であり、８ＭＣプログラムが記憶されているＲＡ
Ｍ２２ｂの（Ａｌ＋１）番地からＡ２’番地までの記憶
内容のみがＲＯＭライタ５に転送され、８ＭＣプログラ
ムが記１、ナされていないＡ２’番地からＡ２番地まで
の記憶内容はＲＯＭライタ５に転送されないことになる
ので、従来存在していた無駄な時間をなくすことができ
る。
尚、上述したようにして、管理プログラム及び８ＭＣプ
ログラムが書込まれたＲＯＭカセット６は、実際にプロ
グラマブルマシンコントローラ２を動作させる場合、Ｒ
ＡＭ扱２２の代りにバスに接続されるものである。また
、上述した実施例に於いては、８ＭＣプログラムの作成
時、先ずＦＦＨをＲＡＭ２２ｂの全領域に記憶させるよ
うにしたが、１” Ｆ Ｈ以外の特定コードをＲＡＭ２
２ｂの全領域に記憶させるようにしても良いことは勿論
である。
ログラムが書込まれたＲＯＭカセット６は、実際にプロ
グラマブルマシンコントローラ２を動作させる場合、Ｒ
ＡＭ扱２２の代りにバスに接続されるものである。また
、上述した実施例に於いては、８ＭＣプログラムの作成
時、先ずＦＦＨをＲＡＭ２２ｂの全領域に記憶させるよ
うにしたが、１” Ｆ Ｈ以外の特定コードをＲＡＭ２
２ｂの全領域に記憶させるようにしても良いことは勿論
である。
以上説明したように、本発明は、ＲＡＭ上に作成された
８ＭＣプログラムをＲＯＭカセットに書込むプログラマ
ブルマシンコントローラのＲＯＭカセツ）！込方式に於
いて、前記ＲＡＭの記憶データを最終アドレスから順次
読出すマイクロプロセッサ２１等の読出手段と、該読出
手段で読出されたデータが特定コード（実施例に於いて
はＦＦＨ）であるか否かを判断するマイクロプロセッサ
２１等の判断手段と、該判断手段で最初に前記特定コー
ドでないと判断されたデータが記１．２されている前記
ＲＡＭのアドレスを検出するマイクロプロセッサ２１等
のアドレス検出手段と、前記ＲＡ Ｍの記憶データを先
頭アドレスから順次前記ＲＯＭカセットに書込むマイク
ロプロセッサ２１．ＲＯＭライタ５等の書込手段とを設
け、該書込手段は前記ＲＡＭの先頭アドレスから前記ア
ドレス検出手段で検出されたアドレスまでに記憶されて
いるデータを順次前記ＲＯＭカセッ］−に書込むもので
あり、８ＭＣプログラムみをＲＯＭカ七ソ１−に書込む
ものであから、従来存在していた無駄な時間を無くずこ
とができる利点がある。
８ＭＣプログラムをＲＯＭカセットに書込むプログラマ
ブルマシンコントローラのＲＯＭカセツ）！込方式に於
いて、前記ＲＡＭの記憶データを最終アドレスから順次
読出すマイクロプロセッサ２１等の読出手段と、該読出
手段で読出されたデータが特定コード（実施例に於いて
はＦＦＨ）であるか否かを判断するマイクロプロセッサ
２１等の判断手段と、該判断手段で最初に前記特定コー
ドでないと判断されたデータが記１．２されている前記
ＲＡＭのアドレスを検出するマイクロプロセッサ２１等
のアドレス検出手段と、前記ＲＡ Ｍの記憶データを先
頭アドレスから順次前記ＲＯＭカセットに書込むマイク
ロプロセッサ２１．ＲＯＭライタ５等の書込手段とを設
け、該書込手段は前記ＲＡＭの先頭アドレスから前記ア
ドレス検出手段で検出されたアドレスまでに記憶されて
いるデータを順次前記ＲＯＭカセッ］−に書込むもので
あり、８ＭＣプログラムみをＲＯＭカ七ソ１−に書込む
ものであから、従来存在していた無駄な時間を無くずこ
とができる利点がある。
第１図は本発明方式を実施する際に用いる装置の−例を
示すブロック線図、第２図はＲＡＭ板２２の構成例を示
す平面図、第３図はマイクロプロセッサ２１の処理内容
を示すフローチャー１−である。 １は数値制御装置、２はプログラマブルマシンコントロ
ーラ、３は工作機械、４はＲＡＭ、５はＲＯＭライタ、
６はＲＯＭカセント、２１はマイクロプロセッサ、２２
ばＲＡＭ４反、２２ａ、２２ｃはＲＯＭ、２２ ｂはＲ
ＡＭ、２３はキーボード、２４はＣＲＴ、２５はデータ
メモリ、２６はインターフェース回路、２７は入出力部
である。 特許出願人 ファナソク株式会社 代理人弁理士玉よ！↓久五部（外２名）本発明方式の突
施例のブロック線図 筒 １ 図 ＲＡＭ板２２の構成を示す平面図 第 ２ 図 マイクロプロセッサ２１の処理内容 を示すフローナ〜−ト 第３図
示すブロック線図、第２図はＲＡＭ板２２の構成例を示
す平面図、第３図はマイクロプロセッサ２１の処理内容
を示すフローチャー１−である。 １は数値制御装置、２はプログラマブルマシンコントロ
ーラ、３は工作機械、４はＲＡＭ、５はＲＯＭライタ、
６はＲＯＭカセント、２１はマイクロプロセッサ、２２
ばＲＡＭ４反、２２ａ、２２ｃはＲＯＭ、２２ ｂはＲ
ＡＭ、２３はキーボード、２４はＣＲＴ、２５はデータ
メモリ、２６はインターフェース回路、２７は入出力部
である。 特許出願人 ファナソク株式会社 代理人弁理士玉よ！↓久五部（外２名）本発明方式の突
施例のブロック線図 筒 １ 図 ＲＡＭ板２２の構成を示す平面図 第 ２ 図 マイクロプロセッサ２１の処理内容 を示すフローナ〜−ト 第３図
Claims (1)
- 【特許請求の範囲】 ＲＡＭ上に作成されたＰＭＣプログラムをＲＯＭカセ
ットに書込むプログラマブルマシンコントローラのＲＯ
Ｍカセット書込方式に於いて、前記ＲＡＭの記憶データ
を最終アドレスから順次読出す読出手段と、 該読出手段で読出されたデータが特定コードであるか否
かを判断する判断手段と、 該判断手段で最初に前記特定コードでないと判断された
データが記憶されている前記ＲＡＭのアドレスを検出す
るアドレス検出手段と、 前記ＲＡＭの記憶データを先頭アドレスから順次前記Ｒ
ＯＭカセットに書込む書込手段とを設け、該書込手段は
前記ＲＡＭの先頭アドレスから前記アドレス検出手段で
検出されたアドレスまでに記憶されているデータを順次
前記ＲＯＭカセットに書込むことを特徴とするプログラ
マブルマシンコントローラのＲＯＭカセット書込方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61070366A JPS62226309A (ja) | 1986-03-28 | 1986-03-28 | プログラマブルマシンコントロ−ラのｒｏｍカセツト書込方式 |
| EP19870902139 EP0273054A4 (en) | 1986-03-28 | 1987-03-19 | ROM CASSETTE WRITING SYSTEM FOR A PROGRAMMABLE MACHINE CONTROLLER. |
| PCT/JP1987/000170 WO1987006049A1 (en) | 1986-03-28 | 1987-03-19 | System for writing rom cassette for a programmable machine controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61070366A JPS62226309A (ja) | 1986-03-28 | 1986-03-28 | プログラマブルマシンコントロ−ラのｒｏｍカセツト書込方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62226309A true JPS62226309A (ja) | 1987-10-05 |
Family
ID=13429367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61070366A Pending JPS62226309A (ja) | 1986-03-28 | 1986-03-28 | プログラマブルマシンコントロ−ラのｒｏｍカセツト書込方式 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0273054A4 (ja) |
| JP (1) | JPS62226309A (ja) |
| WO (1) | WO1987006049A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01165997U (ja) * | 1988-05-12 | 1989-11-21 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5659705A (en) * | 1994-12-29 | 1997-08-19 | Siemens Energy & Automation, Inc. | Serial access memory cartridge for programmable logic controller |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3798612A (en) * | 1971-09-13 | 1974-03-19 | Allen Bradly Co | Controller programmer |
| DE2356632A1 (de) * | 1972-11-15 | 1974-05-16 | Bendix Corp | Verfahren fuer den betrieb eines systems mit einer numerischen werkzeugmaschine oder dergl |
| JPS58143496A (ja) * | 1982-02-22 | 1983-08-26 | Yokogawa Hokushin Electric Corp | 読出専用メモリの書込装置 |
-
1986
- 1986-03-28 JP JP61070366A patent/JPS62226309A/ja active Pending
-
1987
- 1987-03-19 WO PCT/JP1987/000170 patent/WO1987006049A1/ja not_active Application Discontinuation
- 1987-03-19 EP EP19870902139 patent/EP0273054A4/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01165997U (ja) * | 1988-05-12 | 1989-11-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0273054A4 (en) | 1990-06-26 |
| EP0273054A1 (en) | 1988-07-06 |
| WO1987006049A1 (en) | 1987-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62226309A (ja) | プログラマブルマシンコントロ−ラのｒｏｍカセツト書込方式 | |
| EP0649077A1 (en) | Multiple-task controller | |
| JPS58221405A (ja) | プログラマブル・コントロ−ラ | |
| JP2009181173A (ja) | 機械操作盤画面表示システム及びシーケンス制御処理機能を備えた表示装置 | |
| JP2776443B2 (ja) | プログラマブルコントローラ | |
| JPH1078812A (ja) | データ転送方法及びデータ転送制御装置 | |
| JP2708983B2 (ja) | プログラムの表示装置 | |
| JP3335370B2 (ja) | 数値制御装置 | |
| JPS6289104A (ja) | プログラマブルコントロ−ラ | |
| JPH04175903A (ja) | プログラマブルコントローラ | |
| JPS6263347A (ja) | プログラマブルコントロ−ラ | |
| JPH04333102A (ja) | Ｎｃプログラム管理方式 | |
| JPS63311403A (ja) | Ｐｃの入出力信号処理方式 | |
| JP2914538B2 (ja) | プログラマブルコントローラ | |
| JPH0774967B2 (ja) | 加工プログラムの系統別分割作成方法 | |
| JPS6180446A (ja) | 機器構成認識方式 | |
| JPS61105606A (ja) | シーケンスコントローラ | |
| JPH0420481B2 (ja) | ||
| JPS5842487B2 (ja) | プログラムのロ−デイング方式 | |
| JPH057722B2 (ja) | ||
| JPS5856123B2 (ja) | シ−ケンス制御装置 | |
| JPS6172322A (ja) | デ−タ通信制御方式 | |
| JPS59178708U (ja) | 工程歩進型プログラマブル・コントロ−ラ | |
| JPS63289605A (ja) | シ−ケンス制御モニタ方式 | |
| JPH07120172B2 (ja) | プログラマブルコントローラ |