JPS6242250A - 主記憶装置 - Google Patents
主記憶装置Info
- Publication number
- JPS6242250A JPS6242250A JP18278785A JP18278785A JPS6242250A JP S6242250 A JPS6242250 A JP S6242250A JP 18278785 A JP18278785 A JP 18278785A JP 18278785 A JP18278785 A JP 18278785A JP S6242250 A JPS6242250 A JP S6242250A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- diagnosis
- read
- signal line
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は主記憶装置の診断に関し、特に初期診断に関す
る。
る。
（従来の技術）
従来、この種の主記憶装置には主記憶装置自身で初期診
断を行う機能はなかった。
断を行う機能はなかった。
コンピュータシステムでの主記憶装置の切離しやつなぎ
込みにおいては、信頼性や稼動性はあまり問題にされ々
かったが、最近の大規模コンピュータシステムは社会的
に重要な役割を担うようになったため、主記憶装置も高
い信頼性と稼動性とが要求されるようになってきた。こ
の場合、主記憶装置はシステムにつなぎ込みを行う前に
初期診断が必要となる。
込みにおいては、信頼性や稼動性はあまり問題にされ々
かったが、最近の大規模コンピュータシステムは社会的
に重要な役割を担うようになったため、主記憶装置も高
い信頼性と稼動性とが要求されるようになってきた。こ
の場合、主記憶装置はシステムにつなぎ込みを行う前に
初期診断が必要となる。
（発明が解決しようとする問題点）
上述した従来の主記憶装置は自身にシステムへのつなぎ
込み機能がないので、主記憶装置の電源投入の後に演算
処理装置、または別の診断装置によって初期診断を行う
こともできるが、この方法であると演算処理装置は複雑
で高価になるとともに、診断装置を使うケースもそれだ
けシステムが高価になるという欠点がある。
込み機能がないので、主記憶装置の電源投入の後に演算
処理装置、または別の診断装置によって初期診断を行う
こともできるが、この方法であると演算処理装置は複雑
で高価になるとともに、診断装置を使うケースもそれだ
けシステムが高価になるという欠点がある。
本発明の目的は、主記憶装置自身に初期診断回路を備え
ることＫよって上記欠点を除去し、経済的に初期診断を
行うことができるように構成した主記憶装ｆｉｔ’ｅ提
供することにある。
ることＫよって上記欠点を除去し、経済的に初期診断を
行うことができるように構成した主記憶装ｆｉｔ’ｅ提
供することにある。
（問題点を解決するための手段）
本発明による主記憶装置は、書込み／読出し制御手段と
、診断制御回路と、読出し専用メモリと、診断ステータ
スレジスタと、記憶素子プレイとを具備して構成したも
のである。
、診断制御回路と、読出し専用メモリと、診断ステータ
スレジスタと、記憶素子プレイとを具備して構成したも
のである。
書込み／ａ出し制御手段は、書込み／読出しを制御する
ためのものである。
ためのものである。
診断制御回路は、電源投入信号を入力して動作を開始し
、診断を制御するためのものである。
、診断を制御するためのものである。
読出し専用メモリは、診断プログラムを記憶しておくた
めのものである。
めのものである。
診断ステータスレジスタは、上記診断の結果を保持して
おくだめのものである。
おくだめのものである。
記憶素子アレイは、書込み／読出し制御手段により制御
され、データを記憶するためのものである。
され、データを記憶するためのものである。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明による主記憶装置の一実施例を示すブ
ロック図である。第１図において、１は演算処理装置、
２は主記憶装置、７はアドレス回路、８は書込みデータ
回路、９は主制御回路、１０は記憶素子アレイ、１１は
診断制御回路、１２は胱出し専用メモリ、１３は読出し
データ回路、１４は診断ステータスレジスメ、１５は電
源制御回路である。
ロック図である。第１図において、１は演算処理装置、
２は主記憶装置、７はアドレス回路、８は書込みデータ
回路、９は主制御回路、１０は記憶素子アレイ、１１は
診断制御回路、１２は胱出し専用メモリ、１３は読出し
データ回路、１４は診断ステータスレジスメ、１５は電
源制御回路である。
第１図において、演算制御装置１からそれぞｆ信号線３
〜５を介してメモリ書込み／読出しアドレス信号、書込
みデータ、ならびにアクセス制御信号が主記憶装置２へ
転送される。書込み動作の場合には、信号線３上のメモ
リ書込み／読出しアドレス信号はアドレス回路７により
受信され、アドレス回路Ｔから信号線１６上に送出され
たアドレス信号は記憶素子アレイ１０に送出される。信
号線４上の書込みデータは書込みデータ回路８により受
信され、書込みデータ回路８によってＦＣＣコードが生
成される。書込みデータ回路８から信号線１８上に送出
された書込み情報は、上記信号線１６上のアドレス信号
と同様に記憶素子アレイ１０に送出される。
〜５を介してメモリ書込み／読出しアドレス信号、書込
みデータ、ならびにアクセス制御信号が主記憶装置２へ
転送される。書込み動作の場合には、信号線３上のメモ
リ書込み／読出しアドレス信号はアドレス回路７により
受信され、アドレス回路Ｔから信号線１６上に送出され
たアドレス信号は記憶素子アレイ１０に送出される。信
号線４上の書込みデータは書込みデータ回路８により受
信され、書込みデータ回路８によってＦＣＣコードが生
成される。書込みデータ回路８から信号線１８上に送出
された書込み情報は、上記信号線１６上のアドレス信号
と同様に記憶素子アレイ１０に送出される。
アクセス要求信号や命令信号を含む信号線６上のアクセ
ス制御信号は主制御回路９により受信され、主制御回路
９により生成された制御信号はアドレス回路７と、書込
みデータ回路８と、記憶素子アレイ１０と、診断制御回
路１１と、続出しデータ回路１３と、診断ステータスレ
ジスタ１４とに対して送出される。
ス制御信号は主制御回路９により受信され、主制御回路
９により生成された制御信号はアドレス回路７と、書込
みデータ回路８と、記憶素子アレイ１０と、診断制御回
路１１と、続出しデータ回路１３と、診断ステータスレ
ジスタ１４とに対して送出される。
読出し動作の場合、信号線１６上の書込み／読出しアド
レス信号で指定された記憶素子プレイ１０から信号線１
９へ読出しデータが送出され、信号線１Ｓ上の読出しデ
ータは読出しデータ回路１５へ送出される。読出しデー
タ回路ＩＳでは誤りの検出と訂正とが行われた後、信号
線６を介して読出しデータが演算処理装ｆ１へ転送され
る。
レス信号で指定された記憶素子プレイ１０から信号線１
９へ読出しデータが送出され、信号線１Ｓ上の読出しデ
ータは読出しデータ回路１５へ送出される。読出しデー
タ回路ＩＳでは誤りの検出と訂正とが行われた後、信号
線６を介して読出しデータが演算処理装ｆ１へ転送され
る。
主記憶装置２の電源投入／切断の制御は、電源制御回路
１５によって行われる。電源投入の場合、電源制御回路
１６から信号線２１を介して電源確定信号が診断制御回
路１１へ送出される。
１５によって行われる。電源投入の場合、電源制御回路
１６から信号線２１を介して電源確定信号が診断制御回
路１１へ送出される。
診断制御回路１１は主記憶装置２の初期診断を行うよう
、読出し専用メモリ１２に記憶された診断プログラムを
続出して各回路の診断を行い、さらに記憶素子アレイ１
０の曹込み／読出しを行って診断を行い、それらの診１
ｑｊｒ 結果は信号線２０を介して診断ステータスレジ
スタ１４に送出して保持する。
、読出し専用メモリ１２に記憶された診断プログラムを
続出して各回路の診断を行い、さらに記憶素子アレイ１
０の曹込み／読出しを行って診断を行い、それらの診１
ｑｊｒ 結果は信号線２０を介して診断ステータスレジ
スタ１４に送出して保持する。
（発明の効果）
以上説明したように本発明は、主記憶装置自身に初期診
断回路を備えることによって、コンピュータシステムで
の主記憶装置の切離し、およびつなぎ込みを安易に行う
ことができ、さらに稼動性の高い主記憶装置を提供でき
るという効果がある。
断回路を備えることによって、コンピュータシステムで
の主記憶装置の切離し、およびつなぎ込みを安易に行う
ことができ、さらに稼動性の高い主記憶装置を提供でき
るという効果がある。
【図面の簡単な説明】
第１図は、本発明による主記憶装置の一実施例を示すブ
ロック図である。 １・−嚇演詳処理装置 ２・・・主記憶装置 ７・・・アドレス回路 ８・拳・書込みデータ回路 ９・・・主制御回路 １０・・・記憶素子プレイ １１・・・診断制御回路 １２・・・読出し専用メモリ １３・・・絖出しデータ回路
ロック図である。 １・−嚇演詳処理装置 ２・・・主記憶装置 ７・・・アドレス回路 ８・拳・書込みデータ回路 ９・・・主制御回路 １０・・・記憶素子プレイ １１・・・診断制御回路 １２・・・読出し専用メモリ １３・・・絖出しデータ回路
Claims (1)
- 書込み／読出しを制御するための書込み／読出し制御手
段と、電源投入信号を入力して動作を開始し、診断を制
御するための診断制御回路と、診断プログラムを記憶し
ておくための読出し専用メモリと、前記診断の結果を保
持しておくための診断ステータスレジスタと、前記書込
み／読出し制御手段により制御され、データを記憶する
ための記憶素子アレイとを具備して構成したことを特徴
とする主記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18278785A JPS6242250A (ja) | 1985-08-20 | 1985-08-20 | 主記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18278785A JPS6242250A (ja) | 1985-08-20 | 1985-08-20 | 主記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242250A true JPS6242250A (ja) | 1987-02-24 |
Family
ID=16124408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18278785A Pending JPS6242250A (ja) | 1985-08-20 | 1985-08-20 | 主記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242250A (ja) |
-
1985
- 1985-08-20 JP JP18278785A patent/JPS6242250A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6336149B1 (en) | Macro recording and playback device independent of operating system or application software and method of using same | |
| US5237687A (en) | Microprogram load unit having alternative backup memory sources | |
| JPS6242250A (ja) | 主記憶装置 | |
| JPS5854418A (ja) | 割込み処理方式 | |
| JPH0793101A (ja) | データバックアップ装置 | |
| JPH0581145A (ja) | Ｅｅｐｒｏｍへのデータ書き込み回路 | |
| JPS5941214B2 (ja) | 状態監視方式 | |
| JPH0317760A (ja) | データ書込み確認方式 | |
| JPS6218060B2 (ja) | ||
| JPH0652013A (ja) | トレース回路 | |
| JPH05120060A (ja) | 障害データ採取方式 | |
| JPS61208534A (ja) | 半導体デイスク制御方式 | |
| JPS58121459A (ja) | 電子計算機のサ−ビスプロセツサ | |
| JPH0510698B2 (ja) | ||
| JPS62241041A (ja) | 情報処理装置 | |
| JPH02157952A (ja) | 記憶装置 | |
| JPS63298515A (ja) | 半導体メモリカ−トリツジの制御装置 | |
| JPH05307497A (ja) | 障害監視システム | |
| JPH03194638A (ja) | システムバスアダプタ装置 | |
| JPH04195531A (ja) | データ記憶装置 | |
| JPH05120151A (ja) | メモリ診断回路 | |
| JPH0749801A (ja) | エラー解析支援回路 | |
| JPS6238947A (ja) | プロセツサユニツトの診断方法 | |
| JPH04373047A (ja) | メモリ診断方式 | |
| JPH05324128A (ja) | コンピュータ初期化方式 |