JPH03194638A - システムバスアダプタ装置 - Google Patents

システムバスアダプタ装置

Info

Publication number
JPH03194638A
JPH03194638A JP33451389A JP33451389A JPH03194638A JP H03194638 A JPH03194638 A JP H03194638A JP 33451389 A JP33451389 A JP 33451389A JP 33451389 A JP33451389 A JP 33451389A JP H03194638 A JPH03194638 A JP H03194638A
Authority
JP
Japan
Prior art keywords
external device
power
register
powered
system bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33451389A
Other languages
English (en)
Inventor
Harumichi Maeda
前田 晴通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33451389A priority Critical patent/JPH03194638A/ja
Publication of JPH03194638A publication Critical patent/JPH03194638A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明はシステムバスアダプタ装置に関し、特に外部
装置を本体システムバスに接続するだめのシステムバス
アダプタ装置に関する。
(従来の技術) 一般に、分散処理システムは複数のコンピュータ装置の
結合から構成されるものであり、各コンピュータ装置の
本体システムは第5図のように構成されている。
第5図に示されているように、コンピュータ装置の本体
システムにおいては、中央処理装置(CPU)12、メ
モリユニット13、入出力コントローラ14.16、お
よびシステムバスアダプタ15がバックパネルを介して
システムバス11に接続されている。通常、入出力コン
トローラ14. 15は自己診断を実行する機能、およ
びその診断結果を保持する機能を有している。入出力コ
ントローラ14゜16の自己診断結果は、中央処理装置
12がそれら入出力コントローラ14.16が使用可能
か否かを判断するための情報として使用される。
システムバス11にさらに拡張サブシステムを接続する
場合には、拡張サブシステムとして機能する外部装置1
7がシステムバスアダプタ15を介してシステムバス1
1に接続される。この場合、外部装置17は本体システ
ムの筐体とは別の筐体に収容されており、本体システム
とは別の固有の電源によって駆動される。この様にシス
テムバスアダプタ15を介した外部装置17の接続は、
特にバックパネルのスロット数が不足している場合や、
システムバス11が高速で外部装置17が低速な場合等
において9効である。
しかしながら、外部装置17は本体システムとは別の固
有の電源によって駆動されているので、たとえ外部装置
17が自己診断結果を保持していたとしても、本体シス
テムの電源投入時に外部装置17の電源が未投入の場合
や、本体システムおよび外部装置17の双方が電源投入
状態にある時に外部装置17の電源が切断された場合に
は、外部装置17が使用口■能か否かの判断が中央処理
装置12によって正常に実行できなくなる事がある。
なぜなら、本体システムの電源投入時に外部装置17の
電源が未投入の場合や、本体システムおよび外部装置1
7の双方が電源投入状態にある時に外部装置17の電源
が切断された場合には、自己診断結果を保持するための
レジスタやフリップフロップが不定状態になったり、あ
るいはその内容が変化してしまうためである。
したがって、システムバスアダプタ15を介して外部装
置17を接続した場合には、外部装置17が使用可能か
否かの判断を入出力コントローラ14.18と同じイン
ターフェースで実行する事ができず、外部装置17の使
用制御が困難であった。
(発明が解決しようとする課題) 従来では、固有の電源を有する外部装置が使用可能か否
かの判断を他の入出力コントローラと同じインターフェ
ースで実行する事ができず、外部装置の使用制御が困難
であった。
この発明はこの様な点に鑑みなされたもので、固有の電
源を有する外部装置が使用可能か否かの判断を他の入出
力コントローラと同じインターフェースで容易に実行す
る事ができるシステムバスアダプタ装置を提供すること
を目的とする。
[発明の構成] (課題を解決するための手段) この発明によるシステムバスアダプタ装置は、外部装置
を本体システムバスに接続するためのものであり、本体
システムの中央処理装置がアクセス可能なデータ格納手
段と、前記外部装置および前記本体システムの電源駆動
状態に応じて動作制御され、前記本体システムの電源投
入時に前記外部装置の電源が未投入の際、および前記本
体システムおよび前記外部装置の双方の電源が投入され
ている状態で前記外部装置の電源が切断された際に、所
定の電源断情報を前記データ格納手段に設定する情報設
定手段とを具備することを特徴とする。
(作用) このシステムバスアダプタ装置においては、本体システ
ムの電源投入時に外部装置の電源が未投入の際、および
本体システムおよび外部装置の双方の電源が投入されて
いる状態で外部装置の電源が切断された際に、所定の電
源断情報がデータ格納手段に設定される。このため、本
体システムの中央処理装置はデータ格納手段に設定され
ている電源断情報を認識することによって外部装置が使
用可能か否かを判断できるので、他の入出力コントロー
ラと同じインターフェースで外部装置を制御することが
可能となる。
(実施例) 以下、図面を参照してこの発明の詳細な説明する。
第1図にこの発明の一実施例に係わるシステムバスアダ
プタ20を示す。システムバスアダプタ20は、第5図
に示した本体システムに設けられているシステムバス1
1と外部装置17とを接続するためのものであり、制御
回路2Lおよびレジスタ22を備えている。制御回路2
1は、システムバス11を介して本体システムの中央処
理装置から供給されるパワークリア信号PCLRと、外
部装置17の電源装置17aから供給されるパワーオン
信号PONとを受信し、それら信号に基づいて所定の自
己診断データを生成する。レジスタ22は、外部装置1
7のコントローラ17bとシステムバス11との間のデ
ータの授受のために使用されるものであり、このレジス
タ22には制御回路21によって生成された自己診断デ
ータも設定される。コントローラ17bがレジスタ22
にデータを設定する時は、コントローラ+7bからレジ
スタ22に書き込み信号WRが供給される。一方、制御
回路21がレジスタ22に自己診断データを設定する時
は、制御回路21がらレジスタ22に書き込み信号WR
’が供給される。
外部装置17は、拡張サブシステムとして機能する例え
ばイメージ処理装置や他のプロセッサであり、本体シス
テムとは別の筐体に収容されると共に、本体システムと
は別の固有の電源装置17aを備えている。外部装置1
7にはさらにコントローラ17bも設けられており、こ
のコントローラ17bは外部装置I7全体およびシステ
ムバスアダプタ20を制御する。
次に、第2図を参照して、システムアダプタ20に設け
られた制御回路21による自己診断データの生成動作を
説明する。
第2図(A)には、本体システムの電源が投入された時
に外部装置17の電源装置17aが未投入であった場合
におけるパワークリア信号PCLRとパワーオン信号P
ONとの関係が示されている。
本体システムの電源がタイミングtoで投入されたとき
、パワークリア信号PCLRはシステムの初期状態を保
証するためにtlの期間だけ“L”レベルを維持し、そ
の後“H″レベル変化する。この場合、制御回路21は
パワークリア信号PCLRが変化した時点から一定時間
t2経過後にパワーオン信号PONのレベルを検出する
。外部装置17の電源装置17aが未投入状態の場合に
はパワーオン信号PONは“H”レベルであるので、制
御回路21は“H”レベルのパワーオン信号PONによ
って外部装置17の電源が未投入であることを認識し、
そして対応する電源断情報を自己診断データとしてレジ
スタ22に設定する。
第2図(B)には、本体システムおよび外部装置17の
双方が電源投入状態の時に外部装置17の電源装置17
aが切断された場合におけるパワークリア信号PCLR
とパワーオン信号PONとの関係が示されている。
外部装置17の電源装置17aがタイミングt4で切断
されたとき、パワーオン信号PONは“L”レベルから
“H”レベルに変化する。この場合、制御回路21はパ
ワーオン信号PONが変化した時点から一定時間t5経
過後にパワーオン信号PONのレベルを再度確認し、外
部装置17の電源が切断されたことを認識する。そして
、対応する電源断情報を自己診断データとしてレジスタ
22に設定する。
制御回路21は、例えば第3図に示すような回路によっ
て構成することができる。第3図に示されているように
、制御回路21は、タイミング生成回路3Lデータ生成
部32.33、アドレス生成部34、およびゲート回路
35を備えている。タイミング生成回路31は、パワー
クリア信号PCLRおよびパワーオン信号PONを受信
して、書き込み信号WR’やイネーブル信号EN、EN
’を生成するものである。パワークリア信号PCLRが
′L2から“H”レベルに変化した時にパワーオン信号
PONが“H” レベルであった場合には、制御回路2
1は、レジスタ22にデータを書き込むために“L″レ
ベル書き込み信号WR’を発生すると共に、データ生成
部32をアクティブにするための“L#レベルのイネー
ブル信号ENを発生する。
一方、パワークリア信号PCLRが“H“レベルの状態
でパワーオン信号PONが1L′から″H″レベルに変
化した場合には、制御回路21は、レジスタ22にデー
タを書き込むために“L“レベルの書き込み信号WR’
を発生すると共に、データ生成部33をアクティブにす
るためのL“レベルのイネーブル信号EN’を発生する
データ生成部32.33はそれぞれ対応する割り込みス
テータスの自己診断データを保持しており、またアドレ
ス生成部34は自己診断データを書き込むべき位置を示
すレジスタアドレスを保持している。
次に、第4図を参照して、第3図の制御回路21の動作
を説明する。
例えば、パワークリア信号PCLRが“L”から“H“
レベルに変化した時にパワーオン信号PONが“H゛レ
ベルあった場合、すなわち本体システムの電源投入時に
外部装置の電源が未投入であった場合においては、“L
”レベルのイネーブル信号EN、および“L”レベルの
書き込み信号WR’がタイミング生成回路31から発生
される。
書き込み信号WR’ は制御信号線41を介してレジス
タ22に供給され、一方、イネーブル信号ENはデータ
生成部32に直接供給されると共に、ゲート回路35を
介してアドレス生成部34に供給される。
この結果、データ生成部32に保持されていたデータは
データバス43を介してレジスタ22に転送され、また
アドレス生成部34に保持されていたアドレスはアドレ
スバス42を介してレジスタ22に転送される。このた
め、レジスタ22にはデータ生成部32に保持されてい
たデータが自己診断データとして格納される。レジスタ
22の自己診断データは、本体システムの中央処理装置
によって読み取られ、これによって外部装置17の電源
断状態が認識される。
また、パワークリア信号PCLRが“H“レベルの状態
でパワーオン信号PONが“L”から“Hルベルに変化
した場合、すなわち本体システムおよび外部装置f17
の双方の電源が投入されている状態で外部装置17の1
1A源が切断された場合においては、今度はデータ生成
部33に保持されているデータが自己診断データとして
レジスタ22に格納される。
以上のように、この発明のシステムバスアダプタ20に
おいては、本体システムの電源投入時に外部装置I7の
電源が未投入の際、および本体システムおよび外部装置
17双方の電源が投入されている状態で外部装置17の
電源が切断された際に、それぞれ特定の自己診断データ
がレジスタ22に設定される。
このため、本体システムの中央処理装置は、本体システ
ムの電源投入時において入出力コントローラの自己診断
結果の収集と同じインターフェースで、外部装置17の
電源が投入されてない事を知る事ができ、システム立ち
上げ時に外部装置17が電源断状態であることを示すメ
ツセージを画面表示したり、外部装置17を切り離して
立ち上げを行う等の処理が可能となる。また、本体シス
テムの中央処理装置が外部装置17を使用している時に
外部装置17の電源が切断された場合には、新たなイン
ターフェースを設けることなく、外部装fi17の電源
断状態を他の故障等と区別して認識することができる。
[発明の効果] 以上のように、この発明によれば、固有の電源を有する
外部装置が使用可能か否かの判断を他の入出力コントロ
ーラと同じインターフェースで容易に実行する事ができ
る。
【図面の簡単な説明】
第1図はこの発明の一実施例に係わるシステムバスアダ
プタの構成を示すブロック図、第2図は第1図のシステ
ムバスアダプタの動作を説明するタイミングチャート、
第3図は第1図のシステムバスアダプタに設けられてい
る制御回路の具体的な構成の一例を示すブロック図、第
4図は第3図の制御回路の動作を説明するタイミングチ
ャート、第5図はコンピュータ装置の本体システムの構
成を示すブロック図である。 11・・・システムバス、17・・・外部装置、20・
・・システムアダプタ、21・・・制御回路、22・・
・レジスタ。

Claims (1)

  1. 【特許請求の範囲】  外部装置を本体システムバスに接続するシステムバス
    アダプタ装置において、 本体システムの中央処理装置がアクセス可能なデータ格
    納手段と、前記外部装置および前記本体システムの電源
    駆動状態に応じて動作制御され、前記本体システムの電
    源投入時に前記外部装置の電源が未投入の際、および前
    記本体システムおよび前記外部装置の双方の電源が投入
    されている状態で前記外部装置の電源が切断された際に
    、所定の電源断情報を前記データ格納手段に設定する情
    報設定手段とを具備することを特徴とするシステムバス
    アダプタ装置。
JP33451389A 1989-12-22 1989-12-22 システムバスアダプタ装置 Pending JPH03194638A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33451389A JPH03194638A (ja) 1989-12-22 1989-12-22 システムバスアダプタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33451389A JPH03194638A (ja) 1989-12-22 1989-12-22 システムバスアダプタ装置

Publications (1)

Publication Number Publication Date
JPH03194638A true JPH03194638A (ja) 1991-08-26

Family

ID=18278244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33451389A Pending JPH03194638A (ja) 1989-12-22 1989-12-22 システムバスアダプタ装置

Country Status (1)

Country Link
JP (1) JPH03194638A (ja)

Similar Documents

Publication Publication Date Title
US5764968A (en) Clock supply permission/inhibition control system
KR900016866A (ko) 데이타 처리 시스템
JP3136257B2 (ja) コンピュータメモリインタフェース装置
JP3302847B2 (ja) 記憶装置
US4835684A (en) Microcomputer capable of transferring data from one location to another within a memory without an intermediary data bus
US4947478A (en) Switching control system for multipersonality computer system
JPH07104830B2 (ja) コンピュータ・システム及びコンピュータ・システムを作動させる方法
JPH03194638A (ja) システムバスアダプタ装置
US5473749A (en) Image processing system having plurality of processors acting on image data according to stored program from host computer
JP2003309564A (ja) マイクロコンピュータシステムおよびそれに使用されるトランシーバ
JPS6259396B2 (ja)
JPS5941214B2 (ja) 状態監視方式
KR20000059334A (ko) 마이크로 콘트롤러와 표준 아이스퀘어씨 버스 프로토콜을 이용한시스템 하드웨어 관리 장치 및 방법
JPH0222748A (ja) 不揮発生メモリ制御回路
JPS63311553A (ja) 同期制御方式のマイクロプロセツサ周辺回路
JPH0726757Y2 (ja) デ−タ転送装置
JP2968636B2 (ja) マイクロコンピュータ
JP2821176B2 (ja) 情報処理装置
JP2001027920A (ja) バスブリッジ回路及びそのパワーマネージメント方法
JPH02187880A (ja) ワンチップマイクロコンピュータ
JP2847729B2 (ja) 情報処理装置
JPH03228163A (ja) データ転送装置
JPH01121965A (ja) マイクロプロセッサ
JPS6242250A (ja) 主記憶装置
JPH02129750A (ja) 記憶装置