JPH0726757Y2 - デ−タ転送装置 - Google Patents

デ−タ転送装置

Info

Publication number
JPH0726757Y2
JPH0726757Y2 JP1986087149U JP8714986U JPH0726757Y2 JP H0726757 Y2 JPH0726757 Y2 JP H0726757Y2 JP 1986087149 U JP1986087149 U JP 1986087149U JP 8714986 U JP8714986 U JP 8714986U JP H0726757 Y2 JPH0726757 Y2 JP H0726757Y2
Authority
JP
Japan
Prior art keywords
data
address
data transfer
transfer
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986087149U
Other languages
English (en)
Other versions
JPS62199863U (ja
Inventor
紘昭 阪野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SoftBank Corp
Original Assignee
SoftBank Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SoftBank Corp filed Critical SoftBank Corp
Priority to JP1986087149U priority Critical patent/JPH0726757Y2/ja
Publication of JPS62199863U publication Critical patent/JPS62199863U/ja
Application granted granted Critical
Publication of JPH0726757Y2 publication Critical patent/JPH0726757Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は、データ転送装置に関し、詳しくは記憶装置
(メモリ)間でデータ転送を行うデータ転送装置に関す
るものである。
[従来の技術] 従来、一のメモリからデータを読出して他のメモリにそ
のデータを書込むデータ転送方式としては、次の2つの
ものがある。
第1は、データ転送に係る2メモリ間にCPUを介在さ
せ、CPUが一のメモリからレジスタにデータを読込み、
次にそのデータを他のメモリに転送するようにした方式
である。
第2は、2メモリ間にダイレクト・メモリ・アクセス
(DMA)コントローラを介在させ、データ転送の開始に
あたってはそのDMAコントローラがCPUの転送指令に応じ
てバスラインの使用権をCPUから譲り受け、転送にあた
ってはCPUを介することなくDMAコントローラによってデ
ータ転送を行うようにしたDMA転送方式である。このDMA
転送方式は、上述の第1方式における問題点、すなわち
読出し/書込みという2段階の処理を要することに起因
した大なる転送時間、並びにCPUがデータ転送に関与す
ることに起因したCPUの負担を低減化する上で有効な方
式とされている。
[考案が解決しようとする問題点] しかしながら、DMA転送による第2の方式においても、
転送処理の起動に関してはCPUの処理、すなわち転送処
理起動のためのプログラムを実行するコンピュータシス
テムは依然として必要である。
従って、例えばパーソナルコンピュータを用いるにあた
りデータ等をバックアップするためにプログラムやデー
タの複製を作成する場合や、あるいは測定機器や制御機
器等から測定データや制御データ等を収集する場合おい
ては、一連の制御処理手順の流れの中に位置付けられる
ものとしてではなく、単なるデータ転送のみが所望され
ているにも拘らずCPUを含むコンピュータシステムが必
要とされることになる。そこで、データ転送装置におい
てこのようなシステムを設けると、装置の大型化や高価
格化がもたらされるという問題点が生じる。また、この
データ転送をパーソナル・コンピュータや測定機器,制
御機器等において起動するようにすることも考えられる
が、この場合は、それら機器において専用のプログラム
を組込んだり、そのプログラムを実行させる操作が必要
となり、時によっては稼動中の機器を一時停止させなけ
ればならないという問題点が生ずる。
[問題点を解決するための手段] 本考案は、これら従来の問題点を解決し、装置の大型化
や高価格化、あるいは煩雑な操作を伴うことなく、簡単
かつ確実にデータ転送を行うことのできるデータ転送装
置を提供することを目的とする。
そのために、本考案では、データ読出しに係る第1の記
憶装置とデータ書込みに係る第2の記憶装置とに接続可
能で、当該接続状態において前記第1の記憶装置から前
記第2の記憶装置にデータ転送を行わせるためのデータ
転送装置であって、前記第1の記憶装置のデータバスと
前記第2の記憶装置のデータバスとを直接結合させるた
めのデータバス接続手段と、前記第1および前記第2の
記憶装置の双方のアドレスバスに結合するためのアドレ
スバス接続手段を有し、クロック信号の供給に応じて前
記第1および前記第2の記憶装置の記憶領域のアドレス
を順次歩進しつつ指定して行くアドレス指定手段と、デ
ータ転送を起動するためのスイッチと、該スイッチの操
作に応じて前記アドレスの順次歩進を行うための前記ク
ロック信号を発生して前記アドレス指定手段に供給する
転送制御手段とを具え、該転送制御手段からの前記クロ
ック信号の供給に応じて前記アドレス指定手段が前記ア
ドレスを歩進することにより、前記第1の記憶手段に格
納されたデータが指定されたアドレス毎に順次読出され
て、前記データバス接続手段を介し、前記第2の記憶手
段の当該指定されたアドレス宛に順次書込まれて行くよ
うにしたことを特徴とする。
[作用] すなわち、本考案によれば、データバス接続手段により
双方の記憶装置のデータバスを直接結合させるとともに
アドレスバス接続手段に双方の記憶装置のアドレスバス
を接続し、その状態で単にスイッチを操作すれば転送制
御手段によりクロック信号がアドレス指定手段に供給さ
れ、これに応じて双方の記憶装置のアドレスが順次歩進
されて第1の記憶装置から第2の記憶装置へのデータ転
送を行うことができるので、データ転送にあたってCPU
等を含むコンピュータシステムおよびそのソフトウエア
の関与が不要となる。また、報知手段によって操作者は
転送動作の実行中を認識できるので、確実なデータ転送
を行わせることができる。
[実施例] 以下に、図面に基づいて本考案を詳細に説明する。
第1図は本考案に係るデータ転送装置の一構成例を示
す。ここで、1は装置全体、100および200は、それぞれ
データの読出しおよび書込みに係るメモリを有するメモ
リ装置である。3は例えば押ボタン形状の電源スイッチ
であり、この押下に応じてデータ転送が起動される。5
はLED等の表示器であり、データ転送中に点灯する。7A
はメモリ装置100のアドレスラインおよびデータライン
に結合可能なコネクタであり、書込みに係るメモリ装置
200に対しても転送装置1の背面側に同様なコネクタを
設けておく(第2図参照)。
本例においては、メモリ装置100および200の双方をメモ
リを搭載した同様な形状のメモリパックとしている。メ
モリ装置100については、これを種々の構成とすること
ができ、例えば電源を有し、その電源によりバックアッ
プされたスタティックRAMを有するメモリパック、ある
いはPOMパックとすることができる。また、パーソナル
・コンピュータや測定機器,制御機器に組込まれた記憶
装置であってもよく、この場合には装置本体1およびを
れら機器の双方に相互結合が可能な結合部を設ければよ
い。一方、書込みに係るメモリ装置200については、運
搬性や保管性等を考慮して、電源としてのバッテリと、
その電源によりバックアップされるスタティックRAMを
有する構成とするのが好適である。
第2図は本実施例に係るデータ転送装置1の回路構成の
一例を示す。7Aおよび7Bは、それぞれ、メモリ装置100
および200に結合するコネクタ、Dはメモリ装置100側の
データバスと200側のデータバスとを結合させるデータ
ライン、Aはそれらメモリ装置のアドレスバスに結合し
たアドレスラインである。
11は、スイッチ3の押下に応じてバッテリ等の電源17に
接続され、クロック信号CLKを発生するとともに、メモ
リ装置200を書込み状態とする書込み信号WRを発生する
転送制御回路であり、発振回路およびゲート回路で構成
できる。
13Aおよび13Bはアドレスカウンタであり、それぞれ、転
送制御回路11から供給されるクロック信号CLK、および
アドレスカウンタ13Aがオーバフローした場合にアドレ
スカウンタ13Aを介して供給されるクロック信号CLKを計
数し、当該計数値をアドレスデータとしてアドレスライ
ンAを介しメモリ装置100および200に供給する。本例に
おいては、電源の投入に応じて転送制御回路11が発生す
る信号CAに応じてアドレスカウンタ13Aに計数動作を開
始させ、アドレスカウンタ13Aの出力のうち、カウント
アップに応じて発生する最上位ビットの信号CBをそのま
ま用いてアドレスカウンタ13Bに計数動作を行わせるよ
うにする。
15は、電源投入に応じて表示器5を点灯させ、アドレス
カウンタ13Bの出力のうちカウントアップに応じて発生
する最上位ビットの信号CUに応じて表示器5を消灯させ
る表示回路であり、簡単なゲート回路で構成できる。
かかる構成において、操作者がスイッチ3を押下する
と、転送制御回路11および表示回路15に電源が供給され
る。これに応じて転送制御回路11は書込み信号WRを発生
してメモリ装置200を書込み状態に設定し、アドレスカ
ウンタ13Aおよび13Bをリセットし、クロック信号CLKを
発生するとともに、アドレスカウンタ13Aの計数動作を
開始させる。
アドレスカウンタ13Aはクロック信号CLKの入力に応じ、
その計数値を歩進して行くことによりアドレスラインA
を介しメモリ装置100および200のメモリアドレスを順次
指定して行く。これによりメモリ装置100からは当該指
定されているアドレスに格納されているデータが順次に
読出され、データラインDを介してメモリ装置200に供
給され、そのとき指定されているアドレスに供給データ
が順次書込まれて行く。
アドレスカウンタ13Aがカウントアップすると、アドレ
スカウンタ13Bが起動され、アドレスカウンタ13A側から
クロック信号CLKが供給されて同様にデータ転送が行わ
れて行く。而してデータ転送が終了し、アドレスカウン
タ13Bがカウントアップすると、信号CUの発生に応じて
表示回路15は表示器を消灯する。これに応じて操作者は
データ転送の終了を認識することができる。
以上のように、本実施例によれば、データ転送装置の内
部で読出しおよび書込みに係る2つのメモリ装置のデー
タラインを直接に結合させ、双方のアドレスを同時に歩
進して行くことにより読出しおよび書込みのタイミング
をとりつつデータ転送を行うようにしたので、ソフトウ
エア(プログラム)を要さずに、データ転送がすべてハ
ードウエアの処理のみで足りることになる。
これにより、ソフトウエアを要する従来技術の如きCPU,
ROM,RAM等を含むコンピュータシステムの構成が不要と
なり、従って装置を小型,軽量かつ低廉に構成できるこ
とになる。
なお、上述の実施例ではアドレスカウンタを2個設けた
装置について述べたが、転送に係るメモリの記憶容量に
対応させて適当個数を設けることができるのは勿論であ
る。
また、上述の実施例ではデータ転送の動作ないしは動作
終了を報知する手段として表示器を設けた場合について
述べたが、この表示器に換え、あるいはこれと併用し
て、音により報知を行う装置を設けてもよい。
さらに、本考案は上述の如くメモリパック形態のメモリ
装置間でデータ転送を行う場合のみならず、パーソナル
・コンピュータ,測定機器あるいは制御機器に関連して
データ転送を行う装置にも、極めて有効かつ容易に適用
できるのは言うまでもない。
[考案の効果] 以上説明したように、本考案によれば、大型化や高価格
化を伴うことなく、操作性に優れ、簡単かつ確実にデー
タ転送を行うことができるデータ転送装置を実現でき
る。
【図面の簡単な説明】
第1図は本考案に係るデータ転送装置の一実施例を示す
斜視図、 第2図は第1図示の実施例に係るデータ転送装置の回路
構成例を示すブロック図である。 1……装置本体、3……電源スイッチ、5……表示器、
7A,7B……コネクタ、11……転送制御回路、13A,13B……
アドレスカウンタ、15……表示回路、17……電源、100,
200……メモリ装置。

Claims (3)

    【実用新案登録請求の範囲】
  1. 【請求項1】データ読出しに係る第1の記憶装置とデー
    タ書込みに係る第2の記憶装置とに接続可能で、当該接
    続状態において前記第1の記憶装置から前記第2の記憶
    装置にデータ転送を行わせるためのデータ転送装置であ
    って、 前記第1の記憶装置のデータバスと前記第2の記憶装置
    のデータバスとを直接結合させるためのデータバス接続
    手段と、 前記第1および前記第2の記憶装置の双方のアドレスバ
    スに結合するためのアドレスバス接続手段を有し、クロ
    ック信号の供給に応じて前記第1および前記第2の記憶
    装置の記憶領域のアドレスを順次歩進しつつ指定して行
    くアドレス指定手段と、 データ転送を起動するためのスイッチと、 該スイッチの操作に応じて前記アドレスの順次歩進を行
    うための前記クロック信号を発生して前記アドレス指定
    手段に供給する転送制御手段とを具え、 該転送制御手段からの前記クロック信号の供給に応じて
    前記アドレス指定手段が前記アドレスを歩進することに
    より、前記第1の記憶手段に格納されたデータが指定さ
    れたアドレス毎に順次読出されて、前記データバス接続
    手段を介し、前記第2の記憶手段の当該指定されたアド
    レス宛に順次書込まれて行くようにしたことを特徴とす
    るデータ転送装置。
  2. 【請求項2】実用新案登録請求の範囲第1項記載のデー
    タ転送装置において、前記転送制御手段は前記スイッチ
    の操作に伴う電源の投入に応じて前記クロック信号を発
    生する発振器を有し、前記アドレス指定手段は前記発振
    器の出力を計数して、その計数値をアドレス指定信号と
    して出力するアドレスカウンタの形態を有することを特
    徴とするデータ転送装置。
  3. 【請求項3】実用新案登録請求の範囲第1項または第2
    項記載のデータ転送装置において、データ転送にあたっ
    てその転送動作実行中を報知する報知手段を有し、当該
    報知動作を前記アドレスカウンタのカウントアップ出力
    に応じて停止させるようにしたことを特徴とするデータ
    転送装置。
JP1986087149U 1986-06-10 1986-06-10 デ−タ転送装置 Expired - Lifetime JPH0726757Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986087149U JPH0726757Y2 (ja) 1986-06-10 1986-06-10 デ−タ転送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986087149U JPH0726757Y2 (ja) 1986-06-10 1986-06-10 デ−タ転送装置

Publications (2)

Publication Number Publication Date
JPS62199863U JPS62199863U (ja) 1987-12-19
JPH0726757Y2 true JPH0726757Y2 (ja) 1995-06-14

Family

ID=30944108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986087149U Expired - Lifetime JPH0726757Y2 (ja) 1986-06-10 1986-06-10 デ−タ転送装置

Country Status (1)

Country Link
JP (1) JPH0726757Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104944A (ja) * 1993-09-30 1995-04-21 Sony Corp 情報転送装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56132629U (ja) * 1980-03-10 1981-10-07
JPS59197920A (ja) * 1983-04-25 1984-11-09 Nec Corp アドレス制御装置
JPS60138622A (ja) * 1983-12-27 1985-07-23 Oki Electric Ind Co Ltd バス拡張構造

Also Published As

Publication number Publication date
JPS62199863U (ja) 1987-12-19

Similar Documents

Publication Publication Date Title
JPH0726757Y2 (ja) デ−タ転送装置
JPH0228178B2 (ja)
JPH01205312A (ja) バス変換装置
JP2595243Y2 (ja) マイクロコンピュータ
JPS60263237A (ja) 情報処理装置
JPH03194638A (ja) システムバスアダプタ装置
JPS6070591U (ja) 給油装置
JPH0123803B2 (ja)
JPH0511874A (ja) 情報処理装置
JPH0510698B2 (ja)
JP2579003B2 (ja) メモリ間データ転送装置
JPS60132255A (ja) デ−タ処理装置
JPH01219930A (ja) 間接アドレス方式の割り込み制御回路装置
JPH07271563A (ja) プログラマブルコントローラ用メモリカセット
JPH054231U (ja) Ramのリセツト回路
JPH07134685A (ja) コンピュータシステムおよびそのメモリデータ転送方式
JP2000207275A (ja) 処理装置
JPS6242250A (ja) 主記憶装置
JPH03121545A (ja) Icメモリカード
JPH0482739U (ja)
JPS63127361A (ja) デ−タ処理装置
JPH046482A (ja) 半導体装置
JPS58175036A (ja) ストア−ドプログラム方式の電子機器
JPS61262865A (ja) 情報処理装置
JPS61264450A (ja) 記憶装置