JPH0431944A - 電子ファイルシステム - Google Patents
電子ファイルシステムInfo
- Publication number
- JPH0431944A JPH0431944A JP13714490A JP13714490A JPH0431944A JP H0431944 A JPH0431944 A JP H0431944A JP 13714490 A JP13714490 A JP 13714490A JP 13714490 A JP13714490 A JP 13714490A JP H0431944 A JPH0431944 A JP H0431944A
- Authority
- JP
- Japan
- Prior art keywords
- electronic file
- data
- memory
- transfer
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000010586 diagram Methods 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、コンピュータシステムの補助記憶装置として
用いられる電子ファイルメモリをアクセスする高速な電
子ファイルシステムに関する。
用いられる電子ファイルメモリをアクセスする高速な電
子ファイルシステムに関する。
[従来の技術]
従来、電子ファイルはメインメモリとは異なる電子ファ
イルメモリに格納されており、多くの場合、その内容が
メインメモリに転送された後処理され、処理後に電子フ
ァイルメモリに再格納される。腋な、処理内容によって
は、メインメモリに転送することなく、直接中央処理ユ
ニット(CPU)が内部レジスタに取り込んで処理を施
す。
イルメモリに格納されており、多くの場合、その内容が
メインメモリに転送された後処理され、処理後に電子フ
ァイルメモリに再格納される。腋な、処理内容によって
は、メインメモリに転送することなく、直接中央処理ユ
ニット(CPU)が内部レジスタに取り込んで処理を施
す。
このように電子ファイルメモリをアクセスする、この種
の電子ファイルシステムは、第2図で示すようないわゆ
るRAMアクセス方式に従うものと、第3図に示すよう
ないわゆるDMAアクセス方式に従うものとに大別され
る。
の電子ファイルシステムは、第2図で示すようないわゆ
るRAMアクセス方式に従うものと、第3図に示すよう
ないわゆるDMAアクセス方式に従うものとに大別され
る。
第2図で示すRAMアクセス方式に従う電子ファイルシ
ステムにおいて、例えば、RAM構成の電子ファイルメ
モリ1は、コンピュータシステムのメモリ空間に接続さ
れており、通常のメモリ2と同様に、取り扱われるもの
である。すなわち、コンピュータシステムのCPU3が
システムバス4を介してこの電子ファイルメモリ1の内
容を直接アクセスくリード及びライト)することもでき
る。
ステムにおいて、例えば、RAM構成の電子ファイルメ
モリ1は、コンピュータシステムのメモリ空間に接続さ
れており、通常のメモリ2と同様に、取り扱われるもの
である。すなわち、コンピュータシステムのCPU3が
システムバス4を介してこの電子ファイルメモリ1の内
容を直接アクセスくリード及びライト)することもでき
る。
また、第3図に示すDMAアクセス方式に従う電子ファ
イルシステムにおいては、電子ファイルメモリ5は、コ
ンピュータシステムのメモリ6のメモリ空間とは切り離
されており、ファイルの内容は、CPU7によって直接
はアクセスされない。
イルシステムにおいては、電子ファイルメモリ5は、コ
ンピュータシステムのメモリ6のメモリ空間とは切り離
されており、ファイルの内容は、CPU7によって直接
はアクセスされない。
すなわち、CPU7がバス8を介して与えたデータに従
ってDMAコントローラ9がファイルの内容をアクセス
(リード及びライト)する。
ってDMAコントローラ9がファイルの内容をアクセス
(リード及びライト)する。
[発明が解決しようとする課B]
しかし、上述したRAMアクセス方式及びDMAアクセ
ス方式のいずれの方式も、処理上、長所を有するが短所
をも有している。
ス方式のいずれの方式も、処理上、長所を有するが短所
をも有している。
RAMアクセス方式に従う電子ファイルシステムは、C
PU3が直接電子ファイルメモリ1をアクセスできるた
め、ファイル内容の編集が容易である。しかし、コンピ
ュータシステムのメモリ空間を利用するため、コンピュ
ータシステムにより電子ファイルメモリ1のアドレスが
制限を受け、格納できる電子ファイル数が制限される。
PU3が直接電子ファイルメモリ1をアクセスできるた
め、ファイル内容の編集が容易である。しかし、コンピ
ュータシステムのメモリ空間を利用するため、コンピュ
ータシステムにより電子ファイルメモリ1のアドレスが
制限を受け、格納できる電子ファイル数が制限される。
また、CPU3が直接アクセスするため、DMAコント
ローラ9にアクセスを依頼している場合に比較して、電
子ファイルメモリ1の内容をメモリ2に転送するような
処理ではCPU3の処理時間が多くなり、他の処理をも
含めた全体の処理が遅くなる。
ローラ9にアクセスを依頼している場合に比較して、電
子ファイルメモリ1の内容をメモリ2に転送するような
処理ではCPU3の処理時間が多くなり、他の処理をも
含めた全体の処理が遅くなる。
他方、DMAアクセス方式に従う電子ファイルシステム
は、コンピュータシステムのメインメモリ6とは別個独
立の電子ファイルメモリ5を設けているので、多量の電
子ファイルを取り扱うことができる。また、電子ファイ
ルの内容をメインメモリ6にロードさせる場合や、メイ
ンメモリ6の格納内容を電子ファイルメモリ5に転送さ
せる場合の処理は、DMAコントローラ9が実行するの
で、高速に行なうことができる。しかしながら、ファイ
ル内容をCPU7内部のレジスタに取り込んで細かく処
理する際には、−々DMAコントローラ9によるアクセ
スを用いてその内容をリードして処理し、その後、ライ
ト動作を行なうようにするので、方式上複雑となり効率
が悪い。
は、コンピュータシステムのメインメモリ6とは別個独
立の電子ファイルメモリ5を設けているので、多量の電
子ファイルを取り扱うことができる。また、電子ファイ
ルの内容をメインメモリ6にロードさせる場合や、メイ
ンメモリ6の格納内容を電子ファイルメモリ5に転送さ
せる場合の処理は、DMAコントローラ9が実行するの
で、高速に行なうことができる。しかしながら、ファイ
ル内容をCPU7内部のレジスタに取り込んで細かく処
理する際には、−々DMAコントローラ9によるアクセ
スを用いてその内容をリードして処理し、その後、ライ
ト動作を行なうようにするので、方式上複雑となり効率
が悪い。
本発明は、以上の点を考慮してなされたものであり、電
子ファイルメモリからの、又は、電子ファイルメモリへ
の多量のデータ転送処理をCPUに負担を掛けずに高速
で実行することができると共に、電子ファイルメモリに
対する細かいアクセス(少量のデータ転送)をも高速か
つ簡易に実行することができる、取扱い得る電子ファイ
ル数が多い電子ファイルシステムを提供しようとするも
のである。
子ファイルメモリからの、又は、電子ファイルメモリへ
の多量のデータ転送処理をCPUに負担を掛けずに高速
で実行することができると共に、電子ファイルメモリに
対する細かいアクセス(少量のデータ転送)をも高速か
つ簡易に実行することができる、取扱い得る電子ファイ
ル数が多い電子ファイルシステムを提供しようとするも
のである。
[課題を解決するための手段]
かかる課題を解決するため、本発明においては、コンピ
ュータシステムのメインメモリとは別個独立に設けられ
た電子ファイルメモリと、電子ファイルメモリからのデ
ータ転送、又は電子ファイルメモリへのデータ転送をD
MA転送で実行させるDMAアクセス方式手段と、電子
ファイルメモリからのデータ転送、又は電子ファイルメ
モリへのデータ転送を、コンピュータシステムの中央処
理ユニットが直接実行させるRAMアクセス方式手段と
を備えている。
ュータシステムのメインメモリとは別個独立に設けられ
た電子ファイルメモリと、電子ファイルメモリからのデ
ータ転送、又は電子ファイルメモリへのデータ転送をD
MA転送で実行させるDMAアクセス方式手段と、電子
ファイルメモリからのデータ転送、又は電子ファイルメ
モリへのデータ転送を、コンピュータシステムの中央処
理ユニットが直接実行させるRAMアクセス方式手段と
を備えている。
そして、中央処理ユニットは、転送データ亙が多い場合
にDMAアクセス方式手段を起動し、転送データ量が少
ない場合にRAMアクセス方式手段を起動する。
にDMAアクセス方式手段を起動し、転送データ量が少
ない場合にRAMアクセス方式手段を起動する。
[作用]
本発明は、取扱うことができる電子ファイル数を多くす
べく、電子ファイルメモリをメインメモリとは別個独立
に設けている。
べく、電子ファイルメモリをメインメモリとは別個独立
に設けている。
また、上述したRAMアクセス方式及びDMAアクセス
方式の長所を共に得られるように、DMAアクセス方式
手段及びRAMアクセス方式手段を設けている。これら
手段の選択は、中央処理ユニットが転送データ量に基づ
いて行なう。
方式の長所を共に得られるように、DMAアクセス方式
手段及びRAMアクセス方式手段を設けている。これら
手段の選択は、中央処理ユニットが転送データ量に基づ
いて行なう。
[実施例]
以下、本発明の一実施例を第1図を用いて説明する。第
1図は、この実施例の構成を示すブロック図である。
1図は、この実施例の構成を示すブロック図である。
第1図において、電子ファイルシステム10は、コンピ
ュータシステムのマスタCPUII及びメインメモリ1
2と、電子ファイル装置13とからなり、これらがシス
テムバス14を介して接続されてデータの授受が可能に
なされている。
ュータシステムのマスタCPUII及びメインメモリ1
2と、電子ファイル装置13とからなり、これらがシス
テムバス14を介して接続されてデータの授受が可能に
なされている。
電子ファイル装置13は、電子ファイルの内容を格納す
るRAM構成の電子ファイルメモリ15を備えている。
るRAM構成の電子ファイルメモリ15を備えている。
また、電子ファイル装置13は、DMAアクセス方式に
従う構成に準じた構成を備えている。すなわち、電子フ
ァイルコントロール部20と、DMAコントローラ21
と、バスインタフェースコントローラ22と、アドレス
カウンタ23と、第1のドライバレシーバ24とを備え
ている。
従う構成に準じた構成を備えている。すなわち、電子フ
ァイルコントロール部20と、DMAコントローラ21
と、バスインタフェースコントローラ22と、アドレス
カウンタ23と、第1のドライバレシーバ24とを備え
ている。
電子ファイルコントロール部20は、例えば、マイクロ
コンピュータとプログラムROMとからなり、DMA転
送モードにおいて当該電子ファイル装置13内の各部を
制御するものである。DMAコントローラ21は、DM
A転送を制御するものである。バスインタフェースコン
トローラ22は、システムバス14と電子ファイル装置
13内の内部バス25とのインタフェース部である。ア
ドレスカウンタ23は、DMAコントローラ21の制御
を受けて、電子ファイルメモリ15に対するライトアド
レス又はリードアドレスを発生するものである。ドライ
バレシーバ24は双方向のものであり、電子ファイルコ
ントロール部20による制御を受けて、内部バス25上
のデータを電子ファイルメモリ15に与えたり、電子フ
ァイルメモリ15内のデータを内部バス25に与えたり
するものである。
コンピュータとプログラムROMとからなり、DMA転
送モードにおいて当該電子ファイル装置13内の各部を
制御するものである。DMAコントローラ21は、DM
A転送を制御するものである。バスインタフェースコン
トローラ22は、システムバス14と電子ファイル装置
13内の内部バス25とのインタフェース部である。ア
ドレスカウンタ23は、DMAコントローラ21の制御
を受けて、電子ファイルメモリ15に対するライトアド
レス又はリードアドレスを発生するものである。ドライ
バレシーバ24は双方向のものであり、電子ファイルコ
ントロール部20による制御を受けて、内部バス25上
のデータを電子ファイルメモリ15に与えたり、電子フ
ァイルメモリ15内のデータを内部バス25に与えたり
するものである。
また、電子ファイル装置13は、RAMアクセス方式に
従う構成に準じた構成を備えている。すなわち、アドレ
スラッチ30と第2のドライバレシーバ31とを備えて
いる。
従う構成に準じた構成を備えている。すなわち、アドレ
スラッチ30と第2のドライバレシーバ31とを備えて
いる。
アドレスラッチ30は、システムバス14のアドレスバ
スが当該アドレスラッチを指示しているときにシステム
バス14のデータバスに与えられているアドレスデータ
(ライトかリードかを指示する内容を含む)をラッチす
るものであり、ラッチしたアドレスデータを電子ファイ
ルメモリ15に対してライト又はリードアドレスとして
与えるものである。ドライバレシーバ31は双方向のも
のであり、例えば、アドレスラッチ30がラッチ動作し
たときに出力するイネーブル信号によってイネーブル状
態になるものである。そして、ドライバレシーバ31は
、システムバス14上のデータを電子ファイルメモリ1
5に与えたり、電子ファイルメモリ15内のデータをシ
ステムバス14に与えたりするものである。
スが当該アドレスラッチを指示しているときにシステム
バス14のデータバスに与えられているアドレスデータ
(ライトかリードかを指示する内容を含む)をラッチす
るものであり、ラッチしたアドレスデータを電子ファイ
ルメモリ15に対してライト又はリードアドレスとして
与えるものである。ドライバレシーバ31は双方向のも
のであり、例えば、アドレスラッチ30がラッチ動作し
たときに出力するイネーブル信号によってイネーブル状
態になるものである。そして、ドライバレシーバ31は
、システムバス14上のデータを電子ファイルメモリ1
5に与えたり、電子ファイルメモリ15内のデータをシ
ステムバス14に与えたりするものである。
次に、実施例の電子ファイルシステム10の動作につい
て説明する。
て説明する。
まず、電子ファイルメモリ15に多量のデータを与えて
格納させる場合について説明する。CPUILは、その
処理において多量のデータを電子ファイルメモリ15に
格納させる処理が生じた場合には、DMA転送を利用す
る。以下では、メインメモリ12から電子ファイルメモ
リ15へのデータ転送を例にとり説明する。
格納させる場合について説明する。CPUILは、その
処理において多量のデータを電子ファイルメモリ15に
格納させる処理が生じた場合には、DMA転送を利用す
る。以下では、メインメモリ12から電子ファイルメモ
リ15へのデータ転送を例にとり説明する。
この場合、cputtは、システムバス14を介して、
データの格納開始アドレス、データ長及びファイル名を
電子ファイル装置13に渡し、転送開始コマンドを発行
する。
データの格納開始アドレス、データ長及びファイル名を
電子ファイル装置13に渡し、転送開始コマンドを発行
する。
電子ファイルコントロール部20は、バスインタフェー
スコントローラ22及び内部ハス25を介してこれら情
報を受けると、DMAコントローラ21に対するセット
動作を実行する。また、アドレスカウンタ23に初期ア
ドレスをセットする。
スコントローラ22及び内部ハス25を介してこれら情
報を受けると、DMAコントローラ21に対するセット
動作を実行する。また、アドレスカウンタ23に初期ア
ドレスをセットする。
さらに、ドライバレシーバ24をイネーブル状態にする
。その後、DMA転送を起動する。
。その後、DMA転送を起動する。
これによりDMAコン[・ローラ21は、メインメモリ
12から電子ファイルメモリ15へのDMA転送を開始
し、1デ一タ分のDMA転送が終了するとアドレスカウ
ンタ23をインクリメント(1又は2)して次のデータ
のDMA転送を行ない、以下、同様な処理を繰返す。こ
れにより、転送データが電子ファイルメモリ15に順次
格納されていく。全てのデータの転送が終了すると、電
子ファイルコントローラ部20はCPUIIへ終了を通
知すると共に、ドライバレシーバ24をフロート状態に
し、かくしてメインメモリ12から電子ファイルメモリ
15へのデータ転送が終了する。
12から電子ファイルメモリ15へのDMA転送を開始
し、1デ一タ分のDMA転送が終了するとアドレスカウ
ンタ23をインクリメント(1又は2)して次のデータ
のDMA転送を行ない、以下、同様な処理を繰返す。こ
れにより、転送データが電子ファイルメモリ15に順次
格納されていく。全てのデータの転送が終了すると、電
子ファイルコントローラ部20はCPUIIへ終了を通
知すると共に、ドライバレシーバ24をフロート状態に
し、かくしてメインメモリ12から電子ファイルメモリ
15へのデータ転送が終了する。
CPUIIは、処理の途中において、電子ファイルメモ
リ15からの多量のデータの取り出し転送が必要になっ
た場合には、DMA転送によりかかる転送を行なう。例
えば、電子ファイルメモリ15からメインメモリ11へ
の多量のデータ(例えば1個の電子ファイルの全データ
)を転送する場合にDMA転送で行なう。なお、この場
合のデータのDMA転送は、転送方向が上述した場合と
異なるだけであり、他の動作や処理は上述と同様である
ので、その説明は省略する。
リ15からの多量のデータの取り出し転送が必要になっ
た場合には、DMA転送によりかかる転送を行なう。例
えば、電子ファイルメモリ15からメインメモリ11へ
の多量のデータ(例えば1個の電子ファイルの全データ
)を転送する場合にDMA転送で行なう。なお、この場
合のデータのDMA転送は、転送方向が上述した場合と
異なるだけであり、他の動作や処理は上述と同様である
ので、その説明は省略する。
CPUIIは、処理の途中において、電子ファイルメモ
リ15からの少量のデータの読出しが必要となると、C
PUIIが直接転送を制御する。
リ15からの少量のデータの読出しが必要となると、C
PUIIが直接転送を制御する。
例えば、CPUIIの内部レジスタのデータを転送させ
る場合には直接転送を行なう。
る場合には直接転送を行なう。
この場合、CPUIIはシステムバス14内のアドレス
バスに対してアドレスラッチ30を指示するデータをの
せると共に、システムバス14内のデータバスの電子フ
ァイルメモリ15のリードアドレスをのせる。
バスに対してアドレスラッチ30を指示するデータをの
せると共に、システムバス14内のデータバスの電子フ
ァイルメモリ15のリードアドレスをのせる。
このとき、アドレスラッチ30はそのリードアドレスを
ラッチすると共に、ドライバレシーバ31にイネーブル
信号を与えてドライバレシーバ31をイネーブル状態と
する。これによりアドレスラッチ30にラッチされてい
るリードアドレスの電子ファイルメモリ15のエリアの
データが、ドライバレシーバ31を介してシステムバス
14内のデータバスに与えられ、転送先、例えば、CP
U1lの内部レジスタに格納される。
ラッチすると共に、ドライバレシーバ31にイネーブル
信号を与えてドライバレシーバ31をイネーブル状態と
する。これによりアドレスラッチ30にラッチされてい
るリードアドレスの電子ファイルメモリ15のエリアの
データが、ドライバレシーバ31を介してシステムバス
14内のデータバスに与えられ、転送先、例えば、CP
U1lの内部レジスタに格納される。
なお、少量のデータの電子ファイルメモリ15に対する
書込み処理は、少量データの電子ファイルメモリ15へ
の読出し処理と、転送方向は逆であるが、はぼ同様であ
るので、その説明は省略する。
書込み処理は、少量データの電子ファイルメモリ15へ
の読出し処理と、転送方向は逆であるが、はぼ同様であ
るので、その説明は省略する。
上述の実施例によれば、電子ファイルメモリのアクセス
方法として、RAMアクセス方式とDMAアクセス方式
の両方を設け、メインメモリ12に電子ファイルをロー
ドしたりメインメモリ12に記憶されている電子ファイ
ルを電子ファイルメモリ15に記憶させたりする場合等
の、多量のデータ転送が要求されるときにはDMAアク
セス方式を採用し、また、細かいファイル編集等、少量
データの転送が要求されるときにはRAMアクセス方式
を採用するようにしたので、多量データの転送でもCP
UIIに負担を掛けずに高速で実行することができ、電
子ファイルメモリ15に対する細かいアクセス(少量デ
ータの転送)をも高速かつ簡易に実行することができる
。
方法として、RAMアクセス方式とDMAアクセス方式
の両方を設け、メインメモリ12に電子ファイルをロー
ドしたりメインメモリ12に記憶されている電子ファイ
ルを電子ファイルメモリ15に記憶させたりする場合等
の、多量のデータ転送が要求されるときにはDMAアク
セス方式を採用し、また、細かいファイル編集等、少量
データの転送が要求されるときにはRAMアクセス方式
を採用するようにしたので、多量データの転送でもCP
UIIに負担を掛けずに高速で実行することができ、電
子ファイルメモリ15に対する細かいアクセス(少量デ
ータの転送)をも高速かつ簡易に実行することができる
。
また、電子ファイルメモリ15をメインメモリ12とは
別個独立に設けているので、取扱い得る電子ファイル数
を多くすることができる。
別個独立に設けているので、取扱い得る電子ファイル数
を多くすることができる。
なお、上述では、電子ファイル装置15が電子ファイル
コントロール部20を有するものを示したが、これを省
略しても良い。すなわち、DMAコントローラ21に対
するセット動作をCPU11が直接性なうものであって
も良い。
コントロール部20を有するものを示したが、これを省
略しても良い。すなわち、DMAコントローラ21に対
するセット動作をCPU11が直接性なうものであって
も良い。
また、ドライバレシーバ31の制御をアドレスラッチ3
0が行なうものを示したが、CPUIIが入出力コマン
ドによって行なうものであっても良い。
0が行なうものを示したが、CPUIIが入出力コマン
ドによって行なうものであっても良い。
さらに、電子ファイルメモリ15との転送を行なう部分
はメインメモリ12及びCPUIIに限定されるもので
はなく、他の電子ファイル装置や他の補助記憶装置であ
っても良い。
はメインメモリ12及びCPUIIに限定されるもので
はなく、他の電子ファイル装置や他の補助記憶装置であ
っても良い。
U発明の効果つ
以上のように、本発明によれば、RAMアクセス方式及
びDMAアクセス方式を併用するようにしたので、多量
のデータ転送処理をCPUに負担を掛けずに高速で実行
することができると共に、少量データの転送処理をも高
速かつ簡易に実行することができる、取扱い得る電子フ
ァイル数が多い電子ファイルシステムを実現できる。
びDMAアクセス方式を併用するようにしたので、多量
のデータ転送処理をCPUに負担を掛けずに高速で実行
することができると共に、少量データの転送処理をも高
速かつ簡易に実行することができる、取扱い得る電子フ
ァイル数が多い電子ファイルシステムを実現できる。
【図面の簡単な説明】
第1図は本発明による電子ファイル装置の一実施例を示
すブロック図、第2図及び第3図は従来の電子ファイル
装置を示すブロック図である。 10・・・電子ファイルシステム、11・・・マスクC
PU、12・・・メインメモリ、13・・・電子ファイ
ル装置、14・・・システムバス、15・・・電子ファ
イルメモリ、20・・・電子ファイルコントロール部、
21・・・DMAコントローラ、22・・・バスインタ
フェースコントローラ、23・・・アドレスカウンタ、
24.31・・・ドライバレシーバ、30・・・アドレ
スラッチ。 設電子7Tイルゾλテム 実施例の7”07り図 第1図
すブロック図、第2図及び第3図は従来の電子ファイル
装置を示すブロック図である。 10・・・電子ファイルシステム、11・・・マスクC
PU、12・・・メインメモリ、13・・・電子ファイ
ル装置、14・・・システムバス、15・・・電子ファ
イルメモリ、20・・・電子ファイルコントロール部、
21・・・DMAコントローラ、22・・・バスインタ
フェースコントローラ、23・・・アドレスカウンタ、
24.31・・・ドライバレシーバ、30・・・アドレ
スラッチ。 設電子7Tイルゾλテム 実施例の7”07り図 第1図
Claims (1)
- 【特許請求の範囲】 コンピュータシステムのメインメモリとは別個独立に
設けられた電子ファイルメモリと、 電子ファイルメモリからのデータ転送、又は電子ファイ
ルメモリへのデータ転送をDMA転送で実行させるDM
Aアクセス方式手段と、 電子ファイルメモリからのデータ転送、又は電子ファイ
ルメモリへのデータ転送を、コンピュータシステムの中
央処理ユニットが直接実行させるRAMアクセス方式手
段とを備え、 上記中央処理ユニットが、転送データ量が多い場合にD
MAアクセス方式手段を起動し、転送データ量が少ない
場合にRAMアクセス方式手段を起動するようにしたこ
とを特徴とする電子ファイルシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13714490A JPH0431944A (ja) | 1990-05-29 | 1990-05-29 | 電子ファイルシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13714490A JPH0431944A (ja) | 1990-05-29 | 1990-05-29 | 電子ファイルシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0431944A true JPH0431944A (ja) | 1992-02-04 |
Family
ID=15191847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13714490A Pending JPH0431944A (ja) | 1990-05-29 | 1990-05-29 | 電子ファイルシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0431944A (ja) |
-
1990
- 1990-05-29 JP JP13714490A patent/JPH0431944A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030181994A1 (en) | Microprocessor performing efficient external bus access | |
US7107407B2 (en) | Arithmetic unit with reduced startup time and method of loading data | |
JPH0431944A (ja) | 電子ファイルシステム | |
US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
JPS5856277A (ja) | 情報処理装置ならびに方法 | |
JPH05242009A (ja) | 直接メモリアクセス装置 | |
JPH07210454A (ja) | 高速化処理装置 | |
JP3030962B2 (ja) | マイクロプログラム制御装置 | |
JPS5938827A (ja) | マイクロプロセツサipl方式 | |
JPH10312307A (ja) | コンピュータシステムに適用するエミュレータ | |
JP2883489B2 (ja) | 命令処理装置 | |
JPS62184560A (ja) | 入出力バツフア制御装置 | |
JPH02105237A (ja) | 順編成ファイルのデータ更新方式 | |
JPH05257698A (ja) | 電子計算機 | |
JPH08249022A (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
JPH0844570A (ja) | プログラム実行システム及び方法 | |
JPH04107634A (ja) | メモリデータバイパス制御方式 | |
JPS5822834B2 (ja) | バッフア・インバリッド制御方式 | |
JPH10232819A (ja) | メモリ制御装置およびメモリアクセス方法 | |
JPH0245823A (ja) | 印字方式 | |
JPH02219144A (ja) | ライト・バックアクセス時間を短縮したキャッシュメモリ | |
JPS60256857A (ja) | プログラム・ロ−デイング方式 | |
JPH01250163A (ja) | バス制御装置 | |
JPS62226250A (ja) | システム立上げ方式 | |
JPH0545978B2 (ja) |