JP2001195261A - 外部メモリから内蔵メモリへのプログラム転送方法およびその転送方法を用いたマイクロコンピュータ - Google Patents
外部メモリから内蔵メモリへのプログラム転送方法およびその転送方法を用いたマイクロコンピュータInfo
- Publication number
- JP2001195261A JP2001195261A JP2000004414A JP2000004414A JP2001195261A JP 2001195261 A JP2001195261 A JP 2001195261A JP 2000004414 A JP2000004414 A JP 2000004414A JP 2000004414 A JP2000004414 A JP 2000004414A JP 2001195261 A JP2001195261 A JP 2001195261A
- Authority
- JP
- Japan
- Prior art keywords
- program
- data
- external memory
- built
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
Abstract
(57)【要約】
【課題】 外部メモリからのデータ転送を高速かつ効率
化できる。 【解決手段】 外部メモリ２０には転送予定のプログラ
ムデータおよびこのデータのウエイト情報を含む専用レ
ジスタ１３の設定データを有している。マイクロコンピ
ュータ１０は、内蔵ＲＯＭ１１に外部メモリ２０から内
蔵ＲＡＭ１２へデータ転送する転送プログラムを予め有
している。マイクロコンピュータ１０では、ＣＰＵ１４
がリセット解除に際し外部メモリ２０の先頭番地にある
専用レジスタ設定データにアクセスし転送予定データの
ウエイト情報を含む設定データを受けた場合、内蔵ＲＯ
Ｍ１１のプログラムの実行によりアドレスバスおよびデ
ータバスを介して内蔵ＲＡＭ１２へデータが転送され
る。転送されたデータの内蔵ＲＡＭ１２における領域は
ブート領域およびベクタテーブルを含む領域に再配置さ
れ、このプログラムデータがＣＰＵ１４により実行され
る。
化できる。 【解決手段】 外部メモリ２０には転送予定のプログラ
ムデータおよびこのデータのウエイト情報を含む専用レ
ジスタ１３の設定データを有している。マイクロコンピ
ュータ１０は、内蔵ＲＯＭ１１に外部メモリ２０から内
蔵ＲＡＭ１２へデータ転送する転送プログラムを予め有
している。マイクロコンピュータ１０では、ＣＰＵ１４
がリセット解除に際し外部メモリ２０の先頭番地にある
専用レジスタ設定データにアクセスし転送予定データの
ウエイト情報を含む設定データを受けた場合、内蔵ＲＯ
Ｍ１１のプログラムの実行によりアドレスバスおよびデ
ータバスを介して内蔵ＲＡＭ１２へデータが転送され
る。転送されたデータの内蔵ＲＡＭ１２における領域は
ブート領域およびベクタテーブルを含む領域に再配置さ
れ、このプログラムデータがＣＰＵ１４により実行され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、外部メモリをバス
接続し前記外部メモリから内蔵メモリへプログラムデー
タを転送するマイクロコンピュータおよびそのプログラ
ム転送方法に関し、特に、高速かつ効率的なプログラム
の転送およびプログラムの実行ができるプログラム転送
方法およびこの方法を用いたマイクロコンピュータに関
する。
接続し前記外部メモリから内蔵メモリへプログラムデー
タを転送するマイクロコンピュータおよびそのプログラ
ム転送方法に関し、特に、高速かつ効率的なプログラム
の転送およびプログラムの実行ができるプログラム転送
方法およびこの方法を用いたマイクロコンピュータに関
する。
【０００２】
【従来の技術】従来、この種のプログラム転送方法を用
いたマイクロコンピュータでは、例えば、図５に示され
るように、マイクロコンピュータ１１０は、読み書きが
可能な内蔵ＲＡＭ１１１に実行すべきユーザプログラム
を書き込むことにより、ユーザプログラムの多様化に対
処している。通常、多様なユーザプログラムは、転送デ
ータとして外部メモリ１２０に格納されており外部メモ
リ１２０からデータ転送により内蔵ＲＡＭ１１１にダウ
ンロードされるが、内蔵ＲＡＭ１１１へダウンロードす
るための転送プログラムも、ダウンロードプログラムと
して転送される転送データと共に外部メモリ１２０に格
納されている。
いたマイクロコンピュータでは、例えば、図５に示され
るように、マイクロコンピュータ１１０は、読み書きが
可能な内蔵ＲＡＭ１１１に実行すべきユーザプログラム
を書き込むことにより、ユーザプログラムの多様化に対
処している。通常、多様なユーザプログラムは、転送デ
ータとして外部メモリ１２０に格納されており外部メモ
リ１２０からデータ転送により内蔵ＲＡＭ１１１にダウ
ンロードされるが、内蔵ＲＡＭ１１１へダウンロードす
るための転送プログラムも、ダウンロードプログラムと
して転送される転送データと共に外部メモリ１２０に格
納されている。
【０００３】この方法では、外部メモリ１２０のダウン
ロードプログラムにより転送データを内蔵ＲＡＭ１１１
に書き込むため、内蔵ＲＡＭ１１１での格納領域が固定
される。従って、内蔵メモリと比較してアクセス時間が
大きい外部メモリの領域にベクタテーブルの配置を必要
とするので、ＣＰＵ１１２がダウンロードプログラムを
実行する際に割り込みの応答性能が低下する。また、内
蔵ＲＡＭ領域と内蔵ＲＡＭへ転送するプログラムが配置
された転送データ領域とが異なるため、メモリ空間の無
駄が生じる。更に、マイクロコンピュータ１１０の内蔵
ＲＡＭ１１１を命令ＲＡＭとして用いる場合、そのＲＡ
Ｍにプログラムデータを転送する方法が必要であるが、
この方法はユーザプログラムにより実行する必要があ
る。
ロードプログラムにより転送データを内蔵ＲＡＭ１１１
に書き込むため、内蔵ＲＡＭ１１１での格納領域が固定
される。従って、内蔵メモリと比較してアクセス時間が
大きい外部メモリの領域にベクタテーブルの配置を必要
とするので、ＣＰＵ１１２がダウンロードプログラムを
実行する際に割り込みの応答性能が低下する。また、内
蔵ＲＡＭ領域と内蔵ＲＡＭへ転送するプログラムが配置
された転送データ領域とが異なるため、メモリ空間の無
駄が生じる。更に、マイクロコンピュータ１１０の内蔵
ＲＡＭ１１１を命令ＲＡＭとして用いる場合、そのＲＡ
Ｍにプログラムデータを転送する方法が必要であるが、
この方法はユーザプログラムにより実行する必要があ
る。
【０００４】このような問題点を解決するマイクロコン
ピュータが、例えば、特開昭６１-１３３４３７号公報
に提案されている。すなわち、図６に示されるように、
マイクロコンピュータ２１０は内蔵するＲＡＭ２１２に
外部のユーザプログラム２２０をダウンロードするため
のローダが内蔵する読み取り専用のＲＯＭ２１１に搭載
されている。またこの公開公報では、このローダは入出
力ポート２１３を介して入力する記号をＲＡＭ２１２に
入力すると記載されている。
ピュータが、例えば、特開昭６１-１３３４３７号公報
に提案されている。すなわち、図６に示されるように、
マイクロコンピュータ２１０は内蔵するＲＡＭ２１２に
外部のユーザプログラム２２０をダウンロードするため
のローダが内蔵する読み取り専用のＲＯＭ２１１に搭載
されている。またこの公開公報では、このローダは入出
力ポート２１３を介して入力する記号をＲＡＭ２１２に
入力すると記載されている。
【０００５】
【発明が解決しようとする課題】上述した従来のプログ
ラム転送方法では、データ転送のためにある程度の時間
を要し高速化が望めないという問題点がある。
ラム転送方法では、データ転送のためにある程度の時間
を要し高速化が望めないという問題点がある。
【０００６】その理由は、内蔵ＲＡＭへダウンロードす
るための転送プログラムが、外部メモリに格納されてい
ると共に、通常リセットの解除直後には最大ウエイト数
がセットされるからであり、後者の公開公報の例ではポ
ート機能を用いて転送データをダウンロードしているか
らである。
るための転送プログラムが、外部メモリに格納されてい
ると共に、通常リセットの解除直後には最大ウエイト数
がセットされるからであり、後者の公開公報の例ではポ
ート機能を用いて転送データをダウンロードしているか
らである。
【０００７】本発明の課題は、このような問題点を解決
し、高速かつ効率的なプログラム転送ができるプログラ
ム転送方法およびこの方法を用いたマイクロコンピュー
タを提供することである。
し、高速かつ効率的なプログラム転送ができるプログラ
ム転送方法およびこの方法を用いたマイクロコンピュー
タを提供することである。
【０００８】
【課題を解決するための手段】本発明による内蔵メモリ
へのプログラム転送方法は、バス接続する外部メモリか
ら内蔵メモリへプログラムを転送するマイクロコンピュ
ータのプログラム転送方法であって、前記マイクロコン
ピュータは、前記外部メモリに記録されるプログラムデ
ータを前記内蔵メモリへ転送するアルゴリズムを転送プ
ログラムとして記憶する読取り専用の内蔵ＲＯＭを予め
備え、前記外部メモリに記録されるプログラムデータを
内蔵ＲＯＭの転送プログラムによってアドレスバスおよ
びデータバスを用いて前記外部メモリから前記内蔵メモ
リへ直接転送するものである。この方法によれば、アド
レスバスおよびデータバスを用いてデータを転送するの
で、内蔵ＲＯＭにユーザプログラムを転送するダウンロ
ードのための転送プログラムを格納してＣＰＵが直接実
行できるうえ、更に、ユーザプログラムのダウンロード
に際して入出力ポートを使用する必要がなくなる。従っ
て、データ転送の高速化が可能となる。
へのプログラム転送方法は、バス接続する外部メモリか
ら内蔵メモリへプログラムを転送するマイクロコンピュ
ータのプログラム転送方法であって、前記マイクロコン
ピュータは、前記外部メモリに記録されるプログラムデ
ータを前記内蔵メモリへ転送するアルゴリズムを転送プ
ログラムとして記憶する読取り専用の内蔵ＲＯＭを予め
備え、前記外部メモリに記録されるプログラムデータを
内蔵ＲＯＭの転送プログラムによってアドレスバスおよ
びデータバスを用いて前記外部メモリから前記内蔵メモ
リへ直接転送するものである。この方法によれば、アド
レスバスおよびデータバスを用いてデータを転送するの
で、内蔵ＲＯＭにユーザプログラムを転送するダウンロ
ードのための転送プログラムを格納してＣＰＵが直接実
行できるうえ、更に、ユーザプログラムのダウンロード
に際して入出力ポートを使用する必要がなくなる。従っ
て、データ転送の高速化が可能となる。
【０００９】また、上述した外部メモリは転送予定のプ
ログラムデータと共にそのウエイト情報を含む設定デー
タを記録しており、前記マイクロコンピュータは前記外
部メモリに記録されるプログラムデータを前記内蔵メモ
リへ転送するに先立ち、少なくとも前記ウエイト情報を
受け取ることが好ましい。この方法により、マイクロコ
ンピュータは外部メモリのウエイト数を設定したうえで
アドレスバスおよびデータバスを使用するので効率的な
データ転送が可能となる。
ログラムデータと共にそのウエイト情報を含む設定デー
タを記録しており、前記マイクロコンピュータは前記外
部メモリに記録されるプログラムデータを前記内蔵メモ
リへ転送するに先立ち、少なくとも前記ウエイト情報を
受け取ることが好ましい。この方法により、マイクロコ
ンピュータは外部メモリのウエイト数を設定したうえで
アドレスバスおよびデータバスを使用するので効率的な
データ転送が可能となる。
【００１０】また、上述したマイクロコンピュータは、
リセットを解除した際に前記外部メモリから前記バスを
介してウエイト情報を含む所定領域の設定データをもっ
て前記内蔵ＲＯＭに記憶される転送プログラムを起動
し、転送プログラムが前記ウエイト情報に従って前記バ
スを介して所定の前記所定領域から前記プログラムデー
タを読み書き可能な内蔵メモリである内蔵ＲＡＭに転送
し、内蔵ＲＡＭに転送されたデータの先頭アドレスを前
記外部メモリの所定領域における先頭アドレスに変換し
て転送されたデータの内蔵ＲＡＭ領域をブート領域およ
びベクタテーブルを含む領域に再配置した後、転送され
たプログラムデータによるプログラムの実行を開始して
いる。この再配置先が割込みのベクタテーブル領域であ
ることにより割込み応答性能を向上させている。
リセットを解除した際に前記外部メモリから前記バスを
介してウエイト情報を含む所定領域の設定データをもっ
て前記内蔵ＲＯＭに記憶される転送プログラムを起動
し、転送プログラムが前記ウエイト情報に従って前記バ
スを介して所定の前記所定領域から前記プログラムデー
タを読み書き可能な内蔵メモリである内蔵ＲＡＭに転送
し、内蔵ＲＡＭに転送されたデータの先頭アドレスを前
記外部メモリの所定領域における先頭アドレスに変換し
て転送されたデータの内蔵ＲＡＭ領域をブート領域およ
びベクタテーブルを含む領域に再配置した後、転送され
たプログラムデータによるプログラムの実行を開始して
いる。この再配置先が割込みのベクタテーブル領域であ
ることにより割込み応答性能を向上させている。
【００１１】上述した本発明による具体的なマイクロコ
ンピュータの一つは、外部メモリをバス接続し前記外部
メモリから内蔵メモリへプログラムデータを転送するマ
イクロコンピュータにおいて、前記外部メモリには所定
領域に転送予定のプログラムデータとそのウエイト情報
を含む設定データとを記録しており、前記外部メモリか
ら転送予定の前記プログラムデータを内蔵メモリに転送
する転送プログラムを予め記憶する内蔵ＲＯＭと、ブー
ト領域およびベクタテーブルを含む内蔵ＲＡＭとを備
え、前記転送プログラムは転送予定のプログラムデータ
を前記内蔵ＲＡＭに転送終了の後、外部メモリの前記所
定領域に内蔵ＲＡＭ領域を再配置するものである。
ンピュータの一つは、外部メモリをバス接続し前記外部
メモリから内蔵メモリへプログラムデータを転送するマ
イクロコンピュータにおいて、前記外部メモリには所定
領域に転送予定のプログラムデータとそのウエイト情報
を含む設定データとを記録しており、前記外部メモリか
ら転送予定の前記プログラムデータを内蔵メモリに転送
する転送プログラムを予め記憶する内蔵ＲＯＭと、ブー
ト領域およびベクタテーブルを含む内蔵ＲＡＭとを備
え、前記転送プログラムは転送予定のプログラムデータ
を前記内蔵ＲＡＭに転送終了の後、外部メモリの前記所
定領域に内蔵ＲＡＭ領域を再配置するものである。
【００１２】更に具体的には、本発明によるマイクロコ
ンピュータは、前記内蔵ＲＯＭの転送プログラムを実行
するためのアドレスおよび信号の切替えを制御する専用
レジスタを備え、この専用レジスタは、前記プログラム
データの転送が終了した際に内蔵ＲＡＭの先頭アドレス
を前記外部メモリにおける所定領域の先頭アドレスに切
替え変更することにより内蔵ＲＡＭ領域をブート領域お
よびベクタテーブルを含む領域に再配置するすることが
望ましい。
ンピュータは、前記内蔵ＲＯＭの転送プログラムを実行
するためのアドレスおよび信号の切替えを制御する専用
レジスタを備え、この専用レジスタは、前記プログラム
データの転送が終了した際に内蔵ＲＡＭの先頭アドレス
を前記外部メモリにおける所定領域の先頭アドレスに切
替え変更することにより内蔵ＲＡＭ領域をブート領域お
よびベクタテーブルを含む領域に再配置するすることが
望ましい。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１４】本発明によるマイクロコンピュータは、内
蔵ＲＡＭとしてブート領域が番地「０ｘ０００００Ｈ」
にあり、割り込みに対応する固定化された飛び先アドレ
スを割込みのベクタテーブルとして番地「０ｘ００００
０Ｈ」以降に有しているものである。
蔵ＲＡＭとしてブート領域が番地「０ｘ０００００Ｈ」
にあり、割り込みに対応する固定化された飛び先アドレ
スを割込みのベクタテーブルとして番地「０ｘ００００
０Ｈ」以降に有しているものである。
【００１５】本発明における主要機能は、内蔵ＲＯＭに
予め格納されている転送プログラムにより、自動的に外
部メモリの先頭番地から内蔵ＲＡＭへデータ転送を実行
し、転送終了後に転送されたデータの格納領域をブート
領域と割り込みのベクタテーブルとを含む空間に再配置
するものである。
予め格納されている転送プログラムにより、自動的に外
部メモリの先頭番地から内蔵ＲＡＭへデータ転送を実行
し、転送終了後に転送されたデータの格納領域をブート
領域と割り込みのベクタテーブルとを含む空間に再配置
するものである。
【００１６】図１は本発明の実施の一形態を示す機能ブ
ロック図である。本図面には、本発明に係わる部分のみ
が示されており、説明上無関係の部分は省略されてい
る。
ロック図である。本図面には、本発明に係わる部分のみ
が示されており、説明上無関係の部分は省略されてい
る。
【００１７】図１に示されたマイクロコンピュータ１０
は、内蔵ＲＯＭ１１、内蔵ＲＡＭ１２、専用レジスタ１
３、およびＣＰＵ１４を備え、アドレスバスおよびデー
タバスを含むバス３０により接続される外部メモリ２０
には専用レジスタ１３の設定データおよび転送予定のユ
ーザプログラムであるプログラムデータが格納されてい
るものとする。
は、内蔵ＲＯＭ１１、内蔵ＲＡＭ１２、専用レジスタ１
３、およびＣＰＵ１４を備え、アドレスバスおよびデー
タバスを含むバス３０により接続される外部メモリ２０
には専用レジスタ１３の設定データおよび転送予定のユ
ーザプログラムであるプログラムデータが格納されてい
るものとする。
【００１８】内蔵ＲＯＭ１１は、外部メモリ２０から内
蔵ＲＡＭ１２へデータを転送するためのアルゴリズムに
基づく転送プログラムを予め有しているものとする。内
蔵ＲＡＭ１２は、外部メモリ２０から転送されるデータ
を格納するブート領域および割り込みのためのベクタテ
ーブルを有しているものとする。
蔵ＲＡＭ１２へデータを転送するためのアルゴリズムに
基づく転送プログラムを予め有しているものとする。内
蔵ＲＡＭ１２は、外部メモリ２０から転送されるデータ
を格納するブート領域および割り込みのためのベクタテ
ーブルを有しているものとする。
【００１９】専用レジスタ１３は外部メモリ２０から転
送予定のプログラムデータのウエイト情報を、専用レジ
スタの設定データにより受けて記憶すると共にＣＰＵ１
４のアクセス先を指定し、各メモリの番地情報の切替え
を制御するものであり、後に図２および図３を併せ参照
して詳細を説明する。
送予定のプログラムデータのウエイト情報を、専用レジ
スタの設定データにより受けて記憶すると共にＣＰＵ１
４のアクセス先を指定し、各メモリの番地情報の切替え
を制御するものであり、後に図２および図３を併せ参照
して詳細を説明する。
【００２０】ＣＰＵ１４は、外部メモリ２０からユーザ
プログラムをプログラムデータとして内蔵ＲＡＭ１２へ
ダウンロードする際には内蔵ＲＯＭ１１に格納された転
送プログラムを実行し、この転送が終了した後、内蔵Ｒ
ＡＭ１２にダウンロードされたユーザプログラムを実行
する。
プログラムをプログラムデータとして内蔵ＲＡＭ１２へ
ダウンロードする際には内蔵ＲＯＭ１１に格納された転
送プログラムを実行し、この転送が終了した後、内蔵Ｒ
ＡＭ１２にダウンロードされたユーザプログラムを実行
する。
【００２１】外部メモリ２０では、先頭番地「０ｘ００
０００Ｈ」から番地「０ｘ００００３Ｈ」までが専用レ
ジスタの設定データ領域、また、番地「０ｘ００００４
Ｈ」からが転送予定のプログラムデータの格納領域であ
るものとする。専用レジスタの設定データ領域にはアド
レス「０ｘ００００４Ｈ」から格納される転送予定のプ
ログラムデータのウエイト数がウエイト情報として含ま
れる。
０００Ｈ」から番地「０ｘ００００３Ｈ」までが専用レ
ジスタの設定データ領域、また、番地「０ｘ００００４
Ｈ」からが転送予定のプログラムデータの格納領域であ
るものとする。専用レジスタの設定データ領域にはアド
レス「０ｘ００００４Ｈ」から格納される転送予定のプ
ログラムデータのウエイト数がウエイト情報として含ま
れる。
【００２２】次に、図２および図３を併せ参照して図１
における専用レジスタ１３について説明する。
における専用レジスタ１３について説明する。
【００２３】図示されるように、専用レジスタのビット
位置０〜２は、外部メモリのウエイト数制御用である。
通常リセットの解除直後には最大ウエイト数がセットさ
れ、転送開始の際に外部メモリから最適なウエイト数に
設定変更される。ビット位置４は、リセット解除時点で
はビット「０」で番地「０ｘ０００００Ｈ」以外の領域
を選択しているが、データ転送終了後にビット「１」の
セットにより転送データが格納された内蔵ＲＡＭ領域の
先頭アドレスを番地「０ｘ０００００Ｈ」に切り替え
る。ビット位置５は、外部リセット信号と論理和が取ら
れその出力が内部リセット信号となる。リセット時点で
はビット「０」であり、ビット「１」および外部リセッ
ト信号の論理和により内部リセット信号が出力され、こ
の内部リセットによりプログラムカウンタ「０」が設定
されることにより内蔵ＲＡＭ領域のプログラムの実行が
開始される。ビット位置７は、外部メモリと内蔵ＲＯＭ
との信号切替えを制御する。すなわち、内部リセットに
よりビット「０」が設定されて外部メモリアクセスとな
り、ビット「１」の設定により内蔵ＲＯＭとのアクセス
となる。外部メモリと内蔵ＲＡＭとの両者がアクセスで
きる場合には内蔵ＲＡＭに格納されているプログラムが
実行される。
位置０〜２は、外部メモリのウエイト数制御用である。
通常リセットの解除直後には最大ウエイト数がセットさ
れ、転送開始の際に外部メモリから最適なウエイト数に
設定変更される。ビット位置４は、リセット解除時点で
はビット「０」で番地「０ｘ０００００Ｈ」以外の領域
を選択しているが、データ転送終了後にビット「１」の
セットにより転送データが格納された内蔵ＲＡＭ領域の
先頭アドレスを番地「０ｘ０００００Ｈ」に切り替え
る。ビット位置５は、外部リセット信号と論理和が取ら
れその出力が内部リセット信号となる。リセット時点で
はビット「０」であり、ビット「１」および外部リセッ
ト信号の論理和により内部リセット信号が出力され、こ
の内部リセットによりプログラムカウンタ「０」が設定
されることにより内蔵ＲＡＭ領域のプログラムの実行が
開始される。ビット位置７は、外部メモリと内蔵ＲＯＭ
との信号切替えを制御する。すなわち、内部リセットに
よりビット「０」が設定されて外部メモリアクセスとな
り、ビット「１」の設定により内蔵ＲＯＭとのアクセス
となる。外部メモリと内蔵ＲＡＭとの両者がアクセスで
きる場合には内蔵ＲＡＭに格納されているプログラムが
実行される。
【００２４】次に、図４に図１から図３までを併せ参照
してユーザプログラムである転送予定のプログラムデー
タを外部メモリ２０から内蔵ＲＡＭ１２にダウンロード
する手順について説明する。
してユーザプログラムである転送予定のプログラムデー
タを外部メモリ２０から内蔵ＲＡＭ１２にダウンロード
する手順について説明する。
【００２５】マイクロコンピュータ１０では、ＣＰＵ１
４が、リセット解除（手順Ｓ１）の時点で、専用レジス
タ１３のビット位置４および５をビット「０」に設定
（手順Ｓ２）し、内蔵ＲＡＭ１２における転送データ受
け入れのための格納アドレス「０ｘｘｘｘｘｘＨ」を設
定（手順Ｓ３）すると共に外部メモリ２０の先頭アドレ
ス「０ｘ０００００Ｈ」にアクセス（手順Ｓ４）する。
４が、リセット解除（手順Ｓ１）の時点で、専用レジス
タ１３のビット位置４および５をビット「０」に設定
（手順Ｓ２）し、内蔵ＲＡＭ１２における転送データ受
け入れのための格納アドレス「０ｘｘｘｘｘｘＨ」を設
定（手順Ｓ３）すると共に外部メモリ２０の先頭アドレ
ス「０ｘ０００００Ｈ」にアクセス（手順Ｓ４）する。
【００２６】外部メモリ２０の先頭アドレス「０ｘ００
０００Ｈ」からは専用レジスタ１３に関する設定データ
が得られる。従って、ＣＰＵ１４は、このデータに基づ
いて専用レジスタ１３のビット位置０〜２に転送データ
に関するウエイト数を設定（手順Ｓ５）すると共にビッ
ト位置７にビット「１」を設定（手順Ｓ６）する。
０００Ｈ」からは専用レジスタ１３に関する設定データ
が得られる。従って、ＣＰＵ１４は、このデータに基づ
いて専用レジスタ１３のビット位置０〜２に転送データ
に関するウエイト数を設定（手順Ｓ５）すると共にビッ
ト位置７にビット「１」を設定（手順Ｓ６）する。
【００２７】ビット位置７にビット「１」が設定された
ことによりプログラム実行の遷移が発生し、ＣＰＵ１４
は内蔵ＲＯＭ１１に格納されている転送プログラムの実
行を開始（手順Ｓ７）する。すなわち、外部メモリ２０
の番地「０ｘ０００００Ｈ」には専用レジスタ１３の設
定シーケンスが設定データとして格納されているのでス
タートアドレスへの分岐命令が配置された番地「０ｘ０
０００４Ｈ」から内蔵ＲＡＭ１２へのデータ転送が実行
（手順Ｓ８）される。
ことによりプログラム実行の遷移が発生し、ＣＰＵ１４
は内蔵ＲＯＭ１１に格納されている転送プログラムの実
行を開始（手順Ｓ７）する。すなわち、外部メモリ２０
の番地「０ｘ０００００Ｈ」には専用レジスタ１３の設
定シーケンスが設定データとして格納されているのでス
タートアドレスへの分岐命令が配置された番地「０ｘ０
０００４Ｈ」から内蔵ＲＡＭ１２へのデータ転送が実行
（手順Ｓ８）される。
【００２８】外部メモリ２０の番地「０ｘ０００００
Ｈ」から「０ｘ００００３Ｈ」までの領域に対しては、
データ転送がないので、内蔵ＲＯＭ１１の転送プログラ
ムにより自動的にＮＯＰ（ＮＯ Ｏｐｅｒａｔｉｏｎ）
命令コードが書き込まれる。
Ｈ」から「０ｘ００００３Ｈ」までの領域に対しては、
データ転送がないので、内蔵ＲＯＭ１１の転送プログラ
ムにより自動的にＮＯＰ（ＮＯ Ｏｐｅｒａｔｉｏｎ）
命令コードが書き込まれる。
【００２９】データ転送が終了（手順Ｓ９のＹＥＳ）す
ると共に内蔵ＲＯＭ１１の転送プログラムにより専用レ
ジスタ１３のビット位置４にビット「１」が設定（手順
Ｓ１０）されるので、内蔵ＲＡＭ１２の配置アドレスが
外部メモリにおける番地「０ｘ０００００Ｈ」からに変
更（手順Ｓ１１）されブート領域およびベクタテーブル
を含む領域に再配置される。続いて、内蔵ＲＯＭ１１の
転送プログラムにより専用レジスタ１３のビット位置５
にビット「１」が設定（手順Ｓ１２）されるので、自動
的に内部リセット（手順Ｓ１３）がかかる。
ると共に内蔵ＲＯＭ１１の転送プログラムにより専用レ
ジスタ１３のビット位置４にビット「１」が設定（手順
Ｓ１０）されるので、内蔵ＲＡＭ１２の配置アドレスが
外部メモリにおける番地「０ｘ０００００Ｈ」からに変
更（手順Ｓ１１）されブート領域およびベクタテーブル
を含む領域に再配置される。続いて、内蔵ＲＯＭ１１の
転送プログラムにより専用レジスタ１３のビット位置５
にビット「１」が設定（手順Ｓ１２）されるので、自動
的に内部リセット（手順Ｓ１３）がかかる。
【００３０】この手順Ｓ１３の内部リセットにより、Ｃ
ＰＵ１４は、専用レジスタ１３のビット位置７にビット
「０」を設定（手順Ｓ１４）することにより、内蔵ＲＡ
Ｍ１２のプログラム開始番地を先頭番地「０ｘ００００
０Ｈ」に設定（手順Ｓ１３）する。ここまでの手順は内
蔵ＲＯＭ１１に格納されている転送プログラムの実行に
基づいている。従って、プログラム実行の遷移があり、
ＣＰＵ１４は、内蔵ＲＯＭ１１のプログラム実行を終了
（手順Ｓ１６）し、内蔵ＲＡＭ１２にダウンロードされ
たプログラムを先頭番地「０ｘ０００００Ｈ」から実行
（手順Ｓ１７）する。
ＰＵ１４は、専用レジスタ１３のビット位置７にビット
「０」を設定（手順Ｓ１４）することにより、内蔵ＲＡ
Ｍ１２のプログラム開始番地を先頭番地「０ｘ００００
０Ｈ」に設定（手順Ｓ１３）する。ここまでの手順は内
蔵ＲＯＭ１１に格納されている転送プログラムの実行に
基づいている。従って、プログラム実行の遷移があり、
ＣＰＵ１４は、内蔵ＲＯＭ１１のプログラム実行を終了
（手順Ｓ１６）し、内蔵ＲＡＭ１２にダウンロードされ
たプログラムを先頭番地「０ｘ０００００Ｈ」から実行
（手順Ｓ１７）する。
【００３１】上述した構成によれば、外部メモリから内
蔵ＲＡＭへデータのダウンロードを実行する際、アドレ
スバスおよびデータバスを用いており、入出力ポートは
使用されていない。このダウンロード用の転送プログラ
ムは内蔵ＲＯＭに予め格納されているが、内蔵ＲＡＭに
転送された後のデータはアドレスを外部メモリと一致さ
せて再配置されるので、ＣＰＵは転送データに即時アク
セス可能である。
蔵ＲＡＭへデータのダウンロードを実行する際、アドレ
スバスおよびデータバスを用いており、入出力ポートは
使用されていない。このダウンロード用の転送プログラ
ムは内蔵ＲＯＭに予め格納されているが、内蔵ＲＡＭに
転送された後のデータはアドレスを外部メモリと一致さ
せて再配置されるので、ＣＰＵは転送データに即時アク
セス可能である。
【００３２】更に、この際、プログラムデータが内蔵Ｒ
ＡＭのブート領域およびベクタテーブルを含む領域に再
配置されるので、割り込み応答性能の劣化は生じない。
ＡＭのブート領域およびベクタテーブルを含む領域に再
配置されるので、割り込み応答性能の劣化は生じない。
【００３３】また、専用レジスタを設けてウエイト数の
設定および接続並びに処理の切替えを行なっているの
で、データの高速転送およびプログラム処理の簡素化を
可能にしている。
設定および接続並びに処理の切替えを行なっているの
で、データの高速転送およびプログラム処理の簡素化を
可能にしている。
【００３４】上記説明では、機能ブロックおよび手順を
図示して参照しているが、機能の分離併合または手順の
平行処理もしくは入れ替えなどの変更は上記機能を満た
す限り自由であり、上記説明が本発明を限定するもので
はない。
図示して参照しているが、機能の分離併合または手順の
平行処理もしくは入れ替えなどの変更は上記機能を満た
す限り自由であり、上記説明が本発明を限定するもので
はない。
【００３５】
【発明の効果】以上説明したように本発明によれば、次
のような効果が得られる。
のような効果が得られる。
【００３６】第１の効果は、外部メモリからのデータ転
送を高速化できることである。
送を高速化できることである。
【００３７】その理由は、外部メモリからのデータ転送
プログラムを内蔵ＲＯＭに予め搭載し、ＣＰＵが内蔵Ｒ
ＯＭと直接アクセスし外部メモリと接続するアドレスバ
スおよびデータバスを用いて転送データを内蔵ＲＡＭへ
ダウンロードしているからである。更に、ＣＰＵはダウ
ンロードのために外部メモリのプログラムではなく内蔵
ＲＯＭのプログラムを実行するので、外部メモリに比べ
高速に命令をアクセスできる。
プログラムを内蔵ＲＯＭに予め搭載し、ＣＰＵが内蔵Ｒ
ＯＭと直接アクセスし外部メモリと接続するアドレスバ
スおよびデータバスを用いて転送データを内蔵ＲＡＭへ
ダウンロードしているからである。更に、ＣＰＵはダウ
ンロードのために外部メモリのプログラムではなく内蔵
ＲＯＭのプログラムを実行するので、外部メモリに比べ
高速に命令をアクセスできる。
【００３８】第２の効果は、外部メモリからのデータ転
送を効率化できることである。
送を効率化できることである。
【００３９】その理由は、上記同様、ＣＰＵがダウンロ
ードのために外部メモリのプログラムではなく内蔵ＲＯ
Ｍのプログラムを実行するので高速に命令をアクセスで
き、更に、外部メモリからデータ転送に先立ち転送予定
のデータのウエイト数を受けることにより適切にデータ
を受けることができるからであり、かつ、これらのデー
タおよび制御に専用レジスタを設けてプログラムおよび
ＣＰＵの負荷を低減しているからである。
ードのために外部メモリのプログラムではなく内蔵ＲＯ
Ｍのプログラムを実行するので高速に命令をアクセスで
き、更に、外部メモリからデータ転送に先立ち転送予定
のデータのウエイト数を受けることにより適切にデータ
を受けることができるからであり、かつ、これらのデー
タおよび制御に専用レジスタを設けてプログラムおよび
ＣＰＵの負荷を低減しているからである。
【００４０】第３の効果は、内蔵ＲＡＭにダウンロード
されたプログラムの実行が効率的なことである。
されたプログラムの実行が効率的なことである。
【００４１】その理由は、データがプログラムの場合に
は外部メモリに割り込みのベクタテーブルがある場合、
割り込み毎に外部バスサイクルが少なくとも２倍のクロ
ック数で発生するため、アプリケーションにも依存する
が、割り込み応答性は少なくとも１０％以上の劣化を生
じるが、ダウンロードされたデータの内蔵ＲＡＭ領域を
ブート領域および割り込みのベクタテーブルを含む領域
に再配置しているので、高速な割り込み応答が実現する
からである。
は外部メモリに割り込みのベクタテーブルがある場合、
割り込み毎に外部バスサイクルが少なくとも２倍のクロ
ック数で発生するため、アプリケーションにも依存する
が、割り込み応答性は少なくとも１０％以上の劣化を生
じるが、ダウンロードされたデータの内蔵ＲＡＭ領域を
ブート領域および割り込みのベクタテーブルを含む領域
に再配置しているので、高速な割り込み応答が実現する
からである。
【図１】本発明の実施の一形態を示す機能ブロック図で
ある。
ある。
【図２】図１における専用レジスタのビット位置対応の
一形態を示す機能説明図である。
一形態を示す機能説明図である。
【図３】図１における専用レジスタのビット位置対応の
一形態を示す接続説明図である。
一形態を示す接続説明図である。
【図４】本発明によるデータ転送の実施の一形態を示す
フローチャートである。
フローチャートである。
【図５】従来の一例を示す機能ブロック図である。
【図６】図５とは別の従来の一例を示す機能ブロック図
である。
である。
１０ マイクロコンピュータ １１ 内蔵ＲＯＭ １２ 内蔵ＲＡＭ １３ 専用レジスタ １４ ＣＰＵ ２０ 外部メモリ ３０ バス
Claims (6)
- 【請求項１】 バス接続する外部メモリから内蔵メモリ
へプログラムを転送するマイクロコンピュータのプログ
ラム転送方法において、前記マイクロコンピュータは、
前記外部メモリに記録されるプログラムデータを前記内
蔵メモリへ転送するアルゴリズムを転送プログラムとし
て記憶する読取り専用の内蔵ＲＯＭを予め備え、前記外
部メモリに記録されるプログラムデータを内蔵ＲＯＭの
転送プログラムによってアドレスバスおよびデータバス
を用いて前記外部メモリから前記内蔵メモリへ直接転送
することを特徴とする外部メモリから内蔵メモリへのプ
ログラム転送方法。 - 【請求項２】 請求項１において、外部メモリは転送予
定のプログラムデータと共にそのウエイト情報を含む設
定データを記録しており、前記マイクロコンピュータは
前記外部メモリに記録されるプログラムデータを前記内
蔵メモリへ転送するに先立ち、少なくとも前記ウエイト
情報を受け取ることを特徴とする外部メモリから内蔵メ
モリへのプログラム転送方法。 - 【請求項３】 請求項２において、前記マイクロコンピ
ュータは、リセットを解除した際に前記外部メモリから
前記バスを介してウエイト情報を含む所定領域の設定デ
ータをもって前記内蔵ＲＯＭに記憶される転送プログラ
ムを起動し、転送プログラムが前記ウエイト情報に従っ
て前記バスを介して所定の前記所定領域から前記プログ
ラムデータを読み書き可能な内蔵メモリである内蔵ＲＡ
Ｍに転送し、内蔵ＲＡＭに転送されたデータの先頭アド
レスを前記外部メモリの所定領域における先頭アドレス
に変換して転送されたデータの内蔵ＲＡＭ領域をブート
領域およびベクタテーブルを含む領域に再配置した後、
転送されたプログラムデータによるプログラムの実行を
開始することを特徴とする外部メモリから内蔵メモリへ
のプログラム転送方法。 - 【請求項４】 外部メモリをバス接続し前記外部メモリ
から内蔵メモリへプログラムデータを転送するマイクロ
コンピュータにおいて、前記外部メモリには所定領域に
転送予定のプログラムデータとそのウエイト情報を含む
設定データとを記録しており、前記外部メモリから転送
予定の前記プログラムデータを内蔵メモリに転送する転
送プログラムを予め記憶する内蔵ＲＯＭと、ブート領域
およびベクタテーブルを含む内蔵ＲＡＭとを備え、前記
転送プログラムは転送予定のプログラムデータを前記内
蔵ＲＡＭに転送終了の後、外部メモリの前記所定領域に
内蔵ＲＡＭ領域を再配置することを特徴とするマイクロ
コンピュータ。 - 【請求項５】 請求項４において、更に、前記内蔵ＲＯ
Ｍの転送プログラムを実行するためのアドレスおよび信
号の切替えを制御する専用レジスタを備えることを特徴
とするマイクロコンピュータ。 - 【請求項６】 請求項５において、専用レジスタは、前
記プログラムデータの転送が終了した際に内蔵ＲＡＭの
先頭アドレスを前記外部メモリにおける所定領域の先頭
アドレスに切替え変更することにより内蔵ＲＡＭ領域を
ブート領域およびベクタテーブルを含む領域に再配置す
るを特徴とするマイクロコンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000004414A JP2001195261A (ja) | 2000-01-13 | 2000-01-13 | 外部メモリから内蔵メモリへのプログラム転送方法およびその転送方法を用いたマイクロコンピュータ |
| US09/758,164 US6766448B2 (en) | 2000-01-13 | 2001-01-12 | Microcomputer for transferring program data to an internal memory from an external memory connected via a bus and a method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000004414A JP2001195261A (ja) | 2000-01-13 | 2000-01-13 | 外部メモリから内蔵メモリへのプログラム転送方法およびその転送方法を用いたマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001195261A true JP2001195261A (ja) | 2001-07-19 |
Family
ID=18533207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000004414A Pending JP2001195261A (ja) | 2000-01-13 | 2000-01-13 | 外部メモリから内蔵メモリへのプログラム転送方法およびその転送方法を用いたマイクロコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6766448B2 (ja) |
| JP (1) | JP2001195261A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8019487B2 (en) | 2005-11-04 | 2011-09-13 | Denso Corporation | Vehicle control system having a computer integrated with a rewritable and nonvolatile memory |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004023299A2 (de) * | 2002-08-30 | 2004-03-18 | Philips Semiconductors Dresden Ag | Verfahren zur initialisierung von programmierbaren systemen |
| JP2005276104A (ja) * | 2004-03-26 | 2005-10-06 | Nec Electronics Corp | マイクロコンピュータ |
| WO2009050617A2 (en) * | 2007-10-15 | 2009-04-23 | Nxp B.V. | Method and service provider for managing expired or consumed applications being stored in mobile communication devices |
| CN101908009B (zh) * | 2009-06-08 | 2014-02-19 | 鸿富锦精密工业（深圳）有限公司 | 文件备份与使用方法 |
| US11030132B2 (en) | 2018-02-05 | 2021-06-08 | Micron Technology, Inc. | Synchronous memory bus access to storage media |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5760409A (en) * | 1980-09-30 | 1982-04-12 | Fanuc Ltd | Loading system of numerical control device |
| JPS57174755A (en) * | 1981-04-21 | 1982-10-27 | Toshiba Corp | 1-chip microprocessor |
| US4482951A (en) * | 1981-11-12 | 1984-11-13 | Hughes Aircraft Company | Direct memory access method for use with a multiplexed data bus |
| JPS61133437A (ja) | 1984-12-04 | 1986-06-20 | Nippon Denso Co Ltd | ワンチツプマイクロコンピユ−タ |
| JPH01292531A (ja) | 1988-05-20 | 1989-11-24 | Nec Corp | 制御プログラムの転送方式 |
| JPH01304563A (ja) * | 1988-06-01 | 1989-12-08 | Nec Corp | シングルチップ・マイクロコンピュータ |
| JPH0276038A (ja) * | 1988-09-13 | 1990-03-15 | Mitsubishi Electric Corp | 計算機システムにおけるプログラム・ローディング方式 |
| JPH0289556U (ja) | 1988-12-21 | 1990-07-16 | ||
| JPH02214994A (ja) * | 1989-02-15 | 1990-08-27 | Hitachi Maxell Ltd | Ｉｃカード |
| JPH02230480A (ja) * | 1989-03-03 | 1990-09-12 | Nec Corp | シングルチップ・マイクロコンピュータ |
| DE69231077T2 (de) * | 1991-03-06 | 2001-02-01 | Nec Corp | Einchipmikrorechner mit Schutzfuntion für den Inhalt eines internen ROM's |
| JP2695300B2 (ja) * | 1991-04-26 | 1997-12-24 | シャープ株式会社 | 携帯情報端末機 |
| JPH05204636A (ja) | 1992-01-13 | 1993-08-13 | Nec Corp | ロードアドレス設定方法 |
| DE4304198A1 (de) * | 1993-02-12 | 1994-08-18 | Itt Ind Gmbh Deutsche | Verfahren zur Beschleunigung der Datenverarbeitung eines Signalprozessors |
| FR2738367B1 (fr) * | 1995-09-05 | 1997-10-17 | Scm Microsystems | Procede et appareil de telechargement rapide de fonctions dans une memoire volatile |
| US5890013A (en) * | 1996-09-30 | 1999-03-30 | Intel Corporation | Paged memory architecture for a single chip multi-processor with physical memory pages that are swapped without latency |
| JP4060414B2 (ja) | 1997-10-03 | 2008-03-12 | 日本テキサス・インスツルメンツ株式会社 | プログラムロード装置 |
| JP2001027953A (ja) * | 1999-07-15 | 2001-01-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2000
- 2000-01-13 JP JP2000004414A patent/JP2001195261A/ja active Pending
-
2001
- 2001-01-12 US US09/758,164 patent/US6766448B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8019487B2 (en) | 2005-11-04 | 2011-09-13 | Denso Corporation | Vehicle control system having a computer integrated with a rewritable and nonvolatile memory |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010052068A1 (en) | 2001-12-13 |
| US6766448B2 (en) | 2004-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1204516A (en) | Data flow type information processing stystem | |
| JP3864160B2 (ja) | 複数型レジスタ・セットを採用したｒｉｓｃマイクロプロセッサ・アーキテクチャ | |
| US5960212A (en) | Universal input/output controller having a unique coprocessor architecture | |
| KR20170141205A (ko) | Dsp 엔진 및 향상된 컨텍스트 스위치 기능부를 구비한 중앙 처리 유닛 | |
| JPH11219299A (ja) | マイクロコンピュータ | |
| JP3563768B2 (ja) | Ｒｏｍプログラム変更装置 | |
| JP4988082B2 (ja) | マイクロプロセッサ及びデータ処理システム | |
| JP2003044273A (ja) | データ処理装置及びデータ処理方法 | |
| JP2001195261A (ja) | 外部メモリから内蔵メモリへのプログラム転送方法およびその転送方法を用いたマイクロコンピュータ | |
| US6012138A (en) | Dynamically variable length CPU pipeline for efficiently executing two instruction sets | |
| JP5289688B2 (ja) | プロセッサシステム及びプロセッサシステムを動作させるオペレーティングシステムプログラムの処理方法 | |
| CN114691594B (zh) | 一种基于非对称双核mcu设计的芯片架构及其实现方法 | |
| JPH0683615A (ja) | 命令セットエミュレーションを行う計算機 | |
| US20030126484A1 (en) | Reduced power option | |
| US20020078339A1 (en) | Booting system and booting method for an assistant operation system | |
| TWI592803B (zh) | 嵌入式系統之操作方法與控制晶片 | |
| JPH1165840A (ja) | 演算処理装置およびその方法 | |
| US6877062B2 (en) | Method and apparatus for increasing the memory read/write speed by using internal registers | |
| JP2826309B2 (ja) | 情報処理装置 | |
| EP1550950A1 (en) | Semiconductor device | |
| JP2002157215A (ja) | 直接メモリ・アクセス・コントローラにおけるアドレス変更装置および方法 | |
| JP2883489B2 (ja) | 命令処理装置 | |
| JP3097602B2 (ja) | データ処理装置 | |
| JP2883488B2 (ja) | 命令処理装置 | |
| JP2000040028A (ja) | Ｃｐｕ制御によるｄｓｐプログラム領域の拡張方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040317 |