JPH05204636A - ロードアドレス設定方法 - Google Patents
ロードアドレス設定方法Info
- Publication number
- JPH05204636A JPH05204636A JP349692A JP349692A JPH05204636A JP H05204636 A JPH05204636 A JP H05204636A JP 349692 A JP349692 A JP 349692A JP 349692 A JP349692 A JP 349692A JP H05204636 A JPH05204636 A JP H05204636A
- Authority
- JP
- Japan
- Prior art keywords
- address
- load
- functional block
- base register
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】大規模なプログラムシステムで分割された機能
ブロックを作成するとき、プログラムに組込まれたロー
ドアドレス情報の変更の手間の軽減をはかる。 【構成】複数の分割された機能ブロック１１，１２，…
それぞれに対応して割当てたベースレジスタ２１，２
２，…を備え、このベースレジスタ２１，２２，…に対
応する機能ブロック１１，１２，…の先頭アドレスａ
１，ａ２，…を設定し、機能ブロック１ｉ内のアドレス
ポイントへのアクセス命令３０には、ベースレジスタＲ
ｉの内容ａｉと、機能ブロック１ｉ内の先頭アドレスａ
ｉからアドレスポイントまでの相対アドレスｂとを設定
し、この設定した両者の和（ａｉ＋ｂ）を実行アドレス
としてアクセス処理する。 【効果】ベースレジスタの内容を任意に設定して能動的
に機能ブロックのロード処理を可能とする。
ブロックを作成するとき、プログラムに組込まれたロー
ドアドレス情報の変更の手間の軽減をはかる。 【構成】複数の分割された機能ブロック１１，１２，…
それぞれに対応して割当てたベースレジスタ２１，２
２，…を備え、このベースレジスタ２１，２２，…に対
応する機能ブロック１１，１２，…の先頭アドレスａ
１，ａ２，…を設定し、機能ブロック１ｉ内のアドレス
ポイントへのアクセス命令３０には、ベースレジスタＲ
ｉの内容ａｉと、機能ブロック１ｉ内の先頭アドレスａ
ｉからアドレスポイントまでの相対アドレスｂとを設定
し、この設定した両者の和（ａｉ＋ｂ）を実行アドレス
としてアクセス処理する。 【効果】ベースレジスタの内容を任意に設定して能動的
に機能ブロックのロード処理を可能とする。
Description
【０００１】
【産業上の利用分野】本発明は、プログラムシステムの
プログラムのロードアドレス設定方法に関し、特に複数
の機能ブロックに分割された大規模システムの各機能ブ
ロックのロードアドレス情報の設定方法に関する。
プログラムのロードアドレス設定方法に関し、特に複数
の機能ブロックに分割された大規模システムの各機能ブ
ロックのロードアドレス情報の設定方法に関する。
【０００２】
【従来の技術】従来、この種のプログラムのロードアド
レス設定方法は、ファイル化時に指定されたプログラム
のロードアドレスが、リンケージエディターの処理によ
り、本体プログラムに絶対のロードアドレス情報として
組み込まれていた。
レス設定方法は、ファイル化時に指定されたプログラム
のロードアドレスが、リンケージエディターの処理によ
り、本体プログラムに絶対のロードアドレス情報として
組み込まれていた。
【０００３】従ってプログラムは、ファイル化時に指定
されたロードアドレス情報に従って、メモリ空間の指定
された位置にロード処理される。
されたロードアドレス情報に従って、メモリ空間の指定
された位置にロード処理される。
【０００４】このため、ロード処理されたプログラムの
ロード位置を変更する場合、プログラム本体にプログラ
ムのロードアドレス情報がすでに固定的に組み込まれて
しまっているために、そのまま移動してロード処理する
ことができず、再度リンケージエディター処理を実行す
る。
ロード位置を変更する場合、プログラム本体にプログラ
ムのロードアドレス情報がすでに固定的に組み込まれて
しまっているために、そのまま移動してロード処理する
ことができず、再度リンケージエディター処理を実行す
る。
【０００５】すなわち、ロードアドレス情報をプログラ
ム本体に組み直し、新しいロードモジュールを作成し直
すことによって、プログラムのロード位置が変更され
る。
ム本体に組み直し、新しいロードモジュールを作成し直
すことによって、プログラムのロード位置が変更され
る。
【０００６】
【発明が解決しようとする課題】上述した従来のロード
アドレス設定方法は、大規模なプログラムシステムを機
能ブロックに分割して作成した状態で、一つの機能ブロ
ックに内容の変更が生じた場合、変更機能ブロックの変
更により、変更機能ブロックのプログラムサイズが拡大
した時、他の未変更機能ブロックのプログラムのロード
位置の移動が必要となるが、プログラムのロードアドレ
ス情報が既にプログラム本体に固定的に組み込まれてし
まっているため、他の機能ブロックのアドレス情報の変
更を伴う移動ができない。
アドレス設定方法は、大規模なプログラムシステムを機
能ブロックに分割して作成した状態で、一つの機能ブロ
ックに内容の変更が生じた場合、変更機能ブロックの変
更により、変更機能ブロックのプログラムサイズが拡大
した時、他の未変更機能ブロックのプログラムのロード
位置の移動が必要となるが、プログラムのロードアドレ
ス情報が既にプログラム本体に固定的に組み込まれてし
まっているため、他の機能ブロックのアドレス情報の変
更を伴う移動ができない。
【０００７】このため、移動する必要がある場合は、他
の移動の必要があるすべての機能ブロックについて、再
度リンケージエディター処理を行い、すでに各機能ブロ
ックのプログラム本体に組み込まれたプログラムのロー
ドアドレス情報を変更しなければならなず、手間がかか
るという問題点があった。
の移動の必要があるすべての機能ブロックについて、再
度リンケージエディター処理を行い、すでに各機能ブロ
ックのプログラム本体に組み込まれたプログラムのロー
ドアドレス情報を変更しなければならなず、手間がかか
るという問題点があった。
【０００８】本発明の目的は、分割した機能ブロックご
とにベースレジスタを割当て、このベースレジスタに、
対応する機能ブロックの先頭アドレスを設定し、機能ブ
ロック内のアドレスポイントへのアクセス命令にはベー
スレジスタの内容と、アドレスポイントが属する機能ブ
ロック内の先頭アドレスからアドレスポイントまでの相
対アドレスとを設定することにより、上記問題点を解決
したロードアドレス設定方法を提供することにある。
とにベースレジスタを割当て、このベースレジスタに、
対応する機能ブロックの先頭アドレスを設定し、機能ブ
ロック内のアドレスポイントへのアクセス命令にはベー
スレジスタの内容と、アドレスポイントが属する機能ブ
ロック内の先頭アドレスからアドレスポイントまでの相
対アドレスとを設定することにより、上記問題点を解決
したロードアドレス設定方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明によるロードアド
レス設定方法は、大規模システムのプログラムを分割し
た複数の機能ブロックのそれぞれでロードアドレスを設
定するロードアドレス設定方法において、前記機能ブロ
ックのそれぞれに専用に割当てたベースレジスタを配備
し、メモリ空間に機能ブロックをロード処理するとき、
この機能ブロックに割当てられたベースレジスタにこの
機能ブロックのロード先頭アドレスを設定し、アドレス
ポイントへのアクセス命令には、このアドレスポイント
が属する機能ブロックの先頭アドレスからアドレスポイ
ントまでの相対アドレスと、アドレスポイントが属する
機能ブロックに割当てられたベースレジスタとを設定
し、アドレスポイントのアドレス検索には前記相対アド
レスと前記ベースレジスタの内容アドレスとを加算す
る。
レス設定方法は、大規模システムのプログラムを分割し
た複数の機能ブロックのそれぞれでロードアドレスを設
定するロードアドレス設定方法において、前記機能ブロ
ックのそれぞれに専用に割当てたベースレジスタを配備
し、メモリ空間に機能ブロックをロード処理するとき、
この機能ブロックに割当てられたベースレジスタにこの
機能ブロックのロード先頭アドレスを設定し、アドレス
ポイントへのアクセス命令には、このアドレスポイント
が属する機能ブロックの先頭アドレスからアドレスポイ
ントまでの相対アドレスと、アドレスポイントが属する
機能ブロックに割当てられたベースレジスタとを設定
し、アドレスポイントのアドレス検索には前記相対アド
レスと前記ベースレジスタの内容アドレスとを加算す
る。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すブロック対応図であ
る。
る。図１は本発明の一実施例を示すブロック対応図であ
る。
【００１１】図示するように、システムプログラムはメ
モリ空間１０上で機能ブロック１１，１２，…，１ｉに
分割され、これら機能ブロック１１，１２，…１ｉのそ
れぞれに対応するベースレジスタ２０としてベースレジ
スタ（Ｒ１）２１，（Ｒ２）２２，…，（Ｒｉ）２ｉが
配備される。
モリ空間１０上で機能ブロック１１，１２，…，１ｉに
分割され、これら機能ブロック１１，１２，…１ｉのそ
れぞれに対応するベースレジスタ２０としてベースレジ
スタ（Ｒ１）２１，（Ｒ２）２２，…，（Ｒｉ）２ｉが
配備される。
【００１２】このベースレジスタは、ハードウェア上、
分割される機能ブロックの数を満足するだけの数が設備
される。
分割される機能ブロックの数を満足するだけの数が設備
される。
【００１３】メモリ空間１０での機能ブロック１１，１
２，…，１ｉのそれぞれの先頭アドレスａ１，ａ２，
…，ａｉが、対応するベースレジスタ（Ｒ１）２１，
（Ｒ２）２２，…，（Ｒｉ）２ｉのそれぞれにアドレス
値ａ１，ａ２，…，ａｉとして設定されている。
２，…，１ｉのそれぞれの先頭アドレスａ１，ａ２，
…，ａｉが、対応するベースレジスタ（Ｒ１）２１，
（Ｒ２）２２，…，（Ｒｉ）２ｉのそれぞれにアドレス
値ａ１，ａ２，…，ａｉとして設定されている。
【００１４】次に、図１を参照して、アドレス設定方法
について説明する。
について説明する。
【００１５】まず、機能ブロック１１の命令３０が機能
ブロック１ｉのデータ３１にアクセスをする場合、命令
３０のオペランド部には機能ブロック１ｉに対応したベ
ースレジスタ番号情報Ｒｉと、機能ブロック１ｉの先頭
から、データ３１が存在する位置までの相対アドレス値
ｂとが設定されている。
ブロック１ｉのデータ３１にアクセスをする場合、命令
３０のオペランド部には機能ブロック１ｉに対応したベ
ースレジスタ番号情報Ｒｉと、機能ブロック１ｉの先頭
から、データ３１が存在する位置までの相対アドレス値
ｂとが設定されている。
【００１６】データ３１へのアクセスのためのアドレス
計算は命令３０のオペランド部で指定したベースレジス
タ（Ｒｉ）２ｉの内容ａｉと、同じくオペランド部で指
定した相対アドレス値ｂが加算されることによって行な
われる。
計算は命令３０のオペランド部で指定したベースレジス
タ（Ｒｉ）２ｉの内容ａｉと、同じくオペランド部で指
定した相対アドレス値ｂが加算されることによって行な
われる。
【００１７】従って、アクセスアドレス値〔ａｉ＋ｂ〕
が演算され、命令３０はデータ３１にアクセスができ
る。
が演算され、命令３０はデータ３１にアクセスができ
る。
【００１８】アドレス設定は以上のようにベースレジス
タと機能ブロック内相対アドレス情報によって行なわ
れ、アクセス命令のオペランド部には、ベースレジスタ
番号情報と、機能ブロック内相対アドレス情報が設定さ
れることとなる。
タと機能ブロック内相対アドレス情報によって行なわ
れ、アクセス命令のオペランド部には、ベースレジスタ
番号情報と、機能ブロック内相対アドレス情報が設定さ
れることとなる。
【００１９】すなわち、ファイル化処理でのプログラム
本体へのロードアドレス情報の組み込みは、絶対ロード
アドレス情報が組込まれるのではなく、機能ブロックに
対応したベースレジスタ番号情報と、機能ブロック内相
対アドレス情報のみが組み込まれるにとどまる。
本体へのロードアドレス情報の組み込みは、絶対ロード
アドレス情報が組込まれるのではなく、機能ブロックに
対応したベースレジスタ番号情報と、機能ブロック内相
対アドレス情報のみが組み込まれるにとどまる。
【００２０】従って、絶対ロードアドレス情報の設定
は、このファイル化処理の時点ではなく、次の工程であ
る機能ブロックのターゲットマシンへのロード時に、ベ
ースレジスタ値を設定することによって実行される。
は、このファイル化処理の時点ではなく、次の工程であ
る機能ブロックのターゲットマシンへのロード時に、ベ
ースレジスタ値を設定することによって実行される。
【００２１】次に、機能ブロックのターゲットマシンへ
のロード処理は次のようになる。ファイル化処理を経た
機能ブロック１１，１２，…，１ｉは、ターゲットマシ
ンのメモリ空間１０上にロード処理される。まず、機能
ブロック１１のロード先頭アドレスａ１が決定されａ１
アドレスにより機能ブロック１１がメモリ空間１０にロ
ード処理される。
のロード処理は次のようになる。ファイル化処理を経た
機能ブロック１１，１２，…，１ｉは、ターゲットマシ
ンのメモリ空間１０上にロード処理される。まず、機能
ブロック１１のロード先頭アドレスａ１が決定されａ１
アドレスにより機能ブロック１１がメモリ空間１０にロ
ード処理される。
【００２２】これにつづいて、機能ブロック１１がロー
ド処理されたところのロード先頭アドレスａ１の値が、
機能ブロック１１に対応したベースレジスタ（Ｒ１）２
１に設定される。
ド処理されたところのロード先頭アドレスａ１の値が、
機能ブロック１１に対応したベースレジスタ（Ｒ１）２
１に設定される。
【００２３】次に、機能ブロック１２が機能ブロック１
１の最終ロードアドレスの次のロードアドレスａ２によ
りロード処理される。
１の最終ロードアドレスの次のロードアドレスａ２によ
りロード処理される。
【００２４】同様にして、機能ブロック１２のロード先
頭アドレスａ２の値が機能ブロック１２に対応したベー
スレジスタ（Ｒ２）２２に指定される。同様にして、機
能ブロック１ｉのロード処理と、アドレス値ａｉのベー
スレジスタ（Ｒｉ）２ｉへの設定が行なわれる。
頭アドレスａ２の値が機能ブロック１２に対応したベー
スレジスタ（Ｒ２）２２に指定される。同様にして、機
能ブロック１ｉのロード処理と、アドレス値ａｉのベー
スレジスタ（Ｒｉ）２ｉへの設定が行なわれる。
【００２５】このように、機能ブロック１１，１２，１
ｉがメモリ空間１０上にロード処理され、機能ブロック
１１，１２，１ｉに対応するベースレジスタ（Ｒ１）２
１，（Ｒ２）２２，（Ｒｉ）２ｉにそれぞれのロード先
頭アドレスａ１，ａ２，ａｉが設定される。この時点
で、絶対ロードアドレス情報が確定し、アドレスポイン
トへのアクセス処理が可能となる。
ｉがメモリ空間１０上にロード処理され、機能ブロック
１１，１２，１ｉに対応するベースレジスタ（Ｒ１）２
１，（Ｒ２）２２，（Ｒｉ）２ｉにそれぞれのロード先
頭アドレスａ１，ａ２，ａｉが設定される。この時点
で、絶対ロードアドレス情報が確定し、アドレスポイン
トへのアクセス処理が可能となる。
【００２６】次に、このような状況下で、機能ブロック
に変更が生じ、変更により機能ブロックの大きさが拡大
した場合、変更後の機能ブロックがどのように再ロード
処理されるかを図２を参照して説明する。
に変更が生じ、変更により機能ブロックの大きさが拡大
した場合、変更後の機能ブロックがどのように再ロード
処理されるかを図２を参照して説明する。
【００２７】図２は図１において機能ブロック変更時の
一例を示すロード変更様態図である。
一例を示すロード変更様態図である。
【００２８】今、メモリ空間１０の機能ブロック１１
に、機能ブロックの大きさが拡大するような変更が生
じ、一方機能ブロック１２，１３には変更はないとす
る。この時、機能ブロック１１は内容の変更があるため
再ファイル化処理が行なわれて新しいロードモジュール
が作成され、機能ブロック４１としてメモリ空間１０上
の以前と同様のアドレスａ１から再ロードされる。
に、機能ブロックの大きさが拡大するような変更が生
じ、一方機能ブロック１２，１３には変更はないとす
る。この時、機能ブロック１１は内容の変更があるため
再ファイル化処理が行なわれて新しいロードモジュール
が作成され、機能ブロック４１としてメモリ空間１０上
の以前と同様のアドレスａ１から再ロードされる。
【００２９】この時、機能ブロック４１のロード先頭ア
ドレスａ１は以前と変わっていないため、変更後の機能
ブロック４１に対応するベースレジスタ（Ｒ１）５１に
は以前と同様のアドレスａ１が設定される。
ドレスａ１は以前と変わっていないため、変更後の機能
ブロック４１に対応するベースレジスタ（Ｒ１）５１に
は以前と同様のアドレスａ１が設定される。
【００３０】次に、機能ブロック１２は変更がないた
め、再ファイル化処理は行なわれず以前作成したロード
モジュールがそのまま機能ブロック４２として機能ブロ
ック４１の最終アドレスの次のアドレスａ５から再ロー
ド処理される。
め、再ファイル化処理は行なわれず以前作成したロード
モジュールがそのまま機能ブロック４２として機能ブロ
ック４１の最終アドレスの次のアドレスａ５から再ロー
ド処理される。
【００３１】この時、機能ブロック４２のロード先頭ア
ドレスａ５が以前とは変わっているため、変更後の機能
ブロック４２に対応するベースレジスタ（Ｒ２）５２に
はアアドレスａ５が設定される。
ドレスａ５が以前とは変わっているため、変更後の機能
ブロック４２に対応するベースレジスタ（Ｒ２）５２に
はアアドレスａ５が設定される。
【００３２】同様にして、機能ブロック１３は再ファイ
ル化処理なしで、機能ブロック４３として、機能ブロッ
ク４２の最終アドレスの次のアドレスａ６から再ロード
処理され、変更後の機能ブロック４３に対応するベース
レジスタ（Ｒ３）５３にはアドレスａ６が設定される。
ル化処理なしで、機能ブロック４３として、機能ブロッ
ク４２の最終アドレスの次のアドレスａ６から再ロード
処理され、変更後の機能ブロック４３に対応するベース
レジスタ（Ｒ３）５３にはアドレスａ６が設定される。
【００３３】以上のように、変更なしの機能ブロックの
ロード位置の移動については、機能ブロック対応のベー
スレジスタ値が変更されることによって、移動のための
変更がすべて吸収され、再ファイル化処理によるアクセ
ス命令のオペランド部の変更か必要ない。このため、内
容に変更のない機能ブロックについては、再ファイル化
処理を行うことなく機能ブロックのロード位置を自由に
変更することができることとなる。
ロード位置の移動については、機能ブロック対応のベー
スレジスタ値が変更されることによって、移動のための
変更がすべて吸収され、再ファイル化処理によるアクセ
ス命令のオペランド部の変更か必要ない。このため、内
容に変更のない機能ブロックについては、再ファイル化
処理を行うことなく機能ブロックのロード位置を自由に
変更することができることとなる。
【００３４】従って、機能ブロック単位でのプログラム
の部分独立作成を可能にするので、プログラムシステム
の作成工数が削減できるという効果もある。
の部分独立作成を可能にするので、プログラムシステム
の作成工数が削減できるという効果もある。
【００３５】
【発明の効果】以上説明したように本発明は、複数の分
割された機能ブロックそれぞれに対応するベースレジス
タを備え、このベースレジスタに対応する機能ブロック
の先頭アドレスを設定し、機能ブロック内のアドレスポ
イントへのアクセス命令にはベースレジスタの内容と、
機能ブロック内の先頭アドレスからアドレスポイントま
での相対アドレスとを設定し、この設定した両者の値の
和を実行アドレスとしてアクセス処理することにより、
ベースレジスタの内容を任意に設定して能動的に機能ブ
ロックのロード処理を可能とするので、変更処理の手間
が少なく工数負担を軽減する効果がある。
割された機能ブロックそれぞれに対応するベースレジス
タを備え、このベースレジスタに対応する機能ブロック
の先頭アドレスを設定し、機能ブロック内のアドレスポ
イントへのアクセス命令にはベースレジスタの内容と、
機能ブロック内の先頭アドレスからアドレスポイントま
での相対アドレスとを設定し、この設定した両者の値の
和を実行アドレスとしてアクセス処理することにより、
ベースレジスタの内容を任意に設定して能動的に機能ブ
ロックのロード処理を可能とするので、変更処理の手間
が少なく工数負担を軽減する効果がある。
【図１】本発明の一実施例を示すブロック対応図であ
る。
る。
【図２】図１において機能ブロック変更時の一例を示す
ロード変更様態図である。
ロード変更様態図である。
１０ メモリ空間 １１，１２，１ｉ 機能ブロック ２０，２１，２２，２ｉ ベースレジスタ（Ｒ１，Ｒ
２，Ｒｉ） ３０ 命令 ３１ データ ａ１，ａ２，ａｉ 先頭アドレス（値） ｂ 相対アドレス（値）
２，Ｒｉ） ３０ 命令 ３１ データ ａ１，ａ２，ａｉ 先頭アドレス（値） ｂ 相対アドレス（値）
Claims (1)
- 【請求項１】 大規模システムのプログラムを分割した
複数の機能ブロックのそれぞれでロードアドレスを設定
するロードアドレス設定方法において、 前記機能ブロックのそれぞれに専用に割当てたベースレ
ジスタを配備し、 メモリ空間に機能ブロックをロード処理するとき、この
機能ブロックに割当てられたベースレジスタにこの機能
ブロックのロード先頭アドレスを設定し、 アドレスポイントへのアクセス命令には、このアドレス
ポイントが属する機能ブロックの先頭アドレスからアド
レスポイントまでの相対アドレスと、アドレスポイント
が属する機能ブロックに割当てられたベースレジスタと
を設定し、 アドレスポイントのアドレス検索には前記相対アドレス
と前記ベースレジスタの内容アドレスとを加算すること
を特徴とするロードアドレス設定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP349692A JPH05204636A (ja) | 1992-01-13 | 1992-01-13 | ロードアドレス設定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP349692A JPH05204636A (ja) | 1992-01-13 | 1992-01-13 | ロードアドレス設定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05204636A true JPH05204636A (ja) | 1993-08-13 |
Family
ID=11558954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP349692A Withdrawn JPH05204636A (ja) | 1992-01-13 | 1992-01-13 | ロードアドレス設定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05204636A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6766448B2 (en) | 2000-01-13 | 2004-07-20 | Nec Corporation | Microcomputer for transferring program data to an internal memory from an external memory connected via a bus and a method therefor |
-
1992
- 1992-01-13 JP JP349692A patent/JPH05204636A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6766448B2 (en) | 2000-01-13 | 2004-07-20 | Nec Corporation | Microcomputer for transferring program data to an internal memory from an external memory connected via a bus and a method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2569092B2 (ja) | 入出力機器制御プログラムのアドレス解決方法 | |
| JPH06266563A (ja) | 複数同時オブジェクト・バージョンをサポートする効率的ルータ | |
| US20070006201A1 (en) | Method and system for generating and applying patches to a computer program concurrently with its execution | |
| US20050144608A1 (en) | Operating system allowing running of real-time application programs, control method therefor, and method of loading dynamic link libraries | |
| JPH05204636A (ja) | ロードアドレス設定方法 | |
| JP2000010791A (ja) | グロ―バルレジスタを初期化するための方法、コンピュ―タプログラム製品及び装置 | |
| JPH01207824A (ja) | モジュール結合制御方式 | |
| JP2918570B2 (ja) | 中央演算処理装置 | |
| JPS60241135A (ja) | アドレス生成方式 | |
| JP3137094B2 (ja) | シミュレーション方法、シミュレーション装置及びその記録媒体 | |
| JPH0390931A (ja) | Ｒｏｍ化プログラムの生成方法 | |
| JPH0447337B2 (ja) | ||
| JPH03192430A (ja) | 入力データ処理方式 | |
| JPH0318928A (ja) | システムロード処理方法およびデイスク制御装置 | |
| JPH02230333A (ja) | 変数領域割当て方式 | |
| JPH06208512A (ja) | 仮想ディスク装置 | |
| JPH0553827A (ja) | ダイナミツクリンク最適化方式 | |
| JPS6158042A (ja) | マイクロプログラム制御方式 | |
| JPH06175857A (ja) | プログラム生成処理装置 | |
| JPH01154264A (ja) | 仮想計算機システムにおける動的チヤネルアドレス変換方式 | |
| JPH01116849A (ja) | 仮想計算機アドレス変換方式 | |
| JPS63178345A (ja) | デ−タベ−スアクセス処理方式 | |
| JPH0740227B2 (ja) | デ−タのオ−バレイセグメント割当て方式 | |
| JPS6353660A (ja) | 仮想記憶空間制御方式 | |
| JPH0736676A (ja) | アセンブル・プログラム自動配置装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |