JP3997505B2 - プログラマブルコントローラのシステムプログラム書き換え方法 - Google Patents

プログラマブルコントローラのシステムプログラム書き換え方法 Download PDF

Info

Publication number
JP3997505B2
JP3997505B2 JP2000259155A JP2000259155A JP3997505B2 JP 3997505 B2 JP3997505 B2 JP 3997505B2 JP 2000259155 A JP2000259155 A JP 2000259155A JP 2000259155 A JP2000259155 A JP 2000259155A JP 3997505 B2 JP3997505 B2 JP 3997505B2
Authority
JP
Japan
Prior art keywords
system program
program
rom card
card
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000259155A
Other languages
English (en)
Other versions
JP2002073116A (ja
Inventor
俊幸 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric FA Components and Systems Co Ltd
Original Assignee
Fuji Electric FA Components and Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric FA Components and Systems Co Ltd filed Critical Fuji Electric FA Components and Systems Co Ltd
Priority to JP2000259155A priority Critical patent/JP3997505B2/ja
Publication of JP2002073116A publication Critical patent/JP2002073116A/ja
Application granted granted Critical
Publication of JP3997505B2 publication Critical patent/JP3997505B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Programmable Controllers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ユーザROMカード接続コネクタを有するプログラマブルコントローラのシステムプログラム書き換え方法に関する。
【0002】
【従来の技術】
プログラマブルコントローラはユーザが作成したシーケンスプログラム(制御対象機器を制御するためのプログラム、本願明細書ではユーザアプリケーションと称する)を実行するCPUモジュールと上記制御対象機器とCPUモジュールの間で情報信号の転送を行なうI/Oモジュールを有する。
【0003】
図8にCPUモジュールの回路構成を示す。10はCPUモジュールを示す。CPUモジュールに対してユーザROMカード20が脱着可能に装着される。
【0004】
CPUモジュール10は以下の構成部を有する。CPU11はシステムプログラムメモリ15に記憶されたシステムプログラム(コード形態)を実行し、CPUモジュール10内の構成部の動作制御を行なう。また、ユーザアプリケーションを実行して、制御対象機器の動作制御を行なう。(入出力)ポート12はCPU11に対してユーザROMカードの装着/未装着の信号を出力する。
【0005】
ドライバ/レシーバ13はローダ(ユーザアプリケーションを作成する情報処理機器)のインターフェースと接続し、アプリケーションをCPUモジュール10に引渡す。リンク/バスコントロール/インターフェース14はI/Oモジュールに対して情報の入出力を行なう。
【0006】
システムプログラムメモリ15は上述のシステムプログラムを記憶する。システムプログラムメモリ15には、通常、FLASHメモリが使用される。システムワークメモリ16はCPU11がシステムプログラムにより実行する制御処理に関連するデータを一時記憶する。システムワークメモリ16には、通常、SRAMが使用される。
【0007】
ユーザアプリケーションメモリ17にはローダから受信したユーザアプリケーションを記憶する。ユーザアプリケーションメモリ17には、通常、SRAMが使用される。ユーザデータメモリ18は制御対象機器との間で送受信する情報(接点信号等)を記憶する。ユーザデータメモリ18には、通常、SRAMが使用される。
【0008】
ユーザROMカード20にはFLASHメモリを使用したユーザアプリケーションメモリ21が搭載されている。ユーザアプリケーションメモリ21にはローダ等で作成したユーザアプリケーションプログラムが記憶されており、このユーザアプリケーションプログラムをユーザROMカード20からユーザアプリケーションメモリ17に転送することが可能である。
【0009】
ユーザROMカード未装着状態時はプルアップ抵抗により、“1:Vcc”となり、ユーザROMカード装着状態時はカード内にてGNDに接続され、“0:GND”となる。
【0010】
装着/未装着各状態はポート12からカード有無情報の形態でCPU11に出力される(CPU11により読み出される)。
【0011】
次に、電源起動、あるいはリセット時のCPU11のシステム制御動作を図9を参照して説明する。
【0012】
CPU11は、システムプログラムメモリ15内に格納されているシステムプログラムコードにブート(Boot)し、このプログラムコードにしたがって、カード有無情報を読み出す(Readする)。読み出したカード有無情報の信号内容を判断する事によりユーザROMカード20の装着状態を判定する(ステップS10→S20)。
【0013】
ユーザROMカードが装着されていると判断された場合、CPU11はユーザROMカード20内のユーザアプリケーションメモリ21に格納されているユーザアプリケーションを読み出し、ユーザアプリケーションメモリ17へ格納(Write)する(ステップS20〜S40)。
【0014】
その後、CPU11は通常システム処理、たとえば、システムプログラムに基づいてユーザアプリケーションの文法違反などのチェックを実施後、ユーザアプリケーションを実行し、IOモジュールを介して制御対象機器の制御を行なう。また、ドライバ/レシーバ13を介してローダとの間でデータ授受などが行なわれる。
【0015】
ローダなどより、システムプログラムの書き換え要求がCPU11に来た場合、通常のシステム処理より、システムプログラム書き換え処理へ移行する(ステップS60→S70)。
【0016】
システムプログラム書き換え処理を実施するにあたり、CPU11はシステムプログラムメモリ15内に格納されている、システムプログラム書き換えプログラムコードを読み出し、システムワークメモリ16へ格納(転送)し、システムワークメモリ16へ転送した、システムプログラム書き換えプログラムへ移行する(ステップS70〜S90)。なお、新たに書き込むシステムプログラムコードはローダから受信し、システムワークメモリ16に記憶しておくものとする。最初にCPU11はシステムプログラムメモリ15である、FLASHメモリの初期化(イレース)を実施する(ステップS90)。
【0017】
CPU11は書き換えるべき新しいシステムプログラムコードをシステムワークメモリ16から読み出し、システムプログラムメモリ15へ格納する(ステップS100→S110)。
【0018】
これらの処理を、システムプログラム全領域分繰り返し実施する(ステップS100〜S120のループ処理)。
【0019】
【発明が解決しようとする課題】
従来では、ローダから書き換えるべきシステムプログラムをCPUモジュールに対して転送していたので、ローダ側でその指示操作を行なう必要があり、また、ローダからCPUモジュールへの通信は通信速度が遅いので、システムプログラムの書き換えに時間がかかるという問題があった。
【0020】
そこで、本発明の目的は、システムプログラムの書き換え処理に要する時間を短縮することができるプログラマブルコントローラのシステムプログラム書き換え方法を提供することにある。
【0021】
【課題を解決するための手段】
このような目的を達成するために、本発明は、請求項1の発明は、ユーザROMカードをプログラマブルコントローラに脱着可能であり、前記ユーザROMカード側に記憶されたシーケンスプログラムをプログラマブルコントローラに転送して、システムプログラムに基づき実行可能なプログラマブルコントローラのシステムプログラム書き換え方法において、
書き換え対象のシステムプログラムを記憶したシステムROMカードを前記ユーザROMカードと交換的に前記プログラマブルコントローラに対して脱着可能となし、前記システムROMカードのシステムプログラムで、前記プログラマブルコントローラ上のシステムプログラムを書き換え、システムプログラムの書き換えは、前記プログラマブルコントローラ側のCPUが書き換えプログラムを実行することにより行なわれ、該書き換えプログラムが前記プログラマブルコントローラ側に記憶され、書き換え前のシステムプログラムは前記プログラマブルコンローラ内の第1のシステムプログラムメモリに記憶されており、書き換え対象のシステムプログラムは前記システムROMカード内の第2のシステムプログラムメモリに記憶されており、前記プログラマブルコントローラは、前記システムROMカードおよび前記ユーザROMカードの装着の有無および装着されたROMカードの種類を識別し、前記システムROMカードが装着されたことを識別した場合に前記第1のシステムプログラムメモリ、前記第2のシステムプログラムメモリを選択するためのチップセレクト信号を発生し、前記ユーザROMカードが装着されたことを識別した場合に前記ユーザROMカード上のシーケンスプログラムを記憶したユーザアプリケーションメモリを選択するためのチップセレクト信号を発生することにより前記システムROMカードの装着に応じて自動的に書き換え前のシステムプログラムを前記書き換え対象のプログラムで書き換えることを特徴とする。
【0028】
【発明の実施形態】
以下、図面を参照して本発明の実施形態を詳細に説明する。
【0029】
(実施形態1)
実施形態1は、書き換えるべきシステムプログラムをローダから直接、プログラマブルコントローラ(CPUモジュール)に転送せずに、後述のシステムROMカードからプログラマブルコントローラに転送し、また、システムROMカードとユーザROMカードをプログラマブルコントローラに交換的に接続可能としたことに特徴がある。
【0030】
図1に本発明実施形態1の回路構成を示す。なお、図8の従来システムと同様の個所には同一の符号を付しており詳細な説明を省略する。この実施形態では、システムプログラムメモリ31を搭載したシステムROMカード30と、ユーザアプリケーションメモリ21を搭載したユーザROMカード20をCPUモジュール10の接続コネクタに交換的に装着可能である。
【0031】
ユーザROMカード20またはシステムROMカード30の装着/未装着はカード有無情報により識別される。カード有無情報はユーザROMカード20/システムROMカード30が未装着状態時はプルアップ抵抗により“1:Vcc”となり、
ユーザROMカード20/システムROMカード30が装着状態時はカード内にてGNDに接続され“0:GND”となる。
【0032】
また、上記カード有無情報はポート12を介してCPU11により読み出すことか可能である。
【0033】
装着されたカードがユーザROMカード20であるかシステムROMカードであるかはカード属性情報により識別される。
【0034】
カード属性情報は、ユーザROMカード20装着状態時はプルアップ抵抗により“1:Vcc”となり、システムROMカード30装着状態時はカード内にてGNDに接続され“0:GND”となる。
【0035】
また、上記カード属性情報はポート12を介してCPU11により読み出すことが可能である。システムROMカード30上のシステムプログラムメモリ31には書き換えの対象となるシステムプログラム(コード形態)が記憶されている。
【0036】
CPUモジュール10は、図2の処理手順にしたがって、装着のカードの有無や装着されたカードを識別し、識別したカードの種類に応じた処理を実行する。より具体的には、CPU11はCPUモジュール10内のシステムプログラムメモリ15内に格納されているシステムプログラムコードにBootし、このシステムプログラムコードに基づきカード有無情報を読み出し、判断する事によりカード装着状態を判定する(ステップS200→S210)。
【0037】
カードが装着されていないことを判断した場合(ステップS210の判定がNO)、CPU11は通常のシステム処理へ移行する。カードが装着されていることを判断した場合(ステップS210の判定がYES)、CPU11はカード属性情報を読み出し、判断する事によりカード属性を判定する(ステップS220→S230)。
【0038】
ユーザROMカード20が装着されていると判断した場合(ステップS230の判定がNO)、従来と同様の通常のシステム処理へ移行する。
【0039】
システムROMカード30が装着されていると判断した場合(ステップS230の判定がYES)、ステップS240以降のシステムプログラム書き換え処理へ移行する。
【0040】
システムプログラム書き換え処理を実施するにあたり、CPU11はシステムプログラムメモリ15内に格納されているシステムプログラム書き換えプログラム(コード)を読み出し、システムワークメモリ16へ格納し、そのワークメモリ16へ転送したシステムプログラム書き換えプログラムへ移行して実行する。
【0041】
CPU11はシステムプログラム書き換えプログラムにしたがって、書き換え処理の前処理のためにシステムプログラムメモリ(FLASHメモリ)の初期化(データ消去)を実施する(ステップS240〜S260)。
【0042】
ユーザROMカード接続コネクタを介しCPUモジュール内部バスにシステムROMカード30が接続されている場合、システムROMカード30内のシステムプログラムメモリ31上に書き換え対象のシステムプログラムコードが格納されている。CPU11は先頭アドレスのシステムプログラムコードを読み出し、システムプログラムメモリ15へ格納する(ステップ270→S280)。
【0043】
以下、読み出しアドレスを変更しながらステップS270〜S280処理を、システムプログラム全領域分繰り返し実施して、システムプログラムメモリ15へシステムプログラムコード全てを書き込む。これにより、システムプログラムメモリ15に記憶されていた前のシステムプログラムが新しいシステムプログラムに書き換えられる。
【0044】
この形態では、システムROMカード30がCPUモジュール10の内部バスに直接接続され、CPU11により直接システムROMカード30内のシステムプログラムメモリ31からシステムプログラムが読み出される。周知のようにCPUモジュール10と不図示のローダの通信速度よりも上記内部バスの通信速度の方が速度が速いので、従来よりも早く、システムプログラムの書き換えを実行することができる。また、システムROMカード30をユーザROMカード20と交換可能にCPUモジュール10に装着できるので、CPUモジュール10を従来よりも大きくする必要がない。
【0045】
(実施形態2)
上述の実施形態では、システムプログラム書き換え用のプログラムがCPUモジュール10内のシステムプログラムメモリ15に記憶されている例であったが、以下の2つの特徴を有する実施形態2を次に説明する。第1の特徴はシステムROMカード30内のシステムプログラムメモリ31内にシステムプログラム書き換え用プログラムおよび書き換え対象のシステムプログラムを記憶しておく点である。
【0046】
第2の特徴は、CPUモジュール10に対するカードの装置着の有無および装着のカードの種類に応じて、CPUモジュール10内の関連するメモリのチップセレクト信号を自動作成する点である。実施形態2は図1の実施形態1とほぼ同様の構成ことができるので、相違点のみを説明する。実施形態2ではCPUモジュール10内に図2に示すようなセレクタ40および41が設けられている。
【0047】
セレクタ40はシステムプログラムメモリ15を選択するためのチップセレクト信号Csaを作成する。セレクタ40は従来と同様のシステムプログラムメモリ15のチップセレクト信号(システムプログラムメモリに対する読み/書きアドレスが発生されたときに発生されるチップセレクト信号)CS0と、ユーザROMカード20またはシステムROMカード30上のメモリに対する読み/書きアドレスが発生されたときに発生される共有のチップセレクト信号(従来ではユーザROMカード用のみ)CS1を入力としており、カード属性情報の情報内容に応じて上記2つのチップセレクト信号の中のいずれかが選択出力される。
【0048】
セレクタ41は装着されたROMカード20または30のメモリを選択するためのチップセレクト信号CSbを作成する。
【0049】
セレクタ41は従来と同様のシステムプログラムメモリ15のチップセレクト信号CS0と、ユーザROMカード20またはシステムROMカード30上のメモリに対する読み/書きアドレスが発生されたときに発生されるチップセレクト信号(従来ではユーザROMカード用のみ)CS1を入力としており、カード属性情報の情報内容に応じて上記2つのチップセレクト信号の中のいずれかが選択出力される。
【0050】
カード未装着状態及びユーザROMカード30装着状態時は、プルアップ抵抗によりカード属性情報が“1:Vcc”となる。これによりBootおよびシステムプログラム実行のためにシステムプログラムメモリ15に対するチップセレクト信号CSaとして、チップセレクト信号CS0がセレクタ40により選択される。
【0051】
また、ユーザROMカード30に対するチップセレクト信号CSbとしてチップセレクト信号CS1がセレクタ41により選択される。
【0052】
システムROMカード装着状態時は、カード内にてGNDに接続され、カード属性情報が“0:GND”となる。これにより、チップセレクト信号CSaとしてチップセレクト信号CS1がセレクタ40により選択され、チップセレクト信号CSbとしてチップセレクト信号CS0が選択される。
【0053】
すなわち、システムROMカード30が挿入されたときには、CPUモジュール10のシステムプログラムメモリ15のためのチップセレクト信号がシステムROMカードのチップセレクト信号として使用されるので、システムプログラムメモリ15を介さずともシステムROMカード30内のシステムプログラムメモリ31に記憶されたシステム書き込みプログラムの実行処理に遷移することができる。
【0054】
このような実施形態2の処理内容を図4に示す。
【0055】
カード未装着状態及びユーザROMカード装着状態時に、CPUモジュール10のCPU11は、カード属性情報によるチップセレクト信号セレクト結果に従い、システムプログラムメモリ15内に格納されている、システムプログラムコードにBootし、カード有無情報を読み出し、判断する事によりカード装着状態を判定する(ステップS310)。
【0056】
カードが装着されていないと判断した場合、CPU11は通常のシステム処理へ移行する。
【0057】
カードが装着されていると判断した場合、CPU11はカード属性情報を読み出し、判断する事によりカード属性を判定する(ステップS320→S330、本状態においてカード属性情報は、必ずユーザROMとなる)。
【0058】
ユーザROMカード20が装着されていると判断した場合、CPU11は通常のシステム処理へ移行する。
【0059】
システムROMカード30の装着状態時に、CPUモジュール10のCPU11は、カード属性情報によるチップセレクト信号セレクト結果に従い、システムROMカード30内のシステムプログラムメモリ31内に格納されているシステムプログラムコードにBootし、カード有無情報を読み出し、判断する事によりカード装着状態を判定する(ステップS310がYES判定、すなわち、本状態においてカード有無情報は、必ず有りとなる)。
【0060】
カードが装着されていると判断した場合、CPU11はカード属性情報を読み出し、判断する事によりカード属性を判定する(ステップS320→S330、本状態においてカード属性情報は、必ずシステムROMとなる)。
【0061】
システムROMカード30が装着されていると判断した場合、CPU11はシステムROMカード30内のシステムプログラムメモリ31内に格納されている、システムプログラムを使用してシステムプログラムの書き換え処理(プログラム)へ移行する。より具体的には、CPUモジュール10内のシステムプログラムメモリ15の初期化を実施する(ステップS340)。
【0062】
CPU11は、ユーザROMカード接続コネクタを介しCPUモジュール内部バスに接続された、システムROMカード30内のシステムプログラムメモリ31上に格納されている、書き換え対象のシステムプログラムコードを読み出し、CPUモジュール10内のシステムプログラムメモリ15へ格納する(ステップS350→S360)。
【0063】
これらの処理を、システムプログラム全領域分繰り返し実施する(ステップS350→S360のループ処理)。
【0064】
(実施形態3)
実施形態2ではシステムROMカード30上には1個のシステムプログラムメモリ(素子)を搭載したが、書き換えプログラムと書き換え対象のプログラムメモリをそれぞれ別個にシステムROMカード30上に設けた実施形態3を次に説明する。なお、本実施形態のシステム構成は以下に述べる点以外は実施形態2と同じである。
【0065】
図5に示すようにシステムROMカード30上には2つのメモリ素子51および52が搭載されている。この2つのメモリ素子を選択するためのゲート回路53がさらにシステムROMカード30上に搭載されている。
【0066】
システムROMカード30上にて、ROMカードに供給されるチップセレクト信号、CSb:ROMカード内ユーザアプリケーションメモリ(FLASHメモリ)、又は、ROMカード内システムプログラムメモリ(FLASHメモリ)へ接続されているチップセレクト信号が“0:Low”で且つ、システムROMカード領域空間最上位アドレスが、“0:Low”の場合、ROMカード内システムプログラムメモリ51(素子1)へ接続されているチップセレクト信号を出力(イネーブル)する。
【0067】
また反対に、ROMカード領域空間最上位アドレス、“1:High”の場合、ROMカード内システムプログラムメモリ52書き換えプログラム(素子2)へ接続されているチップセレクト信号を出力(イネーブル)する。
【0068】
なお、本実施例においては、インテル8086(商標)系のように最大側アドレスよりBootするCPUを想定している。
【0069】
CPUモジュール10のCPU11の処理内容を図6および図7に示す。
【0070】
カード未装着状態及びユーザROMカード20装着状態時に、CPU11は、カード属性情報によるチップセレクト信号セレクト結果に従い、システムプログラムメモリ15内に格納されている、システムプログラムコードにBootし、通常のシステム処理へ移行する(カード未装着状態では図6のステップS400→S410→S440、ユーザROMカード装着時はステップSS400→410→S420→S430→S440)。
【0071】
システムROMカード30装着状態時に、CPU11は、カード属性情報によるチップセレクト信号セレクト結果及び、ROMカード領域空間最上位アドレスによるチップセレクト信号分離結果に従い、図7の手順に従ってシステムROMカード30内のシステムプログラムメモリ52(素子2)上のシステムプログラムメモリ書き換えプログラムコードにBootし、システムプログラム書き換え処理(プログラム)へ移行する。
【0072】
より具体的には、CPU11はシステムプログラムメモリ15の初期化を実施する(ステップS500)。CPU11はシステムプログラムメモリ51(素子1)上の書き換え対象のシステムプログラムすなわち、ユーザROMカード接続コネクタを介しCPUモジュール内部バスに接続された、システムROMカード30内システムプログラムメモリ51(素子1)上に格納されているシステムプログラムコードを読み出し、CPUモジュール10内のシステムプログラムメモリ15でへ格納する。これらの処理を、システムプログラム全領域分繰り返し実施する(ステップS510〜S530のループ処理)。
【0073】
【発明の効果】
以上、説明したように、本発明によれば、システムROMカードを介してシステムプログラムを書き換えるようにしたので、従来のローダからシステムプログラムを転送するよりも書き換え処理を早く転送することができる。また、システムプログラムをバージョンアップする場合、メーカーはシステムROMカードをユーザに対して無償/有償で供することができるので、従来よりもシステムプログラムの供給方法や書き換えの操作が容易となる。
【0074】
また、システムプログラムを書き換えるための書き換えプログラムをもシステムROMカードに記憶しておくことで、プログラマブルコントローラに書き換えプログラムを記憶しておく必要がなくなり、プログラマブルコントローラのメモリを有効利用することができる。また、システムROMカードが装着された場合に、チップセレクト信号をシステムプログラムメモリとカード用のそれぞれのチップセレクト信号を入れ替えることで、誤動作によるシステムプログラムの書き換えを阻止し、また、プログラマブルコントローラ側のシステムプログラムメモリを介さず、システムプログラムの書き換えが可能となるので、システムプログラム書き換えに失敗して、プログラマブルコントローラ側のシステムプログラムが破壊され正当に動作できない状況においても、素子の付け替えをせずに、再度システムプログラムを書き込める。
【図面の簡単な説明】
【図1】本発明実施形態1のシステム構成を示すブロック図である。
【図2】本発明実施形態1の処理手順を示すフローチャートである。
【図3】本発明実施形態2の処理手順を示すブロック図である。
【図4】本発明実施形態2の処理手順を示すフローチャートである。
【図5】本発明実施形態3のシステム構成を示すブロック図である。
【図6】本発明実施形態3の処理手順を示すフローチャートである。
【図7】本発明実施形態3の処理手順を示すフローチャートである。
【図8】従来例のシステム構成を示すブロック図である。
【図9】従来例の処理手順を示すフローチャートである。
【符号の説明】
10 CPUモジュール
20 ユーザROMカード
30 システムROMカード

Claims (4)

  1. ユーザROMカードをプログラマブルコントローラに脱着可能であり、前記ユーザROMカード側に記憶されたシーケンスプログラムをプログラマブルコントローラに転送して、システムプログラムに基づき実行可能なプログラマブルコントローラのシステムプログラム書き換え方法において、
    書き換え対象のシステムプログラムを記憶したシステムROMカードを前記ユーザROMカードと交換的に前記プログラマブルコントローラに対して脱着可能となし、前記システムROMカードのシステムプログラムで、前記プログラマブルコントローラ上のシステムプログラムを書き換え、システムプログラムの書き換えは、前記プログラマブルコントローラ側のCPUが書き換えプログラムを実行することにより行なわれ、
    該書き換えプログラムが前記プログラマブルコントローラ側に記憶され、
    書き換え前のシステムプログラムは前記プログラマブルコンローラ内の第1のシステムプログラムメモリに記憶されており、
    書き換え対象のシステムプログラムは前記システムROMカード内の第2のシステムプログラムメモリに記憶されており、前記プログラマブルコントローラは、前記システムROMカードおよび前記ユーザROMカードの装着の有無および装着されたROMカードの種類を識別し、
    前記システムROMカードが装着されたことを識別した場合に前記第1のシステムプログラムメモリ、前記第2のシステムプログラムメモリを選択するためのチップセレクト信号を発生し、
    前記ユーザROMカードが装着されたことを識別した場合に前記ユーザROMカード上のシーケンスプログラムを記憶したユーザアプリケーションメモリを選択するためのチップセレクト信号を発生する
    ことにより前記システムROMカードの装着に応じて自動的に書き換え前のシステムプログラムを前記書き換え対象のプログラムで書き換えることを特徴とするプログラマブルコントローラのプログラム書き換え方法。
  2. 請求項1に記載のプログラマブルコントローラのプログラム書き換え方法において、前記システムROMカード上の第2のシステムプログラムメモリおよび前記ユーザROMカード上のユーザアプリケーションメモリを選択するための第1のチップセレクト信号は共有化されており、前記プログラマブルコントローラに装着されたROMカードがシステムROMカードの場合には、前記第1のチップセレクト信号を前記第1のシステムプログラムメモリに対するチップセレクト信号として該第1のシステムプログラムメモリに供給し、前記第1のシステムプログラムメモリを選択するための第2のチップセレクト信号を前記第1のチップセレクト信号の代わりとして前記第2のシステムプログラムメモリに供給することを特徴とするプログラマブルコントローラのプログラム書き換え方法。
  3. 請求項に記載のプログラマブルコントローラのシステムプログラム書き換え方法において、前記書き換えプログラムおよび前記書き換え対象のシステムプログラムを、前記システムROMカード上の単一のメモリに記憶しておくことを特徴とするプログラマブルコントローラのシステムプログラム書き換え方法。
  4. 請求項に記載のプログラマブルコントローラのシステムプログラム書き換え方法において、前記書き換えプログラムおよび前記書き換え対象のシステムプログラムを、前記システムROMカード上の別個のメモリに記憶しておくことを特徴とするプログラマブルコントローラのシステムプログラム書き換え方法。
JP2000259155A 2000-08-29 2000-08-29 プログラマブルコントローラのシステムプログラム書き換え方法 Expired - Fee Related JP3997505B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000259155A JP3997505B2 (ja) 2000-08-29 2000-08-29 プログラマブルコントローラのシステムプログラム書き換え方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000259155A JP3997505B2 (ja) 2000-08-29 2000-08-29 プログラマブルコントローラのシステムプログラム書き換え方法

Publications (2)

Publication Number Publication Date
JP2002073116A JP2002073116A (ja) 2002-03-12
JP3997505B2 true JP3997505B2 (ja) 2007-10-24

Family

ID=18747363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000259155A Expired - Fee Related JP3997505B2 (ja) 2000-08-29 2000-08-29 プログラマブルコントローラのシステムプログラム書き換え方法

Country Status (1)

Country Link
JP (1) JP3997505B2 (ja)

Also Published As

Publication number Publication date
JP2002073116A (ja) 2002-03-12

Similar Documents

Publication Publication Date Title
KR100474622B1 (ko) 마이크로컴퓨터
KR100280637B1 (ko) 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법
US6154837A (en) Microcomputer enabling an erase/write program of a flash memory to interrupt by transferring interrupt vectors from a boot ROM to a RAM
JPH08101751A (ja) Pcカード及びpcカードシステム
EP1229549A1 (en) Asynchronous flash-eeprom behaving like a synchronous ram/rom
JP2000163268A (ja) コンピュータ
US6584540B1 (en) Flash memory rewriting circuit for microcontroller
KR100223844B1 (ko) 옵션 자동 설정 회로
JP3997505B2 (ja) プログラマブルコントローラのシステムプログラム書き換え方法
JP4005950B2 (ja) マイクロコントローラ
JPH11184724A (ja) インサーキットエミュレータ及び半導体集積回路
JP2006031123A (ja) Usbメモリ装置およびusbメモリ装置制御プログラム
JP2006127407A (ja) 半導体集積回路
JPH11338687A (ja) プログラム書換システム
JPH10283172A (ja) フラッシュromデータ書き換え方式
JP2853593B2 (ja) ダウンロード装置
JP3833897B2 (ja) 制御装置
JP2002541582A (ja) エミュレータシステム内のユーザメモリを更新する方法およびシステム
JP2001147863A (ja) フラッシュメモリ書き替え装置
GB2304209A (en) Starting up a processor system
JP2006155303A (ja) 制御装置
JPH1050086A (ja) Eepromを有するマイクロコンピュータ及びその書換方法
JPH10247187A (ja) 1チップマイクロコンピュータ
JP4343244B2 (ja) マイクロコンピュータ
JP2002049536A (ja) メモリ制御装置およびメモリ制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070726

R150 Certificate of patent or registration of utility model

Ref document number: 3997505

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130817

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees