JP2012118627A - マイクロプロセッサ - Google Patents
マイクロプロセッサ Download PDFInfo
- Publication number
- JP2012118627A JP2012118627A JP2010265642A JP2010265642A JP2012118627A JP 2012118627 A JP2012118627 A JP 2012118627A JP 2010265642 A JP2010265642 A JP 2010265642A JP 2010265642 A JP2010265642 A JP 2010265642A JP 2012118627 A JP2012118627 A JP 2012118627A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt vector
- memory
- address
- microprocessor
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
Abstract
【解決手段】複数種類の割り込みで処理する複数のプログラムのアドレスをベクタ毎に格納した第1割り込みベクタテーブルと、第1割り込みベクタテーブルの各ベクタの示すアドレスに処理プログラムを格納する領域とを第1メモリ13に設け、第1割り込みベクタテーブルと同一内容の第2割り込みベクタテーブルを第2メモリ14に設け、第1割り込みベクタテーブルをアクセスするアドレスを第2割り込みベクタテーブルをアクセスするアドレスに変換するアドレス変換手段22を有し、外部機器30から供給される命令により、第2割り込みベクタテーブルの任意ベクタのアドレスと任意ベクタの示すアドレスに格納する処理プログラムとを第2メモリ14に書き込む書き込み手段43を有する。
【選択図】図1
Description
Sirial Interface)の動作の制御プログラムとを設定する割込ベクタを格納したROMと、後述の通信手段の動作の制御プログラム又は少なくともこの制御プログラムを設定する割込ベクタを格納したROMと、通常動作モードのとき内蔵する複数の周辺回路から送られてくる割込要求信号の優先順序を制御してCPUに通知すると共に、書き換えモードのときこの書き換えモード設定に連動した書き換えモード信号の供給に応答して入力されたCSIからの割込要求信号を最優先順位に変更してCPUに通知する技術が提案されている(例えば特許文献1参照)。
複数種類の割り込みで処理する複数のプログラムのアドレスをベクタ毎に格納した第1割り込みベクタテーブルと、前記第1割り込みベクタテーブルの各ベクタの示すアドレスに処理プログラムを格納する領域とを前記第1メモリ(13)に設け、
前記第1割り込みベクタテーブルと同一内容の第2割り込みベクタテーブルを前記第2メモリ(14)に設け、
前記第1割り込みベクタテーブルをアクセスするアドレスを前記第2割り込みベクタテーブルをアクセスするアドレスに変換するアドレス変換手段(22)と、
前記外部機器(30)から供給される命令により、前記第2割り込みベクタテーブルの任意ベクタのアドレスと前記任意ベクタの示すアドレスに格納する処理プログラムとを前記第2メモリ(14)に書き込む書き込み手段(43)を有する。
前記外部機器(30)から前記第2メモリ(14)に書き込みを行う際に、前記アドレス変換手段のアドレス変換を停止する。
図1は本発明のマイクロプロセッサの一実施形態の構成図を示す。図1において、マイクロプロセッサ10は、CPU(中央処理装置)11、RAM12、マスクROM13、フラッシュROM14、タイマ15、通信回路16を有し、更に、エッジ検出回路17、ADコンバータ(ADC)18、DAコンバータ(DAC)19、割り込みコントローラ20等を有しており、エッジ検出回路17を除くこれらの回路は内部バス21により相互に接続されている。
図3は割り込みベクタ切り換え回路22の一実施形態の構成図を示す。本実施形態では、割り込みが発生した際にCPU11が参照する割り込みベクタテーブルとして、マスクROM13の割り込みベクタテーブルを参照させるのか、フラッシュROM14の割り込みベクタテーブルを参照させるのかを切り替える割り込みベクタ切り換え回路22を設けている。
図6はCPU11が実行する処理の一実施形態のフローチャートを示す。この処理はマイクロプロセッサ10の電源オン時に図示しない回路でリセット信号が生成されたとき又はリセット端子23にローレベルのリセット信号が供給されたときに、割り込みコントローラ20の制御によりCPU11が実行を開始する。
11 CPU
12 RAM
13 マスクROM
14 フラッシュROM
15 タイマ
16 通信回路
17 エッジ検出回路
18 ADコンバータ
19 DAコンバータ
20 割り込みコントローラ
21 内部バス
22 割り込みベクタ切り換え回路
23 リセット端子
30 外部機器
31 アドレス変換回路
32 レジスタ
33 セレクト信号生成回路
41,51 割り込みベクタテーブル
43 フラッシュROM書き込みプログラム
42−0〜42−15,52−1 処理プログラム
Claims (4)
- 書き換え不能な第1メモリと書き換え可能な不揮発性の第2メモリを有し外部機器に接続されるマイクロプロセッサであって、
複数種類の割り込みで処理する複数のプログラムのアドレスをベクタ毎に格納した第1割り込みベクタテーブルと、前記第1割り込みベクタテーブルの各ベクタの示すアドレスに処理プログラムを格納する領域とを前記第1メモリに設け、
前記第1割り込みベクタテーブルと同一内容の第2割り込みベクタテーブルを前記第2メモリに設け、
前記第1割り込みベクタテーブルをアクセスするアドレスを前記第2割り込みベクタテーブルをアクセスするアドレスに変換するアドレス変換手段と、
前記外部機器から供給される命令により、前記第2割り込みベクタテーブルの任意ベクタのアドレスと前記任意ベクタの示すアドレスに格納する処理プログラムとを前記第2メモリに書き込む書き込み手段を、
有することを特徴とするマイクロプロセッサ。 - 請求項1記載のマイクロプロセッサにおいて、
前記前記第1メモリは、前記外部機器から供給される命令を実行する処理プログラムを格納し、
前記外部機器から前記第2メモリに書き込みを行う際に、前記アドレス変換手段のアドレス変換を停止する、
ことを特徴とするマイクロプロセッサ。 - 請求項2記載のマイクロプロセッサにおいて、
前記第1メモリは、前記第1メモリに格納されたデータの検証用データを格納する、
ことを特徴とするマイクロプロセッサ。 - 請求項2又は3記載のマイクロプロセッサにおいて、
前記第2メモリは、前記第2メモリに格納されたデータの検証用データを格納する、
ことを特徴とするマイクロプロセッサ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010265642A JP5720206B2 (ja) | 2010-11-29 | 2010-11-29 | マイクロプロセッサ |
CN201110374840.0A CN102591844B (zh) | 2010-11-29 | 2011-11-16 | 微处理器 |
US13/300,748 US20120137053A1 (en) | 2010-11-29 | 2011-11-21 | Microprocessor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010265642A JP5720206B2 (ja) | 2010-11-29 | 2010-11-29 | マイクロプロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012118627A true JP2012118627A (ja) | 2012-06-21 |
JP5720206B2 JP5720206B2 (ja) | 2015-05-20 |
Family
ID=46127404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010265642A Active JP5720206B2 (ja) | 2010-11-29 | 2010-11-29 | マイクロプロセッサ |
Country Status (3)
Country | Link |
---|---|
US (1) | US20120137053A1 (ja) |
JP (1) | JP5720206B2 (ja) |
CN (1) | CN102591844B (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0371232A (ja) * | 1989-08-10 | 1991-03-27 | Sanyo Electric Co Ltd | 電子機器 |
JPH03102426A (ja) * | 1989-09-16 | 1991-04-26 | Fujitsu Ltd | アドレス変換機構によるrom制御方式 |
JPH10228373A (ja) * | 1997-02-13 | 1998-08-25 | Fuji Xerox Co Ltd | 書き換え可能なromの制御方法 |
JP2001117766A (ja) * | 1999-10-22 | 2001-04-27 | Nec Corp | マスクromのパッチ機能を備えた情報処理装置 |
JP2002149430A (ja) * | 2000-11-07 | 2002-05-24 | Matsushita Electric Ind Co Ltd | デジタル放送受信機のプログラム更新方法 |
JP2006120082A (ja) * | 2004-10-25 | 2006-05-11 | Toshiba Corp | メモリカード、半導体装置、及びメモリカードの制御方法 |
JP2010157026A (ja) * | 2008-12-26 | 2010-07-15 | Hitachi Kokusai Electric Inc | プログラムエリア切替方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4127934B2 (ja) * | 1999-07-28 | 2008-07-30 | Necエレクトロニクス株式会社 | マイクロコントローラ及びそのプログラムの書き換え方法 |
JP2004013462A (ja) * | 2002-06-06 | 2004-01-15 | Seiko Epson Corp | メモリ書換装置、メモリ書換方法、情報処理装置、情報処理システム並びに記憶媒体 |
TW591525B (en) * | 2003-03-07 | 2004-06-11 | Novatek Microelectronics Corp | Interrupt-processing system for shortening interrupt latency in microprocessor |
JP2007133512A (ja) * | 2005-11-08 | 2007-05-31 | Seiko Epson Corp | フラッシュromを備えた情報処理装置及びフラッシュromのデータ消去方法 |
US8219739B2 (en) * | 2006-06-30 | 2012-07-10 | Intel Corporation | Read-only optimized flash file system architecture |
US8312444B2 (en) * | 2007-07-30 | 2012-11-13 | Ocz Technology Group, Inc. | Method for optimizing memory modules for user-specific environments |
US8103825B2 (en) * | 2008-09-30 | 2012-01-24 | Netapp, Inc. | System and method for providing performance-enhanced rebuild of a solid-state drive (SSD) in a solid-state drive hard disk drive (SSD HDD) redundant array of inexpensive disks 1 (RAID 1) pair |
US8478974B2 (en) * | 2010-06-23 | 2013-07-02 | Assured Information Security, Inc. | Method and system for reducing an impact of malware during a booting sequence |
-
2010
- 2010-11-29 JP JP2010265642A patent/JP5720206B2/ja active Active
-
2011
- 2011-11-16 CN CN201110374840.0A patent/CN102591844B/zh active Active
- 2011-11-21 US US13/300,748 patent/US20120137053A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0371232A (ja) * | 1989-08-10 | 1991-03-27 | Sanyo Electric Co Ltd | 電子機器 |
JPH03102426A (ja) * | 1989-09-16 | 1991-04-26 | Fujitsu Ltd | アドレス変換機構によるrom制御方式 |
JPH10228373A (ja) * | 1997-02-13 | 1998-08-25 | Fuji Xerox Co Ltd | 書き換え可能なromの制御方法 |
JP2001117766A (ja) * | 1999-10-22 | 2001-04-27 | Nec Corp | マスクromのパッチ機能を備えた情報処理装置 |
JP2002149430A (ja) * | 2000-11-07 | 2002-05-24 | Matsushita Electric Ind Co Ltd | デジタル放送受信機のプログラム更新方法 |
JP2006120082A (ja) * | 2004-10-25 | 2006-05-11 | Toshiba Corp | メモリカード、半導体装置、及びメモリカードの制御方法 |
JP2010157026A (ja) * | 2008-12-26 | 2010-07-15 | Hitachi Kokusai Electric Inc | プログラムエリア切替方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5720206B2 (ja) | 2015-05-20 |
US20120137053A1 (en) | 2012-05-31 |
CN102591844A (zh) | 2012-07-18 |
CN102591844B (zh) | 2016-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI684868B (zh) | 記憶體控制器及其操作方法以及記憶體系統之控制方法 | |
TWI515660B (zh) | 韌體變量更新方法 | |
US8055957B2 (en) | Semiconductor integrated circuit device having fail-safe mode and memory control method | |
US7197613B2 (en) | Nonvolatile memory | |
JP4828816B2 (ja) | メモリカード、半導体装置、及びメモリカードの制御方法 | |
WO2020062887A1 (zh) | 基于闪存微控制器的固件升级方法和系统及闪存微控制器 | |
US8086841B2 (en) | BIOS switching system and a method thereof | |
JP2003058432A (ja) | メモリカード及びメモリコントローラ | |
TW201502990A (zh) | 唯讀記憶體之修補啓動碼 | |
TWI489466B (zh) | 記憶體抹除方法、記憶體控制器與記憶體儲存裝置 | |
JP2008009721A (ja) | 評価システム及びその評価方法 | |
JP2005071303A (ja) | プログラム起動装置 | |
JP2007310916A (ja) | メモリカード | |
JP6789788B2 (ja) | メモリ装置、コントローラ、ホスト装置、データ処理システム、制御プログラム、メモリ装置の動作方法及びホスト装置の動作方法 | |
JP3830867B2 (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
JP2005157528A (ja) | メモリ装置 | |
JP5720206B2 (ja) | マイクロプロセッサ | |
EP3783490B1 (en) | Operating method of memory controller and storage device | |
JPH11265283A (ja) | 記憶装置におけるファームウェアの修正方法及び記憶装置 | |
JP2011018371A (ja) | メモリ記憶装置 | |
TWI839278B (zh) | 用來於電子裝置中進行韌體更新的方法以及具備韌體更新功能的微控制單元 | |
CN104156241B (zh) | 处理器微程序的初始化配置方法及系统 | |
TW201335844A (zh) | 控制器、位址選擇器及替換錯誤指令的方法 | |
TWI747270B (zh) | 用來進行組態管理之方法以及資料儲存裝置及其控制器 | |
TWI446351B (zh) | 資料寫入方法與電腦系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5720206 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |