JPH10228373A - 書き換え可能なromの制御方法 - Google Patents

書き換え可能なromの制御方法

Info

Publication number
JPH10228373A
JPH10228373A JP2906297A JP2906297A JPH10228373A JP H10228373 A JPH10228373 A JP H10228373A JP 2906297 A JP2906297 A JP 2906297A JP 2906297 A JP2906297 A JP 2906297A JP H10228373 A JPH10228373 A JP H10228373A
Authority
JP
Japan
Prior art keywords
rom
program
writing
stored
rewritable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2906297A
Other languages
English (en)
Inventor
Tadatoshi Hanasato
忠利 花里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2906297A priority Critical patent/JPH10228373A/ja
Publication of JPH10228373A publication Critical patent/JPH10228373A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

(57)【要約】 【課題】 フラッシュROM等の書き換え可能なROM
をプログラム実行メモリ及ひダウンロード用メモリとし
て使用する他にデータの保存用メモリとして兼用できる
ようにすること。 【解決手段】 通常動作時は、プログラムがダウンロー
ドされたフラッシュROM3をフェッチして動作する
が、NVM書き込みイベント動作は、フラッシュROM
3からRAM4に転送されたNVM書き込み用プログラ
ムを実行し、本イベント動作終了後は、再度フラッシュ
ROM3をフェッチして動作する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンピュータや、
このコンピュータの周辺機器において使用される書き換
え可能なROMの制御方法に関し、特に、プログラムを
フラッシュROM等の書き換え可能なROMにダウンロ
ードして使用する装置における書き換え可能なROMの
制御方法に関する。
【0002】
【従来の技術】書き換え可能なROMとしてフラッシュ
ROMが知られている。このフラッシュROMは、たと
えば、コンピュータや、このコンピュータの周辺機器を
制御するためのプログラムを格納するためのプログラム
用ROMとして使用されている。
【0003】このように、プログラム用ROMをフラッ
シュROMから構成した場合には、最初に作成したプロ
グラムを修正する必要が生じた場合に、特開平7−14
6837号公報に記載されているように、修正されたプ
ログラムを通信回線を介してフラッシュROMにダウン
ロードすることができるので、ROM自体を交換するこ
となくプログラムを修正することができるという利点が
ある。
【0004】上記公報に記載の装置においては、起動用
のプログラムを書き換え可能なROMに記憶させ、処理
プログラムをRAMに記憶させている。そして、通常動
作時は、ROMから起動し、RAMを全て作業領域とし
て使用している。また、起動プログラムを修正する場合
には、新プログラムを、ホストコンピュータから通信回
線を介してRAMの所定領域にダウンロードし、アドレ
スマップを切り替えてRAMに格納された新プログラム
から再起動する。また、ROM内の旧起動プログラムの
バックアップをRAMの所定領域に作成する。次に、R
AM内の新プログラムをROMに複写する。このように
して、ROM内の旧起動プログラムがダウンロードされ
た新起動プログラムに置き換えられる。
【0005】
【発明が解決しようとする課題】上述したように、フラ
ッシュROMにおいては、データを書き換えることがで
き、またその内容を保存することができるため、不揮発
性メモリ(NVM:Non Volatile Mem
ory)と同様な機能を有している。したがって、フラ
ッシュROMを通常の不揮発性メモリとして使用するこ
とができれば、プログラム以外のデータも、EEPRO
M等の専用の不揮発性メモリを使用することなくフラッ
シュROMに記憶させることができるので、コストダウ
ンを図ることができる。
【0006】しかしながら、実際には、フラッシュRO
Mをプログラム実行フェッチのためにリードしながらデ
ータをフラッシュROMへ書き込むというー連の動作が
出来ないため、単純にはフラッシュROMを不揮発性メ
モリとして使用することができないという問題があっ
た。
【0007】また、フラッシュROMをデータ保存用と
して使用する際に、ダウンロード用兼データ保存用プロ
グラムが書き込まれた通常ROMから構成された第2の
ROMを使用する構成の場合、NVMデータ書き込みプ
ログラムとして、予め第2のROMに格納されているプ
ログラムを使用すると、そのプログラムにバグ等が発見
された場合、第2のROMを交換する必要があり、フラ
ッシュROMを使用したダウンロード機能の有効性が一
部損なわれてしまう。
【0008】また、フラッシュROMにデータを書き込
む際には、一旦書き込む領域を消去しなければデータを
上書きできないという制限がある。さらに、その消去中
は、データのリードができないため、フラッシュROM
に格納されている割り込みベクタ及び割り込みプログラ
ムを使用中にフラッシュROMの一部のブロックを消去
すると、その最中に割り込みが発生した場合には、割り
込みベクタが読めずに暴走してしまう。なお、割り込み
ベクタは、割り込みが発生したときにジャンプする割り
込みプログラムの開始アドレスを表すポインタである。
【0009】一部の割り込みは、割り込みを禁止するこ
とにより対応することが可能であるが、リセット等のN
MI(Non Maskable Interrup
t)割り込みは禁止できないため、NMI割り込みは絶
対発生しないという制限付きでなければ使用できない。
【0010】また更に、フラッシュROMのブロック消
去時間は、1.5秒程度を要するが、NMI以外の割り
込み処理を第1のROMであるフラッシュROMに格納
されているプログラムで使用したい場合、割り込みの入
る最も短い周期でブロック消去を中断させ、第1のRO
MであるフラッシュROMフェッチモードへ移行させる
必要がある。
【0011】本発明は、フラッシュROM等の書き換え
可能なROMをプログラム実行メモリ及びダウンロード
用メモリとして使用する他にデータの保存用メモリとし
て兼用できるようにすることを目的とする。
【0012】
【課題を解決するための手段】本発明は、実行すべきプ
ログラムを書き換え可能なROMにダウンロードして使
用する装置における書き換え可能なROMの制御方法に
おいて、プログラム実行メモリとして、書き換え可能な
第1のROMと通常構成の第2のROMとRAMを使用
し、前記第1のROMに、少なくともこの第1のROM
に対して書き込みを行なうための書き込み用プログラム
を予め格納するとともに、前記第1のROMを不揮発性
メモリとして使用するための領域を確保し、前記第2の
ROMに、少なくともダウンロードされたプログラムを
前記第1のROMに対して書き込むためのダウンロード
用プログラムを予め格納し、前記RAMに前記第1のR
OMに格納されている前記書き込み用プログラムをコピ
ーすることを特徴とする。また、本発明は、実行すべき
プログラムを書き換え可能なROMにダウンロードして
使用する装置における書き換え可能なROMの制御方法
において、プログラム実行メモリとして、書き換え可能
な第1のROMと通常構成の第2のROMとRAMを使
用し、前記第1のROMには、少なくともこの第1のR
OMに対して書き込みを行なうための書き込み用プログ
ラムが予め格納されているとともに、前記第1のROM
を不揮発性メモリとして使用するための領域が確保され
ており、前記第2のROMには、少なくともダウンロー
ドされたプログラムを前記第1のROMに対して書き込
むためのダウンロード用プログラムが予め格納されてお
り、プログラムをダウンロードする際には、前記第2の
ROMをフェッチし前記ダウンロード用プログラムを実
行して第1のROMへの書き込みを実行し、前記第1の
ROMを不揮発性メモリとして使用する際には、前記第
1のROMに格納されている前記書き込み用プログラム
を先に前記RAMへコピーし、このRAMをフェッチし
て前記書き込み用プログラムを実行して前記第1のRO
Mの不揮発性メモリとして使用する領域への書き込みを
実行する事を特徴とする
【0013】
【実施例】図1は、本発明の書き換え可能なROMの制
御方法を実施するための回路構成を示すブロック図であ
る。図において、CPU1は、全体の動作の制御を司る
ものであり、このCPU1には、バス2を介して、書き
換え可能な第1のROMであるフラッシュROM3と、
通常の構成を有する通常ROM4と、フラッシュROM
3及び通常ROM4とは異なるアドレスが割り当てられ
たRAM5と、CPU1からのROM3,4に対するフ
ェッチ先を切り替えるフェッチ制御部6と、外部からダ
ウンロードすべきプログラムが供給される通信ポート7
とが接続されている。
【0014】前記フラッシュROM3は、後述するよう
に、プログラム実行メモリ及びダウンロード用メモリと
して使用する他にデータの保存用メモリとしても使用さ
れる。また、通常ROM4は、フラッシュROM3に対
する書き込み動作時に使用される。
【0015】図2は、上述した回路におけるフラッシュ
ROM3、通常ROM4、及びRAM5のメモリマップ
を示す説明図である。フラッシュROM3には、割り込
み処理用プログラム、割り込みベクタ、NVM書き込み
用プログラムを含む通常処理用プログラムが格納されて
いる。また、フラッシュROM3には、NVMデータ格
納領域が確保されている。なお、以下の説明において
は、「NVM」という用語は、狭義には、フラッシュR
OM3のNVMデータ格納領域を意味するものとする。
通常ROM4には、割り込み処理用プログラム、割り込
みベクタ、ダウンロード用プログラムが格納されてい
る。割り込み処理用プログラムと割り込みベクタは、フ
ラッシュROM3と通常ROM4で同一のものである。
なおここでは、フラッシュROM3内のプログラムは、
ダウンロードにより格納済であるものとする。
【0016】また、フェッチ制御部5により、ダウンロ
ード時は、ROMフェッチモードを通常ROM4側と
し、通常の動作時には、フラッシュROM3が動作する
様に切り替え可能とする。また、RAM5は、どちらの
ROMを使用しても共通に使用可能な領域に割り当てら
れる。
【0017】図3は、通常動作において、NVMへの書
き込みイベントが発生した場合の処理フローを示すフロ
ーチャートである。
【0018】電源投入後、フラッシュROMフェッチモ
ードで動作を開始し、先ず、フラッシュROM3に格納
されているNVM書き込み用プログラムをRAM5へコ
ピーする(ステップ101)。その後、NVMへの書き
込みイベントが発生した場合(ステップ102)、NV
M書き込みデータを同じくRAM5へコピーし(ステッ
プ103)、RAM5に格納済のNVM書き込みプログ
ラムへジャンプする。その際、戻りアドレスもRAM5
へコピーする(ステップ104)。次に、RAM5のN
VM書き込み用プログラムにジャンプする(ステップ1
05)。
【0019】RAMフェッチで動作するNVM書き込み
用プログラムは、ROMフェッチモードをフラッシュR
OM3から第2のROMである通常ROM4へ切り替え
る(ステップ106)。このようにROMフェッチモー
ドをフラッシュROM3から通常ROM4へ切り替える
ことにより、フラッシュROM3を消去中でも割り込み
用のべクタ及び割り込みプログラムを通常ROM4から
リードできるので、割り込みべクタや割り込みプログラ
ムがリードできずに暴走する事を回避できる。その後、
通常ROM4に格納されているNVM書き込み用プログ
ラムを起動し、NVMデータ更新のためにフラッシュR
OM3の格納ブロック消去を実施する(ステップ10
7)。この消去中は、フラッシュROM3へのリード/
ライト動作が不可となる。
【0020】消去動作が終了するのを待って(ステップ
108)、RAM5に格納済のデータをフラッシュRO
M3へ書き込み(ステップ109)、書き込みが終了す
るとROMフェッチモードをフラッシュROM3へ切り
替え(ステップ110)、RAM5に格納済の戻りアド
レスへジャンプする(ステップ111)。これ以降は、
通常処理がフラッシュROMフェッチモードで継続され
る。
【0021】図4及び図5は、NMI割り込み以外の割
り込み処理をフラッシュROMフェッチモードで実行さ
せる場合のフローチャートである。なお、図3に示すフ
ローチャートと対応するステップには同一符号を付して
いる。図3に示す処理との相違は、RAMフェッチモー
ドの最初、すなわち、ステップ106の直前で割り込み
を禁止する(ステップ201)点、RAMフェッチモー
ドの最後、すなわち、ステップ111の直後で割り込み
を許可する(ステップ202)点、ステップ108で消
去が終了しない場合には、消去時間が一定時間経過した
かどうかを判別し(ステップ203)、一定時間経過し
た場合にはフラッシュROMのNVMデータ格納領域の
消去を中断させ(ステップ204)、ROMフェッチモ
ードをフラッシュROM3へ切り替え(ステップ20
5)、RAM5に格納済の戻りアドレスへジャンプし
(ステップ206)、その後に割り込みを許可する(ス
テップ207)点である。
【0022】図4及び図5のフローチャートに示す処理
によれば、NMI以外の割り込みが入る周期の最短時間
でブロック消去を中断させ、フラッシュROMフェッチ
モードに移行後、割り込みを許可する事により、フラッ
シュROM3内の割り込み処理を使用できる。
【0023】
【発明の効果】上述したように、本発明においては、通
常動作時は第1のROMであるフラッシュROMをフェ
ッチして動作するが、NVM書き込みイベント動作は、
フラッシュROMからRAMに転送されたNVM書き込
み用プログラムを実行し、本イベント動作終了後は、再
度フラッシュROMをフェッチして動作する。これによ
り、以下の効果を奏する。
【0024】(1)フラッシュROMをプログラムのダ
ウンロードまたは実行用として使用できるだけでなく、
NVMとしてのデータの保存用メモリとしても兼用する
ことができる。これにより、別にEEPROM等のデー
タ保存用メモリを追加する必要がなく、コストダウンを
図ることができる。
【0025】(2)フラッシュROMの消去中に発生し
たNMI割り込み動作に対して、第2のROMである通
常ROMに格納済の割り込みべクタ及び割り込みプログ
ラムを使用する事により、割り込みバクタが読めずに暴
走する危険性を回避できる。
【0026】(3)NVMデータ書き込みプログラムを
フラッシュROMからRAMにコピーして実行する事に
より、本プログラムにバグが発見された場合も、通常処
理プログラムと同様にダウンロードし直す事が可能とな
り、保守性が向上する。
【0027】(4)フラッシュROMのブロック消去を
ー定時間単位で中断させ、フラッシュROMフェッチを
可能にすることにより、NMI割り込み以外の割り込み
処理は、フラッシュROM格納プログラムを使用でき、
ダウンロードによる更新が可能となり、保守性が向上す
る。
【図面の簡単な説明】
【図1】 本発明の書き換え可能なROMの制御方法を
実施するための回路構成を示すブロック図である。
【図2】 フラッシュROM、通常ROM、及びRAM
のメモリマップを示す説明図である。
【図3】 通常動作において、NVMへの書き込みイベ
ントが発生した場合の処理フローを示すフローチャート
である。
【図4】 NMI割り込み以外の割り込み処理をフラッ
シュROMフェッチモードで実行させる場合のフローチ
ャートの第1の部分である。
【図5】 NMI割り込み以外の割り込み処理をフラッ
シュROMフェッチモードで実行させる場合のフローチ
ャートの第2の部分である。
【符号の説明】
1…CPU、2…バス、3…フラッシュROM、4…通
常ROM、5…RAM、6…フェッチ制御部、7…通信
ポート

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 実行すべきプログラムを書き換え可能な
    ROMにダウンロードして使用する装置における書き換
    え可能なROMの制御方法において、 プログラム実行メモリとして、書き換え可能な第1のR
    OMと通常構成の第2のROMとRAMを使用し、 前記第1のROMに、少なくともこの第1のROMに対
    して書き込みを行なうための書き込み用プログラムを予
    め格納するとともに、前記第1のROMを不揮発性メモ
    リとして使用するための領域を確保し、 前記第2のROMに、少なくともダウンロードされたプ
    ログラムを前記第1のROMに対して書き込むためのダ
    ウンロード用プログラムを予め格納し、 前記RAMに前記第1のROMに格納されている前記書
    き込み用プログラムをコピーすることを特徴とする書き
    換え可能なROMの制御方法。
  2. 【請求項2】 前記書き換え可能なROMが、フラッシ
    ュROMであることを特徴とする請求項1記載の書き換
    え可能なROMの制御方法。
  3. 【請求項3】 実行すべきプログラムを書き換え可能な
    ROMにダウンロードして使用する装置における書き換
    え可能なROMの制御方法において、 プログラム実行メモリとして、書き換え可能な第1のR
    OMと通常構成の第2のROMとRAMを使用し、 前記第1のROMには、少なくともこの第1のROMに
    対して書き込みを行なうための書き込み用プログラムが
    予め格納されているとともに、前記第1のROMを不揮
    発性メモリとして使用するための領域が確保されてお
    り、 前記第2のROMには、少なくともダウンロードされた
    プログラムを前記第1のROMに対して書き込むための
    ダウンロード用プログラムが予め格納されており、 プログラムをダウンロードする際には、前記第2のRO
    Mをフェッチし前記ダウンロード用プログラムを実行し
    て第1のROMへの書き込みを実行し、 前記第1のROMを不揮発性メモリとして使用する際に
    は、前記第1のROMに格納されている前記書き込み用
    プログラムを先に前記RAMへコピーし、このRAMを
    フェッチして前記書き込み用プログラムを実行して前記
    第1のROMの不揮発性メモリとして使用する領域への
    書き込みを実行する事を特徴とする書き換え可能なRO
    Mの制御方法。
  4. 【請求項4】 前記第1のROMと前記第2のROMの
    双方に、割り込み処理用プログラムと割り込みベクタが
    格納されており、前記第1のROMの不揮発性メモリと
    して使用する領域への書き込みを実行するに先だって前
    記第1のROMの前記不揮発性メモリとして使用する領
    域のデータを消去する際には、前記第2のROMに格納
    されている割り込み処理用プログラムと割り込みベクタ
    を使用することを特徴とする請求項3記載の書き換え可
    能なROMの制御方法。
  5. 【請求項5】 前記第1のROMと前記第2のROMの
    双方に、割り込み処理用プログラムと割り込みベクタが
    格納されており、前記第1のROMの不揮発性メモリと
    して使用する領域への書き込みを実行するに先だって前
    記第1のROMの前記不揮発性メモリとして使用する領
    域のデータを消去するようになし、割り込みが有った場
    合には、前記消去に要する時間が所定時間より長い場合
    には、消去動作を中断してフェッチ先を前記RAMから
    前記第1のROMに変更して割り込み処理を実行した後
    消去動作に戻り、消去動作が終了するまでこの動作を繰
    り返すことを特徴とする請求項3記載の書き換え可能な
    ROMの制御方法。
JP2906297A 1997-02-13 1997-02-13 書き換え可能なromの制御方法 Pending JPH10228373A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2906297A JPH10228373A (ja) 1997-02-13 1997-02-13 書き換え可能なromの制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2906297A JPH10228373A (ja) 1997-02-13 1997-02-13 書き換え可能なromの制御方法

Publications (1)

Publication Number Publication Date
JPH10228373A true JPH10228373A (ja) 1998-08-25

Family

ID=12265890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2906297A Pending JPH10228373A (ja) 1997-02-13 1997-02-13 書き換え可能なromの制御方法

Country Status (1)

Country Link
JP (1) JPH10228373A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002065274A1 (fr) * 2001-02-13 2002-08-22 Fujitsu Limited Appareil de traitement d'information
JP2012118627A (ja) * 2010-11-29 2012-06-21 Mitsumi Electric Co Ltd マイクロプロセッサ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002065274A1 (fr) * 2001-02-13 2002-08-22 Fujitsu Limited Appareil de traitement d'information
JP2012118627A (ja) * 2010-11-29 2012-06-21 Mitsumi Electric Co Ltd マイクロプロセッサ

Similar Documents

Publication Publication Date Title
JP3838840B2 (ja) コンピュータ
US7664923B2 (en) Method and system for updating software
EP0263447A2 (en) A method and apparatus for implementing a branch and return on address instruction in a digital data processing system
JP3830867B2 (ja) シングルチップマイクロコンピュータおよびそのブート領域切り替え方法
JP2002244877A (ja) プリンタ装置およびそのプログラム更新方法
JP3805195B2 (ja) プログラム書き換え装置及びプログラム書き換え方法
JPH10228373A (ja) 書き換え可能なromの制御方法
JP2001117766A (ja) マスクromのパッチ機能を備えた情報処理装置
JP2001344156A (ja) フラッシュメモリを有する装置およびデータの書き換え方法
JPH11282690A (ja) 制御プログラムの書込方法及び情報処理装置並びに情報処理システム
JP2003216449A (ja) パッチ処理システム
KR20090021695A (ko) 플래쉬 메모리 롤백 시스템 및 그 방법
JP2003108398A (ja) プログラム書換方法およびプログラム書換装置並びに情報処理装置
JP2003288213A (ja) ブートプログラム記憶装置、電子機器のブートプログラム記憶方法
JPH1021067A (ja) プログラムの動的修正方法
JP7491765B2 (ja) ファームウェア更新システムおよびファームウェア更新方法
JP2003122575A (ja) 情報処理装置
JPH07253891A (ja) プログラム遠隔改版方式
JPH10333913A (ja) ソフトウェアブート制御方式
JPH1040094A (ja) ファームウエアのプログラム制御装置
JPH02162446A (ja) マイクロプログラム制御方式
JPH08212138A (ja) 情報処理装置
JP2004038716A (ja) 障害発生時の自動復旧機能を備えたファームウェア更新方法
JPH11338690A (ja) フラッシュメモリ、ファームウエア使用システム装置およびファームウエア書き換え方法
JP2005228225A (ja) メモリカードアダプタ

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040316

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20040416

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20040903

Free format text: JAPANESE INTERMEDIATE CODE: A02