JPH08211973A - Ｐｃカード - Google Patents

Ｐｃカード

Info

Publication number
JPH08211973A
JPH08211973A JP7010967A JP1096795A JPH08211973A JP H08211973 A JPH08211973 A JP H08211973A JP 7010967 A JP7010967 A JP 7010967A JP 1096795 A JP1096795 A JP 1096795A JP H08211973 A JPH08211973 A JP H08211973A
Authority
JP
Japan
Prior art keywords
voltage level
card
power supply
voltage
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7010967A
Other languages
English (en)
Inventor
Takayuki Shinohara
隆幸 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7010967A priority Critical patent/JPH08211973A/ja
Publication of JPH08211973A publication Critical patent/JPH08211973A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C10—PETROLEUM, GAS OR COKE INDUSTRIES; TECHNICAL GASES CONTAINING CARBON MONOXIDE; FUELS; LUBRICANTS; PEAT
    • C10G—CRACKING HYDROCARBON OILS; PRODUCTION OF LIQUID HYDROCARBON MIXTURES, e.g. BY DESTRUCTIVE HYDROGENATION, OLIGOMERISATION, POLYMERISATION; RECOVERY OF HYDROCARBON OILS FROM OIL-SHALE, OIL-SAND, OR GASES; REFINING MIXTURES MAINLY CONSISTING OF HYDROCARBONS; REFORMING OF NAPHTHA; MINERAL WAXES
    • C10G73/00—Recovery or refining of mineral waxes, e.g. montan wax
    • C10G73/38—Chemical modification of petroleum

Landscapes

  • Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【目的】 標準電圧と低電圧との両方で動作可能なＰＣ
カードにおいて、最初から低電圧でカードを動作させる
ことが容易なＰＣカードを得る。 【構成】 属性情報を格納しているアトリビュートメモ
リ４のメモリ空間を第一の領域４０ｂと第二の領域４０
ａとに分割し、電源電圧検出回路１７により、システム
機器から供給される電源電圧のレベルを検知し、標準電
圧か低電圧かにより、“Ｈ”レベルまたは“Ｌ”レベル
の信号ＶＳをアトリビュートメモリ４に出力し、それに
より、アトリビュートメモリ４の第一の領域４０ｂまた
は第二の領域４０ａが選択され、アクセスされる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はＰＣカードに関し、特
に、２つ以上の異なる電圧レベルでの動作が可能なＰＣ
カードに関するものである。
【０００２】
【従来の技術】パソコンをはじめとするシステム機器の
外部記憶媒体及びＩ／Ｏ機能を実現するためのカード状
のデバイスとして、近年、ＰＣカードの普及が進んでい
る。ＰＣカードの仕様は、日本では、（社）日本電子工
業振興協会（以下ＪＥＩＤＡとする）が中心となって、
その標準化が進められている。
【０００３】ＪＥＩＤＡ発行のＰＣカードガイドライン
Ｖｅｒ．４．１によれば、２つ以上の異なる電源電圧Ｖ
ｃｃ（例えば、Ｖｃｃが標準電圧５Ｖの時と低電圧３.
３Ｖの時）での動作が可能なＤ．Ｏ．Ｖ．カード（Dual
Operating Voltageカード）についての仕様は、ＰＣカ
ードを駆動するシステム機器が、まず標準の電源電圧
（Ｖｃｃ＝５Ｖ）でＰＣカードの属性情報を解読し、そ
のＰＣカードがＤ．Ｏ．Ｖ．カードであることを認識し
た後に、電源電圧Ｖｃｃを低電圧３．３Ｖに変更するこ
とにより、３．３Ｖにおける動作を実現するようにする
方法をとることが規定されている。
【０００４】また、ＪＥＩＤＡ発行のＰＣカードガイド
ラインＶｅｒ．４．２によれば、システム機器が、ＰＣ
カードへ電源電圧Ｖｃｃを供給する前に、特定の端子の
レベルをチェックすることにより、そのＰＣカードの動
作可能な電源電圧Ｖｃｃを検知し、標準電圧５Ｖもしく
は低電圧３．３Ｖの電源電圧Ｖｃｃを供給してＰＣカー
ドを駆動する方法が規定されている。
【０００５】
【発明が解決しようとする課題】上記の通り、従来のＰ
Ｃカードにおいては、低電圧と標準電圧の両方を供給す
るシステム機器において、ＰＣカードを低電圧で動作さ
せたい場合には、システム機器が低電圧で属性情報を読
み出すことができないため、標準電圧（Ｖｃｃ＝５Ｖ）
でＰＣカードの属性情報を読み出し、それを解読した後
に電圧を低電圧に切り換えるしかなく、また、低電圧専
用のシステム機器においてＰＣカードを動作させる場合
には、ＰＣカードへ電源を供給する前に特定の端子のレ
ベルをチェックしてそのＰＣカードが低電圧での動作が
可能なことを検知した後に、低電圧の電源電圧を供給し
て動作させるしかなく、最初から低電圧（Ｖｃｃ＝３．
３Ｖ）でＰＣカードを動作させることが容易に行えない
という課題があった。
【０００６】この発明は、かかる課題を解決するために
なされたものであり、低電圧（Ｖｃｃ＝３．３Ｖ）での
属性情報の読み出しを可能とし、最初から低電圧でＰＣ
カードを動作させることを容易にしたＰＣカードを得る
ことを目的とする。
【０００７】
【課題を解決するための手段】請求項１の発明は、標準
電圧レベルまたは低電圧レベルでシステム機器から供給
される電源電圧により動作するＰＣカードであって、属
性情報が格納されているアトリビュートメモリと、アト
リビュートメモリ内に設けられ、低電圧レベルでの動作
が可能であるか否かを示す動作電圧情報コードが格納さ
れている動作電圧情報コード格納手段とを備え、動作電
圧情報コードを低電圧レベルで読み出し可能としたＰＣ
カードである。
【０００８】請求項２の発明は、標準電圧レベルまたは
低電圧レベルでシステム機器から供給される電源電圧に
より動作するＰＣカードであって、システム機器から供
給される電源電圧の電圧レベルを検知するための電圧レ
ベル検知手段と、第一の属性情報が格納された第一の領
域と第二の属性情報が格納された第二の領域とを有する
アトリビュートメモリと、電圧レベル検知手段により検
知された電圧レベルにより、その電圧レベルが標準電圧
レベルの場合には第一の領域を選択し、低電圧レベルの
場合には第二の領域を選択するための属性情報選択手段
とを備えたＰＣカードである。
【０００９】請求項３の発明は、標準電圧レベルまたは
低電圧レベルでシステム機器から供給される電源電圧に
より動作するＰＣカードであって、標準電圧レベルで動
作を行う第一の機能部と、低電圧レベルで動作を行う第
二の機能部と、システム機器から供給される電源電圧の
電圧レベルを検知するための電圧レベル検知手段と、電
圧レベル検知手段により検知された電圧レベルにより、
その電圧レベルが標準電圧レベルの場合には第一の機能
部を選択し、低電圧レベルの場合には第二の機能部を選
択するための機能部選択手段とを備えたＰＣカードであ
る。
【００１０】請求項４の発明は、第一の属性情報が格納
された第一の領域と第二の属性情報が格納された第二の
領域とを有するアトリビュートメモリと、電圧レベル検
知手段により検知された電圧レベルにより、その電圧レ
ベルが標準電圧レベルの場合には第一の領域を選択し、
低電圧レベルの場合には第二の領域を選択するための属
性情報選択信号を出力する属性情報選択手段とを備えた
ＰＣカードである。
【００１１】
【作用】請求項１の発明においては、アトリビュートメ
モリ内に、低電圧レベルでの読み出し動作が可能で、か
つ、ＰＣカードが低電圧レベルでの動作が可能であるか
否かを示す動作電圧情報コードを格納した、動作電圧情
報コード格納手段を設け、それの内容を低電圧レベルの
電源電圧で読み出す。
【００１２】請求項２の発明においては、アトリビュー
トメモリ内を、第一の領域と第二の領域とに分け、シス
テム機器から供給された電源電圧の電圧レベルを電圧レ
ベル検知手段により検知し、それにより、属性情報選択
手段が、アトリビュートメモリ内の第一の領域と第二の
領域とのいずれをアクセスするか選択する。
【００１３】請求項３の発明においては、ＰＣカード
が、標準電圧レベルで動作を行うための第一の機能部と
低電圧レベルで動作を行うための第二の機能部とを備
え、電圧レベル検知手段により検知された電圧レベルに
より、電源電圧が標準電圧レベルの場合には、機能部選
択手段により第一の機能部が選択され、電源電圧が低電
圧レベルの場合には、第二の機能部が選択される。
【００１４】請求項４の発明においては、ＰＣカード
が、標準電圧レベルで動作を行うための第一の機能部と
低電圧レベルで動作を行うための第二の機能部とを備
え、第一の機能部を動作させるための属性情報をアトリ
ビュートメモリ内の第一の領域に格納し、第二の機能部
を動作させるための属性情報をアトリビュートメモリ内
の第二の領域に格納するようにしたので、電源電圧が標
準電圧レベルの場合には、属性情報選択手段によりアト
リビュートメモリ内の第一の領域が選択され第一の機能
部が実現可能となり、電源電圧が低電圧レベルの場合に
は、アトリビュートメモリ内の第二の領域が選択され第
二の機能部が実現可能となる。
【００１５】
【実施例】
実施例１．以下、この発明の実施例について説明する。
図１は本発明の実施例１におけるＰＣカードの構造を示
したブロック図であり、図３はそのカード駆動電圧決定
の動作を示したフローチャートである。尚、この実施例
においては、ＰＣカード１として、メモリカードとして
使用されるものを例にして説明する。ＰＣカード１に
は、システム機器１００（図６参照）と接続するための
ＰＣカード用６８ピンコネクタ１９（図６参照）が設け
られ、それの６８ピンの端子が、それぞれ、図１に示さ
れるように、例えば、システム機器（図示せず）からの
電源電圧が供給されるＶｃｃ電源電圧入力端子２（図４
参照）、ＧＮＤ端子に接続されているＧＮＤ入力端子３
（図４参照）、システム機器から制御信号が入力される
コントロール入力端子５、アドレスデータが入力される
アドレス入力端子６、及び、システム機器との間でデー
タのやりとりを行うデータ入出力端子７等として用いら
れている。また、コントロール入力端子５及びアドレス
入力端子６には、標準化されたＰＣカードのインターフ
ェースを行うためのインターフェース手段２０が接続さ
れている。尚、図１においては、端子７のみが、ＰＣカ
ード１の異なる一辺に設けられているように記載されて
いるが、これは作図上の都合であり、端子２、３、５、
６及び７等は、ＪＥＩＤＡの規定に基づき、コネクタ１
９内に並んで配置されている。
【００１６】インターフェース手段２０は、図のよう
に、コントロール入力端子５から入力される制御信号の
組み合わせにより、バイトアクセス／ワードアクセス、
及び、リード動作／ライト動作等の動作モードを決定す
る制御回路であるモード制御回路８と、アドレス入力端
子６に入力されたアドレスデータの下位ビットが下位ビ
ット入力１２により入力され、後述するコモンメモリ１
６及びアトリビュートメモリ４の各メモリ素子のアドレ
ス端子にそれを出力するためのアドレスバスバッファ１
３と、アドレス入力端子６に入力されたアドレスデータ
の上位ビットが上位ビット入力１１により入力され、そ
れをデコードし、コモンメモリ１６及びアトリビュート
メモリ４のメモリＩＣのなかからいずれか１つを選択す
るチップイネーブル信号を生成するためのアドレスデコ
ーダ９とから構成されている。また、１４はアドレスデ
コーダ９からのアドレスデコーダ出力であり、１５はア
トリビュートメモリ４及びコモンメモリ１６へ入力され
るアドレス出力である。また、ＰＣカード１には、ＰＣ
カードの属性情報が入力されているアトリビュートメモ
リ４と、通常の処理データが格納されるコモンメモリ１
６と、システム機器との間でやりとりされるデータをド
ライブするためのデータバスバッファ１０とが設けられ
ている。
【００１７】この実施例においては、図２に示すよう
に、属性情報が格納されているアトリビュートメモリ４
を構成しているメモリ空間の先頭アドレス０に、ＰＣカ
ード１が電源電圧Ｖｃｃが低電圧（３．３Ｖ）にて動作
可能なカードであることを示す１バイトの動作電圧情報
コードが格納されている動作電圧情報コード格納手段で
ある動作電圧情報コード格納領域４ａが設けられてい
る。電源電圧Ｖｃｃが低電圧（３．３Ｖ）において動作
可能なＰＣカード１においては、必ずその動作電圧情報
格納領域４ａにデータ“Ａ”を格納するものと定義す
る。これによりシステム機器は、容易にそのＰＣカード
の動作可能電圧を知ることが可能となる。尚、アトリビ
ュートメモリ４を構成しているメモリ空間の他のアドレ
スには、上述したように、ＰＣカード１の属性情報を示
す属性情報コードが格納されている。
【００１８】動作について説明する。図３のフローチャ
ートに示されるように、ＰＣカード１を駆動するシステ
ム機器は、まず、低電圧（Ｖｃｃ＝３．３Ｖ）の電源電
圧を印加し（ステップＳ１）、ＰＣカード１のアトリビ
ュートメモリ４の先頭アドレスに設けられた動作電圧情
報格納領域４ａの内容を読み出す（ステップＳ２）。そ
の読み出したデータが“Ａ”であるか否かを判断し（ス
テップＳ３）、“Ａ”であれば、そのＰＣカード１は電
源電圧３．３Ｖにて動作可能と判断され、アトリビュー
トメモリ４のメモリの読み出しが継続される（ステップ
Ｓ４）。また、読み出しデータが“Ａ”でない場合、す
なわち、ＰＣカード１が電源電圧５Ｖで動作するもので
ある場合には（ステップＳ３）、システム機器は電源電
圧Ｖｃｃが５Ｖへ変更可能か否かを判断し（ステップＳ
５）、変更可能であれば、電源電圧Ｖｃｃを５Ｖに変更
した後に、再度アトリビュートメモリ４内の属性情報を
読み出し（ステップＳ６）、それに基づいた動作条件で
のアクセスを実施する。また、システム機器が３.３Ｖ
専用システムである等して電源電圧Ｖｃｃの５Ｖへの変
更が不可である場合には（ステップＳ５）、ＰＣカード
１は使用不可と判断され、システム機器のディスプレイ
（図示せず）等にエラー表示をして終了する（ステップ
Ｓ７）。
【００１９】以上のように、この実施例のＰＣカード１
によれば、動作電圧情報格納領域４ａをアトリビュート
メモリ４の先頭アドレスに設け、電源電圧Ｖｃｃ＝３．
３Ｖでその先頭アドレスの内容のみを読み出すことによ
り、システム機器はＰＣカード１が電源電圧Ｖｃｃ＝
３．３Ｖでの動作が可能かどうかを容易に判断すること
ができ、最初から低電圧（３．３Ｖ）でＰＣカードを動
作させることが容易にできる。
【００２０】実施例２．図４は、本発明の実施例２にお
けるＰＣカードの構造を示したブロック図である。図４
に示されるように、この実施例におけるＰＣカード１Ａ
には、Ｖｃｃ電源電圧入力端子２とＧＮＤ入力端子３と
が接続され、Ｖｃｃ電源電圧入力端子２から入力された
電源電圧の電圧レベルを検知し、それにより、属性情報
選択信号である電圧検出信号ＶＳを出力する電圧レベル
検知手段である電源電圧検出回路１７が設けられてい
る。電源電圧検出回路１７は、その出力信号ＶＳを、信
号線１８及び１５を介して、アトリビュートメモリ４の
アドレス入力の最上位ビットに入力するようにした。ま
た、属性情報が格納されるアトリビュートメモリ４のメ
モリ空間を２つの領域、すなわち第一の領域４０ｂ及び
第二の領域４０ａに分割し、それぞれの領域に電源電圧
Ｖｃｃが５Ｖのときと３．３Ｖのときとのそれぞれの場
合に応じた第一の属性情報と第二の属性情報が格納され
ている。ここで、この実施例においては、電圧検出信号
ＶＳは、電圧レベル検知手段により検知された電圧レベ
ルにより、電圧レベルが標準電圧レベルの場合には第一
の領域４０ｂを選択し、低電圧レベルの場合には第二の
領域４０ａを選択するための属性情報選択手段を構成し
ている。他の構造については実施例１と同様であるた
め、ここではその説明は省略する。
【００２１】ここで、電源電圧検出回路１７の具体的な
構造としては、例えば、図５に示すように、基準電圧Ｖ
ｒｅｆを出力する基準電圧発生回路１７ｂと、基準電圧
Ｖｒｅｆと電源電圧Ｖｃｃとが入力され、それらの比較
を行って、電源電圧Ｖｃｃが基準電圧Ｖｒｅｆよりも高
い場合には“Ｈ”レベルの信号ＶＳを出力し、低い場合
には“Ｌ”レベルの信号ＶＳを出力するための電圧比較
回路１７ａとから構成すればよい。ここで、基準電圧Ｖ
ｒｅｆは、３．３＜Ｖｒｅｆ＜５となるように設定して
おく。なお、電源電圧検出回路１７の構造は、図５の例
に限定されるものではなく、電源電圧の電圧レベルを検
知できるものであればいずれの構造のものでもよい。
【００２２】動作について説明する。電源電圧検出回路
１７は、Ｖｃｃ電源電圧入力端子２から入力された電源
電圧Ｖｃｃが３．３Ｖの時は、“Ｌ”レベルの電圧検出
信号ＶＳを出力し、電源電圧Ｖｃｃが５Ｖの時には、
“Ｈ”レベルの電圧検出信号ＶＳを出力する。その出力
信号ＶＳが信号線１８及び１５を介してアトリビュート
メモリ４のアドレス入力の最上位ビットに接続されてい
ることにより、電源電圧Ｖｃｃが３．３Ｖの時にはアト
リビュートメモリ４の下位側半分の第二の領域４０ａが
選択されアクセスされ、また、電源電圧Ｖｃｃが５Ｖの
時には上位側半分の第一の領域４０ｂが選択されアクセ
スされる。
【００２３】以上のように、この実施例においては、ア
トリビュートメモリ４のメモリ空間を２つの領域に分
け、３．３Ｖ及び５Ｖの電源電圧Ｖｃｃのそれぞれに応
じた属性情報をその２つの領域にそれぞれ格納するよう
にし、また、Ｖｃｃ電源電圧入力端子２から入力された
電源電圧の電圧レベルにより電圧検出信号ＶＳを出力す
る電源電圧検出回路１７を設けて、その電圧検出信号Ｖ
Ｓにより自動的にアトリビュートメモリ４の２つの領域
４０ａ及び４０ｂのいずれかを選択してアクセスするよ
うにしたことにより、ユーザーが特別な操作をしなくて
も、自動的に、システム機器から供給された電源電圧の
レベルに応じた属性情報が格納されている領域４０ａま
たは４０ｂを選択し、アクセスすることができる。ま
た、システム機器が、３．３Ｖ用のシステムであって
も、５Ｖ用のシステムであっても、また、この実施例に
よれば、３．３Ｖ及び５Ｖの切り換えが可能なシステム
であっても、いずれの場合にも使用可能なＰＣカード１
Ａを得ることができる。
【００２４】実施例３．図６は、本発明の実施例３にお
けるＰＣカード１Ｂの構造を示したブロック図である。
尚、この実施例におけるＰＣカード１ＢはＬＡＮカード
として使用されるものである。図６に示すように、この
実施例におけるＰＣカード１Ｂには、ＰＣカード１Ｂを
システム機器に接続するためのＰＣカード用６８ピンコ
ネクタ１９と、ＰＣカードインタフェース手段であるＰ
Ｃカードインターフェース用回路２０Ａと、データバッ
ファとして用いられるデータバッファ用ＳＲＡＭ２１
と、ＬＡＮ動作の制御を行うＬＡＮコントローラ２２
と、絶縁およびフィルタ回路２３と、外部の通信機器に
ＰＣカード１Ｂを接続するための通信回線接続用バック
コネクタ２４とが設けられている。ここで、絶縁および
フィルタ回路２３は、バックコネクタ２４を外部の通信
機器の通信回線に接続した際に、通信回線とＰＣカード
１Ｂとの絶縁を行うとともに、送受信信号の波形成形
（ノイズ除去）を行うための回路である。
【００２５】また、この実施例における電源電圧検出回
路１７Ａは、上述の実施例２の電源電圧検出回路１７と
同様の動作を行うとともに、信号線２５を介して、電源
電圧Ｖｃｃが３．３Ｖの時に、ＬＡＮコントローラ２２
の動作を禁止する（ディスエーブルとする）ためのＬＡ
Ｎ動作禁止信号ＬＤをＬＡＮコントローラ２２に出力す
るものである。ここで、この実施例においては、ＬＡＮ
動作禁止信号ＬＤが、電圧レベル検知手段により検知さ
れた電圧レベルが標準電圧レベルの場合にはＬＡＮコン
トローラ２２に対し、本カードの本来の機能であるＬＡ
Ｎ機能を可能とし、低電圧レベルの場合にはＬＡＮコン
トローラ２２に対してＬＡＮ機能を禁止することによ
り、本カードの部分的機能であるデータバッファ用ＳＲ
ＡＭ２１によるＳＲＡＭカード動作を可能とするように
選択する機能部選択手段を構成している。また、図６に
おいては、電圧検出信号ＶＳとＬＡＮ動作禁止信号ＬＤ
とを別個に示したが、これらは電源電圧検出回路１７Ａ
から出力される同一の信号を共通に用いて、信号線１８
および２５によりアトリビュートメモリ４及びＬＡＮコ
ントローラ２２に入力するようにしてもよい。尚、この
実施例におけるアトリビュートメモリ４のメモリ空間
は、実施例２と同様に、２つの領域４０ａ及び４０ｂに
分割されている。
【００２６】動作について説明する。この実施例におけ
るＰＣカード１Ｂは、電源電圧Ｖｃｃが５Ｖの時はＬＡ
Ｎカードとして機能する。すなわち、実施例２での説明
同様、電源電圧検出回路１７Ａから出力される電圧検出
信号ＶＳにより、アトリビュートメモリ４の電源電圧Ｖ
ｃｃが５Ｖの時に対応する属性情報が格納されている領
域４０ｂが選択され、領域４０ｂ内に格納されているＬ
ＡＮカード用の属性情報に基づき、ＰＣカード１Ｂはコ
ンフィギュレーション（初期設定）されてＬＡＮカード
として機能する。
【００２７】また、電源電圧Ｖｃｃが３．３Ｖの時は、
ＬＡＮ機能が動作不可能なため、ＰＣカード１Ｂは小容
量のＳＲＡＭカードとして機能する。すなわち、電源電
圧検出回路１７Ａの出力信号である電圧検出信号ＶＳお
よびＬＡＮ動作禁止信号ＬＤにより、アトリビュートメ
モリ４の電源電圧Ｖｃｃが３．３Ｖの時に対応する属性
情報が格納されている領域４０ａが選択され、ＳＲＡＭ
カード用の属性情報が読み出され、それに基づきコンフ
ィギュレーションされるとともに、ＬＡＮコントローラ
２２に対し、ＬＡＮ機能が動作禁止（ディスエーブル）
状態とされる。
【００２８】このように、この実施例によれば、ＰＣカ
ード１Ｂに、異なる電圧レベルで動作される第一の機能
部であるＬＡＮ機能と第二の機能部であるＳＲＡＭ機能
とを搭載し、システム機器から供給された電源電圧のレ
ベルに応じて、自動的に、異なる属性情報を読み出し、
それに基づいて、ＰＣカード１Ｂのコンフィギュレーシ
ョンを行うようにしたので、電源電圧のレベルに応じた
異なる機能を選択して動作させることができるマルチフ
ァンクション（多機能）カードを容易に実現することが
可能となる。尚、この実施例では、ＬＡＮ機能とＳＲＡ
Ｍ機能の組み合わせについて述べたが、これらの機能の
組み合わせに限定されるものではなく、ＰＣカードに搭
載可能で、かつ、異なる電源電圧での動作が可能な機能
の組み合わせであれば、他のいずれの機能の組み合わせ
にも適用することができる。
【００２９】
【発明の効果】請求項１の発明によれば、アトリビュー
トメモリ内に、低電圧レベルでの読み出し動作が可能
で、かつ、ＰＣカードが低電圧レベルでの動作が可能で
あるか否かを示す動作電圧情報コードを格納した、動作
電圧情報コード格納手段を設け、動作電圧情報コードを
低電圧レベルの電源電圧で読み出すことにより、低電圧
での動作が可能かどうかを容易に検知することができる
とともに、最初から低電圧でのＰＣカードの動作を容易
に行うことができるという効果を奏する。
【００３０】請求項２の発明によれば、アトリビュート
メモリ内を、第一の領域と第二の領域とに分け、属性情
報選択手段が、システム機器から供給された電源電圧の
電圧レベルを検知し、それにより、アトリビュートメモ
リ内の第一の領域と第二の領域とのいずれをアクセスす
るか選択するようにしたので、システム機器から供給さ
れた電圧レベルにより自動的にそれに対応した属性情報
がアクセスされるので、低電圧用のシステム機器におい
ても、標準電圧レベルのシステム機器においても、ユー
ザーは同じ操作を行うことにより、いずれのシステム機
器においても同一のＰＣカードの動作が可能であるとい
う効果を奏する。
【００３１】請求項３の発明によれば、ＰＣカードが、
標準電圧レベルで動作を行うための第一の機能部と低電
圧レベルで動作を行うための第二の機能部とを備え、電
圧レベル検知手段により検知した電源電圧が標準電圧レ
ベルの場合には、機能部選択手段により、第一の機能が
選択され、電源電圧が低電圧レベルの場合には、第二の
機能が選択されるようにしたので、システム機器から供
給される電源電圧のレベルによって、自動的に、その電
圧レベルに応じた機能部を選択し、同一のＰＣカードに
おいて、電圧レベルに応じた異なる機能を実現すること
ができるという効果を奏する。
【００３２】請求項４の発明によれば、ＰＣカードが、
標準電圧レベルで動作を行うための第一の機能部と、低
電圧レベルで動作を行うための第二の機能部と、を備
え、第一の機能を動作させるための属性情報をアトリビ
ュートメモリ内の第一の領域に格納し、第二の機能を動
作させるための属性情報をアトリビュートメモリ内の第
二の領域に格納するようにしたので、電源電圧が標準電
圧レベルの場合には、属性情報選択手段により第一の領
域が選択され第一の機能が実現可能となり、電源電圧が
低電圧レベルの場合には、第二の領域が選択され第二の
機能が実現可能となるようにしたので、システム機器か
ら供給される電源電圧のレベルによって、自動的に、そ
の電圧レベルに応じた属性情報を選択し、同一のＰＣカ
ードにおいて、電圧レベルに応じた異なる機能を実現す
ることができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の実施例１におけるＰＣカードの構造
を示したブロック図である。
【図２】 図１のアトリビュートメモリのメモリ空間を
示した図である。
【図３】 図１のＰＣカードのカード駆動電圧決定動作
のフローを示したフローチャートである。
【図４】 本発明の実施例２におけるＰＣカードの構造
を示したブロック図である。
【図５】 図４の電源電圧決定回路の具体的な構造を示
したブロック図である。
【図６】 本発明の実施例３におけるＰＣカードの構造
を示したブロック図である。
【符号の説明】
１，１Ａ，１Ｂ ＰＣカード、２ Ｖｃｃ電源電圧入力
端子、３ ＧＮＤ入力端子、４ アトリビュートメモ
リ、１７ 電源電圧検出回路、１９ コネクタ、２２
ＬＡＮコントローラ、２４ バックコネクタ、第一の領
域４０ａ、第二の領域４０ｂ。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 標準電圧レベルまたは低電圧レベルのい
    ずれかでシステム機器から供給される電源電圧により動
    作するＰＣカードであって、 属性情報が格納されているアトリビュートメモリと、 上記アトリビュートメモリ内に設けられ、低電圧レベル
    での動作が可能であるか否かを示す動作電圧情報コード
    が格納されている動作電圧情報コード格納手段と、 を備え、 上記動作電圧情報コードを低電圧レベルで読み出し可能
    としたことを特徴とするＰＣカード。
  2. 【請求項２】 標準電圧レベルまたは低電圧レベルのい
    ずれかでシステム機器から供給される電源電圧により動
    作するＰＣカードであって、 システム機器から供給される電源電圧の電圧レベルを検
    知するための電圧レベル検知手段と、 第一の属性情報が格納された第一の領域と第二の属性情
    報が格納された第二の領域とを有するアトリビュートメ
    モリと、 上記電圧レベル検知手段により検知された電圧レベルに
    より、その電圧レベルが標準電圧レベルの場合には上記
    第一の領域を選択し、低電圧レベルの場合には上記第二
    の領域を選択するための属性情報選択手段と、 を備えたことを特徴とするＰＣカード。
  3. 【請求項３】 標準電圧レベルまたは低電圧レベルのい
    ずれかでシステム機器から供給される電源電圧により動
    作するＰＣカードであって、 標準電圧レベルで動作を行う第一の機能部と、 低電圧レベルで動作を行う第二の機能部と、 システム機器から供給される電源電圧の電圧レベルを検
    知するための電圧レベル検知手段と、 上記電圧レベル検知手段により検知された電圧レベルに
    より、その電圧レベルが標準電圧レベルの場合には上記
    第一の機能部を選択し、低電圧レベルの場合には上記第
    二の機能部を選択するための機能部選択手段と、 を備えたことを特徴とするＰＣカード。
  4. 【請求項４】 第一の属性情報が格納された第一の領域
    と第二の属性情報が格納された第二の領域とを有するア
    トリビュートメモリと、 上記電圧レベル検知手段により検知された電圧レベルに
    より、その電圧レベルが標準電圧レベルの場合には上記
    第一の領域を選択し、低電圧レベルの場合には上記第二
    の領域を選択するための属性情報選択信号を出力する属
    性情報選択手段と、 を備えたことを特徴とする請求項３記載のＰＣカード。
JP7010967A 1995-01-26 1995-01-26 Ｐｃカード Pending JPH08211973A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7010967A JPH08211973A (ja) 1995-01-26 1995-01-26 Ｐｃカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7010967A JPH08211973A (ja) 1995-01-26 1995-01-26 Ｐｃカード

Publications (1)

Publication Number Publication Date
JPH08211973A true JPH08211973A (ja) 1996-08-20

Family

ID=11764945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7010967A Pending JPH08211973A (ja) 1995-01-26 1995-01-26 Ｐｃカード

Country Status (1)

Country Link
JP (1) JPH08211973A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6052742A (en) * 1997-10-16 2000-04-18 Fujitsu Limited Host machine interface for reading information stored in peripheral card prior to providing operational supply voltage to the card
JP2002045570A (ja) * 2000-05-24 2002-02-12 Nintendo Co Ltd ゲームシステム及びそれに用いられるゲーム機用カートリッジ
US7774533B2 (en) 2000-03-08 2010-08-10 Kabushiki Kaisha Toshiba Electronic device with card interface
US8230156B2 (en) 1997-08-08 2012-07-24 Kabushiki Kaisha Toshiba Method for controlling non-volatile semiconductor memory system

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8230156B2 (en) 1997-08-08 2012-07-24 Kabushiki Kaisha Toshiba Method for controlling non-volatile semiconductor memory system
US8756401B2 (en) 1997-08-08 2014-06-17 Kabushiki Kaisha Toshiba Method for controlling non-volatile semiconductor memory system
US6052742A (en) * 1997-10-16 2000-04-18 Fujitsu Limited Host machine interface for reading information stored in peripheral card prior to providing operational supply voltage to the card
US7774533B2 (en) 2000-03-08 2010-08-10 Kabushiki Kaisha Toshiba Electronic device with card interface
US7779192B2 (en) 2000-03-08 2010-08-17 Kabushiki Kaisha Toshiba Electronic device with card interface
US8015338B2 (en) * 2000-03-08 2011-09-06 Kabushiki Kaisha Toshiba Electronic device with card interface
US8219733B2 (en) 2000-03-08 2012-07-10 Kabushiki Kaisha Toshiba Electronic device with card interface
US8516178B2 (en) 2000-03-08 2013-08-20 Kabushiki Kaisha Toshiba Programmable memory system
US9367503B2 (en) 2000-03-08 2016-06-14 Kabushiki Kaisha Toshiba Electronic device with card interface
US9965423B2 (en) 2000-03-08 2018-05-08 Toshiba Memory Corporation Electronic device with card interface
JP2002045570A (ja) * 2000-05-24 2002-02-12 Nintendo Co Ltd ゲームシステム及びそれに用いられるゲーム機用カートリッジ

Similar Documents

Publication Publication Date Title
JP4817836B2 (ja) カードおよびホスト機器
KR100312888B1 (ko) 칩 인에이블 신호 생성 회로 및 메모리 장치
US7908424B2 (en) Memory card and data rewriting method
US5301276A (en) Method and device for assigning I/O address in data processing apparatus
US6732246B2 (en) Memory apparatus and memory access restricting method
US7818516B2 (en) Memory controller, semiconductor memory, and memory system
JP3182425B2 (ja) Ｒｏｍデータの保護方法及び装置
JPH08211973A (ja) Ｐｃカード
US20040137805A1 (en) Method and a system for detecting bus width, an electronic device, and a peripheral device
US5786885A (en) Image processing system
JP4083474B2 (ja) メモリ装置の制御方法およびそのプログラムならびに記録媒体
JPH07191905A (ja) 情報処理装置
EP0508829A1 (en) IC card
US20050278466A1 (en) Conversion apparatus
KR20010063912A (ko) 마스터 및 슬레이브 기능 변환장치
KR20040094194A (ko) 다양한 인스트럭션 코드들을 제공하는 아이2씨 통신프로토콜 방법
US20060112203A1 (en) Portable all-in-one digital data storage converter
JPH10133945A (ja) データ処理装置
JP3227568B2 (ja) プラグ＆プレイシステムの自動制御回路
JP3030753U (ja) Ｐｃｍｃｉａカード
JP2001075745A (ja) 情報処理装置、半導体メモリ装着用アダプタ
JP3926515B2 (ja) 電子機器
JP4713122B2 (ja) カードコントローラ
JPH0764866A (ja) メモリ・カードの記憶容量識別方法
JPH1011357A (ja) データ書き込み装置