JP2710890B2 - メモリ指定制御装置 - Google Patents
メモリ指定制御装置Info
- Publication number
- JP2710890B2 JP2710890B2 JP32632891A JP32632891A JP2710890B2 JP 2710890 B2 JP2710890 B2 JP 2710890B2 JP 32632891 A JP32632891 A JP 32632891A JP 32632891 A JP32632891 A JP 32632891A JP 2710890 B2 JP2710890 B2 JP 2710890B2
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- signal
- level
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/202—Non-volatile memory
- G06F2212/2022—Flash memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stored Programmes (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、プリンタシステム等
において用いられているメモリの指定制御装置に関す
る。
において用いられているメモリの指定制御装置に関す
る。
【０００２】
【従来の技術】近年、プリンタシステム等においては、
ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａ
ｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌ
ｙ Ｍｅｍｏｒｙ）、フラッシュＥＥＰＲＯＭ（Ｆｌａ
ｓｈ ＥＥＰＲＯＭ）等の書換可能なＲＯＭに基本プロ
グラムが記憶され、記憶デバイスを交換することなしに
基本プログラムの書換えが行われるようになってきてい
る。
ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａ
ｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌ
ｙ Ｍｅｍｏｒｙ）、フラッシュＥＥＰＲＯＭ（Ｆｌａ
ｓｈ ＥＥＰＲＯＭ）等の書換可能なＲＯＭに基本プロ
グラムが記憶され、記憶デバイスを交換することなしに
基本プログラムの書換えが行われるようになってきてい
る。
【０００３】書換用のプログラムを基本プログラムが記
憶されている書換可能なＲＯＭの中に記憶させておき、
書換用のプログラムによって基本プログラムの書換えを
行おうとすると、書換用のプログラムまで書換えられて
しまい、プログラムが暴走してしまう。また、フラッシ
ュＥＥＰＲＯＭでは、その内容を書き換える際には、内
容すべてが一度に消去されることから、基本プログラム
が記憶されている書換可能なＲＯＭとは異なる他のＥＰ
ＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ
Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の記憶装置に
書換用のプログラムが記憶されている。そして、書換用
のプログラムが記憶されている記憶装置には、基本プロ
グラムが記憶されている書換可能なＲＯＭとは異なるア
ドレスが割り当てられている。
憶されている書換可能なＲＯＭの中に記憶させておき、
書換用のプログラムによって基本プログラムの書換えを
行おうとすると、書換用のプログラムまで書換えられて
しまい、プログラムが暴走してしまう。また、フラッシ
ュＥＥＰＲＯＭでは、その内容を書き換える際には、内
容すべてが一度に消去されることから、基本プログラム
が記憶されている書換可能なＲＯＭとは異なる他のＥＰ
ＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ
Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の記憶装置に
書換用のプログラムが記憶されている。そして、書換用
のプログラムが記憶されている記憶装置には、基本プロ
グラムが記憶されている書換可能なＲＯＭとは異なるア
ドレスが割り当てられている。
【０００４】
【発明が解決しようとする課題】上記従来のシステムに
おいては、書換可能なＲＯＭに記憶されている基本プロ
グラムの書換えを行っている途中に電源がオフとなる
と、電源オン時に途中までしか書換えが行われていない
不完全な基本プログラムによる処理が開始されるので、
システムが正常に動作しなくなるという問題がある。
おいては、書換可能なＲＯＭに記憶されている基本プロ
グラムの書換えを行っている途中に電源がオフとなる
と、電源オン時に途中までしか書換えが行われていない
不完全な基本プログラムによる処理が開始されるので、
システムが正常に動作しなくなるという問題がある。
【０００５】この発明の目的は、書換可能なＲＯＭの内
容を書換えている途中に電源がオフとなっても、その後
のシステム動作時においてシステムを正常に動作させる
ことができるメモリ指定制御装置を提供することを目的
とする。
容を書換えている途中に電源がオフとなっても、その後
のシステム動作時においてシステムを正常に動作させる
ことができるメモリ指定制御装置を提供することを目的
とする。
【０００６】
【課題を解決するための手段】この発明によるメモリ制
御装置は、基本プログラムが記憶されている書換可能な
ＲＯＭからなる第１の記憶装置と、上記第１の記憶装置
とは別の記憶装置であって、上記第１の記憶装置の内容
を書き換えるための書換用プログラムが記憶されている
第２の記憶装置と、基本プログラムに基づく通常処理を
行う通常処理モードと書換用プログラムに基づく書換処
理を行う書換処理モードとを切り替えるためのモード選
択スイッチと、上記モード選択スイッチのオンオフ状態
が通常処理モード選択状態である場合においてシステム
電源が投入されたときに、上記第１の記憶装置と上記第
２の記憶装置のうち上記第１の記憶装置のみを選択可能
な状態にさせる手段と、上記モード選択スイッチのオン
オフ状態が書換処理モード選択状態である場合において
システム電源が投入されたときには、読出命令時に上記
第１の記憶装置と上記第２の記憶装置のうち上記第２の
記憶装置のみを選択可能な状態にさせ、書込命令時に上
記第１の記憶装置と上記第２の記憶装置のうち上記第１
の記憶装置のみを選択可能な状態にさせる手段と、上記
モード選択スイッチのオンオフ状態が通常処理モード選
択状態のときにシステム電源が投入された場合におい
て、システム電源投入後に上記モード選択スイッチのオ
ンオフ状態が書換処理モード選択状態に切り替えられた
ときに、上記第２の記憶装置が選択可能な状態になるの
を禁止する手段とを備えていることを特徴とする。
御装置は、基本プログラムが記憶されている書換可能な
ＲＯＭからなる第１の記憶装置と、上記第１の記憶装置
とは別の記憶装置であって、上記第１の記憶装置の内容
を書き換えるための書換用プログラムが記憶されている
第２の記憶装置と、基本プログラムに基づく通常処理を
行う通常処理モードと書換用プログラムに基づく書換処
理を行う書換処理モードとを切り替えるためのモード選
択スイッチと、上記モード選択スイッチのオンオフ状態
が通常処理モード選択状態である場合においてシステム
電源が投入されたときに、上記第１の記憶装置と上記第
２の記憶装置のうち上記第１の記憶装置のみを選択可能
な状態にさせる手段と、上記モード選択スイッチのオン
オフ状態が書換処理モード選択状態である場合において
システム電源が投入されたときには、読出命令時に上記
第１の記憶装置と上記第２の記憶装置のうち上記第２の
記憶装置のみを選択可能な状態にさせ、書込命令時に上
記第１の記憶装置と上記第２の記憶装置のうち上記第１
の記憶装置のみを選択可能な状態にさせる手段と、上記
モード選択スイッチのオンオフ状態が通常処理モード選
択状態のときにシステム電源が投入された場合におい
て、システム電源投入後に上記モード選択スイッチのオ
ンオフ状態が書換処理モード選択状態に切り替えられた
ときに、上記第２の記憶装置が選択可能な状態になるの
を禁止する手段とを備えていることを特徴とする。
【０００７】第１の記憶装置としては、たとえば、フラ
ッシュＥＥＰＲＯＭが用いられる。また、第２の記憶装
置としては、たとえば、ＥＰＲＯＭが用いられる。
ッシュＥＥＰＲＯＭが用いられる。また、第２の記憶装
置としては、たとえば、ＥＰＲＯＭが用いられる。
【０００８】第１の記憶装置と同じアドレスを第２の記
憶装置に割り当てるようにしてもよい。
憶装置に割り当てるようにしてもよい。
【０００９】
【作用】モード選択スイッチのオンオフ状態が通常処理
モード選択状態である場合においてシステム電源が投入
されたときには、第１の記憶装置と第２の記憶装置のう
ち第１の記憶装置のみが選択可能な状態となる。
モード選択状態である場合においてシステム電源が投入
されたときには、第１の記憶装置と第２の記憶装置のう
ち第１の記憶装置のみが選択可能な状態となる。
【００１０】モード選択スイッチのオンオフ状態が書換
処理モード選択状態である場合においてシステム電源が
投入されたときには、読出命令時に第１の記憶装置と第
２の記憶装置のうち第２の記憶装置のみが選択可能な状
態となり、書込命令時に第１の記憶装置と第２の記憶装
置のうち第１の記憶装置のみが選択可能な状態となる。
処理モード選択状態である場合においてシステム電源が
投入されたときには、読出命令時に第１の記憶装置と第
２の記憶装置のうち第２の記憶装置のみが選択可能な状
態となり、書込命令時に第１の記憶装置と第２の記憶装
置のうち第１の記憶装置のみが選択可能な状態となる。
【００１１】モード選択スイッチのオンオフ状態が通常
処理モード選択状態のときにシステム電源が投入された
場合において、システム電源投入後にモード選択スイッ
チのオンオフ状態が書換処理モード選択状態に切り替え
られたとしても、第２の記憶装置は選択可能状態になら
ない。
処理モード選択状態のときにシステム電源が投入された
場合において、システム電源投入後にモード選択スイッ
チのオンオフ状態が書換処理モード選択状態に切り替え
られたとしても、第２の記憶装置は選択可能状態になら
ない。
【００１２】
【実施例】以下、図面を参照して、この発明をプリンタ
に適用した場合の実施例について説明する。
に適用した場合の実施例について説明する。
【００１３】図１は、プリンタコントローラの構成の一
部を示している。
部を示している。
【００１４】プリンタコントローラは、ＣＰＵ（Ｃｅｎ
ｔｒａｌ ＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）１０によっ
て制御される。ＣＰＵ１０は、基本プログラム等が記憶
されたフラッシュＥＥＰＲＯＭ１１、フラッシュＥＥＰ
ＲＯＭ１１の内容を書き換えるための書換用プログラム
が記憶されたＥＰＲＯＭ１２および必要なデータが記憶
されるＲＡＭ（Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｒｅａｄ
Ｗｒｉｔｅ Ｍｅｍｏｒｙ）１３を備えている。フラ
ッシュＥＥＰＲＯＭ１１およびＥＰＲＯＭ１２には、同
じアドレスが割り当てられている。
ｔｒａｌ ＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）１０によっ
て制御される。ＣＰＵ１０は、基本プログラム等が記憶
されたフラッシュＥＥＰＲＯＭ１１、フラッシュＥＥＰ
ＲＯＭ１１の内容を書き換えるための書換用プログラム
が記憶されたＥＰＲＯＭ１２および必要なデータが記憶
されるＲＡＭ（Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｒｅａｄ
Ｗｒｉｔｅ Ｍｅｍｏｒｙ）１３を備えている。フラ
ッシュＥＥＰＲＯＭ１１およびＥＰＲＯＭ１２には、同
じアドレスが割り当てられている。
【００１５】プリンタコントローラは、ＣＰＵ１０の入
出力装置として、ホストコンピュータが接続されるホス
トインターフェース１４、各種操作キー、表示器等を有
する操作パネル１５、プリンタエンジンが接続されるプ
リンタエンジンインターフェース１６等を備えている。
入出力装置の指定方法は、この例では、メモリマップド
法が用いられている。すなわち、各入出力装置にアドレ
スを割り当て、あたかもメモリに読み書きするように入
出力装置にデータを送ったり、受けたりする方法であ
る。
出力装置として、ホストコンピュータが接続されるホス
トインターフェース１４、各種操作キー、表示器等を有
する操作パネル１５、プリンタエンジンが接続されるプ
リンタエンジンインターフェース１６等を備えている。
入出力装置の指定方法は、この例では、メモリマップド
法が用いられている。すなわち、各入出力装置にアドレ
スを割り当て、あたかもメモリに読み書きするように入
出力装置にデータを送ったり、受けたりする方法であ
る。
【００１６】フラッシュＥＥＰＲＯＭ１１、ＥＰＲＯＭ
１２、ＲＡＭ１３等のメモリは、アドレスバス（ａｄｄ
ｒｅｓｓ ｂｕｓ）およびデータバス（ｄａｔａｂｕ
ｓ）を介して、ＣＰＵ１０に接続されている。ホストイ
ンターフェース１４、操作パネル１５、プリンタエンジ
ンインターフェース１６等の入出力装置は、データバス
（ｄａｔａ ｂｕｓ）を介して、ＣＰＵ１０に接続され
ている。各メモリ１１、１２、１３および各入出力装置
には、図示しないが、ＣＰＵ１０からリードライト信号
Ｒ／Ｗが送られる。
１２、ＲＡＭ１３等のメモリは、アドレスバス（ａｄｄ
ｒｅｓｓ ｂｕｓ）およびデータバス（ｄａｔａｂｕ
ｓ）を介して、ＣＰＵ１０に接続されている。ホストイ
ンターフェース１４、操作パネル１５、プリンタエンジ
ンインターフェース１６等の入出力装置は、データバス
（ｄａｔａ ｂｕｓ）を介して、ＣＰＵ１０に接続され
ている。各メモリ１１、１２、１３および各入出力装置
には、図示しないが、ＣＰＵ１０からリードライト信号
Ｒ／Ｗが送られる。
【００１７】プリンタコントローラは、ＣＰＵ１０から
のアドレス信号をデコードして、ＲＯＭ１１および１
２、ＲＡＭ１３ならびに各入出力装置の指定信号を発生
するためのアドレスデコーダ２１およびフラッシュＥＥ
ＰＲＯＭ１１またはＥＰＲＯＭ１２を選択するためのＲ
ＯＭセレクタ２２を備えている。アドレスデコーダ２１
は、ＲＯＭセレクタ２２、ＲＡＭ１３および各入出力装
置に接続されている。
のアドレス信号をデコードして、ＲＯＭ１１および１
２、ＲＡＭ１３ならびに各入出力装置の指定信号を発生
するためのアドレスデコーダ２１およびフラッシュＥＥ
ＰＲＯＭ１１またはＥＰＲＯＭ１２を選択するためのＲ
ＯＭセレクタ２２を備えている。アドレスデコーダ２１
は、ＲＯＭセレクタ２２、ＲＡＭ１３および各入出力装
置に接続されている。
【００１８】フラッシュＥＥＰＲＯＭ１１およびＥＰＲ
ＯＭ１２には、同じアドレスが割り当てられているの
で、ＣＰＵ１０からこれらのＲＯＭ１１、１２を指定す
るアドレス信号が出力されたときには、アドレスデコー
ダ２１から同じＲＯＭ指定信号ＥＮＲＯＭが出力され
る。この信号ＥＮＲＯＭは、ＲＯＭセレクタ２２に送ら
れる。ＲＯＭセレクタ２２には、さらに、ＣＰＵ１０か
らのリードライト信号Ｒ／Ｗ、アドレスデコーダ２１か
らの書換処理禁止信号ＤＩＳＲＯＭ、リセット信号発生
器２３からのリセット信号／ＲＥＳＥＴおよび書換モー
ド選択用スイッチ２４からのモード選択信号ＭＯＤＥが
入力する。
ＯＭ１２には、同じアドレスが割り当てられているの
で、ＣＰＵ１０からこれらのＲＯＭ１１、１２を指定す
るアドレス信号が出力されたときには、アドレスデコー
ダ２１から同じＲＯＭ指定信号ＥＮＲＯＭが出力され
る。この信号ＥＮＲＯＭは、ＲＯＭセレクタ２２に送ら
れる。ＲＯＭセレクタ２２には、さらに、ＣＰＵ１０か
らのリードライト信号Ｒ／Ｗ、アドレスデコーダ２１か
らの書換処理禁止信号ＤＩＳＲＯＭ、リセット信号発生
器２３からのリセット信号／ＲＥＳＥＴおよび書換モー
ド選択用スイッチ２４からのモード選択信号ＭＯＤＥが
入力する。
【００１９】リードライト信号Ｒ／Ｗは、読出命令時に
はＨレベルとなり、書込命令時にはＬレベルとなる。リ
ードライト信号Ｒ／Ｗは、常時はＨレベルに保持されて
いる。リセット信号発生器２３は電源投入時にプリンタ
コントローラの各機器を一旦リセットさせるものであ
り、リセット信号発生器２３から出力されるリセット信
号／ＲＥＳＥＴは電源投入時の一定時間、能動レベル”
Ｌ”となり、それ以後は非能動レベル”Ｈ”に保持され
る。
はＨレベルとなり、書込命令時にはＬレベルとなる。リ
ードライト信号Ｒ／Ｗは、常時はＨレベルに保持されて
いる。リセット信号発生器２３は電源投入時にプリンタ
コントローラの各機器を一旦リセットさせるものであ
り、リセット信号発生器２３から出力されるリセット信
号／ＲＥＳＥＴは電源投入時の一定時間、能動レベル”
Ｌ”となり、それ以後は非能動レベル”Ｈ”に保持され
る。
【００２０】書換モード選択用スイッチ２４は、基本プ
ログラムに基づいて通常の処理を行う通常処理モード
と、書換用プログラムに基づいてフラッシュＥＥＰＲＯ
Ｍ１１の内容を書き換え処理を行う書換モードとを選択
するものである。書換モードを選択する場合には、操作
者は書換モード選択用スイッチ２４をオンさせた状態で
電源を投入する。
ログラムに基づいて通常の処理を行う通常処理モード
と、書換用プログラムに基づいてフラッシュＥＥＰＲＯ
Ｍ１１の内容を書き換え処理を行う書換モードとを選択
するものである。書換モードを選択する場合には、操作
者は書換モード選択用スイッチ２４をオンさせた状態で
電源を投入する。
【００２１】ＲＯＭセレクタ２２からは、入力信号に応
じてフラッシュＥＥＰＲＯＭ１１を選択するためのフラ
ッシュＥＥＰＲＯＭ指定信号／ＦＬＡＳＨＳＥＬまたは
ＥＰＲＯＭ１２を選択するＥＰＲＯＭ指定信号／ＥＰＲ
ＯＭＳＥＬが出力される。フラッシュＥＥＰＲＯＭ指定
信号／ＦＬＡＳＨＳＥＬは、フラッシュＥＥＰＲＯＭ１
１のチップ選択用入力端子に、ＥＰＲＯＭ指定信号／Ｅ
ＰＲＯＭＳＥＬはＥＰＲＯＭ１２のチップ選択用入力端
子にそれぞれ入力されている。
じてフラッシュＥＥＰＲＯＭ１１を選択するためのフラ
ッシュＥＥＰＲＯＭ指定信号／ＦＬＡＳＨＳＥＬまたは
ＥＰＲＯＭ１２を選択するＥＰＲＯＭ指定信号／ＥＰＲ
ＯＭＳＥＬが出力される。フラッシュＥＥＰＲＯＭ指定
信号／ＦＬＡＳＨＳＥＬは、フラッシュＥＥＰＲＯＭ１
１のチップ選択用入力端子に、ＥＰＲＯＭ指定信号／Ｅ
ＰＲＯＭＳＥＬはＥＰＲＯＭ１２のチップ選択用入力端
子にそれぞれ入力されている。
【００２２】書換処理禁止信号ＤＩＳＲＯＭは、次のよ
うにして発生せしめられる。フラッシュＥＥＰＲＯＭ１
１の先頭エリアには、実際に使用されていない入出力装
置に対するデータ入力命令またはデータ出力命令が記憶
されている。電源投入後にＣＰＵ１０からフラッシュＥ
ＥＰＲＯＭ１１の先頭アドレス（ＥＰＲＯＭ１２の先頭
アドレスも同じアドレス）が指定されたときに、処理モ
ードが通常処理モードであると、フラッシュＥＥＰＲＯ
Ｍ１１の先頭エリアに記憶されている実際に使用されて
いない入出力装置に対するデータ入力命令またはデータ
出力命令が読み出される。そして、その入出力装置に対
するアドレスが指定される。このアドレス信号がアドレ
スデコーダ２１に入力されると、アドレスデコーダ２１
からその入出力装置を指定する信号が出力される。この
指定信号が書換処理禁止信号ＤＩＳＲＯＭとして用いら
れ、ＲＯＭセレクタ２２に入力される。
うにして発生せしめられる。フラッシュＥＥＰＲＯＭ１
１の先頭エリアには、実際に使用されていない入出力装
置に対するデータ入力命令またはデータ出力命令が記憶
されている。電源投入後にＣＰＵ１０からフラッシュＥ
ＥＰＲＯＭ１１の先頭アドレス（ＥＰＲＯＭ１２の先頭
アドレスも同じアドレス）が指定されたときに、処理モ
ードが通常処理モードであると、フラッシュＥＥＰＲＯ
Ｍ１１の先頭エリアに記憶されている実際に使用されて
いない入出力装置に対するデータ入力命令またはデータ
出力命令が読み出される。そして、その入出力装置に対
するアドレスが指定される。このアドレス信号がアドレ
スデコーダ２１に入力されると、アドレスデコーダ２１
からその入出力装置を指定する信号が出力される。この
指定信号が書換処理禁止信号ＤＩＳＲＯＭとして用いら
れ、ＲＯＭセレクタ２２に入力される。
【００２３】図２は、ＲＯＭセレクタ２２の構成を示し
ている。
ている。
【００２４】ＲＯＭセレクタ２２は、モード判別回路３
０、指定信号出力回路４０および書込処理禁止回路５０
とから構成されている。モード判別回路３０は、書換モ
ード選択用スイッチ２４からのモード選択信号ＭＯＤＥ
およびシステムクロックＳＹＳＣＬＫに基づいて、処理
モードを判別してモード判別信号ＲＯＭＳＥＬを出力す
る。
０、指定信号出力回路４０および書込処理禁止回路５０
とから構成されている。モード判別回路３０は、書換モ
ード選択用スイッチ２４からのモード選択信号ＭＯＤＥ
およびシステムクロックＳＹＳＣＬＫに基づいて、処理
モードを判別してモード判別信号ＲＯＭＳＥＬを出力す
る。
【００２５】指定信号出力回路４０は、モード判別信号
ＲＯＭＳＥＬ、ＣＰＵ１０からのリードライト信号Ｒ／
Ｗおよびアドレスデコーダ２１からのＲＯＭ指定信号Ｅ
ＮＲＯＭに基づいて、フラッシュＥＥＰＲＯＭ１１およ
びＥＰＲＯＭ１２のうちの一方を指定する信号／ＦＬＡ
ＳＨＳＥＬまたは／ＥＰＲＯＭＳＥＬを出力する。
ＲＯＭＳＥＬ、ＣＰＵ１０からのリードライト信号Ｒ／
Ｗおよびアドレスデコーダ２１からのＲＯＭ指定信号Ｅ
ＮＲＯＭに基づいて、フラッシュＥＥＰＲＯＭ１１およ
びＥＰＲＯＭ１２のうちの一方を指定する信号／ＦＬＡ
ＳＨＳＥＬまたは／ＥＰＲＯＭＳＥＬを出力する。
【００２６】書込処理禁止回路５０は、リセット信号／
ＲＥＳＥＴが非能動レベル”Ｈ”である場合において、
書込処理禁止信号ＤＩＳＲＯＭおよびシステムクロック
ＳＹＳＣＬＫに基づいて、通常処理モード時に書換モー
ド選択用スイッチ２４がオンされてもＥＰＲＯＭ１２が
指定されるのを禁止するための信号／ＣＬを出力する。
ＲＥＳＥＴが非能動レベル”Ｈ”である場合において、
書込処理禁止信号ＤＩＳＲＯＭおよびシステムクロック
ＳＹＳＣＬＫに基づいて、通常処理モード時に書換モー
ド選択用スイッチ２４がオンされてもＥＰＲＯＭ１２が
指定されるのを禁止するための信号／ＣＬを出力する。
【００２７】モード判別回路３０は、ＯＲ回路３１およ
びＤフリップフロップ３２から構成されている。指定信
号出力回路４０は、３つのインバータ４１、４２および
４３、３つのＮＡＮＤ回路４４、４５および４６、Ｌ能
動入出力端子を有するＡＮＤ回路４７ならびにＡＮＤ回
路４８から構成されている。書込処理禁止回路５０は、
Ｌ能動入出力端子を有するＯＲ回路５１、ＯＲ回路５２
およびＤフリップフロップ５３から構成されている。
びＤフリップフロップ３２から構成されている。指定信
号出力回路４０は、３つのインバータ４１、４２および
４３、３つのＮＡＮＤ回路４４、４５および４６、Ｌ能
動入出力端子を有するＡＮＤ回路４７ならびにＡＮＤ回
路４８から構成されている。書込処理禁止回路５０は、
Ｌ能動入出力端子を有するＯＲ回路５１、ＯＲ回路５２
およびＤフリップフロップ５３から構成されている。
【００２８】モード判別回路３０のＯＲ回路３１の一方
の入力端子には、モード選択信号ＭＯＤＥが入力してい
る。ＯＲ回路３１の出力は、Ｄフリップフロップ３２の
Ｄ入力端子に入力している。ＯＲ回路３１の他方の入力
端子には、Ｄフリップフロップ３２のＱ出力であるモー
ド判別信号ＲＯＭＳＥＬが入力している。
の入力端子には、モード選択信号ＭＯＤＥが入力してい
る。ＯＲ回路３１の出力は、Ｄフリップフロップ３２の
Ｄ入力端子に入力している。ＯＲ回路３１の他方の入力
端子には、Ｄフリップフロップ３２のＱ出力であるモー
ド判別信号ＲＯＭＳＥＬが入力している。
【００２９】Ｄフリップフロップ３２のクロック入力端
子Ｃには、システムクロックＳＹＳＣＬＫが入力してい
る。Ｄフリップフロップ３２のプリセット入力端子ＰＲ
には、非能動レベル”Ｈ”の信号＋Ｖｃが常時入力され
ている。Ｄフリップフロップ３２のクリア入力端子ＣＬ
には、書込処理禁止回路５０のＯＲ回路５１の出力信号
／ＣＬが入力している。
子Ｃには、システムクロックＳＹＳＣＬＫが入力してい
る。Ｄフリップフロップ３２のプリセット入力端子ＰＲ
には、非能動レベル”Ｈ”の信号＋Ｖｃが常時入力され
ている。Ｄフリップフロップ３２のクリア入力端子ＣＬ
には、書込処理禁止回路５０のＯＲ回路５１の出力信号
／ＣＬが入力している。
【００３０】書込処理禁止回路５０のＯＲ回路５２の一
方の入力端子には、書換禁止信号ＤＩＳＲＯＭが入力し
ている。ＯＲ回路５２の出力は、Ｄフリップフロップ５
３のＤ入力端子に入力している。ＯＲ回路５２の他方の
入力端子には、Ｄフリップフロップ５３のＱ出力が入力
している。
方の入力端子には、書換禁止信号ＤＩＳＲＯＭが入力し
ている。ＯＲ回路５２の出力は、Ｄフリップフロップ５
３のＤ入力端子に入力している。ＯＲ回路５２の他方の
入力端子には、Ｄフリップフロップ５３のＱ出力が入力
している。
【００３１】Ｄフリップフロップ５３のクロック入力端
子Ｃには、システムクロックＳＹＳＣＬＫが入力してい
る。Ｄフリップフロップ５３のプリセット入力端子ＰＲ
には、非能動レベル”Ｈ”の信号＋Ｖｃが常時入力され
ている。Ｄフリップフロップ５３のクリア入力端子ＣＬ
には、リセット信号／ＲＥＳＥＴが入力している。Ｄフ
リップフロップ５３の／Ｑ出力は、ＯＲ回路５１の一方
の入力端子に入力している。このＯＲ回路５１の他方の
入力端子には、リセット信号／ＲＥＳＥＴが入力してい
る。
子Ｃには、システムクロックＳＹＳＣＬＫが入力してい
る。Ｄフリップフロップ５３のプリセット入力端子ＰＲ
には、非能動レベル”Ｈ”の信号＋Ｖｃが常時入力され
ている。Ｄフリップフロップ５３のクリア入力端子ＣＬ
には、リセット信号／ＲＥＳＥＴが入力している。Ｄフ
リップフロップ５３の／Ｑ出力は、ＯＲ回路５１の一方
の入力端子に入力している。このＯＲ回路５１の他方の
入力端子には、リセット信号／ＲＥＳＥＴが入力してい
る。
【００３２】指定信号出力回路４０のＮＡＮＤ回路４４
には、ＲＯＭ指定信号ＥＮＲＯＭとモード判別回路３０
からのモード判別信号ＲＯＭＳＥＬとが入力している。
ＡＮＤ回路４７には、インバータ４１を介してリードラ
イト信号Ｒ／Ｗの反転信号と、ＮＡＮＤ回路４４の出力
信号とが入力している。
には、ＲＯＭ指定信号ＥＮＲＯＭとモード判別回路３０
からのモード判別信号ＲＯＭＳＥＬとが入力している。
ＡＮＤ回路４７には、インバータ４１を介してリードラ
イト信号Ｒ／Ｗの反転信号と、ＮＡＮＤ回路４４の出力
信号とが入力している。
【００３３】したがって、ＡＮＤ回路４７の出力である
ＥＰＲＯＭ指定信号／ＥＰＲＯＭＳＥＬは、モード判別
信号ＲＯＭＳＥＬ、ＲＯＭ指定信号ＥＮＲＯＭおよびリ
ードライト信号Ｒ／ＷがすべてＨレベルのときにのみ、
能動レベル”Ｌ”となる。つまり、処理モードが書換モ
ードである場合にＲＯＭ１１または１２のアドレスが指
定されかつ読出命令のときにＥＰＲＯＭ１２が指定され
る。
ＥＰＲＯＭ指定信号／ＥＰＲＯＭＳＥＬは、モード判別
信号ＲＯＭＳＥＬ、ＲＯＭ指定信号ＥＮＲＯＭおよびリ
ードライト信号Ｒ／ＷがすべてＨレベルのときにのみ、
能動レベル”Ｌ”となる。つまり、処理モードが書換モ
ードである場合にＲＯＭ１１または１２のアドレスが指
定されかつ読出命令のときにＥＰＲＯＭ１２が指定され
る。
【００３４】指定信号出力回路４０のＮＡＮＤ回路４５
には、ＲＯＭ指定信号ＥＮＲＯＭと、インバータ４２を
介してモード判別信号ＲＯＭＳＥＬの反転信号とが入力
している。指定信号出力回路４０のＮＡＮＤ回路４６に
は、ＲＯＭ指定信号ＥＮＲＯＭと、モード判別信号ＲＯ
ＭＳＥＬと、インバータ４３を介してリードライト信号
Ｒ／Ｗの反転信号とが入力している。ＡＮＤ回路４８に
は、ＮＡＮＤ回路４５の出力と、ＮＡＮＤ回路４６の出
力とが入力している。
には、ＲＯＭ指定信号ＥＮＲＯＭと、インバータ４２を
介してモード判別信号ＲＯＭＳＥＬの反転信号とが入力
している。指定信号出力回路４０のＮＡＮＤ回路４６に
は、ＲＯＭ指定信号ＥＮＲＯＭと、モード判別信号ＲＯ
ＭＳＥＬと、インバータ４３を介してリードライト信号
Ｒ／Ｗの反転信号とが入力している。ＡＮＤ回路４８に
は、ＮＡＮＤ回路４５の出力と、ＮＡＮＤ回路４６の出
力とが入力している。
【００３５】したがって、ＡＮＤ回路４８の出力である
フラッシュＥＥＰＲＯＭ指定信号／ＦＬＡＳＨＳＥＬ
は、モード判別信号ＲＯＭＳＥＬがＬレベルでかつＲＯ
Ｍ指定信号ＥＮＲＯＭがＨレベルのとき、またはモード
判別信号ＲＯＭＳＥＬおよびＲＯＭ指定信号ＥＮＲＯＭ
がともにＨレベルでかつリードライト信号Ｒ／ＷがＬレ
ベルのときに、能動レベル”Ｌ”となる。つまり、処理
モードが通常処理モードである場合にＲＯＭ１１または
１２のアドレスが指定されたとき、または処理モードが
書換モードである場合にＲＯＭ１１または１２のアドレ
スが指定されかつ書込命令のときに、フラッシュＥＥＰ
ＲＯＭ１１が指定される。
フラッシュＥＥＰＲＯＭ指定信号／ＦＬＡＳＨＳＥＬ
は、モード判別信号ＲＯＭＳＥＬがＬレベルでかつＲＯ
Ｍ指定信号ＥＮＲＯＭがＨレベルのとき、またはモード
判別信号ＲＯＭＳＥＬおよびＲＯＭ指定信号ＥＮＲＯＭ
がともにＨレベルでかつリードライト信号Ｒ／ＷがＬレ
ベルのときに、能動レベル”Ｌ”となる。つまり、処理
モードが通常処理モードである場合にＲＯＭ１１または
１２のアドレスが指定されたとき、または処理モードが
書換モードである場合にＲＯＭ１１または１２のアドレ
スが指定されかつ書込命令のときに、フラッシュＥＥＰ
ＲＯＭ１１が指定される。
【００３６】図３は、通常処理モードにおける図２の各
部の信号を示している。
部の信号を示している。
【００３７】図１、図２および図３を参照して、通常処
理モードにおける動作について説明する。
理モードにおける動作について説明する。
【００３８】通常処理モードにおいては、システム電源
が投入されたときには（時点ｔ０）、書換モード選択用
スイッチ２４がオンされていず、モード選択信号ＭＯＤ
ＥはＬレベルである。また、リセット信号発生器２３か
らのリセット信号／ＲＥＳＥＴがＬレベルであるので、
各Ｄフリップフロップ３２および５３のクリア入力端子
ＣＬへの入力信号がＬレベルとなり、各Ｄフリップフロ
ップ３２および５３がクリアされ、そのＱ出力がＬレベ
ルに、／Ｑ出力がＨレベルとなる。
が投入されたときには（時点ｔ０）、書換モード選択用
スイッチ２４がオンされていず、モード選択信号ＭＯＤ
ＥはＬレベルである。また、リセット信号発生器２３か
らのリセット信号／ＲＥＳＥＴがＬレベルであるので、
各Ｄフリップフロップ３２および５３のクリア入力端子
ＣＬへの入力信号がＬレベルとなり、各Ｄフリップフロ
ップ３２および５３がクリアされ、そのＱ出力がＬレベ
ルに、／Ｑ出力がＨレベルとなる。
【００３９】また、ＲＯＭ指定信号ＥＮＲＯＭがＬレベ
ルであるので、ＥＰＲＯＭ指定信号／ＥＰＲＯＭＳＥＬ
およびフラッシュＥＥＰＲＯＭ指定信号／ＦＲＡＳＨＳ
ＥＬは、ともに非能動レベル”Ｈ”となっている。
ルであるので、ＥＰＲＯＭ指定信号／ＥＰＲＯＭＳＥＬ
およびフラッシュＥＥＰＲＯＭ指定信号／ＦＲＡＳＨＳ
ＥＬは、ともに非能動レベル”Ｈ”となっている。
【００４０】システム電源投入後、所定時間が経過する
と（時点ｔ１）、リセット信号／ＲＥＳＥＴが非能動レ
ベル”Ｈ”に反転し、以後このレベルが維持される。こ
れにより、ＯＲ回路５１の出力であるクリア信号／ＣＬ
がＨレベルに反転し、Ｄフリップフロップ３２のクリア
状態が解除される。また、Ｄフリップフロップ５３のク
リア入力端子ＣＬへの入力信号もＨレベルとなり、Ｄフ
リップフロップ５３のクリア状態も解除される。Ｄフリ
ップフロップ３２のクリア状態が解除されても、書換モ
ード選択用スイッチ２４は、オフとなっているので、Ｄ
フリップフロップ３２のＱ出力であるモード判別信号Ｒ
ＯＭＳＥＬは、Ｌレベルを保持する。
と（時点ｔ１）、リセット信号／ＲＥＳＥＴが非能動レ
ベル”Ｈ”に反転し、以後このレベルが維持される。こ
れにより、ＯＲ回路５１の出力であるクリア信号／ＣＬ
がＨレベルに反転し、Ｄフリップフロップ３２のクリア
状態が解除される。また、Ｄフリップフロップ５３のク
リア入力端子ＣＬへの入力信号もＨレベルとなり、Ｄフ
リップフロップ５３のクリア状態も解除される。Ｄフリ
ップフロップ３２のクリア状態が解除されても、書換モ
ード選択用スイッチ２４は、オフとなっているので、Ｄ
フリップフロップ３２のＱ出力であるモード判別信号Ｒ
ＯＭＳＥＬは、Ｌレベルを保持する。
【００４１】上記時点ｔ１で、リセット信号／ＲＥＳＥ
Ｔが非能動レベル”Ｈ”に反転することによりリセット
が解除されると、この後に、ＣＰＵ１０からフラッシュ
ＥＥＰＲＯＭ１１の先頭アドレス（ＥＰＲＯＭ１２の先
頭アドレスも同じアドレス）を指定するアドレス信号が
アドレスバスを介して、アドレスデコーダ２１、フラッ
シュＥＥＰＲＯＭ１１およびＥＰＲＯＭ１２に送られる
（時点ｔ２）。この場合、リードライト信号Ｒ／Ｗは、
読出命令を指示するレベル”Ｈ”となっている。
Ｔが非能動レベル”Ｈ”に反転することによりリセット
が解除されると、この後に、ＣＰＵ１０からフラッシュ
ＥＥＰＲＯＭ１１の先頭アドレス（ＥＰＲＯＭ１２の先
頭アドレスも同じアドレス）を指定するアドレス信号が
アドレスバスを介して、アドレスデコーダ２１、フラッ
シュＥＥＰＲＯＭ１１およびＥＰＲＯＭ１２に送られる
（時点ｔ２）。この場合、リードライト信号Ｒ／Ｗは、
読出命令を指示するレベル”Ｈ”となっている。
【００４２】すると、アドレスデコーダ２１からのＲＯ
Ｍ指定信号ＥＮＲＯＭがＨレベルに反転する。ＲＯＭ指
定信号ＥＮＲＯＭは所定時間Ｈレベルを保持したのち、
Ｌレベルに戻る。ＲＯＭ指定信号ＥＮＲＯＭがＨレベル
に反転してＨレベルを保持している間、ＮＡＮＤ回路４
５の出力がＬレベルとなり、ＡＮＤ回路４８の出力であ
るフラッシュＥＥＰＲＯＭ指定信号／ＦＬＡＳＨＳＥＬ
が能動レベル”Ｌ”になってそのレベルを維持する。つ
まり、フラッシュＥＥＰＲＯＭ１１が指定される。そし
て、フラッシュＥＥＰＲＯＭ１１の先頭エリアに記憶さ
れている実際に使用されていない入出力装置に対するデ
ータ入力命令またはデータ出力命令が読み出され、その
入出力装置に対するアドレスを指定するアドレス信号が
アドレスバスを介して、アドレスデコーダ２１に送られ
る（時点ｔ３）。
Ｍ指定信号ＥＮＲＯＭがＨレベルに反転する。ＲＯＭ指
定信号ＥＮＲＯＭは所定時間Ｈレベルを保持したのち、
Ｌレベルに戻る。ＲＯＭ指定信号ＥＮＲＯＭがＨレベル
に反転してＨレベルを保持している間、ＮＡＮＤ回路４
５の出力がＬレベルとなり、ＡＮＤ回路４８の出力であ
るフラッシュＥＥＰＲＯＭ指定信号／ＦＬＡＳＨＳＥＬ
が能動レベル”Ｌ”になってそのレベルを維持する。つ
まり、フラッシュＥＥＰＲＯＭ１１が指定される。そし
て、フラッシュＥＥＰＲＯＭ１１の先頭エリアに記憶さ
れている実際に使用されていない入出力装置に対するデ
ータ入力命令またはデータ出力命令が読み出され、その
入出力装置に対するアドレスを指定するアドレス信号が
アドレスバスを介して、アドレスデコーダ２１に送られ
る（時点ｔ３）。
【００４３】これにより、アドレスデコーダ２１から出
力される当該入出力装置を指定する信号である書換処理
禁止信号ＤＩＳＲＯＭがＨレベルに反転する。この書換
処理禁止信号ＤＩＳＲＯＭは所定時間Ｈレベルを保持し
たのち、Ｌレベルに戻る。書換処理禁止信号ＤＩＳＲＯ
ＭがＨレベルに反転すると、Ｄフリップフロップ５３の
Ｄ入力信号がＨレベルとなるので、次のクロックＳＹＳ
ＣＬＫの立ち上がりタイミングでＨレベルのＤ入力信号
が読み込まれ（時点ｔ４）、Ｄフリップフロップ５３の
Ｑ出力がＨレベルとなり、／Ｑ出力がＬレベルに反転す
る。このＱ出力は、Ｄフリップフロップ５３のＤ入力端
子に帰還されるので、書換処理禁止信号ＤＩＳＲＯＭが
この後Ｌレベルになっても、／Ｑ出力はＬレベルを維持
する。
力される当該入出力装置を指定する信号である書換処理
禁止信号ＤＩＳＲＯＭがＨレベルに反転する。この書換
処理禁止信号ＤＩＳＲＯＭは所定時間Ｈレベルを保持し
たのち、Ｌレベルに戻る。書換処理禁止信号ＤＩＳＲＯ
ＭがＨレベルに反転すると、Ｄフリップフロップ５３の
Ｄ入力信号がＨレベルとなるので、次のクロックＳＹＳ
ＣＬＫの立ち上がりタイミングでＨレベルのＤ入力信号
が読み込まれ（時点ｔ４）、Ｄフリップフロップ５３の
Ｑ出力がＨレベルとなり、／Ｑ出力がＬレベルに反転す
る。このＱ出力は、Ｄフリップフロップ５３のＤ入力端
子に帰還されるので、書換処理禁止信号ＤＩＳＲＯＭが
この後Ｌレベルになっても、／Ｑ出力はＬレベルを維持
する。
【００４４】Ｄフリップフロップ５３の／Ｑ出力がＬレ
ベルに反転すると、ＯＲ回路５１の出力信号／ＣＬが能
動レベル”Ｌ”となり、Ｄフリップフロップ３２がクリ
アされる。したがって、その後において、書換モード選
択用スイッチ２４がたとえ誤ってオンされても、Ｄフリ
ップフロップ３２のＱ出力であるモード判別信号ＲＯＭ
ＳＥＬがＨレベルになることはなく、ＥＰＲＯＭ指定信
号／ＥＰＲＯＭＳＥＬが能動レベル”Ｌ”になることは
ない。このため、通常処理モードが実行されている途中
に、操作者がたとえ誤って書換モード選択用スイッチ２
４をオンしたとしても、書換用プログラムが実行される
といったことがない。
ベルに反転すると、ＯＲ回路５１の出力信号／ＣＬが能
動レベル”Ｌ”となり、Ｄフリップフロップ３２がクリ
アされる。したがって、その後において、書換モード選
択用スイッチ２４がたとえ誤ってオンされても、Ｄフリ
ップフロップ３２のＱ出力であるモード判別信号ＲＯＭ
ＳＥＬがＨレベルになることはなく、ＥＰＲＯＭ指定信
号／ＥＰＲＯＭＳＥＬが能動レベル”Ｌ”になることは
ない。このため、通常処理モードが実行されている途中
に、操作者がたとえ誤って書換モード選択用スイッチ２
４をオンしたとしても、書換用プログラムが実行される
といったことがない。
【００４５】時点ｔ４以降においては、フラッシュＥＥ
ＰＲＯＭ１１またはＥＰＲＯＭ１２のアドレスが指定さ
れて、ＲＯＭ指定信号ＥＮＲＯＭがＨレベルにされるご
とにフラッシュＥＥＰＲＯＭ指定信号／ＦＬＡＳＨＳＥ
Ｌが能動レベル”Ｌ”となり、フラッシュＥＥＰＲＯＭ
１１内から基本プログラムが読み出され、基本プログラ
ムに基づく通常の処理が実行される。
ＰＲＯＭ１１またはＥＰＲＯＭ１２のアドレスが指定さ
れて、ＲＯＭ指定信号ＥＮＲＯＭがＨレベルにされるご
とにフラッシュＥＥＰＲＯＭ指定信号／ＦＬＡＳＨＳＥ
Ｌが能動レベル”Ｌ”となり、フラッシュＥＥＰＲＯＭ
１１内から基本プログラムが読み出され、基本プログラ
ムに基づく通常の処理が実行される。
【００４６】図４は、書換処理モードにおける図２の各
部の信号を示している。図１、図２および図４を参照し
て、書換処理モードにおける動作について説明する。
部の信号を示している。図１、図２および図４を参照し
て、書換処理モードにおける動作について説明する。
【００４７】書換処理モードを選択する場合には、操作
者は書換モード選択用スイッチ２４をオンさせた状態で
システム電源を投入させる。したがって、書換処理モー
ドにおいては、システム電源が投入されたときに（時点
ｔ０）、書換モード選択用スイッチ２４がオンされてお
り、モード選択信号ＭＯＤＥはＨレベルである。このた
め、ＯＲ回路３１の出力、すなわちＤフリップフロップ
３２のＤ入力は、Ｈレベルとなる。
者は書換モード選択用スイッチ２４をオンさせた状態で
システム電源を投入させる。したがって、書換処理モー
ドにおいては、システム電源が投入されたときに（時点
ｔ０）、書換モード選択用スイッチ２４がオンされてお
り、モード選択信号ＭＯＤＥはＨレベルである。このた
め、ＯＲ回路３１の出力、すなわちＤフリップフロップ
３２のＤ入力は、Ｈレベルとなる。
【００４８】しかしながら、リセット信号発生器２３か
らのリセット信号／ＲＥＳＥＴがＬレベルであるので、
各Ｄフリップフロップ３２および５３のクリア入力端子
ＣＬへの入力信号がＬレベルとなり、各Ｄフリップフロ
ップ３２および５３がクリアされ、そのＱ出力がＬレベ
ルに、／Ｑ出力がＨレベルとなる。
らのリセット信号／ＲＥＳＥＴがＬレベルであるので、
各Ｄフリップフロップ３２および５３のクリア入力端子
ＣＬへの入力信号がＬレベルとなり、各Ｄフリップフロ
ップ３２および５３がクリアされ、そのＱ出力がＬレベ
ルに、／Ｑ出力がＨレベルとなる。
【００４９】また、ＲＯＭ指定信号ＥＮＲＯＭがＬレベ
ルであるので、ＥＰＲＯＭ指定信号／ＥＰＲＯＭＳＥＬ
およびフラッシュＥＥＰＲＯＭ指定信号／ＦＲＡＳＨＳ
ＥＬは、ともに非能動レベル”Ｈ”となっている。
ルであるので、ＥＰＲＯＭ指定信号／ＥＰＲＯＭＳＥＬ
およびフラッシュＥＥＰＲＯＭ指定信号／ＦＲＡＳＨＳ
ＥＬは、ともに非能動レベル”Ｈ”となっている。
【００５０】システム電源投入後、所定時間が経過する
と（時点ｔ１）、リセット信号発生器２３からのリセッ
ト信号／ＲＥＳＥＴが非能動レベル”Ｈ”に反転し、以
後このレベルが維持される。これにより、ＯＲ回路５１
の出力であるクリア信号／ＣＬがＨレベルに反転し、Ｄ
フリップフロップ３２のクリア状態が解除される。ま
た、Ｄフリップフロップ５３のクリア入力端子ＣＬへの
入力信号もＨレベルとなり、Ｄフリップフロップ５３の
クリア状態も解除される。
と（時点ｔ１）、リセット信号発生器２３からのリセッ
ト信号／ＲＥＳＥＴが非能動レベル”Ｈ”に反転し、以
後このレベルが維持される。これにより、ＯＲ回路５１
の出力であるクリア信号／ＣＬがＨレベルに反転し、Ｄ
フリップフロップ３２のクリア状態が解除される。ま
た、Ｄフリップフロップ５３のクリア入力端子ＣＬへの
入力信号もＨレベルとなり、Ｄフリップフロップ５３の
クリア状態も解除される。
【００５１】Ｄフリップフロップ３２のクリア状態が解
除されると、次のクロック信号ＳＹＳＣＬＫの立ち上が
りタイミングで、Ｄフリップフロップ３２のＤ入力端子
に入力しているＨレベルの信号が読み込まれ（時点ｔ
２）、Ｄフリップフロップ３２のＱ出力であるモード判
別信号ＲＯＭＳＥＬがＨレベルに反転する。モード判別
信号ＲＯＭＳＥＬは、ＯＲ回路３１に帰還されているの
で、この後、書換モード選択用スイッチ２４がオフとな
っても、Ｄフリップフロップ３２のＱ出力であるモード
判別信号ＲＯＭＳＥＬはＨレベルを維持する。
除されると、次のクロック信号ＳＹＳＣＬＫの立ち上が
りタイミングで、Ｄフリップフロップ３２のＤ入力端子
に入力しているＨレベルの信号が読み込まれ（時点ｔ
２）、Ｄフリップフロップ３２のＱ出力であるモード判
別信号ＲＯＭＳＥＬがＨレベルに反転する。モード判別
信号ＲＯＭＳＥＬは、ＯＲ回路３１に帰還されているの
で、この後、書換モード選択用スイッチ２４がオフとな
っても、Ｄフリップフロップ３２のＱ出力であるモード
判別信号ＲＯＭＳＥＬはＨレベルを維持する。
【００５２】上記時点ｔ１で、リセット信号／ＲＥＳＥ
Ｔが非能動レベル”Ｈ”に反転することによりリセット
が解除されると、その後、ＣＰＵ１０からフラッシュＥ
ＥＰＲＯＭ１１の先頭アドレス（ＥＰＲＯＭ１２の先頭
アドレスも同じアドレス）を指定するアドレス信号がア
ドレスバスを介して、アドレスデコーダ２１、フラッシ
ュＥＥＰＲＯＭ１１およびＥＰＲＯＭ１２に送られる
（時点ｔ３）。この場合、リードライト信号Ｒ／Ｗは、
読出命令を指示するレベル”Ｈ”となっている。
Ｔが非能動レベル”Ｈ”に反転することによりリセット
が解除されると、その後、ＣＰＵ１０からフラッシュＥ
ＥＰＲＯＭ１１の先頭アドレス（ＥＰＲＯＭ１２の先頭
アドレスも同じアドレス）を指定するアドレス信号がア
ドレスバスを介して、アドレスデコーダ２１、フラッシ
ュＥＥＰＲＯＭ１１およびＥＰＲＯＭ１２に送られる
（時点ｔ３）。この場合、リードライト信号Ｒ／Ｗは、
読出命令を指示するレベル”Ｈ”となっている。
【００５３】すると、アドレスデコーダ２１からのＲＯ
Ｍ指定信号ＥＮＲＯＭがＨレベルに反転する。ＲＯＭ指
定信号ＥＮＲＯＭは所定時間Ｈレベルを保持したのち、
Ｌレベルに戻る。ＲＯＭ指定信号ＥＮＲＯＭがＨレベル
に反転してＨレベルを保持している間、ＮＡＮＤ回路４
４の出力がＬレベルとなり、ＡＮＤ回路４７の出力であ
るＥＰＲＯＭ指定信号／ＥＰＲＯＭＳＥＬが能動レベ
ル”Ｌ”となってそのレベルを維持する。つまり、ＥＰ
ＲＯＭ１２が指定される。そして、ＥＰＲＯＭ１２の先
頭エリアに記憶されている命令、つまり、書換用プログ
ラムの最初の命令が読み出され、書換処理が開始され
る。
Ｍ指定信号ＥＮＲＯＭがＨレベルに反転する。ＲＯＭ指
定信号ＥＮＲＯＭは所定時間Ｈレベルを保持したのち、
Ｌレベルに戻る。ＲＯＭ指定信号ＥＮＲＯＭがＨレベル
に反転してＨレベルを保持している間、ＮＡＮＤ回路４
４の出力がＬレベルとなり、ＡＮＤ回路４７の出力であ
るＥＰＲＯＭ指定信号／ＥＰＲＯＭＳＥＬが能動レベ
ル”Ｌ”となってそのレベルを維持する。つまり、ＥＰ
ＲＯＭ１２が指定される。そして、ＥＰＲＯＭ１２の先
頭エリアに記憶されている命令、つまり、書換用プログ
ラムの最初の命令が読み出され、書換処理が開始され
る。
【００５４】この場合には、通常処理モードのように、
書込禁止信号ＤＩＳＲＯＭは、能動レヘル”Ｈ”になら
ない。したがって、Ｄフリップフロップ５３の／Ｑ出力
は常にＨレベルに保持される。この結果、リセット信号
／ＲＥＳＥＴが非能動レベル”Ｈ”に反転した後は、Ｄ
フリップフロップ３２のクリア入力端子ＣＬに入力する
クリア信号／ＣＬは、非能動レベル”Ｈ”を維持する。
書込禁止信号ＤＩＳＲＯＭは、能動レヘル”Ｈ”になら
ない。したがって、Ｄフリップフロップ５３の／Ｑ出力
は常にＨレベルに保持される。この結果、リセット信号
／ＲＥＳＥＴが非能動レベル”Ｈ”に反転した後は、Ｄ
フリップフロップ３２のクリア入力端子ＣＬに入力する
クリア信号／ＣＬは、非能動レベル”Ｈ”を維持する。
【００５５】時点ｔ３以降において、ＣＰＵ１０からＲ
ＯＭ１１、１２のアドレスが出力されてＲＯＭ指定信号
ＥＮＲＯＭがＨレベルになったときには、読出命令（Ｒ
／Ｗ信号が”Ｈ”）であれば、ＥＰＲＯＭ指定信号／Ｅ
ＰＲＯＭＳＥＬが能動レベル”Ｌ”となり、ＥＰＲＯＭ
１２内から書換用プログラムが読み出され、書換用プロ
グラムに基づく書換処理が実行される。
ＯＭ１１、１２のアドレスが出力されてＲＯＭ指定信号
ＥＮＲＯＭがＨレベルになったときには、読出命令（Ｒ
／Ｗ信号が”Ｈ”）であれば、ＥＰＲＯＭ指定信号／Ｅ
ＰＲＯＭＳＥＬが能動レベル”Ｌ”となり、ＥＰＲＯＭ
１２内から書換用プログラムが読み出され、書換用プロ
グラムに基づく書換処理が実行される。
【００５６】時点ｔ３以降において、書換用プログラム
に基づいてフラッシュＥＥＰＲＯＭ１１にデータの書込
みが行われる場合には、ＣＰＵ１０からＲＯＭ１１、１
２のアドレスが出力されるとともに、書込命令（Ｒ／Ｗ
信号が”Ｌ”）が出力される。この場合には、ＡＮＤ回
路４７の出力であるＥＰＲＯＭ指定信号／ＥＰＲＯＭＳ
ＥＬが非能動レベル”Ｈ”となり、ＥＰＲＯＭ１２が指
定されなくなる。一方、ＮＡＮＤ回路４６の出力がＬレ
ベルとなり、ＡＮＤ回路４８の出力であるフラッシュＥ
ＥＰＲＯＭ指定信号／ＦＬＡＳＨＳＥＬが能動レベル”
Ｌ”となり、フラッシュＥＥＰＲＯＭ１１が指定され
る。この結果、フラッシュＥＥＰＲＯＭ１１にデータが
書込まれる。
に基づいてフラッシュＥＥＰＲＯＭ１１にデータの書込
みが行われる場合には、ＣＰＵ１０からＲＯＭ１１、１
２のアドレスが出力されるとともに、書込命令（Ｒ／Ｗ
信号が”Ｌ”）が出力される。この場合には、ＡＮＤ回
路４７の出力であるＥＰＲＯＭ指定信号／ＥＰＲＯＭＳ
ＥＬが非能動レベル”Ｈ”となり、ＥＰＲＯＭ１２が指
定されなくなる。一方、ＮＡＮＤ回路４６の出力がＬレ
ベルとなり、ＡＮＤ回路４８の出力であるフラッシュＥ
ＥＰＲＯＭ指定信号／ＦＬＡＳＨＳＥＬが能動レベル”
Ｌ”となり、フラッシュＥＥＰＲＯＭ１１が指定され
る。この結果、フラッシュＥＥＰＲＯＭ１１にデータが
書込まれる。
【００５７】上記実施例によれば、基本プログラムが記
憶されているフラッシュＥＥＰＲＯＭ１１と、フラッシ
ュＥＥＰＲＯＭ１１の内容を書き換えるための書換用プ
ログラムが記憶されているＥＰＲＯＭ１２とに、同じア
ドレスが割り当てられているので、書換用プログラムが
記憶されたＥＰＲＯＭ１２を設けてもＣＰＵ１０によっ
て指定が許容されているメモリ領域が狭くならない。
憶されているフラッシュＥＥＰＲＯＭ１１と、フラッシ
ュＥＥＰＲＯＭ１１の内容を書き換えるための書換用プ
ログラムが記憶されているＥＰＲＯＭ１２とに、同じア
ドレスが割り当てられているので、書換用プログラムが
記憶されたＥＰＲＯＭ１２を設けてもＣＰＵ１０によっ
て指定が許容されているメモリ領域が狭くならない。
【００５８】また、書換処理が実行されている途中に電
源がオフとなった時には、書換処理モード選択スイッチ
２５をオンにした状態で電源を投入して書換処理を始め
から改めて行うことにより、不完全な基本プログラムを
走らせることなく、基本プログラムを最初から書き換え
ることができるので、その後のシステム動作時において
システムを正常に動作させることができる。
源がオフとなった時には、書換処理モード選択スイッチ
２５をオンにした状態で電源を投入して書換処理を始め
から改めて行うことにより、不完全な基本プログラムを
走らせることなく、基本プログラムを最初から書き換え
ることができるので、その後のシステム動作時において
システムを正常に動作させることができる。
【００５９】上記実施例では、基本プログラムが記憶さ
れているフラッシュＥＥＰＲＯＭ１１と、フラッシュＥ
ＥＰＲＯＭ１１の内容を書き換えるための書換用プログ
ラムが記憶されているＥＰＲＯＭ１２とに同じアドレス
が割り当てられているが、フラッシュＥＥＰＲＯＭ１１
とＥＰＲＯＭ１２とに異なるアドレスを割り当ててもよ
い。
れているフラッシュＥＥＰＲＯＭ１１と、フラッシュＥ
ＥＰＲＯＭ１１の内容を書き換えるための書換用プログ
ラムが記憶されているＥＰＲＯＭ１２とに同じアドレス
が割り当てられているが、フラッシュＥＥＰＲＯＭ１１
とＥＰＲＯＭ１２とに異なるアドレスを割り当ててもよ
い。
【００６０】
【発明の効果】この発明によれば、書換処理が実行され
ている途中に電源がオフとなった時には、モード選択ス
イッチのオンオフ状態を書換処理モード選択状態にして
電源を投入して書換処理を始めから改めて行うことによ
り、不完全な基本プログラムを走らせることなく、基本
プログラムを最初から書き換えることができるので、そ
の後のシステム動作時においてシステムを正常に動作さ
せることができる。
ている途中に電源がオフとなった時には、モード選択ス
イッチのオンオフ状態を書換処理モード選択状態にして
電源を投入して書換処理を始めから改めて行うことによ
り、不完全な基本プログラムを走らせることなく、基本
プログラムを最初から書き換えることができるので、そ
の後のシステム動作時においてシステムを正常に動作さ
せることができる。
【００６１】また、この発明によれば、書換え可能なＲ
ＯＭの内容を書き換えるための書換用プログラムが記憶
されている記憶手段に、書換え可能なＲＯＭと同じアド
レスを割り当てることが可能となる。書換え可能なＲＯ
Ｍの内容を書き換えるための書換用プログラムが記憶さ
れている記憶手段に、書換え可能なＲＯＭと同じアドレ
スを割り当てるようにすると、書換用プログラムが記憶
されいる記憶手段を設けてもシステム制御デバイスによ
って指定が許容されているメモリ領域が狭くならなくな
る。
ＯＭの内容を書き換えるための書換用プログラムが記憶
されている記憶手段に、書換え可能なＲＯＭと同じアド
レスを割り当てることが可能となる。書換え可能なＲＯ
Ｍの内容を書き換えるための書換用プログラムが記憶さ
れている記憶手段に、書換え可能なＲＯＭと同じアドレ
スを割り当てるようにすると、書換用プログラムが記憶
されいる記憶手段を設けてもシステム制御デバイスによ
って指定が許容されているメモリ領域が狭くならなくな
る。
【００６２】
【図１】プリンタコントローラの構成を示す電気ブロッ
ク図である。
ク図である。
【図２】ＲＯＭセレクタの構成を示す電気回路図であ
る。
る。
【図３】通常処理モードにおける図２の各部の信号を示
すタイムチャートである。
すタイムチャートである。
【図４】書換処理モードにおける図２の各部の信号を示
すタイムチャートである。
すタイムチャートである。
１０ ＣＰＵ １１ フラッシュＥＥＰＲＯＭ １２ ＥＰＲＯＭ １３ ＲＡＭ ２１ アドレスデコーダ ２２ ＲＯＭセレクタ ２５ 書換処理モード選択用スイッチ ３０ モード判別回路 ４０ 指定信号出力回路 ５０ 書込処理禁止回路
Claims (3)
- 【請求項１】 基本プログラムが記憶されている書換可
能なＲＯＭからなる第１の記憶装置と、 上記第１の記憶装置とは別の記憶装置であって、上記第
１の記憶装置の内容を書き換えるための書換用プログラ
ムが記憶されている第２の記憶装置と、 基本プログラムに基づく通常処理を行う通常処理モード
と書換用プログラムに基づく書換処理を行う書換処理モ
ードとを切り替えるためのモード選択スイッチと、 上記モード選択スイッチのオンオフ状態が通常処理モー
ド選択状態である場合においてシステム電源が投入され
たときに、上記第１の記憶装置と上記第２の記憶装置の
うち上記第１の記憶装置のみを選択可能な状態にさせる
手段と、 上記モード選択スイッチのオンオフ状態が書換処理モー
ド選択状態である場合においてシステム電源が投入され
たときには、読出命令時に上記第１の記憶装置と上記第
２の記憶装置のうち上記第２の記憶装置のみを選択可能
な状態にさせ、 書込命令時に上記第１の記憶装置と上記第２の記憶装置
のうち上記第１の記憶装置のみを選択可能な状態にさせ
る手段と、上記モード選択スイッチのオンオフ状態が通常処理モー
ド選択状態のときにシステム電源が投入された場合にお
いて、システム電源投入後に上記モード選択スイッチの
オンオフ状態が書換処理モード選択状態に切り替えられ
たときに、上記第２の記憶装置が選択可能な状態になる
のを禁止する手段と、 を備えているメモリ指定制御装置。 - 【請求項２】 上記第１の記憶装置がフラッシュＥＥＰ
ＲＯＭであり、上記第２記憶装置がＥＰＲＯＭである請
求項１記載のメモリ指定制御装置。 - 【請求項３】 上記第１の記憶装置と同じアドレスが上
記第２の記憶装置に割り当てられている請求項１および
２のいずれかに記載のメモリ指定制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32632891A JP2710890B2 (ja) | 1991-11-13 | 1991-11-13 | メモリ指定制御装置 |
| US07/974,103 US5590303A (en) | 1991-11-13 | 1992-11-10 | Memory designation control device |
| EP92119494A EP0542311A2 (en) | 1991-11-13 | 1992-11-13 | Memory designation control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32632891A JP2710890B2 (ja) | 1991-11-13 | 1991-11-13 | メモリ指定制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05135596A JPH05135596A (ja) | 1993-06-01 |
| JP2710890B2 true JP2710890B2 (ja) | 1998-02-10 |
Family
ID=18186548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32632891A Expired - Lifetime JP2710890B2 (ja) | 1991-11-13 | 1991-11-13 | メモリ指定制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5590303A (ja) |
| EP (1) | EP0542311A2 (ja) |
| JP (1) | JP2710890B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6738894B1 (en) * | 1995-02-07 | 2004-05-18 | Hitachi, Ltd. | Data processor |
| JPH1049439A (ja) * | 1996-03-26 | 1998-02-20 | Robert Bosch Gmbh | 制御装置の作動方法 |
| JPH10333898A (ja) * | 1997-05-29 | 1998-12-18 | Nec Corp | マイクロコンピュータ |
| US6854000B2 (en) * | 1997-12-27 | 2005-02-08 | Canon Kabushiki Kaisha | Image forming apparatus and control method for the same |
| US6311322B1 (en) * | 1998-03-09 | 2001-10-30 | Nikon Corporation | Program rewriting apparatus |
| JP2000194551A (ja) * | 1998-12-28 | 2000-07-14 | Oki Micro Design Co Ltd | フラッシュメモリ書換え回路 |
| US20050226050A1 (en) * | 2004-03-24 | 2005-10-13 | Crosby Robert M | Apparatus and method for programming flash memory units using customized parameters |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4204252A (en) * | 1978-03-03 | 1980-05-20 | Digital Equipment Corporation | Writeable control store for use in a data processing system |
| JPS5637883A (en) * | 1979-09-04 | 1981-04-11 | Fanuc Ltd | Information rewrite system |
| US4327410A (en) * | 1980-03-26 | 1982-04-27 | Ncr Corporation | Processor auto-recovery system |
| GB2201816A (en) * | 1987-02-27 | 1988-09-07 | Mitac Inc | High speed digital processor |
| JPH03158184A (ja) * | 1989-11-17 | 1991-07-08 | Juki Corp | 制御プログラムによつて動作するミシン |
| US5053797A (en) * | 1990-04-04 | 1991-10-01 | Eastman Kodak Company | System for updating software in automatic film processor |
| US5132716A (en) * | 1990-04-04 | 1992-07-21 | Eastman Kodak Company | System for updating software in automatic film processor |
| US5245572A (en) * | 1991-07-30 | 1993-09-14 | Intel Corporation | Floating gate nonvolatile memory with reading while writing capability |
-
1991
- 1991-11-13 JP JP32632891A patent/JP2710890B2/ja not_active Expired - Lifetime
-
1992
- 1992-11-10 US US07/974,103 patent/US5590303A/en not_active Expired - Lifetime
- 1992-11-13 EP EP92119494A patent/EP0542311A2/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US5590303A (en) | 1996-12-31 |
| EP0542311A2 (en) | 1993-05-19 |
| JPH05135596A (ja) | 1993-06-01 |
| EP0542311A3 (ja) | 1994-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0420994B1 (en) | Memory cartridge | |
| US5991849A (en) | Rewriting protection of a size varying first region of a reprogrammable non-volatile memory | |
| KR100305490B1 (ko) | 비휘발성메모리제어회로 | |
| JP2501874B2 (ja) | Ｉｃカ―ド | |
| JP2000105725A (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
| JP2710890B2 (ja) | メモリ指定制御装置 | |
| JPS63221446A (ja) | 不揮発性メモリ保護装置及び方法 | |
| JPH05217361A (ja) | メモリカード | |
| JP3190735B2 (ja) | メモリチップセレクト切換回路 | |
| JP3695931B2 (ja) | マイクロコンピュータ | |
| JP2002099468A (ja) | 書き込み制御回路 | |
| JPH1011357A (ja) | データ書き込み装置 | |
| JP3510780B2 (ja) | マイクロコンピュータ | |
| JPH0697442B2 (ja) | マイクロコンピユ−タ | |
| JPH05128882A (ja) | データ処理装置 | |
| JPS6012660B2 (ja) | メモリ装置 | |
| KR19980050246U (ko) | 플래쉬 rom 퓨징장치 | |
| JP2720401B2 (ja) | 命令メモリ範囲の拡張装置 | |
| JPH0689348A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH11353170A (ja) | フラッシュメモリ制御装置およびフラッシュメモリ制御装置のメモリアクセス方法 | |
| JPH11272642A (ja) | １チップマイクロコンピュータ及び起動アドレス設定方法 | |
| JPH11149407A (ja) | メモリシステムおよび外部不揮発メモリの使用方法 | |
| JPH11282766A (ja) | マイクロコンピュータ | |
| JPH06150028A (ja) | マイクロコンピュータ | |
| JPH05324341A (ja) | プログラム書替え可能な端末装置 |