KR890006223Y1 - 시프트 레지스터를 이용한 정역 표시회로 - Google Patents

시프트 레지스터를 이용한 정역 표시회로 Download PDF

Info

Publication number
KR890006223Y1
KR890006223Y1 KR2019860016238U KR860016238U KR890006223Y1 KR 890006223 Y1 KR890006223 Y1 KR 890006223Y1 KR 2019860016238 U KR2019860016238 U KR 2019860016238U KR 860016238 U KR860016238 U KR 860016238U KR 890006223 Y1 KR890006223 Y1 KR 890006223Y1
Authority
KR
South Korea
Prior art keywords
parallel
panel
gate
reverse
output
Prior art date
Application number
KR2019860016238U
Other languages
English (en)
Other versions
KR880008482U (ko
Inventor
류재영
Original Assignee
삼성전자주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한형수 filed Critical 삼성전자주식회사
Priority to KR2019860016238U priority Critical patent/KR890006223Y1/ko
Publication of KR880008482U publication Critical patent/KR880008482U/ko
Application granted granted Critical
Publication of KR890006223Y1 publication Critical patent/KR890006223Y1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

내용 없음.

Description

시프트 레지스터를 이용한 정역 표시회로
제1도는 종래의 정역 표시회로.
제2도는 본 고안에 따른 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 모듈 콘트롤부 2 : 병/직렬 시프트 레지스터
3 : 정역 콘트롤부 4 : 직/병렬 시프트 레지스터
5 : 판넬 구동부 6 : 판넬
본 고안은 시프트 레지스터를 이용한 정역회로에 관한 것으로써, 특히 모듈 콘트롤부에서 출력되는 병렬 데이터를 하나의 직렬 데이터로 시프트 시키는 시프트 레지스터 출력을 정역 콘트롤 하고 이를 다시 시프트시켜 병렬 데이타를 판넬구동회로 인가하여 액정 판넬을 구동할 수 있는 회로에 관한 것이다.
종래 기술에 의한 정역 표시 회로는 제1도에 도시된 바와 같이 액정판넬(D)에 표시하고자 하는 데이터를 출력하는 모듈 콘트롤부(A)와 액정 및 EL(ELECTRO UMINESCENCE)의 판넬(D)를 정(INVERSE) 및 역(REVERSE)를 콘트롤 하도록 저항(R), 스위치(SW), 인버터(I1)(I2), 앤드게이트(AN1)(AN2) 및 오아게이트(OR)로 구성된 정역 콘트롤부(3)와 상기한 정역콘트롤부(2) 및 다른 정역콘트롤부(B')를 통한 데이터를 입력으로 하여 판넬(D)을 구동하는 액정 판넬 구동부(C)등으로 구성이 되는바, 모듈콘트롤부(1)에서 출력되는 병령 데이터(8비트)에 각각 정역콘트롤부(2)를 설치하는 까닭에 정역 콘트롤부(B)를 구성하는 논리소자의 특성에 의해서 각각의 정역 콘트롤부(B)(B')에서 출력되는 데이터의 타이밍이 서로 다르기 때문에 종종 에러(ERROR)가 발생하는 점이 있고 또한 8개의 정역콘트롤부를 설치하는 까닭에 부품의 수가 많아져서 역정 및 EL표시 장치의, 장장임 제품의 소형화가 어렵고 경제적인 정역 회로가 못되는 단점이 있었다.
따라서 본 고안에서는 상기한 종래의 정역회로의 결점을 해소 하기 위해 안출한 것으로써 하나 정역 콘트롤부로 모듈콘트롤부(1)에서 출력되는 병열 데이터를 정, 역 콘트롤 할수 있는 회로를 제공 하는데 그 목적이 있다.
상기한 본 고안의 목적을 달성 할수 있는 정역 표시 회로는 제2도에 도시한 바와 같이, 모듈콘트롤부(1)에서 출력 되는 병렬데이터를 직렬데이터로 변환 시키는 수단으로써 사용되는 병/직렬 시프트 레지스터(2)와 시프트된 직렬데이터를 정. 역으로 판넬(6)에 나타 나도록 사용자가 콘트롤하는 스위치(SW) 및 인버터(I1)(I2), 앤드게이트(AN1)(AN2), 오아게이트(OR)로 이루어진 정역콘트롤부(3)와 정,역으로 콘트롤 된 직렬 데이터를 입력으로 하여 병렬 데이터로 시프트시킨 직/병렬 데이터(4)와 병렬 데이터를 받아 이에 해당되는 판넬(6)를 구동하도록 하는 판넬(5)등으로 본 고안의 회로가 구성된다.
상기한 본 고안의 구성에 의하면, 모듈콘트롤부(1)에서 출력되는 병렬데이터를 하나의 직렬데이터로 시스프시켜 이를 정, 역 콘트롤하여 판넬(6)을 구동하도록 되어 있어야 하나 정, 역 콘트롤부(3)를 이용하기 때문에 종래의 문제점을 해소 할수 있는 본 고안의 회로 동작을 상세히 설명하면 다음과 같다.
모듈 콘트롤부(1)에서 출력되는 병렬데이터가 병/직렬 시프트레지스터(2)에 인가되면, 이때 병렬데이터는 하나의 직렬 데이터로 시프트되어 정, 역 콘트롤부(3)에 인가된다.
정역 콘트롤부(3)에 인가된 직렬 데이터는 사용자가 선택하는 스위치(SW)접점상태에 따라 판넬(6)에 표시되는 화면 정(INVERSE) 및 역(REVERSE)로 콘트롤 되는바, 예컨대 사용자가 스위치(SW)를 접점단자에 연결시키면 저항(R1)을 통한 전원전압(Vcc)이 스위치(SW)을 통하여 접지단으로 흐르므로 인버터(I2)의 출력은 "하이"레벨이 되어 앤드게이트(AN2)의 일측단자에는 "로우"레벨이 인가되며 다른 앤드게이트(AN1)의 일측단자에는 "로우"레벨이 인가된다.
따라서 앤드게이트(AN2)의 출력은 병/직렬 시프트 레지스터(2)에서 출력되는 직렬데이터의 레벨과 같이 되어 오아게이트(OR)에 일측입력 단자의 입력이 되고 오아게이트(OR)의 타측 입력 단자에는 앤드게이트(AN1)의 출력이 "로우"레벨이 인가된다.
그러므로 오아게이트(OR)의 출력은 병/직렬 시프트 레지스터(2)에서 출력되는 직렬데이터의 신호 레벨이 직/병렬 시프트 레지스터(4)를 통하여 다시 모듈 콘트롤부(1)에서 출력되는 병렬데이터가 되어 판넬 구동부(5)에 인가되어 판넬(6)을 구동한다.
한편, 정역 콘트롤부(3)에서 사용자가 판넬(6)에 표시되는 화면을 역(REVERSE)으로 표시 하고자 스위치(SW)를 "오프" 시킬때 동작을 설명하면, 병/직렬 시프트 레지스터(2)에서 출력되는 직렬데이터가 앤드게이트(AN2)의 일측 입력단자와 인버터(I1)를 통해 앤드게이트(AN1)의 일측입력단자에 인가되며, 저항(R1)을 통한 전원전압(Vcc)이 상기 앤드게이트(AN1)이 타측 입력단자와 인버터(I2)를 통해 앤드게이트(AN2)의 타측 입력단에 각각 인가되는바, 앤드게이트(AN2)의 출력은 "로우"레벨이 되어 오아게이트(OR)의 일측 입력단자에 인가되고 오아게이트(OR)타측입력단자에는 앤드게이트(AN1)의 출력이 인가된다.
여기서, 앤드게이트(AN1)의 출력은 병/직렬 시프트 레지스터(2)에서 출력되는 직렬 데이타가 예를 들어 0000 1111 이라면 인버터(I1)를 통한 데이터가 1111 0000이 되어 앤드게이트(AN1)에 인가되므로 결국 앤드게이트(AN1)의 출력은 1111 0000이 되어 오아게이트(OR)에 인가된다.
오아게이트(OR)에서 출력된 데이터는 다시 직/병렬 시프트 레지스터(4)를 통하여 모듈콘트롤부(1)에서 출력되는 병렬 데이터레벨의 역이되어 판넬구동부(5)에 인가되어 판넬(6)을 구동시킨다.
상술한 바와 같이 동작 하는 본 고안의 작용효과는 모듈콘트롤부(1)에서 출력되는 병렬데이터를 하나의 직렬 데이터로 변환 이를 정역 콘트롤 하는데이터 레벨을 변경하여 다시 병렬 데이터로 변환시켜 판넬(6)을 구동하기 때문에 액정 판넬을 구동하는 정역회로의 시스템이 간단하고 논리지연시간에 따른 에러 발생을 미연에 방지할 수 있다.

Claims (1)

  1. 모듈콘트롤부(1)에서 출력되는 병렬 데이트를 각각 받아서 정역 콘트롤 하는다수의 정역 콘트롤 회로와 판넬(6)를 구동하는 판넬 구동부(5)로 구성된 정역 표시회로에 있어서, 상기한 모듈 콘트롤부(1)에서 출력되는 병렬 데이터를 하나의 정역 콘트롤부(3)로 판넬(6)에 표시되는 화면의 정역을 콘트롤 하기위한 수단으로써 정역 코트를 전후단에 병/직렬, 직/병렬 시프트 레지스터(2)(4)등을 개재하여 이루어진것을 특징으로 하는 시프트 레지스터를 이용한 정역 표시회로.
KR2019860016238U 1986-10-24 1986-10-24 시프트 레지스터를 이용한 정역 표시회로 KR890006223Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860016238U KR890006223Y1 (ko) 1986-10-24 1986-10-24 시프트 레지스터를 이용한 정역 표시회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860016238U KR890006223Y1 (ko) 1986-10-24 1986-10-24 시프트 레지스터를 이용한 정역 표시회로

Publications (2)

Publication Number Publication Date
KR880008482U KR880008482U (ko) 1988-06-29
KR890006223Y1 true KR890006223Y1 (ko) 1989-09-18

Family

ID=19256470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860016238U KR890006223Y1 (ko) 1986-10-24 1986-10-24 시프트 레지스터를 이용한 정역 표시회로

Country Status (1)

Country Link
KR (1) KR890006223Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100417867B1 (ko) * 2001-03-13 2004-02-14 김종배 다용도 침낭

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100417867B1 (ko) * 2001-03-13 2004-02-14 김종배 다용도 침낭

Also Published As

Publication number Publication date
KR880008482U (ko) 1988-06-29

Similar Documents

Publication Publication Date Title
KR100343485B1 (ko) 전기 광학 장치
EP1056069B1 (en) Shift register and image display apparatus using the same
KR960008668A (ko) 액정전기광학장치의 주변구동회로
JP2004103226A (ja) シフトレジスタ及び該シフトレジスタを備えた液晶表示装置
KR100249933B1 (ko) 표시장치
KR970048738A (ko) 구동회로를 내장한 액정 표시장치 및 그 구동방법
US6937687B2 (en) Bi-directional shift register control circuit
KR890006223Y1 (ko) 시프트 레지스터를 이용한 정역 표시회로
KR100296787B1 (ko) 액정표시장치용러쉬커런트방지회로
US20060132475A1 (en) Gate driving device with current overdrive protection and method thereof
CN110428768B (zh) 显示装置与多工器
US5786800A (en) Display device
US20020060590A1 (en) Driving circuit for LCD
KR960001839A (ko) 박막 트랜지스터형 액정표시장치의 전력 구동회로
KR100239445B1 (ko) 디스플레이 소자의 데이터 구동 회로
JPH07140439A (ja) 表示装置
KR100478341B1 (ko) 액정 표시 장치용 구동 회로
JPH10199284A (ja) シフトレジスタ
KR960014486B1 (ko) 액정 프로젝터
KR930005547B1 (ko) 액정구동장치
KR910005484Y1 (ko) 평판 표시장치의 화면 스크롤 회로
JP2001272961A (ja) 表示制御装置及び表示装置
KR900004874Y1 (ko) 영상 스위칭 회로
KR940010537A (ko) 에미터결합 논리회로
KR940002015Y1 (ko) 액정표시장치 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee