KR940010537A - 에미터결합 논리회로 - Google Patents

Abstract

본 에미터결합 논리회로는 아날로그 회로와 비교하여 그 크기는 감소하는 반면, 시프트레지스터의 속도를 유지한다. 제1자기유지회로부(41)이나 제2자기유지회로부(42)에 보유된 데이타가 감소될 때, 제1, 제3트랜지스터(Q41,Q43)의 베이스단자에 인가되는 문턱전압(VTH)의 값이 논리크기의 외부로 설정된다. 데이타가 전송될때, 또한 문턱전압(VTH)의 크기가 논리크기의 중간값으로 설정된다. 제1, 제2자기유지회로부에 보유된 데이타가 소자의 수를 증가시킬 필요없이 제거된다.

더구나, 소자의 수를 증가시킬 필요가 없기 때문에, 제1, 제2트랜지스터로 구성된 제1자기유지회로와 제3, 제4트랜지스트터로 구성된 제2자기유지회로와 그리고 제1, 제2자기유지회로부의 동작상태를 교대로 전환하고, 제1자기유지회로부에서 유지되는 데이타를 제3트랜지스터의 콜렉터단자에서 제2트랜지스터의 콜렉터단자로 흐르는 콜렉터전류에 기인한 제2자기유지회로부로 전송하는 전환회로를 구성함으로, 시프트레지스터가 종래보다 적어도 50%정도의 소자로 구성되는 것을 가능하게 하므로, 집적도를 현저하게 향상시키고, 전력소비의 현저한 감소를 가져올 수 있다.

Description

에미터결합 논리회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 발명의 에미터 결합 논리회로의 제1실시예를 사용한 시프트 레지스터를 나타내는 회로도이다.

Claims (6)

1. 제1트랜지스터의 콜렉터단자가 제2트랜지스터의 베이스단자에 에미 터단자가 공통으로 연결된 제1자기유지회로부와, 제3트랜지스터의 콜렉터단자가 제4트랜지스터의 베이스단자에 에미터단자가 공통으로 연결된 제2자기유지회로부와, 제5, 제6트랜지스터의 차동쌍으로 구성되고 콜렉터단자은 제1, 제2트랜지스터의 공통-에미터와 제3, 제4트랜지스터의 공통-에미터에 연결되고, 베이스단자에 인가된 클럭펄스신호에 근거하여, 상기 제1, 제2자기유지회로부의 동작상태를 교대로 전환하는 전환수단을 포함하고, 상기 제1, 제2자기유지회로부는 상기 제1, 제3트랜지스터의 베이스단자로 인가되는 문턱전압을 데이타를 소거할때, 논리크기의 외측으로 설정하고, 상기 제1, 제2자기유지회로부는 상기 제3트랜지스터의 콜렉터에서 상기 제2트랜지스터의 콜렉터단자로 흐르는 콜렉터 전류에 근거하여, 데이타를 전송하기 위해 상기 논리크기의 중간치로 문턱전압을 설정하고 상기 제1자기유지회로부에 보유된 데이타를 상기 제2자기유지회로부로 전공하도록 구성된 것을 특징으로 하는 에미터결합 논리회로.
2. 제1항에 있어서, 상기 제1, 제2자기유지회로부는 문턱전압을 데이타를 소거할때, 논리크기의 외부로 설정하고, 상기 클럭펄스신호를 높거나 낮게 변화시키고, 상기 제1, 제2자기유지회로부에 보유된 데이타를 소거하도록 구성된 것을 특징으로 하는 에미터 결합 논리회로.
3. 제1트랜지스터의 콜렉터단자가 제2트랜지스터의 베이스단자에 에미 터단자가 공통으로 연결된 제1자기 유지회로부와, 제3트랜지스터와 병렬로 연결된 제4트랜지스터의 콜렉터단자가 제5트랜지스터와 에미터단자가 공통으로 연결된 제2자기 유지 회로부와, 제6, 제7트랜지스터의 차동쌍으로 구성되고 콜렉터단자은 제1, 제2트랜지스터의 공통-에미터와 제3, 제4, 제5 트랜지스터의 공통-에미터에 연결되고, 베이스단자에 인가된 클럭펄스신호에 근거하여, 상기 제1, 제2자기유지 회로의 동작상태를 교대로 전환하는 전환수단을 포함하고, 상기 제1 트랜지스터의 콜렉터단자은 제1 저항을 통하여 전원공급기에 연결될 뿐만 아니라 상기 제2트랜지스터의 베이스단자와 상기 제3트랜지스터의 콜렉터자에 제2저항을 통하여 연결되고, 상기 제4트랜지스터의 콜렉터단자은 제3저항과 제4저항을 통하여 전원공급기에 연결되고, 상기 제2트랜지스터의 콜렉터단자가 상기 제3, 제4저항의 연결중간점에 연결되고, 상기 제1자기유지회로부는 상기 제3저항에서 상기 제2트랜지스터의 콜렉터단자로 흐르는 콜렉터 전류에 근거하여, 상기 제1자기유지회로부에 보유된 데이타를 상기 제2자기유지회로부로 전송하고, 상기 제2자기유지회로부는 상기 제1, 제2저항에서 상기 제3트랜지스터의 콜렉터단자로 흐르는 콜렉터 전류에 근거하여, 상기 제2자기유지회로부에 보유된 데이타를 상기 제1자기유지회로부로 전송하도록 구성된 것을 특징으로 하는 에미터결합 논리회로.
4. 제1트랜지스터와 제2트랜지스터의 에미터단자가 공통으로 연결되고, 제1트랜지스터의 콜렉터단자가 제2트랜지스터의 베이스단자에 연결된 제1자기 유지 회로부를 포함하여 구성되고, 상기 제1트랜지스터의 베이스단자은 소정의 문턱 전압을 받고 또한 상기 제1트랜지스터와 상기 제2트랜지스터의 에미터단자의 공통단연결점은, 소정의 전류를 소정의 시간으로 받음으로 상기 제2트랜지스터의 콜렉터단자에서 상기 제1트랜지스터의 콜렉터단자과 상기 제2트랜지스터의 베이스단자의 공통단연결점에서 입력된 입력신호를 반전하여 출력하도록 구성된 것을 특징으로 하는 에미터결합 논리회로.
5. 제1트랜지스터와 제2트랜지스터의 에미터단자가 공통으로 연결되고, 제1트랜지스터의 콜렉터단자가 제2트랜지스터의 베이스단자에 연결된 제1자기 유지 회로부와, 제3트랜지스터와 제4트랜지스트의 에미터단자가 공통으로 연결되고, 제3트랜지스터의 콜렉터단자가 제4트랜지스터의 베이스단자에 연결된 제2자기 유지 회로부와, 제5, 제6트랜지스터의 차동쌍으로 구성되고 콜렉터단자은 제1, 제2트랜지스터의 공통-에미터와 제3, 제4, 제5 트랜지스터의 공통-에미터에 연결되고, 베이스단자에 인가된 클럭펄스신호에 근거하여, 상기 제1, 제2자기유지회로부의 동작상태를 교대로 전환하는 전환수단을 포함하고, 제1자기유지회로부는 상기 제1, 제3트랜지스터의 베이스단자에서 소정의 문턱 전압을 받고 또한 상기 제1트랜지스터의 클렉터단자과 상기 제2트랜지스터의 베이스단자의 공통단연결점에서 입력신호를 받음으로 상기 제1자기유지 회로부에서 보유된 데이타가 상기 제3트랜지스터의 콜렉터단자에서 상기 제2트랜지스터의 콜렉터단자로 흐른 콜렉터전류에서 제2자기유지 회로부로 전송되도록 구성된 것을 특징으로 하는 에미터결합 논리회로.
6. 제5항에 있어서, 제7트랜지스터의 에미터단자와 콜렉터단자가 상기 제1자기유지회로부의 신호입력단자와 소정의 입력신호가 입력되는 베이스단자로 연결되고, 제8트랜지스터의 에미터단자는 소정의 문턱 전압이 입력된느 베이스단자로 공통으로 연결되어 상기 제7트랜지스터에서 상기 제1자기유지회로부로 상기 신호의 반전으로서 반전신호를 출력하는 반전신호생성 수단과, 콜렉터전극이 상기 제7, 제8트랜지스터의 공통단연결점에 연결되고 베이스전극으로 제1클럭펄스신호가 입력되는 제9트랜지스터와 에미터 전극이 상기 제9트랜지스터의 공통단연결점에 연결되고 베이스전극으로 제2클럭펄스신호가 입력되는 제10트랜지스터로 구성 되어 상기 제1, 제2클럭펄스신호에서 상기 제7, 제8트랜지스터의 온/오프전환을 제어하고, 상기 반전신호가 상기 반전신호 생성수단에서 상기 제1자기유지회로부로 상기 전환수단의 전환동작에 따라 소정의 시간으로 제7, 제8트랜지스터의 온/오프로 전환하는 제어를 통해 출력되도록 하는 스위칭 수단을 포함하여 구성된 것을 특징으로 하는 에미터결합 논리회로.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.