DE3530602C2 - - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur fortlaufenden Dar­ stellung von Daten nach dem Oberbegriff des Patentan­ spruches 1, sowie eine Vorrichtung zur Durchführung des Verfahrens.

Aus der DE-OS 33 08 995 ist eine Vorrichtung bekannt, bei der aus einem Ultraschall-Scan als Polarkoordinaten anfallende Daten in Echtzeit und im Wechselpufferbe­ trieb direkt in einen von mehreren Bildspeichern trans­ feriert werden. Der Zeittakt der Transferierung bleibt hierbei konstant (Echtzeit), so daß im Bildspeicher (und in der Darstellung) jeder Speicheradresse bzw. jedem Bildpunkt auch ein Zeitpunkt zugeordnet ist. So­ bald der eine Speicher voll ist, wird in den anderen Speicher gespeichert (Pufferbetrieb). Die Daten werden hierbei durch Verarbeitungsvorrichtungen in ihrem Wert entsprechend der geforderten Darstellung verändert, die Menge der Daten bleibt aber unverändert. Die Umschal­ tung von einem Speicher auf den anderen wird immer dann vorgenommen, wenn ein Scan fertig ist.

Aus IBM Technical Disclosure Bulletin Vol. 26, No. 3A, August 1983, Seiten 1096 und 1097 ist ein Vorschlag be­ kannt, wie man einen Speicherbaustein testen kann. Auch hier wird im Wechselpufferbetrieb gearbeitet, wobei immer dann vom ersten auf den zweiten Speicher umgeschaltet wird, wenn der erste Speicher voll ist (und umgekehrt). Auch hier werden also die Daten nicht programmgesteuert verarbeitet, sondern einfach ausgelesen.

In der Meßtechnik müssen häufig ein oder mehrere Meßwerte kontinuierlich überwacht werden, wobei man zur Auswertung der Ergebnisse nicht nur den aktuellen Meßwert benötigt, sondern auch die "Vorgeschichte" des Meßvorganges bis zum aktuellen Zeitpunkt.

Um eine Vielzahl von derartigen Meßkurven gleichzeitig darstellen zu können verwendet man heute Bildschirme (CRT's). Ein solcher CRT hat ein wesentlich größeres Bildschirmformat und ist auch in seiner Helligkeit in weiten Bereichen einstellbar. Darüberhinaus ist es wegen des großen Bildschirmformates ohne weiteres möglich auf übersichtliche Weise nicht nur mehrere Kurven gleichzeitig darzustellen, sondern diese Kurven auch noch mit erläuterndem Test und Skalierungen zu versehen. Zur Speicherbilddarstellung auf CRT's werden die Daten mittels eines Pixelprocessors aufbereitet, wobei die einzelnen Meßpunkte zu einem Kurvenzug verbunden werden. Für diese Speicherbilddarstellung werden eine Reihe von integrierten Steuerschaltungen als sogenannte Graphik-Controller angeboten, die alphanumerische und graphische Informationen in ein Bit-Muster umsetzen. Das Bit-Muster wird in einem Spei­ cher abgelegt und seriell ausgelesen. Mit den so ausge­ lesenen Pixeln wird der CRT angesteuert (Helligkeits- Steuerung).

In üblicher Weise wird der Pixelprocessor durch einen Steuerprocessor gesteuert und erzeugt die Pixel in einem Bildspeicher. Zur CRT-Darstellung wird dieser durch einen CRT-Controller adressiert und mittels eines Schiebe­ registers ausgelesen. Die Speicherung geschieht beim han­ delsüblichen Pixelprocessor derart, daß der Processor sich aus dem Bildspeicher ein Bildwort (z. B. bestehend aus 16 Bildpunkten) holt, das Bildwort auf seinen Infor­ mationsinhalt untersucht und dieses mit einem veränder­ ten Bit entsprechend dem einzuspeicherten Bildpunkt wieder abspeichert. Dies ist notwendig, da der übliche Pixelprocessor nur auf ein ganzes Bildwort Zugriff hat, nicht jedoch auf einzelne Bits oder Bildpunkte. Der Pixelpro­ cessor wird über den Steuerprocessor mit Informationen, z. B. über denjenigen Oktanten versorgt, in dem die Daten liegen, wobei weiterhin über entsprechende Steuerkom­ mandos vom Steuerprocessor gesteuert wird, wie oder ob der Bildspeicher gelöscht werden soll, also z. B. punktweise, oder ob ein bestimmter Kurvenzug insgesamt gelöscht werden soll.

Mit den bekannten Verfahren benötigt man erstens eine bestimmte Zeit um ein Bit-Muster aufzubauen, und eine ebensolange Zeit, um ein Bit-Muster zu löschen. Zweitens wird eine erhebliche Unterstützung durch den Steuerpro­ cessor zur Aufbereitung der alphanumerischen und gra­ phischen Informationen benötigt. Für schnelle Anwendungen sind deshalb die bekannten Verfahren (oder Geräte) zu langsam. Insbesondere führt die langsame Arbeitsge­ schwindigkeit zu einem starken Flimmern des Bildes, wenn ein entsprechend großer Datensatz dargestellt werden soll.

Ausgehend vom oben genannten Stand der Technik ist es somit Aufgabe der vorliegenden Erfindung ein Verfahren bzw. eine Vorrichtung derart weiterzubilden, daß eine flimmerfreie Darstellung eines großen Datensatzes aus sich schnell ändernden Daten möglich ist.

Diese Aufgabe wird durch die kennzeichnenden Merkmale der Ansprüche 1 bzw. 8 gelöst.

Zur laufenden Darstellung von Meßwerten aktualisiert in diesem Fall der Steuerprocessor nur die Daten- und Kom­ mandoliste. Durch die Speicheraufteilung und die wechsel­ weise Benutzung der Speicher kann die Bildschirmsteuerung, im folgenden CRT-Controller genannt, ständig die Bildpunkte auslesen und somit ein flimmerfreies Bild darstellen, während der Pixelprocessor die (teilweise neuen) Daten in Bildpunkte umsetzt und abspeichert. Das programmierbare Löschen eines Speicherbildbereiches erfolgt mit dem Lesen, erfordert also keine zusätzliche Zeit. Mit dem erfindungs­ gemäßen Verfahren ist es möglich 384 Zeilen mit je 512 Punkten bei der üblichen Bildwechselfrequenz darzustellen und hier­ bei 20 000 Pixel pro Bildwechsel (1,33 Mil. Pixel/Sec.) zu generieren.

Durch die im Anspruch 2 angegebenen Maßnahmen wird sichergestellt, daß der CRT-Controller immer einen vom Pixelprocessor beschriebenen Speicher zum Auslesen vorfindet, andererseits aber der Pixel­ processor in einen vollständig gelöschten Speicher ein­ schreiben kann, also nur den Wert 1 an den richtigen Stellen einzusetzen hat. Läßt man - wie oben ausgeführt - den CRT-Controller abfragen, ob der Pixelprocessor mit der Abarbeitung seines Datensatzes fertig ist, so be­ nötigt man zum Löschen selbstverständlich einen weiteren vollständigen Zyclus des CRT-Controllers. Im allgemeinen kann man jedoch davon ausgehen, daß der Pixelprocessor zur Abarbeitung und Speicherung der Meßdaten nicht länger benötigt als der CRT-Controller zur Darstellung eines Bildes. Durch die im Anspruch 3 angegebenen Maßnahmen wird eine weitere Erhöhung der Darstellungsge­ schwindigkeit erreicht.

Vorzugsweise läßt man den Pixelprocessor den jeweiligen der beiden zur Verfügung stehenden Bildspeicher (-Be­ reiche) Bit-weise beschreiben. Dadurch ergibt sich eine wesentliche Erhöhung der Arbeitsgeschwindigkeit, wobei der Pixelprocessor einen gelöschten Speicher vorfindet.

Eine weitere bevorzugte Ausführungsform des erfindungs­ gemäßen Verfahrens zeichnet sich dadurch aus, daß zusätzlich zu den Daten, betreffend den veränderlichen Vorgang, weitere Daten betreffend im wesentlichen un­ veränderliche Zustände, wie z. B. Skalierung, Beschrif­ tung oder dgl. nach Umwandlung in Bildpunkte in einem Konstanten-Bildspeicher (Pg.U) abgespeichert werden. Diese Daten werden dann (wortweise) alternierend mit dem jeweiligen Bildspeicher (Pg.V 1, Pg.V 2) ausgelesen und logisch miteinander verknüpft, bevor sie dargestellt werden. Die logische Verknüpfung kann hierbei so sein, daß man die Daten alternativ verknüpft, also z. B. bei Darstellung eines Kreises (veränderliche Daten) mit gleichzeitigem Koordinatenkreuz (unveränderliche Zu­ stände), die Schnittpunkte des Kreises mit dem Koordinaten­ kreuz (entsprechend zweimal logisch 1) hell sind. Bei einer Verknüpfung mit einem exklusiv-oder-Gatter wird bei dem genannten Beispiel der Schnittpunkt dunkel werden, so daß man diesen Schnittpunkt noch leichter erkennen kann.

Durch die im Anspruch 6 aufgezeigten Maßnahmen ist gewährleistet, daß in jedem Fall die Steuerdaten berechnet werden können, die zur Ansteuerung der übrigen Bauteile (Pixelprocessor, CRT-Controller) notwendig sind.

Da die meisten Daten mit dem Pixelprocessor abgearbeitet werden müssen, betreibt man vorteilhafterweise den Pixelprocessor mit einem Vielfachen der Taktrate zu der­ jenigen des CRT-Controllers bzw. des Steuerprozessors. Selbstverständlich muß hierbei darauf geachtet werden, daß die Adressierung dementsprechend vorgenommen wird.

Die erfindungsgemäße Vorrichtung zur Durchführung des beschriebenen Verfahrens weist einen Taktgenerator, einen Pixelprocessor, einen Steuerprocessor, eine Bildschirmsteuerung (CRT-Controller), die mit einem CRT-Schirm verbunden ist, sowie einen Speicher auf und zeichnet sich durch folgende Merk­ male aus:
Der Speicher ist in mehrere wahlweise adressierbare Spei­ cherbereiche aufgeteilt, die mindestens eine Kommando­ liste, eine Datenliste und mindestens zwei Bildbereiche für die darzustellenden Daten umfassen. Der Pixelpro­ cessor weist eine interne Ablaufsteuerung auf, die der­ art ausgestaltet und mit dem Steuerprocessor und dem Speicher verbunden ist, daß der Pixelprocessor auf einen Startbefehl hin aus dem Speicher mindestens eine in Bild­ punkte umzuwandelnde Datenliste wortweise ausliest, um­ wandelt und über einen Codierer Bit-weise in einen der Bildbereiche des Speichers schreibt und nach Abarbeitung seiner aus dem Speicher ausgelesenen Befehle ein End- Flag setzt. Der Steuerprocessor ist über Eingänge und Ausgänge mit dem CRT-Controller bzw. Pixelprocessor, so­ wie dem Speicher derart verbunden, daß er mit Priorität gegenüber dem Pixelprocessor auf den Speicher Zugriff hat und daß er während des Anstehens des vertikalen Sychron-Signals des CRT-Controllers das End-Flag abfragt, bei gesetztem End-Flag die in der Kommandoliste ge­ speicherten Befehle auf den momentanen aktuellen Stand bringt (Wechsel der Bildbereiche, neuer Datenblock, etc.) und das End-Flag löscht. Die Bildschirmsteuerung (CRT-Controller) ist mit dem Steuerprocessor, dem Taktgenerator und dem Speicher derart ver­ bunden, daß er während des Auslesens und Abarbei­ tens der Datenliste durch den Pixelprocessor wechsel­ weise zu diesem die Bildworte ausliest und auf dem CRT­ Schirm darstellt.

Durch die erfindungsgemäße Anordnung ist gewährleistet, daß die geforderte schnelle, flimmerfreie Darstellung mit einer Minimalzahl von Bauteilen möglich ist. Diese Bauteile sind hierbei im wesentlichen handelsübliche integrierte Schaltungen. Insbesondere kann man das er­ findungsgemäße Gerät ohne größeren Aufwand zu einer ein­ zigen integrierten Schaltung zusammenfassen.

Bei einer bevorzugten Ausführungsform der erfindungs­ gemäßen Anordnung weist der Speicher einen weiteren Bild-Speicherbereich mit derselben Speichertiefe wie jeder der Bildbereiche für die veränderlichen Daten auf, der CRT-Controller ist derart aufgebaut und mit dem Spei­ cher verschaltet, daß der weitere Bild-Speicherbereich wortweise alternierend mit dem jeweiligen Speicherbereich für die Variablen ausgelesen wird; weiterhin sind Mittel zum Vergleichen der nacheinander ausgelesenen Worte vor­ gesehen, welche die Bildworte entweder alternativ (OR) oder exklusiv-alternativ (EXOR) verknüpfen und zur Dar­ stellung auf den CRT-Schirm bringen. Auf diese Weise ist es möglich zu den Meßdaten die notwendigen Skalierungen, die ja im allgemeinen im wesentlichen gleich bleiben, ohne zusätzlichen Zeitaufwand darzustellen. Der Steuer­ processor wird ebensowenig hierdurch belastet, wie der Pixelprocessor. Auch dies ist ein wesentlicher Vorteil des erfindungsgemäßen Gerätes, der in keinem bisher be­ kannten Gerät zu finden ist.

Vorteilhafterweise umfaßt der Codierer zum Bit-weisen beschreiben des Speichers einen Strobe-De­ coder, dessen Ausgänge mit den (Row/Column-)Strobe Ein­ gängen des Speichers verbunden sind. Mit dieser Art der Schaltung kann auf einfachste Weise mit herkömmlichen Bauteilen das gewünschte Bit-weise Beschreiben des Spei­ chers erfolgen, das die hohe Arbeitsgeschwindigkeit des er­ findungsgemäßen Gerätes ermöglicht.

Vorteilhafterweise ist der Adressiereingang des Speichers über einen Adress-Multiplexer mit dem CRT-Controller, dem Steuerprocessor und dem Pixelprocessor verbunden. Auf diese Weise ist es möglich den wahlweisen Zugriff der Ele­ mente in einfacher Weise zu verwirklichen.

Bei einer bevorzugten Ausführungssform der Erfindung ist der Ausgang eines Nullen/Einsen-Generators mit dem Daten­ eingang des Speichers und dem Schreibausgang (Write-Pix) des Pixelprocessors derart verbunden, daß bei anstehendem Signal Pix am Write-Pix-Ausgang eine logische 1 in den Speicher geschrieben wird. Der CRT-Controller und der Steuer­ processor sind mit dem Nullen/Einsen-Generator (bzw. dem Speicher und den dazugehörenden Adressierungsmitteln) derart verschaltet, daß die Bildspeicherbereiche wortweise gelöscht werden können. Durch diese Art des Löschens ist also eine weitere "Arbeitserleichterung" für den Pixelprocessor erzielbar.

Um auf einfache Weise die Priorität des Steuerprocessors beim Zugriff auf den Speicher zu erzielen, verknüpft man die Bauteile derart, daß die Request-Ausgänge des Pixel­ processors und des Steuerprocessors über ein NAND-Gatter verknüpft sind, dessen Ausgang auf dem einen Eingang eines UND-Gatters liegt, dessen anderer Eingang wieder­ um mit dem Taktgenerator verbunden ist, wobei der Aus­ gang des UND-Gatters auf dem Clock-Eingang des Pixel­ processors liegt, so daß der Pixelprocessor dann ange­ halten wird, wenn er gleichzeitig mit dem Steuerpro­ cessor auf den Speicher zugreifen will.

Vorzugsweise weist der Taktgenerator mindestens drei Aus­ gänge auf, deren Frequenz sich vorzugsweise wie 16 zu 2 zu 1 verhalten. Der Pixelprocessor wird dann mit der höchsten, der Steuerprocessor mit der mittleren und der CRT-Controller mit der niedrigsten Frequenz getaktet. Die Taktpulse ergeben auf diese Weise einen synchronen Speicherzyclus, in dem wechselweise zum einen der Steuer­ processor oder der Pixelprocessor auf den Speicher zu­ greifen können, zum anderen aber der CRT-Controller auf den Speicher zugreift. Um den synchronen Speicherzyclus bei Sprungbefehlen beizubehalten, wird der Programm­ zähler des Pixelprocessors in den relevanten Abschnitten mit derselben Taktfrequenz betrieben, wie der Steuerprocessor.

Wenn man einen Bildspeicherbereich für im wesentlichen unveränderliche Werte zusätzlich zu dem Bildspeicher­ bereich für die variablen Werte vorsieht, so wird es bevorzugt, daß die Mittel zum Vergleichen der nachein­ ander ausgelesenen Worte je ein Schieberegister zum selektiven Einlesen der Datenworte aus den Bildspeicher­ bereichen und dem weiteren Bildspeicherbereich (für die konstanten Werte) umfassen, wobei der serielle Ausgang des zuerst (parallel) beschriebenen Schiebregisters mit seriellen Eingang eines Verzögerungsschieberegisters ver­ bunden ist, dessen serieller Ausgang wiederum mit dem seriellen Ausgang des zuletzt beschriebenen Schiebere­ gisters über ein EXOR-Gatter verknüpft ist, dessen Aus­ gang mit der Hellsteuerung des CRT-Schirms verbunden ist. Die drei Schieberegister werden derart getaktet, daß die den Bildpunkten bzw. deren Helligkeit zuge­ ordneten Bits der einander kongruent überdeckenden Bild­ bereiche miteinander verknüpft werden. Auf diese Weise ist die eingangs beschriebene gleichzeitige Darstellung von Skalierung und Meßgrößen möglich, wobei man wählen kann zwischen Darstellung des Schnittpunktes Skalierung/ Meßgrößen-Kurvenzug (der Kreuzungspunkt ist dunkel) oder Hellsteuerung des Schnittpunktes.

Zum besseren Verständnis der Erfindung wird im folgenden ein Ausführungsbeispiel der erfindungsgemäßen Vorrichtung an Hand von Abbildungen näher beschrieben. Hierbei zeigt

Fig. 1 den prinzipiellen Aufbau des Gerätes an Hand eines Blockschaltbildes,

Fig. 2 ein Flußdiagramm der (nebeneinander) ablau­ fenden Vorgänge,

Fig. 3 eine Darstellung der Taktsteuerung, und

Fig. 4 eine sinnbildliche Darstellung der Speicher­ organisation.

Gemäß Fig. 1 weist das Gerät einen Steuerprocessor 10, einen CRT-Controller 11, und einen Pixelprocessor 24 auf, deren Daten- bzw. Adreßausgänge jeweils mit den Eingängen eines Adreßmultiplexers 15 verbunden sind. Hierbei ist der Datenausgang des Pixelprocessors 24 mit zwei Eingängen (Eingang 1, Eingang 2) des Adreßmulti­ plexers 15 verbunden, da der Pixelprocessor sowohl einzelne Bits im Speicher 17 beim Schreiben adressieren als auch einzelne Worte auslesen muß. Der Ausgang des Adreßmultiplexers 15 führt auf den Speicheradreß-Eingang des Speichers 17, der als dynamisches RAM (Halbleiterspeicher) ausgebildet ist. Weiterhin ist zur Adressierung des Speichers 17 der Ausgang eines Page-File-Decoders 16 mit dem Page-Select-Eingang des Speichers 17 verbunden, wobei der Eingang des Page-File- Decoders 16 mit dem Datenbus des Steuerprocessors, sowie dem Datenbus des CRT-Controllers verbunden ist. Weiter­ hin liegt der Datenbus zum einen auf dem Eingang eines ersten Three-State-Buffers 12 und auf dem Ausgang eines zweiten Three-State-Buffers 19. Der Ausgang bzw. der Ein­ gang des ersten bzw. zweiten Three-State-Buffers 12 bzw. 19 liegt auf dem Dateneingang bzw. dem Datenausgang des Speichers 17.

Der Eingang eines dritten Three-State-Buffers 14 ist mit dem Datenausgang des Pixelprocessors 24 verbunden, sein Ausgang liegt auf dem Dateneingang des Speichers 17. Der dritte Three-State-Buffer 14 ist mit seinem Enable-Ein­ gang mit dem Pixelprocessor 24 verbunden, während der erste und der zweite Three-State-Buffer 12, 19 an ihren Enable-Eingängen die Steuersignale des Steuerprocessors (Steuerpro­ cessor-Write, Steuerprocessor-Read) erhalten.

Der Adreßmultiplexer 15, sowie der Page-File-Decoder 16 werden entsprechend den jeweiligen Zugriffsanforderungen auf den Speicher 17 über ihre Select-Eingänge gesteuert.

Der Sync-V Ausgang des CRT-Controllers 11 liegt auf dem Interrupt-Eingang des Steuerprocessors 10, um diesen bei Beginn der vertikalen Austastlücke (Abarbeiten der hier gezeigten Funktionen) zu starten.

Der Datenausgang des Pixelprocessors 24 liegt auf dem Eingang eines Strobe-Decoders 18, dessen Ausgang mit dem Write/Row/Column-Strobes des Speichers 17 verbunden ist. Die Kontrolleingänge PIX, PRQ sind mit den entsprechen­ den Ausgängen des Pixelprocessors RAM-Request und Write- Pix verbunden. Der Kontrolleingang SRQ des Strobe-De­ coders 18 liegt auf dem entsprechenden Steuerausgang RAM- Request des Steuerprocessors 10. Durch diesen Strobe-De­ coder ist (bei entsprechenden Takten) gewährleistet, daß der Pixelprocessor 24 über seinen Datenausgang einzelne Bits des Speichers 17 beschreiben kann.

Am Dateneingang des Speichers 17 liegt weiterhin der Ausgang eines Nullen/Einsen-Generators 13, dessen Eingang "Eins" mit dem Ausgang "Write Pix" des Pixelprocessors 24 verbunden ist. Der Eingang "Null" des Generators 13 ist mit einem Ausgang des Page-File Decoders 16 verbunden. Die Anordnung ist hierbei derart getroffen, daß immer dann eine 1 in den Speicher 17 geschrieben wird, wenn der Pixelprocessor das entsprechende Signal ausgibt.

Wenn im Speicher (17) ein Wort des Bildbereiches Pg.V 1 oder Pg.V 2 (bzw. Pg.U) nach dem Lesen durch den CRT-Con­ troller 11 gelöscht werden soll, so gelangt der Löschbe­ fehl auf dem Steuerprocessor 10 und einem gesonderten Aus­ gang des Page-File-Decoders 16 auf den Eingang des Nullen/ Einsen-Generators 13, und das vom CRT-Controller 11 (direkt) zusammen mit dem Steuerprocessor 10 (über den Page-File-Decoder 16) adressierte Wort wird gelöscht.

Der Datenausgang des Speichers 17 liegt weiterhin auf dem Dateneingang des Pixelprocessors 24 und auf den (parallel-) Eingängen von zwei Schieberegistern 21, 22. Das eine Schieberegister 21 ist mit seinem seriellen Ausgang mit dem seriellen Eingang eines weiteren Schiebe­ registers 22 verbunden, das als Verzögerungsglied dient. Der serielle Ausgang dieses Schieberegisters 22 liegt auf dem einen Eingang eines EXOR-Gliedes 25, dessen anderer Eingang auf dem seriellen Ausgang des Schiebe­ registers 20 liegt. Der Ausgang des EXOR-Gliedes 25 liegt auf dem Steuereingang des CRT-Schirmes (nicht gezeigt).

Der Clock-Eingang des Pixelprocessors 24 ist mit dem Ausgang eines UND-Gliedes verbunden, dessen einer Ein­ gang auf einem Taktsignal CK 1 liegt. Der andere Eingang des UND-Gliedes liegt auf dem Ausgang eines NAND-Gliedes, dessen einer Eingang auf dem Ausgang RAM-Request des Pixelprocessors 24 liegt, dessen anderer Eingang auf dem Ausgang RAM-Request des Steuerprocessors 10 liegt. Durch diese Verschaltung ist gewährleistet, daß dann, wenn der Steuerprocessor auf den Speicher 17 zugreifen will, der Pixelprocessor angehalten wird.

Die Schaltung weist weiterhin einen Taktgenerator 23 mit internem Teiler aus. Der Taktgenerator besitzt drei Aus­ gänge, CK 1, CK 4 und CK 5, deren Taktraten sich wie 1 zu 8 zu 16 verhalten. CK 1 stellt also die höchste Taktfre­ quenz dar. Mit dieser höchsten Taktfrequenz CK 1 werden der Pixelprocessor und die Schieberegister 20-22 be­ trieben. Mit der mittleren Taktrate CK 4 wird der Steuer­ processor betrieben, mit der niedrigsten Taktrate CK 5 wird der CRT-Controller 11 betrieben.

Im folgenden wird die Funktion des Gerätes an Hand des Flußdiagramms nach Fig. 2 weiter erläutert.

Bei Beginn der vertikalen Austastlücke (Sync-V) testet der Steuerprocessor, über seinen Eingang "Flag-In", der mit dem "END-Flag"-Ausgang des Pixelprocessors 24 verbun­ den ist, ob das End-Flag des Pixelprocessors 24 gesetzt ist. Wenn dies der Fall ist, so bringt der Steuerpro­ cessor 10 die Kommandoliste (Page K) auf den aktuellen Stand (wie dies weiter unten noch ausführlicher be­ schrieben werden wird) und korrigiert ebenfalls das Page- File, um den Pixelprocessor 24 von dem gerade beschrie­ benen variablen Speicher auf den anderen variablen Spei­ cher umzuschalten. Danach setzt er das End-Flag des Pixel­ processors 24 zurück und zwar über seinen Ausgang "Flag- Reset", der mit dem entsprechenden Eingang "Flag-Reset" des Pixelprocessors 24 verbunden ist.

Sobald sein End-Flag zurückgesetzt wird, beginnt der Pixelprocessor 24 mit dem Abarbeiten seiner Daten, d. h., er liest zunächst das erste Kommando aus Page K und arbeitet diesem Befehl entsprechend die Datenliste in Page D ab, d. h., er wandelt die Datenworte in Pixel um, welche Kurvenzüge zur Verbindung der einzelnen Datenpunkte er­ geben. Nach Abarbeiten des ersten Datensatzes liest der Pixelprocessor das nächste Kommando, das ihm (ggf.) die Abarbeitung eines weiteren Datensatzes befiehlt. Auf diese Weise fährt der Pixelprocessor 24 fort, bis alle Komman­ dos abgearbeitet sind. Nach Abarbeiten aller Kommandos setzt der Pixelprocessor wieder sein End-Flag und wartet auf deren Zurücksetzen durch den CRT-Controller (siehe oben).

Gleichzeitig mit der Arbeit des Pixelprocessors stellt Der CRT-Controller 11 die vom Pixelprocessor 24 bereits in den Speicher 17 (beim vorherigen Zyclus) eingeschrie­ benen Daten (Pixel) dar, wobei er zunächst einen Bild­ bereich Page U für ein Konstantenfeld, danach denje­ nigen Bildbereich für variable, der vom Pixelprocessor gerade nicht beschrieben wird, ausliest und dann das eben gelesene Datenwort löscht. Auf diese Weise fährt der CRT-Controller 11 bis zum Ende eines Bildes fort, worauf der Steuerprocessor wie oben beschrieben durch Inter­ rupt von neuem gestartet wird (Test End-Flag).

Ebenfalls gleichzeitig, also nicht nur während der ver­ tikalen Austastlücke, bringt der Steuerprocessor 10 die Datenliste Page D im Speicher 17 entsprechend den ein­ laufenden Meßwerten (hier nicht gezeigt) auf den aktuellen Stand, wobei mit jedem neuen einlaufenden Meßwert (bei bereits voll beschriebener Datenliste) der älteste Datenwert gelöscht wird. Es laufen also gleich­ zeitig mindestens drei Vorgänge ab.

Im folgenden wird die Speicherorganisation an Hand von Fig. 4 näher beschrieben. Wie aus Fig. 4 hervorgeht, ist der Speicher 17 im wesentlichen in drei Bereiche aufge­ teilt und zwar in eine Kommandoliste, eine Datenliste und einen Bildbereich. Die Kommandoliste enthält eine Reihe von Kommandos Comd. 1 bis Comd. k (Page K), wobei jedes Kommando Informationen über den Beginn eines Da­ tensatzes (DS 1), das Ende dieses Datensatzes (DE 1), die Buffer Startadresse (BS 1), sowie die Buffer End­ adresse (BE 1) enthält.

Unter den in der Kommandoliste gespeicherten Adressen (DS 1, DE 1, BS 1, BE 1, usw.) sind in der Datenliste (Page D) die entsprechenden tatsächlichen Daten, also Inhalte des Buffers bzw. die Datenliste enthalten.

Der Bildbereich weist drei gleichgroße (tiefe) Speicher auf, und zwar einen Speicherbereich Page U für die Kon­ stanten (Skalierung, Text etc.), sowie zwei Speicher für die Variablen, Page V 1 und Page V 2.

Beim Abarbeiten der variablen Bildbereiche Page V 1 bzw. V 2 beschreibt der Pixelprocessor (24) immer das eine Feld (z. B. V 1), während der CRT-Controller das andere Feld (V 2) ausliest. Der Steuerprocessor (10) gibt hierbei über das Page File (16) den Befehl sowohl zum Lesen, als auch zum Löschen, wodurch ein Feld, ohne es zu löschen, dargestellt werden kann. Dies trifft insbesondere beim Feld Page U zu, da dieses Feld normalerweise erhalten bleibt.

Die Kommandoliste (Page K) enthält die folgenden Informationen: Vektorspezifikation: Vektorart und Länge; X/Y-Offset: Bildursprung; Datenstartadresse: Anfang der Datenliste; Buffer-Limits: Grenzen der Datenliste. In der vom Steuerprocessor erstellten Datenliste (Page D) sind zur effizienten Speicherplatzbelegung und zur Unter­ bringung mehrerer Kurvenzüge mit Buffer-Limits der Beginn und das Ende des Speicherbereichs für einen Kurvenzug bestimmt. Dadurch folgt bei der konsekutiven Einspeicherung der Daten nach der Adresse "Buffer-Ende" die Adresse "Buffer-Start". Die Startadressen und Formate der Bildbereiche sind fest vorgegeben.

Claims (15)

1. Verfahren zur fortlaufenden Darstellung von Daten auf einem rasterabgelenkten Bildschirm (CRT), die minde­ stens einen veränderlichen Vorgang über einen bestimm­ ten zurückliegenden Zeitraum bis zum momentanen Zustand wiedergeben, wobei die zu Bildinformationen verarbeiteten Daten in bzw. aus einem von zwei Bildspeichern (Pg.V 1, Pg.V 2) gespeichert bzw. gelesen werden,
dadurch gekennzeichnet, daß

• a) die darzustellenden Daten betreffend den veränder­ lichen Vorgang in einem ersten Speicher (Pg.D) ge­ speichert werden;
• b) von einem Steuerprozessor aus einer Kommandoliste (Pg.K) Informationen (Startadresse, Länge) über die Lokalisierung der darzustellenden Daten einem Pixel­ processor übermittelt werden, von diesem zu punkt­ weisen Bildinformationen (Pixeln) verarbeitet und in den einem Pg.V 1) der zwei Bildspeicher (Pg.V 1, Pg.V 2) gespeichert werden;
• c) daß gleichzeitig eine Bildschirmsteuerung den jeweils anderen der zwei Bildspeicher (Pg.V 1, Pg.V 2) ausliest und darstellt und jeweils bei beendigter Darstellung eines Bildes über den Steuerprocessor abfragt, ob der Pixelprocessor alle darzustellenden Daten ver­ arbeitet und gespeichert hat, und wenn dies nicht der Fall ist, die Bildschirmsteuerung einen weiteren gleichartigen Auslese-/Darstellzyclus vornimmt, wenn dies jedoch schon der Fall ist, die Bildschirm­ steuerung den gerade beschriebenen Speicher ausliest und darstellt, und
• d) daß über den Steuerprocessor dem Pixelprocessor die (aktualisierten) Informationen über die Lokalisie­ rung der darzustellenden Daten im ersten Speicher (Pg.D) mitgeteilt und diese zu Bildinformationen verarbeiteten Daten in den jeweils anderen (Pg.V 2) der zwei Bildspeicher gespeichert werden, usw., (Punkt b).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß dann, wenn der Pixelprocessor den einen der zwei Bildspeicher (Pg.V 1 bzw. Pg.V 2) fertig bearbeitet hat, jede von der Bildschirmsteuerung ausgelesene Informa­ tion gelöscht wird.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß festgestellt wird, ob der Pixelprocessor beim zuvor abgelaufenen Bearbeitungszyclus die darzustellenden Daten innerhalb eines einzigen Bilddurchlaufes ab­ arbeiten konnte und wenn dies der Fall war, jede von der Bildschirmsteuerung ausgelesene Information gelöscht wird.

4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Pixelprocessor den jeweiligen Bildspeicher (Pg.V 1, Pg.V 2) Bit-weise beschreibt.

5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zusätzlich zu Daten, betreffend den veränderlichen Vorgang, weitere Daten, betreffend zeitliche im wesent­ lichen unveränderliche Zustände (Skalierung, Beschrif­ tung oder dgl.) nach Umwandlung in Bildpunkte in einem Konstanten-Bildspeicher (Pg.U) abgespeichert, diese (wortweise) alternierend mit dem jeweiligen Bildspeicher (Pg.V 1, Pg.V 2) ausgelesen, die ausgelesenen Daten logisch (OR, EXOR) verknüpft und dargestellt werden.

6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Speicher als Speicherbereiche eines einzigen Halbleiterspeichers oder dgl. definiert sind, der Steuerprocessor und der Pixelprocessor auf den Halb­ leiterspeicher zugreift, der Pixelprocessor jedoch dann angehalten wird, wenn der Steuerprocessor zu­ greift.

7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Pixelprocessor mit einem Vielfachen der Takt­ rate wie die Bildschirmsteuerung betrieben wird.

8. Vorrichtung zur Durchführung eines Verfahrens nach An­ spruch 1, mit einem Taktgenerator (23), einem Pixel­ processor (24), einem Steuerprocessor (10), einer Bildschirmsteuerung (11), die mit einem Bildschirm verbunden ist, sowie mit einem Speicher (17), gekennzeichnet durch folgende Merkmale

• a) der Speicher (17) ist in mehrere wahlweise (Page File 16) adressierbare Speicherbereiche aufgeteilt, die mindestens eine Kommandoliste (Pg.K), eine Da­ tenliste (Pg.D) und mindestens zwei Bildbereiche (Pg.V 1, Pg.V 2) für die darzustellenden Variablen umfassen;
• b) der Pixelprocessor (24) weist eine interne Ablauf­ steuerung auf, die derart ausgestaltet ist und mit dem Steuerprocessor (10) und dem Speicher (17) ver­ bunden ist, daß der Pixelprocessor (24) auf einen Startbefehl hin aus dem Speicher (17) mindestens eine in Bildpunkte umzuwandelnde Datenliste (DS _k - DE _k ) wortweise ausliest, umwandelt und über einen Codierer (18) Bit-weise in einen der Bildbereiche (Pg.V 1 oder Pg.V 2) des Speichers (17) schreibt und nach Abarbeitung seiner aus dem Speicher (17-Pg.K, ComdK) ausgelesenen Befehle ein End-Flag setzt;
• c) der Steuerprocessor (10) ist über Eingänge (Inter­ rupt, Flag-in) und Ausgänge (Flag Res) mit der Bild­ schirmsteuerung (11) bzw. dem Pixelprocessor (24), sowie dem Speicher (17) derart verbunden, daß er mit Priorität gegenüber dem Pixelprocessor (24) auf den Speicher (17) Zugriff hat und daß er während des Auslesens des vertikalen Synchron Signals der Bild­ schirmsteuerung (11) das End-Flag abfragt, bei ge­ setztem End-Flag die in der Kommandoliste (Pg.K) gespeicherten Befehle auf den momentan aktuellen Stand bringt (Wechsel der Bildbereiche Pg.V 1, Pg.V 2; neuer Datenblock DS _k , DE _k . etc.) und das End-Flag löscht;
• d) die Bildschirmsteuerung (11) ist mit dem Steuerpro­ cessor (10), dem Taktgenerator (23) und dem Speicher (17) derart verbunden, daß er während des Auslesens und Abarbeitens der Datenliste durch den Pixelpro­ cessor (24) wechselweise zu diesem die Bildworte ausliest und auf dem Bildschirm darstellt.

9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß der Speicher (17) einen weiteren Bildspeicherbe­ reich (Pg.U) für konstante Größen (Skalierung, Be­ schriftung) mit derselben Speichertiefe wie jeder der Bildbereiche (Pg.V 1, Pg.V 2) umfaßt, daß die Bildschirm­ steuerung (11) derart aufgebaut und mit dem Speicher (17) verschaltet ist, daß der weitere Bild-Speicherbe­ reich (Pg.U) wortweise alternierend mit dem jeweiligen Speicherbereich (Pg.V 1, Pg.V 2) für die Variablen aus­ gelesen wird, und daß Mittel (20, 21, 22, 25) zum Ver­ gleichen der nacheinander ausgelesenen Pixel vorgesehen sind, welche die Pixel entweder alternativ (OR) oder exklusiv-alternativ (EXOR) zur Darstellung auf den Bildschirm bringen.

10. Vorrichtung nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, daß der Codierer zum Bit-weisen Beschreiben des Spei­ chers (17) einen Strobe-Decoder (18) umfaßt, dessen Ausgänge mit den Strobe Eingängen des Speichers (17) verbunden sind.

11. Vorrichtung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß der Adressiereingang des Speichers (17) über einen Adress-Multiplexer (15) mit der Bildschirmsteuerung (11), dem Steuerprocessor (10) und dem Pixelprocessor (24) verbunden ist.

12. Vorrichtung nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß der Ausgang eines Nullen/Einsen-Generators (13) mit dem Dateneingang des Speichers (17) und dem Schreib­ Ausgang (Pix) des Pixelprocessors (24) derart verbunden ist, daß bei anstehendem Signal (Pix) am Schreib-Ausgang eine logische 1 in den Speicher (17) geschrieben wird und daß der Steuerprocessor (10) sowie die Bildschirm­ steuerung (11) mit dem Nullen/Einsen-Generator (13) derart verschaltet sind, daß die Bildspeicherbereiche (Pg.U; Pg.V 1; Pg.V 2) wortweise gelöscht werden können.

13. Vorrichtung nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß die Request-Ausgänge des Pixelprocessors (24) und des Steuerprocessors (10) über ein NAND-Gatter ver­ knüpft sind, dessen Ausgang auf dem einen Eingang eines UND-Gatters liegt, dessen anderer Eingang wiederum mit dem Taktgenerator (23) verbunden ist, wobei der Ausgang des UND-Gatters auf dem Clock Eingang des Pixelproces­ sors (24) liegt, so daß der Pixelprocessor (24) dann angehalten wird, wenn er gleichzeitig mit dem Steuer­ processor (10) auf den Speicher (17) zugreifen will.

14. Vorrichtung nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, daß der Taktgenerator (23) mindestens drei Ausgänge auf­ weist, deren Frequenzen sich wie 16 (CK 1) zu 2 (CK 4) zu 1 (CK 5) verhalten und daß der Pixelprocessor (24) mit (CK 1), der Steuerprocessor (10) mit (CK 4) und die Bild­ schirmsteuerung (11) mit CK 5) getaktet werden.

15. Vorrichtung nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, daß die Mittel zum Vergleichen der nacheinander ausge­ lesenen Worte je ein Schieberegister (20, 21) zum se­ lektiven (Eingang Load V/U) Einlesen der Datenworte aus den Bildspeicherbereichen (Pg.V 1, Pg.V 2) und dem weiteren Bildspeicherbereich (Pg.U) umfassen, wobei der serielle Ausgang des zuerst (parallel) beschriebenen Schieberegisters (21) mit dem seriellen Eingang eines Verzögerungsschieberegister (22) verbunden ist, dessen serieller Ausgang wiederum mit dem seriellen Ausgang des zuletzt beschriebenen Schieberegisters (20) über ein EXOR-Gatter (25) verknüpft ist, dessen Ausgang mit der Hell-Steuerung des Bildschirms verbunden ist, wobei die drei Schieberegister (20-22) derart getaktet werden, daß die den Bildpunkten bzw. deren Helligkeit zugeord­ neten Bit′s der einander kongruent überdeckenden Bild­ bereiche (Pg.U-Pg.V 1 oder V 2) miteinander verknüpft werden.