DE4126779A1

DE4126779A1 - Verfahren zum betrieb eines pufferspeichers zur erzeugung eines triggermusters

Info

Publication number: DE4126779A1
Application number: DE4126779A
Authority: DE
Inventors: Edward E Averill
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1990-08-06
Filing date: 1991-08-13
Publication date: 1993-02-18
Anticipated expiration: 2011-08-14
Also published as: FR2665542B1; JP2727036B2; JPH04305160A; DE4126779C2; FR2665542A1; US5295080A

Description

Die vorliegende Erfindung betrifft ein Betriebsverfahren eines Pufferspeichers zur Erzeugung eines Triggermusters.

Ein Pufferspeicher ist ein Speicher mit wahlfreiem Zugriff (RAM-Speicher) mit Speicherplätzen, welche darstellbaren Fixe in (Bildpunkten) einer Abbildungsvorrichtung entsprechen. Ein Pufferspeicher läßt sich beispielsweise zur Speicherung eines wirklichen Bildes einer Anzeige verwenden, die auf einer Anzeigevorrichtung mit Kathodenstrahlröhre eines Raster-Scan- Oszilloskops erstellt werden soll. In diesem Fall werden die Pixel der Abbildungsvorrichtung gemäß einem Raster-Scan-Muster adressiert und der Inhalt des Pufferspeichers zur Bestimmung der Intensität verwendet, mit der jedes Pixel der Anzeige vorrichtung leuchtet.

Ein Oszilloskop wird herkömmlicherweise zum Anzeigen einer Wellenform verwendet, welche die Veränderung einer ersten Variablen als Funktion einer zweiten Variablen darstellt. In der nachstehenden Beschreibung wird der Einfachheit halber bisweilen davon ausgegangen, daß die erste Variable die Größe einer gemessenen Quantität darstellt und die zweite Variable die Zeit ist, so daß die Wellenform die Größe der gemessenen Quantität als Funktion der Zeit darstellt. Es versteht sich jedoch, daß die zweite Variable nicht unbedingt für Zeit stehen oder gar zeitverbunden sein muß. Bei einem herkömm lichen Raster-Scan-Oszilloskop werden Wellenform-Daten erfaßt, die aus einem Fluß oder Strom von Paaren verbundener Daten wörter bestehen. Ein Wort eines jeden Paares stellt den Wert einer ersten Variablen und das andere Wort den Wert einer zweiten Variablen dar. Im typischen Fall ist die erste Vari able die Größe einer Probe oder eines Abtastwerts eines an einem Testpunkt vorliegenden Signals und die zweite Variable ist die Zeit, zu der die Probe genommen wurde. Der Wertebe reich der ersten Variablen wird so umgewandelt, daß er dem Bereich des Adreßraumes der Anzeigevorrichtung des Oszillos kops entlang der vertikalen Ablenkachse entspricht, und der Wertebereich der zweiten Variablen wird so umgewandelt, daß er dem Adreßraum der Anzeigevorrichtung entlang der horizontalen Ablenkachse entspricht. Ein jedes Paar verbundener Datenwörter in den Wellenform-Daten definiert dann einen diskreten Platz im Adreßraum der Anzeigevorrichtung. Für jedes derartige Paar wird der Inhalt des entsprechenden Speicherplatzes des Puffer speichers ausgelesen, erhöht und in denselben Speicherplatz wieder eingelesen. Eine Anzeige des Inhaltes des Puffer speichers erläutert graphisch die Funktion, die die erste Variable mit der zweiten Variablen verbindet, und die rela tiven (Leucht)Intensitäten der Pixel stellen die relativen Häufigkeiten des Auftretens der verschiedenen Ereignisse dar, die von den Paaren verbundener digitaler Wörter definiert werden.

Die US-Patentschrift Nr. 45 10 571 offenbart ein digitales Vektoroszilloskop mit einem Speicher zur Erfassung einer Wel lenform, in den Proben linear geladen werden, und mit einem Speicher einer Bezugswellenform, in dem Probenwerte gespei chert sind, die eine Bezugswellenform darstellen. Die in dem Erfassungswellenformspeicher gespeicherte Wellenformaufzeich nung wird mit der Wellenformaufzeichnung verglichen, die in dem Bezugswellenformspeicher vorliegt. Wird nun bei einer neu erfaßten Wellenform eine Abweichung von der Bezugswellenform über eine vorbestimmte Toleranzgrenze hinaus festgestellt, wird eine Aufzeichnung dieser neuen Wellenform in einem Speicher einer veränderten Wellenform abgelegt.

Es ist bekannt, Wellenformdaten zu testen, die eine Signal größe als Funktion der Zeit darstellen, indem Paare minimaler und maximaler Werte gespeichert werden, die jeweils mit den Probenahmezeiten verbunden sind, um auf diese Weise festzu stellen, ob die Signalgröße in eine Hüllkurve einer Bitgruppe fällt. Bei Erfassung eines neuen Probenwertes wird dieser mit den maximalen und minimalen Werten für die Probenahmezeit ver glichen. Liegt der neue Abtastwert nicht zwischen den Minimal- und Maximalwerten, wird im typischen Fall ein Trigger erzeugt, um eine Beendigung der Signalerfassung auszulösen.

Diese Art von Hüllkurvenprüfung ist insofern nachteilig, da sie auf ein einzelnes Paar minimaler und maximaler Werte für jede Probenahmezeit begrenzt und daher nur auf einzelwertige Wellenformen anwendbar ist. Es muß dabei auf den Speicher zu gegriffen werden, um die minimalen und maximalen Werte auszu lesen und den Vergleich durchzuführen.

Die Hüllkurvenprüfung läßt sich dadurch verallgemeinern, daß Polygone in einem Anzeigeraum definiert werden und jedes Poly gon in eine Hüllkurve von Min-Max-Paaren umgewandelt wird. Bei Verarbeitung eines jeden Probewertes erfolgt ein Vergleich dieses Probewertes mit einer Hüllkurven-Datenbank. Liegt der Datenpunkt innerhalb des X-Bereiches einer Hüllkurve, und zwischen den Minimal- und Maximalwerten von Y für diesen X-Punkt der Hüllkurve, dann wird ein Trigger erzeugt. Dieses Hüllkurvenprüfverfahren erfordert mehrere Schritte zur Bestim mung, ob ein einzelner Datenpunkt einen Trigger rechtfertigt.

Es ist Aufgabe der Erfindung, ein weniger aufwendigeres Ver fahren mit höherer Genauigkeit verfügbar zu machen. Die allge meine Lösung dieser Aufgabe ist im Hauptanspruch angegeben.

Die vorliegende Erfindung stellt demzufolge ein Verfahren zum Betrieb eines Pufferspeichers zur Verfügung, welcher eine An ordnung von Speicherplätzen umfaßt, die durch ein n-Bit Adreß wort und ein m-Bit Adreßwort definiert sind. Jeder Speicher platz kann einen aus zumindest zwei Bit bestehenden numeri schen Wert speichern. Mit den weiteren Schritten des Verfah rens werden gewählte Speicherplätze des Pufferspeichers mit jeweils einem Triggerkode geladen. Ein erstes Datenwort aus n-Bit und ein zweiten Datenwort aus m-Bit werden empfangen. Der numerische Wert, der an dem Speicherplatz gespeichert ist, wird aus dem Pufferspeicher ausgelesen. Die Adresse dieses Speicherplatzes ist von den ersten und zweiten Datenwörtern definiert. Wenn der im vorhergegangenen Schritt ausgelesene numerische Wert in einem vorbestimmten Verhältnis zu dem Triggerkode steht, wird ein vorbestimmtes Ansprechsignal erzeugt.

Die Erfindung läßt sich ferner als ein Verfahren zum Betrieb eines Pufferspeichers beschreiben, welcher eine Vielzahl von Speicherplätzen in einem Adreßraum mit einer ersten und einer zweiten Dimension umfaßt. Jeder Speicherplatz kann einen aus zumindest zwei Bit bestehenden numerischen Wert speichern, und es laufen folgende Schritte ab:

(a) Laden jeweils eines Triggerkodes in die Speicherplätze innerhalb eines gewählten Bereiches des Adreßraums,
(b) Erfassung einer Folge von Paaren von Datenwörtern, von denen jedes aus einem ersten Datenwort und einem zweiten Datenwort besteht, wobei der Bereich des ersten Datenwortes zumindest dem Bereich der ersten Dimension des Adreßraums entspricht und der Bereich des zweiten Datenworts zumindest dem Bereich der zweiten Dimension des Adreßraums entspricht,
(c) für jedes Paar Datenwörter:
- (i) Auslesen des numerischen Wertes aus dem Pufferspeicher, welcher an einem Speicherplatz abgelegt ist, dessen Adresse in der ersten Dimension des Adreßraumes von einem Adreßwort definiert ist, welches auf vorbestimmte Weise mit dem ersten Datenwort verbunden ist und dessen Adresse in der zweiten Dimension des Adreßraumes durch ein Adreßwort definiert ist, das auf vorbestimmte Weise mit dem zweiten Datenwort verbunden ist,
- (ii) Vergleichen des numerischen Wertes mit dem Triggerkode,
- (iii) steht der numerische Wert in einem vorbestimmten Verhältnis zu dem Triggerkode: Erzeugung eines vorbestimmten Ansprechsignals, und
- (iv) ansonsten Erhöhung des numerischen Wertes um einen vorbestimmten Betrag und Einlesen des erhöhten numerischen Wertes in den Speicherplatz, der in Schritt (c) (i) gelesen wurde,
(d) anschließende Erzeugung von Paaren erster und zweiter Adreßwörter, und
(e) für jedes Paar von Adreßwörtern:
- (i) Auslesen des numerischen Wertes, welcher an dem Speicherplatz abgelegt ist, der durch die ersten und zweiten Adreßwörter definiert ist, aus dem Pufferspeicher, und
- (ii) steht der numerische Wert in einem vorbe stimmten Verhältnis zu dem Triggerkode: Wiedereinlesen des unveränderten numerischen Wertes in den Speicherplatz, der in Schritt (e) (i) gelesen wurde, und
- (iii) ansonsten Erniedrigung des numerischen Werts um einen vorbestimmten Betrag und Wiedereinlesen des ernie drigten numerischen Wertes in den Speicherplatz, der in Schritt (e) (i) gelesen wurde.

Gemäß eines dritten Aspektes der vorliegenden Erfindung umfaßt die Pufferspeichervorrichtung eine Vielzahl von Speicher plätzen, die einen zweidimensionalen Adreßraum einnehmen und jeweils einen aus zumindest zwei Bit bestehenden numerischen Wert speichern können. Hierzu gehört eine Vorrichtung zur Definition eines Bereiches des Adreßraumes und Laden jeweils eines Triggerkodes in die Speicherplätze innerhalb dieses definierten Bereiches. Ferner ist eine Eingabevorrichtung zum Empfang einer Folge von Paaren von Datenwörtern vorhanden, die jeweils aus einem ersten Datenwort und einem zweiten Datenwort zusammengesetzt sind. Eine Vorrichtung spricht auf ein von der Eingabevorrichtung empfangenes Paar Datenwörter an, um aus dem Pufferspeicher den numerischen Wert auszulesen, der in dem Speicherplatz abgelegt ist. Die Adresse dieses Speicherplatzes ist von einem ersten Adreßwort definiert, welches auf vorbe stimmte Art mit dem ersten Datenwort verbunden ist. Ein zwei tes Adreßwort ist auf vorbestimmte Art mit dem zweiten Daten wort verbunden. Der numerische Wert von dem Pufferspeicher wird mit dem Triggerkode verglichen, und ein vorbestimmtes An sprechsignal erzeugt, wenn der numerische Wert in einem vorbe stimmten Verhältnis zu dem Triggerkode steht.

Zum besseren Verständnis der Erfindung, und zur Erläuterung, wie diese in die Praxis umsetzbar ist, wird nachstehend bei spielhaft auf die Zeichnung Bezug genommen, deren einzige Figur ein schematisches Diagramm eines digitalen Raster-Scan- Oszilloskops gemäß vorliegender Erfindung darstellt. Aus der folgenden Beschreibung der Zeichnung ergeben sich weitere Einzelheiten, Merkmale und Vorteile der Erfindung. Um die Zeichnung nicht unnötig zu komplizieren, wurden Komponenten, die nicht zum Verständnis der Erfindung beitragen, nicht eingezeichnet.

Das dargestellte Oszilloskop umfaßt eine Kathodenstrahl röhren-Anzeigevorrichtung 4 mit einem Anzeigeschirm 6 und einer Ablenkschaltung 8. Das Oszilloskop arbeitet unter Steuerung eines Prozessors 18, der das Oszilloskop zur Aus führung verschiedener Arbeitsgänge betreibt. Der Prozessor 18 kommuniziert über einen Systembus 22 mit anderen Komponenten des Oszilloskops. Eine Bedienungsperson des Oszilloskop kann über eine Bedienungsschnittstelle 20 verschiedene Einstel lungen des Oszilloskops vornehmen. Das Oszilloskop umfaßt ebenfalls einen Videokontroller 14, der als Reaktion auf ein von einem Pixeltaktgenerator 16 erzeugtes Pixeltaktsignal PC arbeitet und horizontale und vertikale Synchronisierimpulse (Sync-Impulse) H und V erzeugt. Der Videokontroller 14 erzeugt auch synchron mit dem vertikalen Synchronisierimpuls V ein Rahmenendesignal FE.

Die Synchronisierimpulse werden an die Ablenkschaltung 8 angelegt, die horizontale und vertikale Ablenksignale erzeugt, welche eine Ablenkung des Elektronenstrahls der Kathoden strahlröhre in einem waagrechten Rastermuster aus 512 Zeilen über den Schirm der Kathodenstrahlröhre bewirken. Während jeder waagrechten Zeilenzeit werden 512 Pixeltaktimpulse erzeugt. Auf diese Weise ist der Anzeigeschirm in 2 62 144 Pixel unterteilt.

Das Oszilloskop umfaßt auch einen Dual-Port-Pufferspeicher 36 mit 2 62 144 adressierbaren Speicherplätzen. Der Speicher 36 besteht aus vier Segmenten 36 ₀, 36 ₁, 36 ₂ und 36 ₃, die jeweils als 512 Reihen mit 128 Speicherplätzen ausgelegt sind, und jeder Speicherplatz kann einen numerischen Wert mit 4 Bit speichern. Der Speicher 36 hat einen parallelen Port, der mit einem Datenbus 44 verbunden ist, und einen seriellen Port, der mit einem Digital/Analog-Videowandler (V-DAC) 42 verbunden ist.

Am Anfang eines jeden waagrechten Abtastzeilen-Rücklaufs löst der Videokontroller 14 einen Bildwiederholzyklus aus. Während dieses Zyklus legt der Videokontroller ein HOLD-Signal an einen Speicheradressengenerator 60 und an einen Adreßbus arbitrator 64. Der Arbitrator 64 steuert den Zustand eines Adreßbusmultiplexers (MUX) 66, der einen Zustand hat, in dem er den Videokontroller 14 wählt, und einen anderen Zustand, in dem er den Speicheradressengenerator 60 wählt. Der Speicher adressengenerator 60 bestätigt das HOLD-Signal durch Ausgabe eines HOLDACK-Signals an den Busarbitrator 64. Der Arbitrator 64 spricht auf die HOLD- und HOLDACK-Signale an, indem er den Multiplexer 66 in den Zustand versetzt, indem er den Video kontroller 14 wählt. Der Videokontroller 14 setzt eine 8-Bit Reihenadresse, die der nächsten anzuzeigenden Abtastzeile entspricht, auf den Adreßbus 24. Auf diese Weise wird eine Reihe von Speicherplätzen in jedem Segment von Speicher 36 gewählt. Der Inhalt der 128 Speicherplätze in der gewählten Reihe eines jeden Segmentes wird in ein internes Schiebe register des Speichersegments verschoben. Die Speichersegmente 36 ₀, 36 ₁, 36 ₂ und 36 ₃ werden in wiederholter Sequenz als Reaktion auf aufeinanderfolgende Pixeltaktimpulse während des aktiven Intervalls der waagrechten Abtastzeile gewählt, und bei Wahl eines jeden Segmentes wird der Inhalt seines internen Schieberegisters durch den seriellen Port hinaus geschoben. Daher sind die durch den seriellen Port verschobenen Werte in der Sequenz 36 ₀, 36 ₁, 36 ₂, 36 ₃, 36 ₀, 36 ₁ usw., und werden mit Ablenkung des Elektronenstrahls unter Steuerung der von der Ablenkschaltung 8 erzeugten Ablenksignale synchronisiert. Die Sequenz der aus dem Speicher 36 ausgelesenen numerischen Werte wird von V-DAC 42 in ein analoges Intensitätssignal umgewan delt. Das Intensitätssignal wird zur Steuerung der Intensi täten verwendet, mit denen die Pixel auf einer Zeile des Raster leuchten. Daher entsprechen die adressierbaren Speicherplätze des Pufferspeichers 36 im Verhältnis 1:1 den darstellbaren Pixeln auf dem Schirm 6 der Kathodenstrahl röhre und werden von dem Elektronenstrahl der Anzeigevor richtung 4 synchron mit dem Abtasten des Anzeigeschirmes 6 abgetastet. Die Intensität, mit der ein gegebenes Pixel in dem Bildwiederholzyklus leuchtet, hängt von dem in dem entsprechenden Speicherplatz gespeicherten numerischen Wert ab. Da die im Pufferspeicher 36 gespeicherten numerischen Werte jeweils vier Bit haben, kann die Anzeigevorrichtung 4 sechzehn Intensitätsstufen (Aus-Zustand und fünfzehn Graustufen) anzeigen.

Das Oszilloskop umfaßt eine Erfassungsschaltung (ACQ-CCT) 54, die Wellenformdaten erstellt, welche aus Paaren digitaler Wörter bestehen. Ein Wort eines jeden Paares stellt den Wert eines ersten Parameters dar und das andere Wort des Paares steht für den Wert eines zweiten Parameters. Die Wellenform datenpaare werden an den Speicheradreßgenerator 60 angelegt. Als Reaktion auf jedes Wellenformdatenpaar, und die von der Bedienungsschnittstelle 20 empfangenen Skalierungs- und Versetzungssignale erzeugt der Speicheradreßgenerator 60 ein 9-Bit Y-Adreßwort und ein 9-Bit X-Adreßwort. Muß der Videokon troller 14 auf den Bus 24 Zugriff haben, speichert der Speicheradreßgenerator 60 vorübergehend die X- und Y-Adreß wörter. Muß der Videokontroller 14 nicht mehr auf den Bus 24 zugreifen, beispielsweise während des vertikalen Rücklauf intervalles, versetzt der Arbitrator 64 den Multiplexer 66 in den Zustand, in dem er den Speicheradressengenerator 60 wählt, und der Speicheradressengenerator 60 legt das Y-Adreßwort und die oberen sieben Bit des X-Adreßworts als 16-Bit Speicher adreßvektor an den multiplexierten Adreßbus 24. Der Adreßbus 24 ist acht Bit breit, und daher wird der Speicheradreßvektor in zwei Wörtern von jeweils acht Bit vorgelegt, wobei sich das eine Wort aus den oberen acht Bit der Y-Adresse und das andere aus der X-Adresse und dem niedrigstwertigen Bit der Y-Adresse zusammensetzt. Der Speicheradressengenerator 60 legt die beiden niedrigstwertigen Bit des X-Adreßwortes an einen Dekoder 62, der die beiden niedrigstwertigen Bit des X- Adreßworts in einen von vier Binärwerten dekodiert.

Vor Durchführung einer Signalerfassung definiert die Bedienungsperson einen Triggerbereich in dem Adreßraum der Anzeigevorrichtung 4. Der Triggerbereich kann eine oder mehrere geschlossene Figuren bilden, in welchem Fall der Triggerbereich unter Verwendung der Bedienerschnittstelle zur Bewegung des Cursors des Oszilloskops um die Grenzen einer jeden geschlossenen Figur herum definiert werden kann. Der Prozessor 18, der über die Busse 22 und 44 wirkt, lädt einen Triggerkode in diejenigen Speicherplätze, die den vom Cursor bei Definierung der Grenzen erfaßten Pixeln entsprechen. Für jeden Wert von Y im Adreßraum der Anzeigevorrichtung, bei dem zwei Pixel von dem Cursor erfaßt werden, lädt der Prozessor 18 ebenfalls den Triggerkode in alle diejenigen Speicherplätze, die den Pixeln zwischen diesen beiden erfaßten Pixeln entsprechen. Alternativ kann der Triggerbereich auch der Bereich außerhalb einer geschlossenen Figur sein, in welchem Fall die Speicherplätze, die den Pixeln innerhalb der Grenzen der geschlossenen Figur entsprechen, in der voranstehend beschriebenen Weise identifiziert werden können, und der Triggerkode kann in alle Speicherplätze geladen werden, die den Pixeln entsprechen, die nicht innerhalb der Grenzen liegen. Der Prozessor 18 lädt ebenfalls den Triggerkode in ein Register 84. Es versteht sich, daß aufgrund der Tatsache, daß der Speicher 36 in vier Segmente unterteilt ist, der Trigger bereich des Anzeigenadreßraumes allgemein den vier Trigger bereichen in jeweils den Adreßräumen der Speichersegmente entspricht.

Während einer Signalerfassung arbeitet der Pufferspeicher 36 in einem Lese-, Modifizier-, Schreib-Modus. Die an den vier Speicherplätzen gespeicherten Werte, die durch einen von dem Speicheradressengenerator 60 an den Bus 24 gelegten Speicher adreßvektor identifiziert werden, werden aus dem Puffer speicher ausgelesen und auf den Datenbus 44 gesetzt. Ein Pixelmanipulator 70 liest die numerischen Werte aus dem Daten bus aus und lädt sie in einen Signalspeicher 72. Der Signal speicher 72 legt die aus dem Bus 44 ausgelesenen numerischen Werte auf die Adreßleitungen eines Nachschlag-RAM 74, dessen Datenleitungen mit einem Eingang eines Multiplexers 78 verbun den sind. Der Nachschlag-RAM 74 gibt vier Ausgangswerte zu rück, die über eine im RAM 74 gespeicherte Nachschlagtabelle jeweils mit den vier Eingangswerten verbunden sind, und diese modifizierten Werte werden von dem Multiplexer 78 auf den Datenbus gesetzt. Auf der Grundlage der beiden niedrigst wertigen Bits des von dem Speicheradreßgenerators 60 erzeugten X-Adreßworts legt der Dekoder 62 ein Schreibfreigabesignal an eines der vier Segmente des Speichers 36, und der passende der vier modifizierten Werte wird zurück in das passende Segment des Pufferspeichers 36 geschrieben. Die Inhalte der entspre chenden Speicherplätze in den anderen drei Segmenten des Speichers 36 bleiben unverändert.

Während der Erfassung werden die aus dem Pufferspeicher 36 ausgelesenen Werte ebenfalls an einen Komparator 82 gelegt, der jeden Wert mit dem im Register 84 gespeicherten Trigger kode vergleicht. Entspricht einer der aus dem Pufferspeicher 36 ausgelesenen Werte dem Triggerkode, ist der entsprechende Ausgang des Komparators eine logische Eins, ansonsten eine logische Null. Die "ist gleich"-Ausgänge des Komparators 82 werden mit einem Multiplexer (MUX) 86 verbunden, der an seinem Steuereingang die beiden niedrigstwertigen Bit des vom Speicheradressengenerator 60 erzeugten X-Adreßworts empfängt und den Eingang wählt, der das Ergebnis des Vergleiches des Triggerkodes mit dem Inhalt des Speicherplatzes, der gerade aktualisiert wird, darstellt. Wenn daher der Speicherplatz, der gerade aktualisiert wird, einem Pixel innerhalb des Triggerbereiches entspricht, erstellt der Multiplexer 86 eine logische Eins an seinem Ausgang, und ansonsten eine logische Null. Der Ausgang des Multiplexers 86 wird an den Prozessor 18 gelegt, der auf eine vom Multiplexer 86 empfangene logische Eins anspricht, indem er einen Trigger an die Erfassungs schaltung 54 ausgibt, um die Beendigung der Erfassung auszu lösen.

Die im RAM 74 gespeicherte Nachschlagetabelle wird durch den Hauptprozessor 18 in den Nachschlag-RAM geladen. Um eine Aus gabe von unerwünschten Triggern zu verhindern, ist die Nach schlagetabelle so ausgelegt, daß kein Speicherplatz, der den Triggerkode enthält, verändert wird. Ist beispielsweise der Triggerkode eine dezimale "Zwei", dann ist die Nachschlage tabelle so ausgelegt, daß der RAM 74 die in der rechten Spalte von Tabelle Z aufgeführten Werte als Reaktion auf die Ein gangswerte in der linken Spalte von Tabelle I zurücksendet.

Adresse
Daten
0
1
1	3
2	2
3	4
4	5
.	.
.	.
.	.
14	15
15	15

Der Pixelmanipulator 70 umfaßt auch einen Abwärtszähler, der ermöglicht, daß das Oszilloskop den Nachleuchtbetriebsmodus eines Analogoszilloskops emuliert. Bei der Emulation des Nachleuchtmodus vollzieht das Oszilloskop von Zeit zu Zeit einen Ausschwingzyklus als Reaktion auf ein Signal von einem Ausschwingzyklusinitiator 96. Während eines Ausschwing schrittes erzeugt der Speicheradreßgenerator 60 einen internen Speicheradreßvektor und die Inhalte der von diesem Speicher adreßvektor identifizierten vier Speicherplätze wird durch den Signalspeicher 72 an den Abwärtszähler gelegt. Im Fall der dargestellten Ausführungsform der Erfindung umfaßt der Abwärtszähler einen zweiten Nachschlag-RAM 80, dessen Daten leitungen mit dem zweiten Eingang des Multiplexers 78 ver bunden sind. Der Nachschlag-RAM 80 sendet vier Ausgangswerte zurück, die über die im RAM 80 gespeicherte Nachschlagetabelle jeweils mit den vier Eingangswerten verbunden sind, und diese modifizierten Werte werden von dem Multiplexer 78 auf den Datenbus gesetzt und wieder in die passenden Speicherplätze des Speichers 36 eingelesen. Nach jedem Lese-, Modifizier- und Schreibzyklus erzeugt der Speicheradreßgenerator 60 einen neuen Speicheradreßvektor. Zur Verringerung der Intensitäts pumpeffekte zeigen die in aufeinanderfolgenden Ausschwing schritten erzeugten Speicheradreßvektoren auf Plätze, die über den Adreßraum des Speichers 36 versetzt sind. In einem Aus schwingzyklus, der eine Folge von Ausschwingschritten dar stellt, werden alle Speicherplätze, die Datenwerte ungleich Null enthalten, erniedrigt.

In einem Ausschwingzyklus werden die Inhalte von Speicher plätzen entsprechend Pixeln außerhalb des Triggerbereiches erniedrigt, so daß die Pixel fortschreitend verblassen, es sei denn, die entsprechenden Speicherplätze werden in Erfas sungszyklen zumindest so schnell erhöht wie sie in Ausschwing zyklen erniedrigt werden.

In einem Ausschwingzyklus ist es nicht erforderlich, die in den Signalspeicher 72 geladenen Zahlen zu prüfen, um festzu stellen, ob ein den Triggerkode enthaltender Speicherplatz adressiert wurde, aber es muß sichergestellt werden, daß Speicherplätze, die mit dem Triggerkode geladen wurden, nicht modifiziert werden. Ist der Triggerkode eine dezimale "Zwei", läßt sich dies durch Laden des Ausschwing-RAM 80 mit einer Tabelle erzielen, so daß er als Ausgang den in der rechten Spalte von Tabelle II aufgeführten Wert als Reaktion auf den Eingang in der linken Spalte der Tabelle II erstellt.

Adresse
Daten
0
0
1	0
2	2
3	1
4	3
.	.
.	.
.	.
14	13
15	14

Der Wert einer dezimalen "Zwei" für den Triggerkode wird ge wählt, da er ausreicht, um den Triggerbereich für eine Bedie nungsperson des Oszilloskops leicht erkennbar machen zu kön nen.

Es versteht sich, daß die Erfindung nicht auf die voranstehend beschriebene besondere Ausführungsform beschränkt ist, und daß Variationen daran möglich sind, ohne daß hierbei vom Umfang der Erfindung abzugehen, wie er in den nachstehenden Ansprü chen und ihren Äquivalenten festgelegt ist. Beispielsweise ist es nicht wesentlich, zwei getrennte Nachschlag-RAM für den Pixel-Aktualisierungszyklus zu verwenden, da die Aktuali sierungstabelle und die Ausschwingtabelle abwechselnd in einen einzelnen RAM geladen werden können. Die Verwendung von zwei getrennten RAM jedoch enthebt das System von einer Zeitbindung und anderen Zwängen, die durch die Verwendung nur eines Nach schlag-RAM für die beiden Funktionen bedingt wären. Weiterhin ist es nicht erforderlich, Nachschlagtabellen für die Aktuali sierungs- und Ausschwingvorgänge zu verwenden, da diese Vor gänge unter Verwendung von Rechten- und Steuerwerken, die je weils als Addierer und Subtrahierer fungieren, durchgeführt werden können, unter der Voraussetzung, daß entsprechende Schritte zur Vermeidung einer Änderung derjenigen Eingangs werte unternommen werden, die dem Triggerkode entsprechen. Dies kann auf der Aktualisierungsseite durch einen Nachschlag- RAM erfolgen, der mit einer Tabelle geladen ist, die denselben Ausgangswert für einen gegebenen Eingangswert zurücksendet, außer in dem Fall, in dem der von dem Addierer erstellte Eingangswert dem Wert entspricht, der von dem Addierer als Reaktion auf den Triggerkode zurückgesandt wird, in welchem Fall die Tabelle den Triggerkode zurücksendet. Ein ähnliches Mittel kann auf der Ausschwingseite verwendet werden. Ein Vorteil der Verwendung eines Rechen- und Steuerwerkes zur Aktualisierung besteht darin, daß es die Anzeige von verstärkten Zonen erleichtert, wie es in der ebenfalls anhängigen deutschen Patentanmeldung P 41 25 920.3 vom 5. August 1991 beschrieben ist. Die Verwendung eines Rechen- und Steuerwerkes für das Ausschwingen erleichtert auch den adaptiven Betrieb der Nachleucht- bzw. Ausschwingfunktion, wie es in der ebenfalls anhängigen deutschen Patentanmeldung P 41 25 878.9 vom 5. August 1991 beschrieben ist. Es ist nicht wesentlich, daß die Anzahl der Speicherplätze gleich der An zahl der darstellbaren Pixel ist, so lange mindestens eben soviele Speicherplätze wie darstellbare Pixel vorhanden sind.

Claims

1. Verfahren zum Betrieb eines Pufferspeichers, welcher eine Anordnung von Speicherplätzen umfaßt, die von einem n-Bit Adreßwort und einem m-Bit Adreßwort definiert werden, wobei ein jeder Speicherplatz einen aus zumindest zwei Bit zusammengesetzten numerischen Wert speichern kann, gekennzeichnet durch folgende Schritte:

(a) Laden jeweils eines Triggerkodes in die gewähl ten Speicherplätze des Pufferspeichers,
(b) Empfang eines ersten Datenwortes aus n Bit und eines zweiten Datenwortes aus m Bit,
(c) Auslesen aus dem Pufferspeicher des numerischen Wertes, der in dem Speicherplatz abgelegt ist, dessen Adresse von dem ersten und dem zweiten Datenwort defi niert wird, und
(d) wenn der in Schritt (c) ausgelesene numerische Wert in einem vorbestimmten Verhältnis zum Triggerkode steht: Erzeugung eines vorbestimmten Ansprechsignals.

2. Verfahren nach Anspruch 1, gekennzeichnet durch eine Er höhung des in Schritt (c) gelesenen numerischen Wertes um einen gewählten Betrag, wenn dieser numerische Wert nicht in dem vorbestimmten Verhältnis zu dem Triggerkode steht und Wiedereinlesen des erhöhten numerischen Wertes in den Speicherplatz, der in Schritt (c) gelesen wurde.

3. Verfahren nach Anspruch 1, weiterhin gekennzeichnet durch:

(e) das Auslesen der numerischen Werte aus den Speicherplätzen des Pufferspeichers,
(f) eine Erniedrigung eines jeden numerischen Wer tes, der nicht in dem vorbestimmten Verhältnis zu dem Triggerkode steht, um einen gewählten Betrag, und
(g) das Wiedereinlesen der erniedrigten numerischen Werte in die entsprechenden Speicherplätze.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Pufferspeicher mindestens zwei koextensive Aufstel lungen (Arrays) von Speicherplätzen umfaßt, wobei die Plätze einer jeden Anordnung von einem n-Bit Adreßwort und einem m-Bit Adreßwort definiert werden, und Schritt (b) umfaßt:

(b) (i) die Erfassung eines ersten Datenwortes mit n Bit und eins zweiten Datenwortes mit (m+p) Bit, und
(b) (ii) die Verwendung des ersten Datenwortes und der oberen m Bit des zweiten Datenwortes zur Wahl eines Speicherplatzes in jeder der koextensiven Aufstellungen,
Schritt (c) das Auslesen numerische Werte aus dem gewählten Speicherplatz in jeder Aufstellung umfaßt, und
Schritt (d) den Vergleich der in Schritt (c) ausge lesenen numerischen Werte mit dem Triggerkode und die Verwendung der unteren p Bit des zweiten Adreßwortes zur Wahl des Vergleichsergebnisses des aus einer der koexten siven Aufstellungen ausgelesenen numerischen Wertes mit dem Triggerkode zur Bestimmung umfaßt, ob die Reaktion erzeugt werden soll.

5. Verfahren zum Betrieb eines Pufferspeichers mit einer Vielzahl von Speicherplätzen in einem Adreßraum mit einer ersten und einer zweiten Dimension, wobei ein jeder Speicherplatz einen aus mindestens zwei Bit bestehenden numerischen Wert speichern kann, gekennzeichnet durch folgende Schritte:

(a) Laden jeweils eines Triggerkodes in die Speicherplätze innerhalb eines gewählten Bereiches des Adreßraums,
(b) Erfassung einer Folge von Paaren von Daten wörtern, die jeweils aus einem ersten Datenwort und einem zweiten Datenwort zusammengesetzt sind, wobei der Bereich des ersten Datenwortes mindestens dem Bereich der ersten Dimension des Adreßraumes entspricht und der Bereich des zweiten Datenwortes mindestens dem Bereich der zweiten Dimension des Adreßraumes entspricht,
(c) für jedes Paar Datenwörter:
- (i) Auslesen des numerischen Wertes aus dem Pufferspeicher, der in dem Speicherplatz abgelegt ist, dessen Adresse in der ersten Dimension des Adreßraumes von einem Adreßwort definiert ist, das auf vorbestimmte Weise mit dem ersten Datenwort verbunden ist, und dessen Adresse in der zweiten Dimension des Adreßraumes von einem Adreßwort definiert ist, das auf vorbestimmte Weise mit dem zweiten Datenwort verbunden ist,
- (ii) Vergleichen des numerischen Wertes mit dem Triggerkode, und
- (iii) wenn der numerische Wert in einem vorbestimmten Verhältnis zu dem Triggerkode steht:
  Erzeugung eines vorbestimmten Ansprechsignals, und
- (iv) ansonsten Erhöhung des numerischen Wertes um einen vorbestimmten Betrag und Einlesen des erhöhten numerischen Wertes in den Speicherplatz, der in Schritt (c) (i) gelesen wurde,
(d) anschließende Erzeugung von Paaren erster und zweiter Adreßwörter, und
(e) für jedes Paar von Adreßwörtern:
- (i) Auslesen des numerischen Wertes aus dem Pufferspeicher, welcher in dem von den ersten und zweiten Adreßwörtern definierten Speicherplatz abgelegt ist, und
- (ii) wenn der numerische Wert in einem vorbe stimmten Verhältnis zu dem Triggerkode steht:
  Wiedereinlesen des unveränderten numerischen Wertes in den in Schritt (e) (i) gelesenen Speicherplatz, und
- (iii) ansonsten Erniedrigung des numerischen Wertes um einen gewählten Betrag und Wiedereinlesen des erniedrigten numerischen Wertes in den in Schritt (e) (i) gelesenen Speicherplatz.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß vor Schritt (a) der gewählte Bereich des Adreßraumes definiert wird.

7. Pufferspeichergerät, gekennzeichnet durch:
eine Vielzahl von Speicherplätzen (36), die einen zweidimensionalen Adreßraum einnehmen und jeweils einen aus mindestens zwei Bit bestehenden numerischen Wert speichern können,
eine Vorrichtung (20) zur Definition eines Bereiches des Adreßraumes und Laden jeweils eines Triggerkodes in die Speicherplätze innerhalb des definierten Bereiches,
eine Eingabevorrichtung (60) zum Empfang einer Folge von Paaren von Datenwörtern, die jeweils aus einem ersten und einem zweiten Datenwort zusammengesetzt sind,
Vorrichtungen (72, 82, 84, 86), die auf ein von der Eingabevorrichtung empfangenes Paar Datenwörter anspre chen, um aus dem Pufferspeicher den numerischen Wert aus zulesen, der in dem Speicherplatz abgelegt ist, dessen Adresse von einem ersten Adreßwort definiert ist, das auf vorbestimmte Weise mit dem ersten Datenwort verbunden ist, und einem zweiten Adreßwort, das auf vorbestimmte Weise mit dem zweiten Datenwort verbunden ist, um den aus dem Pufferspeicher ausgelesenen numerischen Wert mit dem Triggerkode zu vergleichen, und wenn der numerische Wert in einem vorbestimmten Verhältnis zu dem Triggerkode steht, ein vorbestimmtes Ansprechsignal zu erzeugen.