DE3733930C2 - - Google Patents

Info

Publication number
DE3733930C2
DE3733930C2 DE3733930A DE3733930A DE3733930C2 DE 3733930 C2 DE3733930 C2 DE 3733930C2 DE 3733930 A DE3733930 A DE 3733930A DE 3733930 A DE3733930 A DE 3733930A DE 3733930 C2 DE3733930 C2 DE 3733930C2
Authority
DE
Germany
Prior art keywords
picture element
memory
clock frequency
groups
element signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3733930A
Other languages
English (en)
Other versions
DE3733930A1 (de
Inventor
Jeanne Ellen Morel
Darwin Preston Rackley
Stephen Wayne Trynosky
William Allan Boca Raton Fla. Us Wall
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE3733930A1 publication Critical patent/DE3733930A1/de
Application granted granted Critical
Publication of DE3733930C2 publication Critical patent/DE3733930C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/391Resolution modifying circuits, e.g. variable screen formats
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Details Of Television Scanning (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Eye Examination Apparatus (AREA)
  • Toys (AREA)
  • Image Generation (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Betrieb einer digitalen Anzeigevorrichtung, auf eine digitale Anzeigevorrichtung selbst und auf eine Bildschirmsteuervorrichtung für einen Bildschirm mit Rasterabtastung.
Digitale Anzeigevorrichtungen, die im Verbund mit Computersystemen benutzt werden, sind wohlbekannt. In vielen Graphiksystemen, die ein Bildschirmgerät mit Rasterabtastung verwenden, wird das Verfahren der einzeln adressierbaren Bildpunkte oder der Bitebenen verwendet. Bei diesem Verfahren werden die Bilddaten in einem Auffrischspeicher derart angeordnet, daß in dem Auffrischspeicher aufeinanderfolgende Datengruppen direkt aufeinanderfolgenden Bildelementen auf dem Bildschirm entsprechen. Eine der frühen Beschreibungen eines solchen Verfahrens stellt die Artikel mit dem Titel "Computer Graphics in Color" von Peter B. Denes dar, erschienen in "Bell Laboratories Record", Mai 1974, Seite 139-146. Viele gebräuchliche Mikrocomputersysteme verwenden dieses Verfahren der einzeln adressierbaren Bildpunkte bei graphischen Bildschirmen. Ein Beispiel stellt der Personal Computer von IBM dar, wenn er mit einer Farbgraphik- oder einer erweiterten Graphikadapterkarte ausgerüstet ist.
Die meisten der bekannten Anzeigevorrichtungen, können zwischen verschiedenen Bilddefinitionen umgeschaltet werden, worunter verschiedene Anzahlen von Bildelementen pro Bild, von Anzeigezeilen und von verfügbaren Farben pro Bildelement eingeschlossen sind. Ein derartiges System ist in dem Artikel "Freiprogrammierbarer 32-Bit-Prozessor für Grapikanwendungen" von H.-G. Althoff, Design und Elektronik, 20/80, S. 130 ff., beschrieben. Wie dort, sind üblicherweise die Daten jedes Bildpunkts in den Bildspeichern über mehrere Bitebenen (z. B. 4) verteilt, die jeweils unterschiedlicher Farbinformation entsprechen. Bei vorgegebener Gesamtspeicherkapazität kann dann die Anzahl der auflösbaren Bildpunkte dadurch erhöht werden, daß die Anzahl der Bildebenen und damit der vorstellbaren Farben verringert wird (oder umgekehrt); das erfordert jedoch eine entsprechende Umorganisation des Auffrischspeichers, die aufwendig ist, sowie Vorrichtungen, mit denen die Auslesegeschwindigkeit des Auffrischspeichers geändert werden kann.
Nach Wissen der Anmelderin enthält kein bisher bekanntes System eine Vorrichtung, die ein Umschalten zwischen einer ersten und einer zweiten Betriebsart erlaubt, wobei bei der ersten Betriebsart die Bilddaten aus dem Auffrischspeicher mit einer bestimmten Frequenz gelesen und dem Bildschirm mit derselben Frequenz übermittelt werden und bei der zweiten Betriebsart die Bilddaten aus dem Auffrischspeicher mit einer bestimmten Frequenz gelesen, aber dem Bildschirm mit einer Frequenz übermittelt werden, die eine Subharmonische, z. B. die Hälfte, der Auslesefrequenz darstellt.
Aufgabe der Erfindung ist es, bei digitalen Anzeigevorrichtungen auf einfache Art wahlweise eine erste Betriebsart mit hoher Punktauflösung und niedriger Farb- bzw. Helligkeitsauflösung und eine zweite Betriebsart mit niedrigerer Punktauflösung und höherer Farb- bzw. Helligkeitsauflösung zu ermöglichen. Die Lösung dieser Aufgabe erfolgt mit den in den Patentansprüchen 1, 3 und 10 angegebenen Merkmalen.
Die erfindungsgemäße Anzeigevorrichtung schließt eine Vorrichtung nach dem Stand der Technik ein, bei dem in einem Auffrischspeicher die digitalen, die Bildelemente definierenden Daten, gespeichert sind und bei dem eine Vorrichtung vorhanden ist, die aus dem Auffrischspeicher ausgelesenen Bilddaten (Bilddatengruppen) zu einzelne Bildeelemente darstellende Datengruppen (Bildelementsignalgruppen) zusammenzufassen. Das System schließt eine Umschaltvorrichtung ein, mit der zwischen einer ersten und einer zweiten Betriebsart gewählt werden kann. In der ersten Betriebsart werden die Bilddatengruppen mit derselben Frequenz aus dem Auffrischspeicher ausgelesen, verändert und dem Bildschirm zugeführt. In der zweiten Betriebsart werden die Bilddatengruppen mit einer ersten Frequenz aus dem Auffrischspeicher gelesen und zum Teil verändert, dann aber mit einer zweiten Frequenz, die sich als n-te Subharmonische (n eine natürliche Zahl), z. B. die Hälfte, der ersten Frequenz beschreiben läßt, dem Bildschirm zuführt. Dazu werden gemäß der Erfindung 2 n aufeinanderfolgende Bilddatengruppen aus dem Auffrischspeicher zu einer ein Bildelement definierenden Bildelementsignalgruppe zusammengefaßt. Ein Vorteil dieser Einrichtung ist eine erhöhte Farbauflösung des Bildes.
Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Abbildungen 1-4 detailliert dargestellt. Hierbei stellen die Figuren folgendes dar:
Fig. 1 stellt ein Blockschaltbild eines digitalen Bildschirmadapters für eine digitale Anzeigevorrichtung dar, der eine Zentrale Recheneinheit an ein Bildschirmgerät mit Rasterabtastung anschließt.
Fig. 2 stellt ein detailliertes Blockschaltbild von Toren und einem Kombinierschaltkreis (35) aus Abbildung 1 dar.
Fig. 3 stellt ein Blockschaltbild eines Auswahlschaltkreises (17) aus Abb. 1 dar.
Fig. 4 zeigt die Bitanordnung in den Schieberegistern (21-24) aus Abb. 1 in einer bestimmten Betriebsart des Gerätes.
Beschreibung einer Ausführungsform der Erfindung
Abbildung 1 stellt ein Blockdiagramm einer digitalen Anzeigevorrichtung gemäß der Erfindung dar. Die Anzeigevorrichtung hat Eingangsleitungen, die mit der Zentralen Recheneinheit (CPU) (nicht gezeigt) und Ausgabeleitungen, die mit einer Elektronenstrahlröhre (CRT) (ebenfalls nicht gezeigt) verbunden sind. Die Anzeigevorrichtung schließt einen Auffrischspeicher ein, der vier Ebenen (10 bis 13) zum Speichern von Daten umfaßt, die entsprechend die verschiedenen Farbkomponenten der anzuzeigenden Signale darstellen. So speichert z. B. die Ebene M 0 (10) die roten Farbkomponenten, die Ebene M 1 (11) die grünen Farbkomponenten, die Ebene M 2 (12) die blauen Farbkomponenten und die Ebene M 3 (13) die Intensitäts­ komponenten. Die Daten werden in dem Auffrischspeicher in einer Form gespeichert, in der alle Punkte einzeln adressierbar sind. In dieser Anordnung befinden sich in den Ebenen Datenbytes an Stellen, die Positionen von Bildelementen auf dem Schirm der Elektronenstrahlröhre entsprechen. So werden z. B. beim Start einer Bildschirm­ abtastung vier ausgewählte Bytes gleichzeitig von identischen Positionen in jeder der Ebenen des Speichers gelesen, ein Byte von jeder Ebene. Diese Bytes werden üblicherweise dazu benutzt, um die Farbe und/oder die Intensität der ersten acht Bild­ elemente des Bildes zu definieren. Anschließend werden die Bytes gelesen, deren Adresse unmittelbar auf die eingangs eingelesene Adresse folgt. Diese Bytes definieren die Farbe und/oder die Intensität der nächsten acht Bildelemente des Bildes. Dieser Vorgang geht so lange weiter, bis alle Bildelemente definiert und angezeigt worden sind. Abhängig von der Definition des Bildschirms und der Größe des Speichers können die Daten für ein ganzes Bild entweder den Auffrischspeicher ganz oder nur zum Teil ausfüllen. Im ersteren Fall ist die Anfangsadresse eines Bildes auch die erste Adresse von jeder Ebene des Speichers. Im letzteren Fall kann die Anfangsadresse eines Bildes bei einer ausgewählten Adresse innerhalb des Speichers gewählt werden. Durch ein Ändern der Anfangsadresse von Bild zu Bild können Panorama- und Zeichentrickfunktionen durchgeführt werden. Die aufeinanderfolgenden Adressen zum Lesen der Bilddaten aus dem Auffrischspeicher werden von einer Steuereinheit (14) (CRTC) der Elektronenstrahlröhre erzeugt. Diese Adressen werden über 20 Adreßleitungen (15) dem Auffrischspeicher zugeführt. Die CRT-Steuer­ einheit (14) kann von dem Typ MC6845 sein, die von Motorola Inc. hergestellt wird und sie kann in bekannter Weise durch Eingangssignale auf Leitungen (nicht gezeigt), die Takt- und Steuerleitungen einschließen, von der Zentralen Recheneinheit gesteuert werden. Aus Gründen der Übersichtlichkeit sind die direkten Verbindungen zwischen dem Auffrischspeicher und der Zentralen Rechen­ einheit nicht gezeigt. Diese Verbindungen erlauben der Zentralen Recheneinheit einen Zugang zu dem Auffrisch­ speicher, um die anzuzeigenden Daten einzufügen und auf den neuesten Stand zu bringen.
Die vorliegende Erfindung ist auf eine Anzeigevorrichtung gerichtet, welche die Daten aus dem Auffrischspeicher dazu verwendet, Signale mit verschiedenen Bildauflösungen zu liefern, verschieden sowohl bezüglich der Anzahl der Bildelemente innerhalb eines Bildes, als auch bezüglich der Anzahl der verfügbaren Farben für jedes einzelne Bildelement. Als Beispiel werden drei Auflösungen beschrieben, zwischen denen umgeschaltet werden kann. Hierbei liefern die ersten beiden ein Bild mit 640 × 200 Bildelementen und 16 oder 64 Farben pro Element. Eine dritte Auflösung liefert 320 × 200 Bildelemente mit 256 Farben pro Element.
Zunächst zu der Betriebsart, wenn die Anzeigevorrichtung mittels eines Betriebsartensteuersignals auf Leitung 16 aus Register 38, welches die Betriebsartensteuersignale von der CPU empfängt und speichert, in die Betriebsart mit 640 × 200 Bildelementen und 16 Farben geschaltet ist. In dieser Betriebsart hat der Auswahlschaltkreis 17 keine Wirkung auf die ihn passierenden Signale. Entsprechend wird bei jedem Zugriff auf den Auffrischspeicher eine Gruppe von 4 Datenbytes, ein Byte von jeder Ebene des Speichers, ungeändert in die Umsetzer 21 bis 24 eingespeist. Die Umsetzer 21 bis 24 werden gleichzeitig durch Taktsignale auf einer Leitung 25 von der CRT-Steuereinheit 14 getaktet, um die empfangenen Bytes seriell zu machen. Die seriellen Ausgabesignale der Umsetzer werden mittels der Synchronisiertore 26 bis 29 getaktet, um als parallele 4 Bit Eingabesignale für den Palettenregistersatz 31 zu dienen. Dieser Palettenregistersatz umfaßt 16 Register, die von der CPU (über nicht gezeigte Daten- und Steuerleitungen) geladen werden können und von den 4 Bit Eingabesignalen ausgewählt werden. Jedes Register speichert 6 Bit. Die 6 Bit Ausgabesignale werden einem 6 Bit Tor 32 zugeführt und werden, durch Taktsignale auf Leitung 25 getaktet, aus diesem Tor zu einem weiteren 6 Bit Tor 33 geleitet. Die Ausgänge beider Tore 32 und 33 werden entsprechend über Leitungen 34 bzw. 39 zu einem Verknüpfungsschaltkreis (35) geführt. Der Verknüpfungs­ schaltkreis empfängt außerdem 4 Bit Farbauswahlsignale aus einem Register 36 über die Leitungen 40. Diese Farbauswahlsignale werden aus der CPU über Eingabe­ leitungen 37 dem Register 36 zugeführt. Der Verknüpfungs­ schaltkreis 35 wird durch Betriebsartensteuersignale von Betriebsartensteuerregister 38 über die Leitungen 16 gesteuert.
Die Abbildung 2 zeigt ein Blockschaltbild einer Ausführungsform des Verknüpfungsschaltkreises 35. Die Abbildung zeigt die Tore 32, 33 und Register 36 aus Abb. 1 mit ihren entsprechend 6, 6 und 4 Bit Ausgängen 34, 39 bzw. 40. Diese Ausgänge werden wahlweise an die 8 Bit Tore 45, 46 und 47 gekoppelt, wobei deren 8 Bit Ausgänge über die Leitungen 41, 42 bzw. 43 dem gemeinsamen Ausgang 44 zugeführt werden. Ein Auswahlschaltkreis 48 liefert, abhängig von Betriebsartensteuereingabesignalen über die Leitungen 16 aus Register 38 (Abb. 1), ein Ausgangssignal wahlweise auf einer seiner 3 Ausgänge 51, 52 oder 53, wodurch entsprechend eines der Tore 45, 46 oder 47 aktiviert werden kann. Wenn das Tor 45 aktiviert ist, dann werden 4 Bits von Tor 32 und 4 Bits von Tor 33 dem Ausgang 44 zugeführt. Wenn das Tor 46 aktiviert ist, dann werden 6 Bits von Tor 33 und 2 Bits aus Register 36 dem Ausgang 44 zugeführt. Wenn das Tor 47 aktiviert ist, dann werden 4 Bits von Tor 33 und 4 Bits von Register 36 dem Ausgang 44 zugeführt. Diese verschiedenen Ausgangs­ signale auf Ausgang 44 entsprechen drei Betriebsarten der in Abb. 1 dargestellten Vorrichtung, so wie sie durch die dem Register 38 zugeführten Betriebsartensteuersignale definiert sind.
Im folgenden wird wieder Bezug genommen auf Abb. 1. Die Ausgangssignale des Verknüpfungsschaltkreises 35 werden auf den Leitungen 44 dem Tor 54 zugeführt. Dieses Tor wird getaktet entweder mit der Signalfrequenz auf Taktleitung 25 von der CRT-Steuereinheit 14 oder aber mit der Hälfte dieser Frequenz. Diese halbe Frequenz wird erzeugt durch die Verriegelungsschaltung 55, welche ihrerseits von der Taktleitung 25 aus getaktet wird. Der Q-Ausgang der Verriegelungsschaltung 55 wird rückgeführt zu ihrem D-Eingang. Der Löscheingang (CC) der Verriege­ lungsschaltung 55 ist mit der Bildschirmeinschaltungs­ leitung 57 (DISPEN), deren Funktion später beschrieben werden wird, verbunden.
Ein Auswahlschaltkreis 56 bestimmt in Abhängigkeit von dem Betriebsartenwahlsignal aus Betriebsartenwahlregister 38, ob das volle oder das halbe Taktfrequenzsignal dem Tor 54 zugeführt wird. Wie später deutlicher wird, wird das Taktsignal mit der halben Frequenz zusammen mit der Aktivierung von Tor 45 (Abb. 2) verwendet, d. h. mit einer Farbdefinition von je 4 Bits von den Toren 32 und 33. Das volle Taktfrequenzsignal wird mit den anderen Betriebsarten des Geräts verwendet.
Die 8 Bit Signale, die das Tor 54 passieren, werden dazu verwendet, das Suchen in einer Farbtabelle (CLUT) 58 zu steuern. Diese Farbtabelle schließt 256 Register zu je 18 Bits ein, die durch die 8 Bit Eingangssignale auf Leitung 44 ausgewählt werden können. Von den 18 Bit jedes Registers steuern 6 einen roten Digital/Analog (D/A) Wandler 59, weitere 6 einen grünen D/A Wandler 60 und weitere 6 einen blauen D/A Wandler 61, welche ent­ sprechend die roten, grünen und blauen Analogausgangs­ signale zum Ansteuern der Elektronenstrahlröhre bereit­ stellen.
Wie oben erwähnt, wird gegenwärtig der Betrieb des Gerätes mit 640 × 200 Bildelementen und 16 Farben betrachtet. Diese Betriebsweise bedeutet, daß Register 47 (Abb. 2) ausgewählt wurde, Ausgangssignale an die Farbtabelle 58 mit der vollen Taktfrequenz zu senden, d. h. der Taktausgang der CRT-Steuereinheit 14 wird unverändert auf das Tor 54 gegeben. In dieser Betriebsweise liefert das Farbauswahlregister 36 4 Bits zu den Adressignalen der Farbtabelle. Diese 4 Bits bleiben für bestimmte Perioden konstant und definieren so verschiedene Farbbereiche während dieser Perioden. Die restlichen 4 Bits der Farbtabellenadresse kommen aus Register 33 und sind deshalb vom Inhalt der Ebenen des Speichers und des Palettenregisters festgelegt. Die Taktfrequenz der CRT-Steuereinheit 14 entspricht der Wiederholfrequenz der Bildelemente auf dem Bildschirm, so daß alle Bildelementlinien der Reihe nach auf dem Bildschirm wiederholt angezeigt wird. Diese Betriebsweise, bei der 4 Bits für jedes Bildelement variabel sind, liefert 16 verschiedene Farben auf dem Bildschirm.
In einer weiteren Betriebsart, die eingeschaltet ist, wenn Tor 46 in Abb. 2 ausgewählt ist und wiederum die volle Taktfrequenz benutzt wird, werden wiederum 640 × 200 Bildelemente angezeigt. In dieser Betriebs­ weise kommen jedoch nur 2 feste Bits aus dem Farbaus­ wahlregister 36, und das Tor 46 wird mit allen 6 Farbbits von Tor 33 versorgt. Entsprechend können in dieser Betriebsweise mit 6 variablen Bits für jedes Bildelement 64 = 2⁶ verschiedene Farben zur Anzeige gebracht werden.
In dem bis jetzt beschriebenen Gerät stellen die Auffrischspeicher 10 bis 13, die parallel/seriell Umsetzer 21 bis 24, das Palettenregister 31, die Farbtabelle 58 und die Digital/Analog-Wandler 59 bis 61 Teile von bereits bekannten digitalen Anzeigevorrichtungen dar.
Die vorliegende Anzeigevorrichtung unterscheidet sich von denen aus dem Stand der Technik hauptsächlich durch die Kombination der beiden Tore 32 und 33 (Abb. 1), des Tores 45 (Abb. 2) und des Tores 54 (Abb. 1). In der vorliegenden Ausführungsform tragen alle diese Bauteile zum Entstehen eines Bildes mit 320 × 200 Bildelementen mit je 256 = 2⁸ möglichen Farben bei.
In der vorliegenden Ausführungsform stellt die Betriebsweise mit 320 × 200 Bildelementen die dritte wählbare Betriebsweise dar. In dieser Betriebsweise ist das Tor 45 (Abb. 2) im Verknüpfungsschaltkreis 35 aktiviert und es ist die halbe Taktfrequenz aus der Verriegelungsschaltung 55 durch den Auswahlschaltkreis 56, welcher Tor 54 steuert, gewählt.
Wenn die dritte Betriebsart vorliegt, dann werden die Daten aus dem Auffrischspeicher gelesen und mit der vollen Taktfrequenz zu den Parallel/Seriell Schiebe­ registern 21 bis 24 und den Toren 26 bis 29 durchgeleitet. Die Ausgänge der Tore 26 bis 29 gehen auf den Palettenregistersatz 31, welcher seine 6 Bit Ausgangssignale auf Tor 32 gibt, von wo diese wiederum mit der vollen Taktfrequenz zum Tor 33 weitergeleitet werden.
Je 4 Bits von den Toren 32 und 33 bilden zusammen die 8 Bit Ausgangssignale von Tor 45 (Abb. 2), welche über die Leitung 44 auf Tor 54 gegeben werden. Dieses Tor arbeitet nun mit der halben Taktfrequenz der bis zu diesem Punkt durchlaufenen Schaltkreise. Entsprechend kann nur jede zweite Gruppe von 8 Bits aus Tor 45 das Tor 54 zum Farbtabellenschaltkreis 58 passieren, oder in anderen Worten, aus dem Strom von 6 Bit Ausgangssignalen vom Palettenregistersatz 31 werden 4 Bits von jedem Ausgangssignal mit einer gradzahligen Folgenummer und 4 Bits von jedem Ausgangssignal mit einer ungradzahligen Folgenummer zu je einem Eingabesignal für den Farbtabellenschaltkreis 58 zusammengefaßt. Da es volle 8 variable Bits gibt und kein festes Bit aus Register 36 benutzt wird, adressiert jede Bitgruppe jedes der 256 Register der Farbtabelle 58 an. Entsprechend kann jedes der angezeigten Bildelemente jede von 256 Farben annehmen. Wenn die Bildschirmabtastung mit derselben Frequenz wie zuvor abläuft, dann bedeutet eine Halbierung der Frequenz, mit der das Tor 54 die Farbtabelle 58 adressiert, daß nur die halbe Anzahl der Bildelemente erzeugt wird. So wird die Elektronen­ strahlröhre nun 320 × 200 Bildelemente anzeigen, wobei aber jedes Element aus 256 Farben gewählt wird.
In obiger Beschreibung wurden die Funktionen und die Struktur des Auswahlschaltkreises 17 der Einfachheit halber weggelassen. Dieser Schaltkreis ist ein sehr wünschenswerter wenn auch kein wesentlicher Teil des Anzeigesystems, der in der Betriebsweise mit der geringeren Anzahl von Bildelementen (320 × 200), die oben als die dritte Betriebsweise beschrieben wurde, wirksam ist. Wenn die Speicherplatzerfordernisse des Speichers betrachtet werden, dann ist es klar, daß sich ohne Abänderung des bisher beschriebenen Systems je 2 entsprechende Bits aus jeder der Ebenen des Speichers 10 bis 13 je ein Bildelement teilen. In anderen Worten, in jeder Ebene umfaßt jedes gespeicherte Byte ein Viertel der Daten für jedes von 4 Bildelementen.
Vorher, d. h. sowohl in der ersten als auch in der zweiten Betriebsart des vorliegenden Systems, enthielt jedes in einer Ebene gespeicherte Byte je ein Bit von je einer von 8 Bildelementdatengruppen. Entsprechend ange­ paßte Bitmanipulationstechniken sind notwendig, um die Daten eines einzelnen Bildelementes zu verändern. Diese Techniken werden aber kompliziert, wenn Paare von Bits manipuliert werden müssen.
Der Auswahlschaltkreis 17 ermöglicht dem Auffrisch­ speicher, Bytes in jeder Ebene so zu speichern, daß jedes Byte 2 Datengruppen zu je 4 Bits enthält. In der ersten und zweiten Betriebsart läßt der Auswahlspeicher 17 alle Daten aus dem Auffrischspeicher ungeändert passieren, die Daten zu einem Bildelement werden wie vorher gespeichert, wobei jedes Byte in einer Ebene gespeichert wird, die 8 Bits enthält, die zu (8) verschiedenen Bildelementdatengruppen gehören. In der dritten Betriebsweise werden die Bildelementdaten derart als Bytes gespeichert, daß jedes Byte 2 Gruppen von Bildelementdaten zu je 4 Bit enthält. Diese Bits werden von sich entsprechenden Positionen in aufeinander­ folgenden Ebenen gelesen. So wird zum Beispiel, wenn die erste Position, die zur Anzeige ausgelesen werden soll, die Position 0 ist, das erste Byte von der Position 0 an aus der Ebene 0 gelesen, das nächste Byte von Position 0 an aus der Ebene 1 gelesen, das folgende von Position 0 an aus Ebene 2 gelesen usw. Sowohl bezüglich der Zugriffe der CPU als auch der CRTC (14) auf den Auffrischspeicher definieren die beiden Adreßbits mit der niedrigsten Ordnung die ausgewählte Ebene, wodurch die Ebenen miteinander verkettet werden.
Abb. 3 zeigt eine Ausführungsform des Auswahlschaltkreises 17 von Abb. 1. Im oberen Teil von Abb. 3 sind 4 Daten­ speicherregister 62 bis 65 dargestellt, die zum Datenempfang an die entsprechenden Speicherebenen M 0-M 3 angeschlossen sind. Die Datenspeicherregister sind durch Torgruppen 66 bis 69 oder 70 bis 73 mit den Schieberegistern 21 bis 24 verbunden. Die Signale auf einer Betriebsartenwahlleitung 51 (s. Abb. 2), die bei der Betriebsweise mit 320 × 200 Bildelementen zu je 256 möglichen Farben erzeugt werden, werden auf die Tore 66 bis 69 geleitet. Die Signale, die bei den anderen Betriebsarten erzeugt werden (d. h. diejenigen auf den Leitungen 52 und 53 in Abb. 2), werden benützt, um die Tore 70 bis 73 zu aktivieren. In den Betriebsweisen mit der höheren Anzahl von Bildelementen, d. h. in derjenigen mit 640 × 200 Bildelementen, werden die Signale aus den Registern 62 bis 65 ungeändert über die Tore 70 bis 73 zu den Schieberegistern 21 bis 24 weitergeleitet. In der Betriebsweise mit der niedrigeren Anzahl von Bild­ elementen, übergibt jedes Tor 66 bis 69 zwei Bits aus jedem der Register 62 bis 65 an jedes der Schieberegister (Umsetzer) 21 bis 24. In anderen Worten: Jedes Schieberegister (Umsetzer) empfängt 4 Gruppen zu je 2 Bits, wobei jede Gruppe von einer anderen Ebene des Speichers stammt. Abb. 4 zeigt die Anordnung der Bitgruppen in den Schieberegistern 21 bis 24, deren seriellen Ausgänge sich auf der rechten Seite jedes Registers befinden. Die Bits der Register von Abb. 4 sind mit n/m bezeichnet, wobei n die Ebene des Speichers und m die Position des Bits in dem von dieser Ebene ausgelesenen Byte darstellt.
Es wird darin erinnert, daß in der Betriebsweise des Gerätes mit 320 × 200 Bildelementen die Farbe jedes Bildelementes durch 8 Bits definiert ist, die zwei aufeinanderfolgende Gruppen von je 4 Bits darstellen. Betrachtet man die Bitanordnung von Abb. 4, so erkennt man, daß die ersten beiden Gruppen von je 4 Bits, die in die Schiebergister eingelesen werden, ein volles Daten­ byte der Ebene 0 des Speichers darstellen. Auf dieses Byte folgen diejenigen von den Ebenen 1, 2 und 3. So können die Ebenen des Speichers miteinander verkettet werden, wobei jedes Byte einer Ebene die Daten für ein vollständiges Bildelement darstellt. Wie oben erwähnt, enthalten dann die Ebenen in Folge aufeinanderfolgende Bytes von Bildelementen, die jeweils von Ebene 0 bis Ebene 3 und dann wieder zurück zu Ebene 0 ausgelesen werden.
In obiger Beschreibung von Abb. 1 wurde die Funktions­ erklärung des DISPEN-Eingangs zur Verriegelungsschaltung 55 über die Betriebseinschaltungsleitung 57 auf später verschoben. Die Aufgabe dieses Eingangs ist es sicher­ zustellen, daß in der Betriebsweise mit 320 × 200 Bildelementen die richtigen Signale von den Toren 32 und 33 über den Verknüpfungsschaltkreis 35 auf den Farb­ tabellenschaltkreis CLUT 58 angewandt werden. Das DISPEN-Signal wird von der CRT-Steuereinheit 14 erzeugt, um die Zeit anzuzeigen, in der der Bildschirm aktiviert werden soll. In anderen Worten, es definiert den Anteil jeder Abtastzeile auf dem Bildschirm, der von den Bildelementen moduliert werden soll. Um sicherzustellen, daß die richtigen Paare von 4 Bit Gruppen gebraucht werden, sperrt das DISPEN-Signal die Verriegelungs­ schaltung 55 bis zum Start desjenigen Teils der Abtastzeile, der angezeigt werden soll. Dann wird beim zweiten Zyklus der vollen Taktfrequenz die Verriegelungs­ schaltung 55 betätigt, um ein Torsignal über den Auswahl­ schaltkreis 56 für das Tor 54 zu erzeugen, also zu einem Zeitpunkt, zu dem die Daten bereits über Tor 32 zu Tor 33 gelaufen sind. In dieser Art wird das erste Bildelement einer Abtastzeile definiert durch die ersten beiden 4 Bit Datengruppen.
Zusammenfassend kann festgestellt werden: Es wurde eine digitale Anzeigevorrichtung zum Steuern eines Bildschirmes mit Rasterabtastung vorgestellt. Die Bild­ daten werden dabei in einem Auffrischspeicher in einer Form gespeichert, in der alle Punkte adressierbar sind und in der die Datenanordnung im Auffrischspeicher der Bildelementposition auf dem Bildschirm entspricht. Unter Beibehaltung der Rasterabtastgeschwindigkeit kann der Datenfluß zum Bildschirm bei einer ersten oder bei der Hälfte dieser ersten Frequenz stattfinden. Mit der ersten Frequenz wird ein Bild mit einer hohen Bildelement­ auflösung und einer beschränkten Farbauflösung geliefert. Mit der halben Frequenz wird die Bildelementauflösung halbiert, aber durch die Benutzung von Paaren von Gruppen aufeinanderfolgender Farbsignale für jedes Bildelement wird die Farbauflösung sehr verbessert. Um bei der Betriebsweise mit der hohen Bildelementauflösung eine effektive Benutzung des Speichers zu gewährleisten, wird das bekannte Verfahren des Auslesens von Bytes aus einem Auffrischspeicher mit mehreren Ebenen benutzt, wobei alle Bits eines Bytes je eine Farbkomponente der Bildelemente darstellen. In der Betriebsweise mit der niedrigeren Bildelementauflösung entspricht jedes Byte des Speichers einem einzigen Bildelement, wodurch die einzelnen Ebenen des Speichers miteinander verkettet werden. Ein Auswahlschaltkreis 17 zwischen den Ebenen des Speichers einerseits und den Parallel/Seriell Konvertern andererseits ist so ausgelegt, daß er den richtigen Datenweg zwischen dem Auffrischspeicher und den Schieberegistern gewährleistet.
Zur Beschreibung der verschiedenen Betriebsweisen des Gerätes sind zwar bestimmte Parameterwerte benutzt worden, aber es ist ohne weiteres klar, daß andere Werte benutzt werden könnten, z. B. 640 × 200 Bildelemente mit je 4 Farben und 320 × 200 Bildelemente mit je 16 Farben. Voraussetzung ist, daß die Anzahl der Bildelemente in der einen Betriebsweise doppelt so hoch ist wie die Anzahl der Bildelemente in der anderen Betriebsweise. In beiden Betriebsweisen sollte die Bildabtastgeschwindigkeit dieselbe sein. Darüber hinaus können durch eine dahingehende Abwandlung des Systems, bei der die Anzahl der Tore zwischen dem Palettenregister und dem Verknüpfungsschalt­ kreis erhöht wird, Betriebsweisen benutzt werden, bei denen sich die Anzahl der Bildelemente um mehr als einen Faktor 2 unterscheiden können. Zum Beispiel können mit 3 solchen Toren Betriebsarten benutzt werden, die bei einer ersten Frequenz, der Hälfte dieser ersten und bei einem Viertel dieser ersten Frequenz arbeiten, wobei entsprechende Definitionen der Bildelementbits zu verwenden sind.

Claims (10)

1. Verfahren zum Betrieb einer digitalen Anzeigevorrichtung mit einem Rasterbildschirm, dem sequentiell Bildelementsignalgruppen zugeführt werden, die aus Bilddatengruppen erzeugt werden, die mit einer ersten Taktfrequenz aus einem Auffrischspeicher ausgelesen werden, und dessen Bildelementdefinition (Punktauflöstung und Farb- oder Helligkeitsauflösung) wahlweise geändert werden kann, dadurch gekennzeichnet, daß eine alternative Betriebsart vorgesehen ist, bei der 2 n (n eine natürliche Zahl) aufeinanderfolgend gespeicherte Bilddatengruppen mit der ersten Taktfrequenz aus dem Auffrischspeicher ausgelesen und zu einer Bildelementsignalgruppe zusammengefaßt werden, die mit einer Taktfrequenz zum Rasterbildschirm übertragen wird, die eine n-te Subharmonische der ersten Taktfrequenz darstellt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Auffrischspeicher aus mehreren Speicherebenen besteht, die gleichzeitig byteweise ausgelesen werden, und daß jedes ausgelesene Byte einen Teil einer Bildelementsignalgruppe enthält.
3. Digitale Anzeigevorrichtung mit einem Rastbildschirm, dem sequentiell Bildelementsignalgruppen zugeführt werden, mit Vorrichtungen (21 bis 24, 31, 58) zur Erzeugung der Bildelementsignalgruppen aus Bilddatengruppen, die mit einer ersten Taktfrequenz aus einem Auffrischspeicher (10 bis 13) ausgelesen werden, und mit Vorrichtungen zur Änderung der Bildelementdefinition des Rasterbildschirms, gekennzeichnet durch Umschaltvorrichtungen (35, 38, 45, 48, 54, 55, 56) zum Umschalten der Vorrichtungen zur Erzeugung der Bildelementsignalgruppen aus einer ersten in eine zweite Betriebsart, bei der 2 n (n eine natürliche Zahl) aufeinanderfolgend gespeicherte Bilddatengruppen mit der ersten Taktfrequenz aus dem Auffrischspeicher ausgelesen und zu einer Bildelementsignalgruppe zusammengefaßt werden, und bei der die Bildelementsignalgruppen dem Bildschirm mit einer zweiten Taktfrequenz zugeführt werden, die eine n-te Subharmonische der ersten Taktfrequenz darstellt.
4. Digitale Anzeigevorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß n gleich 1 ist, daß ein erster Torschaltkreis (32) vorgesehen ist, der Bilddatengruppen empfängt, ein zweiter Torschaltkreis (33), der die Ausgangssignale des ersten Torschaltkreises (32) empfängt, und beide Torschaltkreise mit der ersten Taktfrequenz (25) getaktet werden, daß in der Umschaltvorrichtung ein Verknüpfungsschaltkreis (35) vorgesehen ist, der mit den Ausgängen des ersten (32) und zweiten (33) Torschaltkreises verbunden ist und der in der ersten Betriebsart nur die Ausgangssignale des zweiten Torschaltkreises (33) weiterleitet und der in der zweiten Betriebsart die Ausgangssignale von erstem (32) und zweitem (33) Torschaltkreis verknüpft weiterleitet.
5. Digitale Anzeigevorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß ein dritter Torschaltkreis (54) vorgesehen ist, der Ausgangssignale aus dem Verknüpfungsschaltkreis (35) empfängt und der in der ersten Betriebsart mit der ersten Taktfrequenz (25) getaktet wird und der in der zweiten Betriebsart mit der Hälfte der ersten Taktfrequenz (25) getaktet wird.
6. Digitale Anzeigevorrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß ein Farbtabellenspeicher (58) vorgesehen ist, der die Ausgangssignale des dritten Torschaltkreises (54) empfängt und der digitale Treibersignalgruppen für den Rasterbildschirm erzeugt.
7. Digitale Anzeigevorrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß ein Palettenregistersatz (31) vorgesehen ist, der aufeinanderfolgende Bilddatengruppen aus dem Auffrischspeicher (10 bis 13) empfängt und in Antwort darauf die Bilddatengruppen für den ersten Torschaltkreis (32) erzeugt.
8. Digitale Anzeigevorrichtung nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, daß der Auffrischspeicher (10 bis 13) eine Vielzahl von Farbebenen enthält, daß parallel/seriell Umsetzer (21 bis 24) in gleicher Anzahl wie Farbebenen enthalten sind, daß jeder Umsetzer Datenbytes aus dem Speicher empfängt, und jeder Umsetzter einen seriellen Ausgang hat, der mit dem Palettenregistersatz (31) verbunden ist, womit der Palettenregistersatz Datengruppen empfängt, deren Bitanzahl der Anzahl von Umsetzern entspricht.
9. Digitale Anzeigevorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß der Speicher vier Farbebenen (M 0 bis M 3) umfaßt, daß ein Auswahlschaltkreis (17) vorgesehen ist, der Eingangssignale aus dem Speicher (10 bis 13) empfängt und Ausgangssignale an die parallel-seriell Umsetzer gibt und der so mit dem Verknüpfungsschaltkreis (35) verbunden ist (51, 52, 53), daß in der ersten Betriebsart art jedes aus einer bestimmten Ebene des Speichers ausgelesene Datenbyte in genau einen bestimmten Umsetzer eingelesen wird, und daß in der zweiten Betriebsart jeweils ein Bitpaar von einem aus einer bestimmten Ebene des Speichers ausgelesenen Byte in zwei Positionen jeweils eines bestimmten Umsetzers eingelesen wird, womit jeder Umsetzer zwei Bits von jeder Ebene des Speichers erhält.
10. Bildschirmsteuervorrichtung für einen Rasterbildschirm, dem sequentiell Bildelementsignalgruppen zugeführt werden mit Vorrichtungen (21 bis 24, 31, 58) zur Erzeugung der Bildelementsignalgruppen aus Bilddatengruppen, die mit einer ersten Taktfrequenz aus einem Auffrischspeicher ausgelesen werden, und mit Vorrichtungen zur Änderung der Bildelementdefinition des Rasterbildschirms, gekennzeichnet durch eine Umschaltvorrichtung (35, 38, 45, 48, 54, 55, 56) zum Umschalten der Bildschirmsteuervorrichtung aus einer ersten in eine zweite Betriebsart, bei der 2 n (n eine natürliche Zahl) aufeinanderfolgend gespeicherte Bilddatengruppen mit der ersten Taktfrequenz aus dem Auffrischspeicher ausgelesen und zu einer Bildelement­ signalgruppe zusammengefaßt werden, und bei der die Bildelementsignalgruppen dem Bildschirm mit einer Taktfrequenz zugeführt werden, die eine n-te Sub­ harmonische der ersten Taktfrequenz darstellt.
DE19873733930 1986-10-14 1987-10-07 Digitales anzeigesystem mit rasterabtastung Granted DE3733930A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US91824986A 1986-10-14 1986-10-14

Publications (2)

Publication Number Publication Date
DE3733930A1 DE3733930A1 (de) 1988-04-28
DE3733930C2 true DE3733930C2 (de) 1989-03-23

Family

ID=25440071

Family Applications (2)

Application Number Title Priority Date Filing Date
DE8787113100T Expired - Fee Related DE3779554T2 (de) 1986-10-14 1987-09-08 Digitales nach dem rasterverfahren arbeitendes anzeigesystem.
DE19873733930 Granted DE3733930A1 (de) 1986-10-14 1987-10-07 Digitales anzeigesystem mit rasterabtastung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE8787113100T Expired - Fee Related DE3779554T2 (de) 1986-10-14 1987-09-08 Digitales nach dem rasterverfahren arbeitendes anzeigesystem.

Country Status (22)

Country Link
EP (1) EP0264603B1 (de)
JP (1) JPH0664452B2 (de)
KR (1) KR910003195B1 (de)
CN (1) CN1021151C (de)
AR (1) AR241450A1 (de)
AT (1) ATE76993T1 (de)
AU (1) AU600980B2 (de)
BE (1) BE1001063A3 (de)
BR (1) BR8705443A (de)
CA (1) CA1292335C (de)
DE (2) DE3779554T2 (de)
ES (1) ES2032788T3 (de)
GB (1) GB2196212B (de)
GR (1) GR3005576T3 (de)
HK (1) HK61692A (de)
IE (1) IE59835B1 (de)
IL (1) IL83515A (de)
MX (1) MX160734A (de)
MY (1) MY100903A (de)
PH (1) PH24302A (de)
SG (1) SG67892G (de)
ZA (1) ZA877128B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU586948B2 (en) * 1987-03-16 1989-07-27 Sharp Kabushiki Kaisha Image signal processor
GB2229344B (en) * 1988-10-07 1993-03-10 Research Machines Ltd Generation of raster scan video signals for an enhanced resolution monitor
KR910008449B1 (ko) * 1989-04-04 1991-10-15 삼성전관 주식회사 비데오 매트릭스 회로
KR920002600B1 (ko) * 1989-07-21 1992-03-30 삼성전자 주식회사 1비트/2비트 플레인 겸용 비디오 보드
JP3018329B2 (ja) * 1989-07-26 2000-03-13 株式会社日立製作所 表示システムおよび液晶表示装置
JP6219863B2 (ja) 2015-01-26 2017-10-25 ファナック株式会社 プリント板の固定構造

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD107156A1 (de) * 1973-10-03 1974-07-12
US4087808A (en) * 1975-10-15 1978-05-02 Vega Servo Control, Inc. Display monitor for computer numerical control systems
JPS5559543A (en) * 1978-10-26 1980-05-06 Mitsubishi Electric Corp Picture memory device
JPS5810756B2 (ja) * 1978-12-26 1983-02-26 松下電器産業株式会社 画像表示装置
JPS6041378B2 (ja) * 1981-01-28 1985-09-17 富士通株式会社 画像記憶装置
GB2116004A (en) * 1982-01-13 1983-09-14 Europ Systems Improvements in or relating to video display systems
ATE16143T1 (de) * 1982-05-28 1985-11-15 Hell Rudolf Dr Ing Gmbh Verfahren und einrichtung zur reproduktion eines bildes mit groeberer aufloesung als bei der bildabtastung.
JPS5971087A (ja) * 1982-10-17 1984-04-21 株式会社リコー Crt表示装置
FR2544898B1 (fr) * 1983-04-25 1985-07-19 Texas Instruments France Dispositif d'affichage video sur ecran d'affichage par balayage d'une trame ligne par ligne et point par point
JPH0744641B2 (ja) * 1983-06-06 1995-05-15 キヤノン株式会社 画像変倍処理装置
US4673929A (en) * 1984-04-16 1987-06-16 Gould Inc. Circuit for processing digital image data in a high resolution raster display system
US4673930A (en) * 1985-02-08 1987-06-16 Motorola, Inc. Improved memory control for a scanning CRT visual display system

Also Published As

Publication number Publication date
EP0264603A3 (en) 1989-03-22
ATE76993T1 (de) 1992-06-15
GB8720940D0 (en) 1987-10-14
BR8705443A (pt) 1988-05-24
IL83515A0 (en) 1988-01-31
DE3779554T2 (de) 1993-01-28
KR910003195B1 (ko) 1991-05-22
EP0264603A2 (de) 1988-04-27
GB2196212B (en) 1990-08-29
AU7976387A (en) 1988-04-21
EP0264603B1 (de) 1992-06-03
DE3733930A1 (de) 1988-04-28
GB2196212A (en) 1988-04-20
IL83515A (en) 1991-03-10
MY100903A (en) 1991-05-16
ES2032788T3 (es) 1993-03-01
DE3779554D1 (de) 1992-07-09
IE59835B1 (en) 1994-04-06
HK61692A (en) 1992-08-28
CA1292335C (en) 1991-11-19
IE872525L (en) 1988-04-14
KR880005509A (ko) 1988-06-29
CN1021151C (zh) 1993-06-09
BE1001063A3 (fr) 1989-06-27
AR241450A1 (es) 1992-07-31
AU600980B2 (en) 1990-08-30
JPH0664452B2 (ja) 1994-08-22
ZA877128B (en) 1988-04-14
MX160734A (es) 1990-04-19
PH24302A (en) 1990-05-29
SG67892G (en) 1992-09-04
JPS6398693A (ja) 1988-04-30
GR3005576T3 (de) 1993-06-07
CN87106436A (zh) 1988-04-27

Similar Documents

Publication Publication Date Title
DE3687358T2 (de) Bildpufferspeicher mit variablem zugriff.
EP0038411B1 (de) Einrichtung zur Speicherung und Darstellung graphischer Information
DE3853447T2 (de) Anzeigesteuergerät für eine Kathodenstrahlröhre-/Plasmaanzeigeeinheit.
DE3786125T2 (de) Raster-Bildschirm-Steuerung mit veränderlicher räumlicher Auflösung und variabler Datentiefe der Bildelemente.
DE68919781T2 (de) Videospeicheranordnung.
DE4332573A1 (de) Videovorrichtung mit Mehrfachauflösung und Verfahren zum Anzeigen biologischer Daten
EP0252911B1 (de) Programmierbare schaltung zur steuerung einer flüssigkristallanzeige
DE3736195A1 (de) Raster-scan-videoanzeigegeraet
DE2827105A1 (de) Einrichtung zum kontinuierlichen veraendern der gegenstandsgroesse auf einem raster-bildschirm
DE3508336C2 (de)
DE3347346C2 (de)
DE2652900C2 (de) Steuerschaltung zur Bildwiederholung für ein Raster-Datensichtgerät
DE3490148C2 (de) Vorrichtung zur Erzeugung unterschiedlicher Figuren in einem computergesteuerten Darstellungssystem
DE2261141A1 (de) Einrichtung zur graphischen darstellung
DE3218815A1 (de) Verfahren zur verwendung einer speichervorrichtung fuer ein anzeigesystem
DE2510542A1 (de) Digitale bildwiedergabevorrichtung mit mehreren bildschirmen
DE3733930C2 (de)
DE3516416C2 (de)
DE2625840A1 (de) Radaranzeigesystem
DE3685515T2 (de) Nach dem rasterverfahren arbeitendes numerisches sichtgeraet.
DE3781969T2 (de) Regler fuer kathodenstrahl-bildroehre.
DE69109210T2 (de) Verfahren zur Darstellung von Bildern auf einem Matrixbildschirm sowie System zur Durchführung dieses Verfahrens.
DE3046972C2 (de) Steuerschaltung zum Erzeugen von Punktmusterdaten
DE2748029A1 (de) Anzeigeschirm
DE2712497C2 (de) Einrichtung zur zeilenweisen Darstellung von in einem Speicher mit wahlfreiem Zugriff gespeicherter Information

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee