EP0080043B1 - Verfahren zum Einschreiben von Daten in einen Bildwiederholspeicher eines Datensichtgerätes - Google Patents

Verfahren zum Einschreiben von Daten in einen Bildwiederholspeicher eines Datensichtgerätes Download PDF

Info

Publication number
EP0080043B1
EP0080043B1 EP82108854A EP82108854A EP0080043B1 EP 0080043 B1 EP0080043 B1 EP 0080043B1 EP 82108854 A EP82108854 A EP 82108854A EP 82108854 A EP82108854 A EP 82108854A EP 0080043 B1 EP0080043 B1 EP 0080043B1
Authority
EP
European Patent Office
Prior art keywords
control unit
line
video
data
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
EP82108854A
Other languages
English (en)
French (fr)
Other versions
EP0080043A2 (de
EP0080043A3 (en
Inventor
Pedro Trambale
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to AT82108854T priority Critical patent/ATE31370T1/de
Publication of EP0080043A2 publication Critical patent/EP0080043A2/de
Publication of EP0080043A3 publication Critical patent/EP0080043A3/de
Application granted granted Critical
Publication of EP0080043B1 publication Critical patent/EP0080043B1/de
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G09G1/165—Details of a display terminal using a CRT, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory

Definitions

  • the invention relates to a method for writing data under the control of a memory access controller in a frame buffer of a data display device, which has an electron beam tube and an image control unit with at least two line buffers designed as a clock interface.
  • the display In the case of a data display device which has an electron beam tube, the display needs to be refreshed at approximately 50 Hz, for example, for a flicker-free display.
  • the data to be displayed must be stored in a buffer, from which they are called up again and again in the rhythm of the image repetition. This buffer is called a frame buffer.
  • the image repetition memory must on the one hand be available to the display device for the refresh process, but it must also be able to record external data, for example from a data memory, if the image on the screen is to be changed. If the refreshing process is not to be interrupted when a picture is changed, the writing in of new data must be interleaved with the reading out of the data for the picture refreshing.
  • the interleaving can take place, for example, in such a way that the image repetition memory is read out while a beam is moving in, while the image repetition memory is overwritten during the beam return.
  • the beam return time is shorter than the beam lead time. The sum of all beam travel times during an image cycle is therefore considerably smaller than the sum of all beam return times.
  • the available beam return times during an image cycle may not be sufficient to overwrite a memory area or to overwrite the entire memory area.
  • the overwriting must therefore take place in several image cycles.
  • a new picture can only be built up slowly. In addition to the loss of time, the slow image build-up can be disruptive for an operator.
  • a data display device is known from DE-A-3 026 225 (published on February 4, 1982) and US-A-4 156 904, in which the characters to be displayed are stored in coded form in a background memory serving as image repetition memory.
  • the characters are fed to an image control unit via two buffer memories designed as a clock interface.
  • One of the buffer memories can be connected to the background memory and the other to the image control unit.
  • the image control unit controls the two buffer memories in such a way that, when the content of one buffer memory is displayed on the screen, the other buffer memory is loaded from the background memory with the characters to be shown below.
  • the invention was therefore based on the object of specifying a method of the type mentioned above with which the image repetition memory is overwritten within one image cycle.
  • the image control unit sends a request signal to the memory access controller at the beginning of all line runs, and then a signal for writing data is given to the image repetition memory and one of the line buffers, that data is simultaneously stored in the image repetition memory and during the line run one of the line buffers are written, and that the image control unit emits a synchronization signal at the end of an image cycle, which ends the writing of the data.
  • the data word to be written into the image repetition memory is thus simultaneously written into one of the line buffers. Since the writing process takes place while the beam is moving in, the beam return times are available for further writing processes. For example, further control data can be read in. A large number of control functions can thus be carried out on the data display device. The ease of use and the area of application of the data display device are increased.
  • the data display device shown in FIG. 1 contains a display device 8 for displaying characters.
  • the display unit 8 is provided with a cathode ray tube with a screen, and with deflection amplifiers and a circuit part which modulates the intensity of the electron beam on the screen.
  • the visual display device contains an image control unit 6 and an image and character generator 7 for generating the character shapes and for formatting the image on the screen.
  • a data memory with random access serves as a repetition memory 3.
  • An input / output interface 13 is provided for input and output of external data, for example from a computer. Data can be entered from a keyboard 5 via a keyboard interface 4.
  • the visual display device has a function control unit 1 and a system memory 22 with random access. Data for controlling the function control unit 1 are stored in a program memory 2.
  • the function control unit 1 can be designed, for example, as a microprocessor. Not shown is a first memory access control with which a direct memory access to the system memory 22 ge is controlled.
  • a system clock determines the speed of data
  • Data lines which are designated as data bus 9, are provided for the transmission of data.
  • the individual units are addressed via address lines, which are designated as address bus 10.
  • Data bus 9 and address bus 10 can each have 16 lines, for example.
  • the control of the units for example for the selection of the “write” or “ read” function, is carried out via control lines 11.
  • the data, address and control lines can be used for bidirectional transmission.
  • the image control unit 6 is connected to the character generator 7 via video address lines 12. This is connected to the display unit 8 via a video data line 23. In addition, the image control unit 6 is connected to the display unit 8 via two synchronization lines 14. The data transmission from the image control unit 6 to the character generator 7 takes place at a rate determined by the display unit 8.
  • the data on an electron beam tube only remains visible on the screen for a limited time, it must be refreshed at regular intervals. All data to be displayed are stored in the refresh memory 3. If the display on the screen is not to be changed, the image repetition memory 3, the image control unit 6 and the character generator 7 can be decoupled from the function control unit 1 via switches 16, 17 in the data and address bus 9, 10. The refreshing process then takes place under the control of the image control unit 6.
  • the screen is written, for example, in n lines, the image repetition memory being read out once.
  • the characters to be displayed are written on the screen.
  • the beam retrace time 41 the electron beam jumps back without writing, for example to a new beginning of the line or from the last line to the beginning of the image.
  • the sum of all beam return times 41 of an image cycle is considerably shorter than the sum of beam return times 40, so that the beam return times available during an image cycle are not sufficient to overwrite the entire image repetition memory.
  • the data bus 9 is connected to the image repetition memory 3 and the first line buffer 24 via a controllable switch 16.
  • the address bus 10 is connected to the image repetition memory 3 and the image control unit 6 via a controllable changeover switch 17.
  • the toggle switch 17 connects address lines 10 'leading from the image memory 3 to the image control unit 6 alternatively to the address bus 10 or to address lines 10 "which lead to the second memory access controller 18.
  • the address bus 10 is also connected to an address decoder 15.
  • the control lines 11 are divided into a first, second and third control line 11 ', 11 ", 11"'.
  • the first control line 11 ' is connected to the address decoder 15.
  • the second control line 11 is connected to a switching mechanism 20.
  • the circuit arrangement shown in FIG. 3 operates in three different operating modes A, B, C.
  • the function control unit 1 controls all the operations required for starting up the visual display device. This includes, for example, loading parameters for the display format into the image control unit 6.
  • the switch 16 is closed.
  • the address lines 10 ' are connected to the address bus 10 via the changeover switch 17, i. H. the second memory access controller 18 is decoupled from the refresh memory 6.
  • the screen control unit 6 controls the reading out of the image repetition memory, the second memory access control 18 outputting the required addresses on the address lines 10 ′.
  • the switch 16 is open and the address lines 10 ′′ are connected to the address lines 10 ′ via the changeover switch 17.
  • the image repetition memory 3 is overwritten with external data under the control of the first memory access control.
  • the word to be written into the frame buffer 3 is written into the line buffer 24.
  • the switch 16 is closed and the changeover switch 17 connects the address lines 10 'to the address bus 10.
  • the two line buffers 24, 25 serve as a clock interface.
  • the system clock is written into the line buffer 24.
  • the line buffer 25 is read out at the clock of the display unit 8 via the video data lines 12. It is essential that the image repetition memory 3 be overwritten while the electron beam is traversing the line.
  • the three operating modes A, B, C are determined by three states of the switching mechanism 20.
  • the switching mechanism 20 is numbered from 1 to 3 via three outputs of the address decoder 15 are controlled. It is synchronized with the system clock and a synchronization clock of the display unit 8 via the lines 29 and 30.
  • the output signals of the switching mechanism 20 are changed in each case with a system cycle and / or with a synchronization cycle.
  • the switching mechanism 20 has three flip-flops (FF) 26, 27, 28.
  • the switching mechanism 20 consists of four OR gates 34, 35, 36, 37 and two AND gates 31, 33.
  • the image repetition memory 3 has an input RD which effects the reading in of the data present on the data bus 9 as soon as a signal is applied. It also has an input WR, which causes data to be output on data bus 9 as soon as a signal is present.
  • the image control unit 6 also has an input WR. A signal at this input causes data from data bus 9 to be transferred to line buffer 24.
  • the second memory access controller 18 has an output FUJ and an output WR. A signal at one of these outputs has the effect that with direct memory access on the refresh memory 3, i.e. when an image is refreshed in the display unit 8, a read or write operation of the image repetition memory 3 is carried out.
  • X means that a signal that may occur is not effective because it is suppressed in the switching mechanism 20.
  • ⁇ n ⁇ f M means that a signal is effective and is not suppressed by the switching mechanism.
  • Each signal on one of the lines described can assume one of two levels 1 or 0.
  • the writing into the image repetition memory 3 and the line buffer 24 takes place when a 0 level is present at the WR input.
  • the image repetition memory 3 is read out when a 0 level is present at the RD input.
  • the switch 16 is closed when a 0 level is present at its control input, and it is open at a 1 level.
  • the switch 17 connects the address lines 10 'to the address bus 10 at a 0 level, and connects the address lines 10' to the address lines 10 "at a 1 level.
  • the outputs 1, 2, 3 of the address decoder 15 have the levels 0, 0, 1 and 0, 1, 0 and 1, 0, 0 in the operating states A, B, C.
  • the read or write signal is switched through by the second memory access control 18 via the OR gates 36, 37 to the image repetition memory 3 and the image control unit 6.
  • the switching mechanism 20 has the following states:
  • the AND gate 31 connects a memory access request signal coming from the image control unit 6 to the first memory access control unit.
  • the OR gate 35 and the AND gate 33 connect a write signal from the control line 11 "to the image repetition memory 3 and to the image control unit 6.
  • the OR elements 36, 37 each block a write or read signal coming from the second memory access controller 18.
  • the address decoder 15 is activated by the function control unit 1 via the line 11 '.
  • a data word present on the address bus 10 is then decoded. This data word determines the output level of the address decoder 15.
  • the output levels of the address decoder 15 are taken over by the FF26 and FF27.
  • the output levels of the FF26 are switched through FF28. There is therefore a 1 level at the AND gate 31.
  • a line start signal on line 39 is switched through.
  • the line start signal occurs at the beginning of the line trailing of a picture cycle.
  • the first memory access control then outputs the first memory address of the image repetition memory on the address bus 10.
  • the data word present on the data bus 9 is written into the first memory location and into the first line buffer 24, while reading out from the second line buffer 25.
  • the next line start signal With the next line start signal, the next memory locations of the image repetition memory 3 is written in while the first line buffer 24 is being overwritten after its contents have been reloaded into the second line buffer, so that at the end of the last line, ie at the end of the image cycle, the entire image repetition memory 3 is overwritten.
  • the image control unit 6 then generates a synchronization signal which FF28 clocks so that new levels are present at its outputs.
  • the switching mechanism 20 has two FF26, 27, which are clocked with the system clock via a line 29.
  • a third flip-flop 28 is clocked via line 30, which is connected to image control unit 6 and memory access control 18 and on which the synchronization clock is applied.
  • the synchronization clock consists of a signal that is generated after each image cycle.
  • the first output of the address decoder 15 is connected to the S output of the FF26.
  • One of the two other outputs of the address decoder 15 is connected to an input of the FF27.
  • the output of FF26 is the S - input of FF28 and FF26, the complementary output of the FF28 is connected to the R input.
  • the non-inverting output of the FF28 is fed back to the R input of the FF26.
  • the inverting output of the FF27 is connected to the OR gate 34 and an AND gate 32. From the image control unit 6 leads a line 39 to the AND gate 31 and to the memory access control 18, on which a signal is output when a line of a picture cycle is displayed (line start signal). It means that access to the refresh memory 3 or the system memory 22 is desired (memory access request signal).
  • the inputs of the AND gate 32 are connected to the outputs of the FF27 and 28.
  • the output of the AND gate 32 is connected to the switch 16, the changeover switch 17 and the inverter 38.
  • the output of inverter 38 is connected to OR gates 36 and 37.
  • the RD output of the memory access controller 18 is connected to the OR gate 36.
  • the WR output of the memory access controller 18 is connected to the OR gate 37.
  • the output of the OR gate 36 is connected to the RV input of the frame buffer 3.
  • the output of the OR gate 37 is connected to the AND gate 33.
  • the output of the AND gate 33 is connected to the WR input of the image control unit 6.
  • the negating output of the FF28 is connected to the OR gate 35.
  • the negating output of the FF27 is connected to the OR gate 34.
  • OR gates 34, 35 are connected to the AND gate 33.
  • Control line 11 "is connected to OR gates 34, 35.
  • the non-inverting output of FF28 and line 39 are connected to AND gate 31, whose output is connected to the input of the first memory access controller.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Multimedia (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Dram (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zum Einschreiben von Daten unter Steuerung einer Speicherzugriffssteuerung in einen Bildwiederholspeicher eines Datensichtgerätes, welches eine Elektronenstrahlröhre und eine Bildsteuereinheit mit mindestens zwei als Taktschnittstelle ausgebildeten Zeilenpuffern aufweist.
  • Bei einem Datensichtgerät, das eine Elektronenstrahlröhre aufweist, ist für eine flimmerfreie Darstellung ein Auffrischen der Darstellung mit beispielsweise etwa 50 Hz erforderlich. Die darzustellenden Daten müssen in einem Zwischenspeicher abgelegt werden, aus dem sie im Rhythmus der Bildwiederholung immer wieder abgerufen werden. Dieser Zwischenspeicher wird Bildwiederholspeicher genannt.
  • Der Bildwiederholspeicher muss einerseits dem Sichtgerät für den Auffrischvorgang zur Verfügung stehen, aber er muss auch externe Daten aufnehmen können, beispielsweise von einem Datenspeicher, wenn das Bild auf dem Bildschirm geändert werden soll. Soll der Auffrischvorgang bei einem Bildwechsel nicht unterbrochen werden, so muss das Einschreiben neuer Daten zeitlich mit dem Auslesen der Daten für die Bildauffrischung verschachtelt werden.
  • Die Verschachtelung kann beispielsweise so erfolgen, dass der Bildwiederholspeicher während eines Strahlhinlaufes ausgelesen wird, während das Überschreiben des Bildwiederholspeichers während des Strahlrücklaufs erfolgt. Bekanntlich ist die Strahlrücklaufzeit kürzer als die Strahlhinlaufzeit. Die Summe aller Strahlhinlaufzeiten während eines Bildzyklus ist also wesentlich kleiner als die Summe aller Strahlrücklaufzeiten.
  • Besonders bei Sichtgeräten mit hoher Zeichen-und Zeilenzahl oder bei Sichtgeräten, bei welchen mit jedem darzustellenden Datum zusätzliche Steuerdaten in den Bildwiederholspeicher eingelesen werden, können zum Überschreiben eines Speicherbereiches oder zum Überschreiben des gesamten Speicherbereiches die verfügbaren Strahlrücklaufzeiten während eines Bildzyklus nicht ausreichen. Das Überschreiben muss deshalb in mehreren Bildzyklen erfolgen. Ein neues Bild kann dabei nur langsam aufgebaut werden. Neben dem Zeitverlust kann der langsame Bildaufbau auf eine Bedienungsperson störend wirken.
  • Aus der DE-A-3 026 225 (veröffentlicht am 04.02.82) und der US-A-4 156 904 ist ein Datensichtgerät bekannt, bei dem die darzustellenden Zeichen in codierter Form in einem als Bildwiederholspeicher dienenden Hintergrundspeicher abgespeichert werden. Die Zeichen werden über zwei als Taktschnittstelle ausgebildete Pufferspeicher einer Bildsteuereinheit zugeführt. Dabei ist jeweils einer der Pufferspeicher mit dem Hintergrundspeicher und der andere mit der Bildsteuereinheit verbindbar. Die Bildsteuereinheit steuert die beiden Pufferspeicher so, dass gleichzeitig mit der Darstellung des Inhaltes des einen Pufferspeichers auf dem Bildschirm der andere Pufferspeicher vom Hintergrundspeicher mit den im folgenden darzustellenden Zeichen geladen wird.
  • Der Erfindung lag daher die Aufgabe zugrunde, ein Verfahren der obengenannten Art anzugeben, mit welchem das Überschreiben des Bildwiederholspeichers innerhalb eines Bildzyklus erfolgt.
  • Diese Aufgabe wird dadurch gelöst, dass von der Bildsteuereinheit zu Beginn aller Zeilenhinläufe ein Anforderungssignal an die Speicherzugriffssteuerung gegeben wird, dass daraufhin an den Bildwiederholspeicher und einen der Zeilenpuffer ein Signal zum Einschreiben von Daten gegeben wird, dass während des Zeilenhinlaufs gleichzeitig Daten in den Bildwiederholspeicher und einen der Zeilenpuffer eingeschrieben werden, und dass die Bildsteuereinheit am Ende eines Bildzyklus ein Synchronisiersignal abgibt, welches das Einschreiben der Daten beendet.
  • Das in den Bildwiederholspeicher einzuschreibende Datenwort wird also gleichzeitig in einen der Zeilenpuffer eingeschrieben. Da der Schreibvorgang während des Strahlhinlaufes erfolgt, stehen die Strahlrücklaufzeiten für weitere Schreibvorgänge zur Verfügung. Es können beispielsweise weitere Steuerdaten eingelesen werden. Somit kann eine grössere Anzahl von Steuerfunktionen am Datensichtgerät ausgeführt werden. Der Bedienungskomfort und der Einsatzbereich des Datensichtgerätes werden vergrössert.
  • Im folgenden wird die Erfindung anhand eines Ausführungsbeispieles weiter beschrieben.
    • Fig. 1 zeigt ein Blockschaltbild mit Einheiten eines bekannten Datensichtgerätes,
    • Fig. 2 zeigt schematisch die Laufzeiten eines Elektronenstrahls eines Datensichtgerätes
    • Fig. 3 zeigt eine Schaltungsanordnung zur Durchführung des Verfahrens
    • Fig. 4 zeigt eine Tabelle von Steuersignalen.
  • Das in Fig. 1 dargestellte Datensichtgerät enthält eine Anzeigeeinrichtung 8 zum Darstellen von Zeichen. Die Anzeigeeinheit 8 ist mit einer Kathodenstrahlröhre mit einem Bildschirm, sowie mit Ablenkverstärkern und einem Schaltungsteil versehen, welcher die Intensität des Elektronenstrahls am Bildschirm moduliert. Weiterhin enthält das Datensichtgerät eine Bildsteuereinheit 6 und eine Bild- und Zeichenerzeugung 7 zur Erzeugung der Zeichenformen und zur Formatierung des Bildes auf dem Bildschirm. Ein Datenspeicher mit wahlfreiem Zugriff dient als Bildwiederholspeicher 3. Zur Ein- und Ausgabe von externen Daten, beispielsweise von einem Rechner, ist eine Ein-Ausgabeschnittstelle 13 vorgesehen. Von einer Tastatur 5 können Daten über eine Tastaturschnittstelle 4 eingegeben werden. Ausserdem weist das Datensichtgerät eine Funktionssteuereinheit 1 und einen Systemspeicher 22 mit wahlfreiem Zugriff auf. In einem Programmspeicher 2 werden Daten zur Steuerung der Funktionssteuereinheit 1 gespeichert. Die Funktionssteuereinheit 1 kann beispielsweise als Mikroprozessor ausgebildet sein. Nicht dargestellt ist eine erste Speicherzugriffssteuerung, mit welcher ein direkter Speicherzugriff auf den Systemspeicher 22 gesteuert wird. Ein Systemtakt bestimmt die Geschwindigkeit der Datenübertragung beim Speicherzugriff.
  • Zur Übertragung von Daten sind Datenleitungen vorgesehen, die als Datenbus 9 bezeichnet sind. Die Adressierung der einzelnen Einheiten erfolgt über Adressleitungen, die als Adressbus 10 bezeichnet sind. Datenbus 9 und Adressbus 10 können beispielsweise jeweils 16 Leitungen aufweisen. Die Ansteuerung der Einheiten, beispielsweise zur Auswahl der Funktion «Schreiben» bzw. "Lesen», erfolgt über Steuerleitungen 11. Über die Daten-, Adress- und Steuerleitungen kann bidirektional übertragen werden. Sie sind jeweils mit der Funktionssteuereinheit 1, dem Programmspeicher 2, dem Systemspeicher 22, dem Bildwiederholspeicher 3, der Ein- Ausgabeschnittstelle 13, der Tastaturschnittstelle 4, der Bildsteuereinheit 6 und der Zeichenerzeugung 7 und der ersten Speicherzugriffssteuerung verbunden.
  • Die Bildsteuereinheit 6 ist über Videoadressleitungen 12 mit der Zeichenerzeugung 7 verbunden. Diese ist über eine Videodatenleitung 23 mit der Anzeigeeinheit 8 verbunden. Ausserdem ist die Bildsteuereinheit 6 über zwei Synchronisierleitungen 14 mit der Anzeigeeinheit 8 verbunden. Die Datenübertragung von der Bildsteuereinheit 6 zur Zeichenerzeugung 7 erfolgt mit einem von der Anzeigeeinheit 8 bestimmten Takt.
  • Da bei einer Elektronenstrahlröhre die Daten auf dem Bildschirm nur für eine begrenzte Zeit sichtbar bleiben, müssen sie in regelmässigen Abständen aufgefrischt werden. Alle anzuzeigenden Daten sind im Bildwiederholspeicher 3 gespeichert. Wenn die Darstellung auf dem Bildschirm nicht geändert werden soll, können der Bildwiederholspeicher 3, die Bildsteuereinheit 6 und die Zeichenerzeugung 7 über Schalter 16, 17 im Daten- und Adressbus 9, 10 von der Funktionssteuereinheit 1 abgekoppelt werden. Der Auffrischvorgang erfolgt dann unter Steuerung der Bildsteuereinheit 6.
  • Soll ein Bildwechsel erfolgen, so werden die durch die Schalter 16, 17 getrennten Leitungen verbunden. Unter Steuerung der Funktionssteuereinheit 1 bzw. der ersten Speicherzugriffssteuerung werden neue, externe Daten in den Bildwiederholspeicher 3 eingeschrieben. Diese externen Daten können beispielsweise aus dem Systemspeicher 22, aus der Eingabeschnittstelle 13 oder der Tastaturschnittstelle 4 stammen.
  • Fig. 2 zeigt die Laufzeiten des Elektronenstrahls während eines Bildzyklus. Während des Bildzyklus wird der Bildschirm beispielsweise in n Zeilen beschrieben, wobei der Bildwiederholspeicher einmal ausgelesen wird. Während der Strahlhinlaufzeit 40 werden die darzustellenden Zeichen auf dem Bildschirm geschrieben. Während der Strahlrücklaufzeit 41 springt der Elektronenstrahl ohne zu schreiben zurück, beispielsweise an einen neuen Zeilenanfang oder aus der letzten Zeile an den Bildanfang. Die Summe aller Strahlrücklaufzeiten 41 eines Bildzyklus ist wesentlich kürzer als die Summe der Strahlhinlaufzeiten 40, so dass die während eines Bildzyklus verfügbaren Strahlrücklaufzeiten nicht zum Überschreiben des gesamten Bildwiederholspeichers ausreichen.
  • Fig. zeigt den Bildwiederholspeicher 3, die Bildsteuereinheit 6 mit einem ersten und zweiten Zeilenpuffer 24, 25 und eine zweite Speicherzugriffssteuerung 18 für den Bildwiederholspeicher 3. Der Datenbus 9 ist über einen steuerbaren Schalter 16 mit dem Bildwiederholspeicher 3 und dem ersten Zeilenpuffer 24 verbunden. Der Adressbus 10 ist über einen steuerbaren Wechselschalter 17 mit dem Bildwiederholspeicher 3 und der Bildsteuereinheit 6 verbunden. Der Wechselschalter 17 verbindet vom Bildwiederholspeicher 3 zur Bildsteuereinheit 6 führende Adressleitungen 10' alternativ mit dem Adressbus 10 bzw. mit Adressleitungen 10", welche zur zweiten Speicherzugriffssteuerung 18 führen. Der Adressbus 10 ist ausserdem mit einem Adressdecoder 15 verbunden. Die Steuerleitungen 11 teilen sich in eine erste, zweite und dritte Steuerleitung 11', 11", 11"' auf. Die erste Steuerleitung 11' ist mit dem Adressdecoder 15 verbunden. Die zweite Steuerleitung 11" ist mit einem Schaltwerk 20 verbunden. Die dritte Steuerleitung 11''' führt vom Schaltwerk 20 zur ersten Speicherzugriffssteuerung. Die in Fig. 3 dargestellte Schaltungsanordnung arbeitet in drei verschiedenen Betriebsarten A, B, C. In der ersten Betriebsart A steuert die Funktionssteuereinheit 1 alle zur Inbetriebnahme des Datensichtgerätes notwendigen Operationen. Dazu gehört beispielsweise das Laden von Parametern für das Anzeigeformat in die Bildsteuereinheit 6. Dazu ist der Schalter 16 geschlossen. Ausserdem sind die Adressleitungen 10' über den Wechselschalter 17 mit dem Adressbus 10 verbunden, d. h. die zweite Speicherzugriffssteuerung 18 ist vom Bildwiederholspeicher 6 abgekoppelt.
  • In der zweiten Betriebsart B steuert die Bildschirmsteuereinheit 6 das Auslesen des Bildwiederholspeichers, wobei die zweite Speicherzugriffssteuerung 18 die erforderlichen Adressen auf den Adressleitungen 10' ausgibt. Der Schalter 16 ist geöffnet und die Adressleitungen 10" sind über den Wechselschalter 17 mit den Adressleitungen 10' verbunden.
  • In der dritten Betriebsart C wird der Bildwiederholspeicher 3 unter Steuerung der ersten Speicherzugriffssteuerung mit externen Daten überschrieben. Gleichzeitig wird das in den Bildwiederholspeicher 3 einzuschreibende Wort in den Zeilenpuffer 24 eingeschrieben. Dabei ist der Schalter 16 geschlossen und der Wechselschalter 17 verbindet die Adressleitungen 10' mit dem Adressbus 10. Die beiden Zeilenpuffer 24, 25 dienen als Taktschnittstelle. In den Zeilenpuffer 24 wird mit dem Systemtakt eingeschrieben. Der Zeilenpuffer 25 wird mit dem Takt der Anzeigeeinheit 8 über die Videodatenleitungen 12 ausgelesen. Wesentlich ist, dass das Überschreiben des Bildwiederholspeichers 3 während des Zeilenhinlaufes des Elektronenstrahls erfolgt.
  • Die drei Betriebsarten A, B, C werden durch drei Zustände des Schaltwerks 20 bestimmt. Das Schaltwerk 20 wird über drei Ausgänge des Adressdecoders 15, die von 1 bis 3 nummeriert sind, gesteuert. Über die Leitungen 29 und 30 wird es mit dem Systemtakt und einem Synchronisiertakt der Anzeigeeinheit 8 synchronisiert. Ein Wechsel der Ausgangssignale des Schaltwerks 20 erfolgt jeweils bei einem Systemtakt und/oder bei einem Synchronisiertakt.
  • Das Schaltwerk 20 weist drei Flipflops (FF) 26, 27, 28 auf. Ausserdem besteht das Schaltwerk 20 aus vier ODER-Gliedern 34, 35, 36, 37 und zwei UND-Gliedern 31,33. Der Bildwiederholspeicher 3 besitzt einen Eingang RD, welcher das Einlesen der auf dem Datenbus 9 anliegenden Daten bewirkt, sobald ein Signal angelegt wird. Weiter besitzt er einen Eingang WR, welcher das Ausgeben von Daten auf den Datenbus 9 bewirkt, sobald ein Signal anliegt. Die Bildsteuereinheit 6 weist ebenfalls einen Eingang WR auf. Ein Signal an diesem Eingang bewirkt, dass Daten vom Datenbus 9 in den Zeilenpuffer 24 übernommen werden. Die zweite Speicherzugriffssteuerung 18 weist einen Ausgang FUJ und einen Ausgang WR auf. Ein Signal an einem dieser Ausgänge bewirkt, dass beim direkten Speicherzugriff auf dem Bildwiederholspeicher 3, d.h. beim Auffrischen eines Bildes in der Anzeigeeinheit 8, ein Lese- bzw. Schreibvorgang des Bildwiederholspeichers 3 ausgeführt wird.
  • Anhand der in Fig. 4 dargestellten Übersicht sind die drei Zustände beschrieben. «X» bedeutet, dass ein eventuell auftretendes Signal nicht wirksam ist, weil es im Schaltwerk 20 unterdrückt wird. <n―fM bedeutet, dass ein Signal wirksam ist, und vom Schaltwerk nicht unterdrückt wird.
  • Jedes Signal auf einer der beschriebenen Leitungen kann einen von zwei Pegeln 1 bzw. 0 einnehmen. Das Einschreiben in den Bildwiederholspeicher 3 und den Zeilenpuffer 24 erfolgt, wenn am WR-Eingang ein 0-Pegel anliegt. Das Auslesen des Bildwiederholspeichers 3 erfolgt, wenn am RD-Eingang ein 0-Pegel anliegt. Der Schalter 16 ist geschlossen, wenn an seinem Steuereingang ein 0-Pegel anliegt, bei einem 1-Pegel ist er geöffnet. Der Schalter 17 verbindet bei einem 0-Pegel die Adressleitungen 10' mit dem Adressbus 10, bei einem 1-Pegel verbindet er die Adressleitungen 10' mit den Adressleitungen 10".
  • Die Ausgänge 1, 2, 3 des Adressdekoders 15 weisen bei den Betriebszuständen A, B, C die Pegel 0, 0, 1 bzw. 0, 1, 0 bzw. 1, 0, 0 auf.
  • Im Betriebszustand A wird das Schreibsignal von der Steuerleitung 11" über das ODER-Glied 34 nur an die Bildsteuereinheit 6 durchgeschaltet, während es zum Bildwiederholspeicher 3 durch das ODER-Glied 35 gesperrt wird.
  • Im Betriebszustand B werden das Lese- bzw. Schreibsignal von der zweiten Speicherzugriffssteuerung 18 über die ODER-Glieder 36, 37 an den Bildwiederholspeicher 3 und die Bildsteuereinheit 6 durchgeschaltet.
  • Im Betriebszustand C hat das Schaltwerk 20 folgende Zustände: Das UND-Glied 31 schaltet ein von der Bildsteuereinheit 6 kommendes Speicherzugriffs-Anforderungssignal an die erste Speicherzugriffssteuereinheit durch. Das ODER-Glied 35 und das UND-Glied 33 schalten ein Schreibsignal von der Steuerleitung 11" zum Bildwiederholspeicher 3 und zur Bildsteuereinheit 6 durch. Die ODER-Glieder 36, 37 sperren jeweils ein von der zweiten Speicherzugriffssteuerung 18 kommendes Schreib- bzw. Lesesignal.
  • Im folgenden sind die Verfahrensschritte, die in die Betriebsart C führen, beispielhaft beschrieben. Über die Leitung 11' wird der Adressdekoder 15 von der Funktionssteuereinheit 1 aktiviert. Daraufhin wird ein auf dem Adressbus 10 anliegendes Datenwort dekodiert. Dieses Datenwort bestimmt die Ausgangspegel des Adressdekoders 15. Beim nächsten Taktsignal des Systemtakts auf der Leitung 29 werden die Ausgangspegel des Adressdekoders 15 vom FF26 und FF27 übernommen. Beim nächsten Taktsignal des Synchronisiertaktes, d.h. wenn ein Bildzyklus beendet ist, werden die Ausgangspegel des FF26 über FF28 weitergeschaltet. Am UND-Glied 31 liegt damit ein 1-Pegel. Somit wird ein Zeilenanfangssignal auf der Leitung 39 durchgeschaltet. Das Zeilenanfangssignal erfolgt zu Beginn des Zeilenhinlaufs eines Bildzyklus. Es bewirkt eine Speicheranforderung für einen direkten Speicherzugriff auf den Systemspeicher 22. Die erste Speicherzugriffssteuerung gibt daraufhin die erste Speicheradresse des Bildwiederholungsspeichers auf dem Adressbus 10 aus. Sobald ein Schreibsignal auf der Steuerleitung 11" erfolgt, wird das auf dem Datenbus 9 anliegende Datenwort in den ersten Speicherplatz und in den ersten Zeilenpuffer 24 eingeschrieben, während aus dem zweiten Zeilenpuffer 25 ausgelesen wird. Beim nächsten Zeilenanfangssignal wird in die nächsten Speicherplätze des Bildwiederholspeichers 3 eingeschrieben, während der erste Zeilenpuffer 24 überschrieben wird, nachdem sein Inhalt in den zweiten Zeilenpuffer umgeladen wurde. Zu Ende der letzten Zeile, d.h. am Ende des Bildzyklus, ist somit der gesamte Bildwiederholspeicher 3 überschrieben. Die Bildsteuereinheit 6 erzeugt dann ein Synchronisiersignal, welches das FF28 taktet, so dass an dessen Ausgängen neue Pegel anliegen.
  • In den folgenden Abschnitten wird der Aufbau des Schaltwerkes beschrieben. Das Schaltwerk 20 weist zwei FF26, 27 auf, welche über eine Leitung 29 mit dem Systemtakt getaktet werden. Ein drittes Flipflop 28 wird über die Leitung 30 getaktet, welche mit der Bildsteuereinheit 6 und der Speicherzugriffssteuerung 18 verbunden ist, und auf welcher der Synchronisiertakt anliegt. Der Synchronisiertakt besteht aus einem Signal, das jeweils nach einem Bildzyklus erzeugt wird.
  • Der erste Ausgang des Adressdekoders 15 wird mit dem S-Ausgang des FF26 verbunden. Jeweils einer der beiden anderen Ausgänge des Adressdekoders 15 wird mit jeweils einem Eingang des FF27 verbunden. Der Ausgang des FF26 wird mit dem S-Eingang des FF28 und der komplementäre Ausgang des FF26 wird mit dem R-Eingang des FF28 verbunden. Der nichtinvertierende Ausgang des FF28 wird auf den R-Eingang des FF26 zurückgekoppelt. Der invertierende Ausgang des FF27 wird mit dem ODER-Glied 34 und einem UND-Glied 32 verbunden. Von der Bildsteuereinheit 6 führt eine Leitung 39 zum UND-Glied 31 und zur Speicherzugriffssteuerung 18, auf welcher ein Signal ausgegeben wird, wenn eine Zeile eines Bildzyklus dargestellt wird (Zeilenanfangssignal). Es bedeutet, dass ein Zugriff auf den Bildwiederholspeicher 3 oder den Systemspeicher 22 gewünscht wird (Speicherzugriffsanforderungssignal).
  • Die Eingänge des UND-Gliedes 32 werden mit den Ausgängen der FF27 und 28 verbunden. Der Ausgang des UND-Gliedes 32 wird mit dem Schalter 16, dem Wechselschalter 17 und dem Inverter 38 verbunden. Der Ausgang des Inverters 38 wird mit den ODER-Gliedern 36 und 37 verbunden. Der RD-Ausgang der Speicherzugriffssteuerung 18 wird mit dem ODER-Glied 36 verbunden. Der WR-Ausgang der Speicherzugriffssteuerung 18 wird mit dem ODER-Glied 37 verbunden. Der Ausgang des ODER-Gliedes 36 wird mit dem RV-Eingang des Bildwiederholspeichers 3 verbunden. Der Ausgang des ODER-Gliedes 37 wird mit dem UND-Glied 33 verbunden. Der Ausgang des UND-Gliedes 33 wird mit dem WR-Eingang der Bildsteuereinheit 6 verbunden. Der negierende Ausgang des FF28 wird mit dem ODER-Glied 35 verbunden. Der negierende Ausgang des FF27 wird mit dem ODER-Glied 34 verbunden. Die Ausgänge der ODER-Glieder 34, 35 werden mit dem UND-Glied 33 verbunden. Die Steuerleitung 11" wird mit den ODER-Gliedern 34, 35 verbunden. Der nichtinvertierende Ausgang des FF28 und die Leitung 39 werden mit dem UND-Glied 31 verbunden. Dessen Ausgang ist mit dem Eingang der ersten Speicherzugriffssteuerung verbunden.

Claims (1)

  1. Datensichtgerät mit einem Bildwiederholspeicher (3), in welchem die darzustellenden Zeichen in binär codierter Form gespeichert sind und in welchem von einer externen Datenquelle unter Steuerung einer Speicherzugriffssteuerung (1) Daten einschreibbar sind, mit einer Bildsteuereinheit (6), welche die zeichenrichtige Darstellung auf dem Bildschirm (8) steuert, mit zwei als Taktschnittstelle ausgebildeten Zeilenpuffern (24, 25), über welche die Zeichen vom Bildwiederholspeicher zur Bildsteuereinheit geführt werden, wobei ein Zeilenpuffer jeweils alle Zeichen einer anzuzeigenden Zeile aufnimmt, wobei jeweils einer der Zeilenpuffer mit dem Bildwiederholspeicher und der andere Zeilenpuffer mit der Bildsteuereinheit verbindbar ist, und wobei die Bildsteuereinheit die beiden Zeilenpuffer so steuert, dass gleichzeitig mit der Darstellung des Inhalts des einen Zeilenpuffers auf dem Bildschirm der andere Zeilenpuffer vom Bildwiederholspeicher mit den im folgenden darzustellenden Zeichen geladen wird, dadurch gekennzeichnet, dass von der Bildsteuereinheit (6) zu Beginn aller Zeilenhinläufe (40) eines Bildzyklus ein Anforderungssignal an die Speicherzugriffssteuerung (1) gegeben wird, dass daraufhin an den Bildwiederholspeicher (3) und einen der Zeilenpuffer (24, 25) ein Signal zum Einschreiben von Daten von der externen Datenquelle unter Steuerung der Funktionssteuereinheit (1) gegeben wird, dass während des Zeilenhinlaufs (40) gleichzeitig Daten in den Bildwiederholspeicher (3) und einen der Zeilenpuffer (24, 25) eingeschrieben werden, und dass die Bildsteuereinheit (6) am Ende eines Bildzyklus ein Synchronisiersignal an die Funktionssteuereinheit (1) abgibt, welches das Einschreiben der Daten beendet.
EP82108854A 1981-09-30 1982-09-24 Verfahren zum Einschreiben von Daten in einen Bildwiederholspeicher eines Datensichtgerätes Expired EP0080043B1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AT82108854T ATE31370T1 (de) 1981-09-30 1982-09-24 Verfahren zum einschreiben von daten in einen bildwiederholspeicher eines datensichtgeraetes.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3138930A DE3138930C2 (de) 1981-09-30 1981-09-30 Datensichtgerät
DE3138930 1981-09-30

Publications (3)

Publication Number Publication Date
EP0080043A2 EP0080043A2 (de) 1983-06-01
EP0080043A3 EP0080043A3 (en) 1985-07-03
EP0080043B1 true EP0080043B1 (de) 1987-12-09

Family

ID=6143067

Family Applications (1)

Application Number Title Priority Date Filing Date
EP82108854A Expired EP0080043B1 (de) 1981-09-30 1982-09-24 Verfahren zum Einschreiben von Daten in einen Bildwiederholspeicher eines Datensichtgerätes

Country Status (4)

Country Link
US (1) US4970501A (de)
EP (1) EP0080043B1 (de)
AT (1) ATE31370T1 (de)
DE (1) DE3138930C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3838827A1 (de) * 1988-11-17 1990-05-23 Thomson Brandt Gmbh Bildwiedergabesystem

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3319944A1 (de) * 1983-06-01 1984-12-06 Siemens AG, 1000 Berlin und 8000 München Einrichtung zum schreib-lese-betrieb eines bildspeichers
US4679038A (en) * 1983-07-18 1987-07-07 International Business Machines Corporation Band buffer display system
JPS60114896A (ja) * 1983-11-25 1985-06-21 ソニー株式会社 表示回路
DE3588173T2 (de) * 1984-07-23 1998-06-10 Texas Instruments Inc Videosystem
JPH03116194A (ja) * 1989-09-29 1991-05-17 Mitsubishi Electric Corp ディスブレイ制御装置
FR2664999B1 (fr) * 1990-07-23 1992-09-18 Bull Sa Dispositif d'entree sortie donnees pour l'affichage d'informations et procede mis en óoeuvre par un tel dispositif.
FR2669448B1 (fr) * 1990-11-19 1993-01-15 Bull Sa Architecture de terminal et circuit de gestion.
WO1993020513A1 (en) * 1992-04-07 1993-10-14 Chips And Technologies, Inc. Method and apparatus for performing run length tagging for increased bandwidth in dynamic data repetitive memory systems
US20020140818A1 (en) * 2001-04-02 2002-10-03 Pelco System and method for generating raster video test patterns

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5326539A (en) * 1976-08-25 1978-03-11 Hitachi Ltd Data exchenge system
US4117469A (en) * 1976-12-20 1978-09-26 Levine Michael R Computer assisted display processor having memory sharing by the computer and the processor
US4177462A (en) * 1976-12-30 1979-12-04 Umtech, Inc. Computer control of television receiver display
US4146877A (en) * 1977-05-26 1979-03-27 Zimmer Edward F Character generator for video display
DE3026225C2 (de) * 1980-07-10 1985-03-21 Siemens AG, 1000 Berlin und 8000 München Datensichtgerät

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3838827A1 (de) * 1988-11-17 1990-05-23 Thomson Brandt Gmbh Bildwiedergabesystem

Also Published As

Publication number Publication date
ATE31370T1 (de) 1987-12-15
EP0080043A2 (de) 1983-06-01
US4970501A (en) 1990-11-13
DE3138930C2 (de) 1985-11-07
DE3138930A1 (de) 1983-04-14
EP0080043A3 (en) 1985-07-03

Similar Documents

Publication Publication Date Title
DE3909896C2 (de)
DE3687358T2 (de) Bildpufferspeicher mit variablem zugriff.
DE69207670T2 (de) Anzeigegerät
DE60103965T2 (de) Aktualisierung von Rasterbildern in einem Anzeigegerät mit einem Bildspeicher
DE3789133T2 (de) Schnittstelle für einen Monitor mit hoher Auflösung und diesbezügliches Schnittstellenverfahren.
DE68926571T2 (de) Wirksames verfahren zur aktualisierung eines zeitverschachtelt arbeitenden einzeltor-z-pufferspeichers
DE2659189B2 (de) Anzeigeeinrichtung
DE3854172T2 (de) Verfahren und Vorrichtung zur Steuerung von zwei oder mehreren Bilddarstellungsgeräten.
DE3851285T2 (de) Anzeige-Steuersystem.
DE69016697T2 (de) Video-Direktzugriffsspeicher.
DE2261141C3 (de) Einrichtung zur graphischen Darstellung von in einem Computer enthaltenen Daten
EP0080043B1 (de) Verfahren zum Einschreiben von Daten in einen Bildwiederholspeicher eines Datensichtgerätes
DE3022118A1 (de) Treiber fuer zeichen/graphik-anzeigegeraet
DE69215155T2 (de) Gerät mit schneller Kopierung zwischen Rasterpuffern in einem Anzeigesystem mit Doppel-Pufferspeichern
DE1816029C3 (de) Schaltungsanordnung zur Parallelverschiebung von längs einer Zeile auf dem Schirm einer Kathodenstrahlröhre erscheinenden, alphanumerischen Zeichen
DE1901813A1 (de) Computergesteuertes Bildschirmgeraet mit Leuchtstift
DE3786609T2 (de) Bildverarbeitungseinrichtung.
DE3685857T2 (de) Plasmabildschirmanzeigesysteme.
DE69031361T2 (de) Taktsignalgeneratorsystem
DE3915562C1 (de)
DE2019172C3 (de) Bildwiedergabevorrichtung
DE3811148A1 (de) Datenverarbeitungsgeraet mit einer speichersteuerfunktion
DE69813788T2 (de) Vidiografischer regler mit ver- und entriegelungsbetriebsmodus
DE3810232C2 (de)
DE3530602C2 (de)

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): AT BE CH FR GB IT LI NL SE

17P Request for examination filed

Effective date: 19841217

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Designated state(s): AT BE CH FR GB IT LI NL SE

17Q First examination report despatched

Effective date: 19870326

R17C First examination report despatched (corrected)

Effective date: 19870407

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE CH FR GB IT LI NL SE

REF Corresponds to:

Ref document number: 31370

Country of ref document: AT

Date of ref document: 19871215

Kind code of ref document: T

ET Fr: translation filed
ITF It: translation for a ep patent filed

Owner name: STUDIO JAUMANN

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Effective date: 19890924

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Effective date: 19890925

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Effective date: 19890930

Ref country code: CH

Effective date: 19890930

Ref country code: BE

Effective date: 19890930

BERE Be: lapsed

Owner name: SIEMENS A.G. BERLIN UND MUNCHEN

Effective date: 19890930

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19900401

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee
REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19900816

Year of fee payment: 9

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19900925

Year of fee payment: 9

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19910924

GBPC Gb: european patent ceased through non-payment of renewal fee
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Effective date: 19920529

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

EUG Se: european patent has lapsed

Ref document number: 82108854.9

Effective date: 19900521