DE3153360C2 - - Google Patents

Description

Die Erfindung betrifft eine Anordnung zur Verarbeitung und Sichtanzeige graphischer Videoinformationen gemäß dem Oberbegriff des Patentanspruchs.

Mit einer Rasterabtastung arbeitende graphische Bildverarbeitungssysteme weisen einen Vorteil gegenüber graphischen Systemen vom Vektor-Anzeigetyp insofern auf, als sie kompliziertere graphische Bilder zu erzeugen vermögen, die vielfarbige Schattierungs- und Mischbereiche aufweisen. Um diese Flexibilität zu erzielen, muß jedoch ein Rasterabtastsystem eine sehr große Anzahl von Bildelementen oder sogenannten Pixels verarbeiten, und zwar entsprechend den individuell abgetasteten Punkten innerhalb einer Zeilen- und Spalten-Bildelementmatrix für jedes sichtbare Vollbild. Bei einem derartigen System ist in typischer Weise ein Vollbildspeicher vorgesehen, der ein Informationsbyte für jedes Bildelement eines Videobildes speichert. Derartige Vollbildspeicher sind extrem groß und teuer. Bei gewissen Systemen werden die drei Farbkomponenten eines Sichtbildes innerhalb des einzelnen Speicherbytes in dem jeweiligen Bildelement-Speicherplatz gespeichert. Dies führt zu einem nicht zufriedenstellenden Videobild bei schlechter Farb- und Helligkeitsauflösung über das gesamte Bild.

Bei anderen bekannten Systemen, wie z. B. bei Farbkartensystemen, ist ein zweiter, wesentlich kleinerer Farbkartenspeicher vorgesehen, der durch das eine Video-Informationsbyte an der jeweiligen Bildelement-Speicherstelle des Vollbildspeichers adressiert wird. Der Farbkartenspeicher weist eine typische Konfiguration von 256 Wörter × 24 Bits auf. Die 24 Bits ermöglichen eine Auflösung eines 8-Bit-Bytes für jede der drei Primärkomponenten eines Farbbildsignals. Der Benutzer kann dann eine von 256 Farben in jedem Farbkarten-Adressenspeicherplatz speichern und sodann ein Daten-Byte speichern, welches einen dieser Farbkartenplätze in jedem Bildelement-Speicherplatz des Vollbildspeichers kennzeichnet. Eine derartige Anordnung vermag ein Videobild hoher Qualität zu liefern, ist jedoch auf 256 vorgewählte Farben aus einer Kombination von Millionen möglicher Farben beschränkt, die auf einer Fernsehbild-Anzeigeeinrichtung voneinander unterschieden werden können. Diese Beschränkung auf 256 vorher festgelegte Farben reicht nicht aus, um generell eine Tiefpaßfilterung der in Fernsehqualität vorliegenden komplexen Bilder zu ermöglichen.

Verschiedene Beispiele für graphische Datensysteme mit Rasterabtastung sind in folgenden US-Patenten angegeben: 40 93 996, 41 17 473, 41 29 859, 41 56 914, 41 58 838, 41 89 743 und 41 89 744.

Eine gattungsgemäße Anordnung zur Verarbeitung und Sichtanzeige von Videoinformationen ist aus dem US-Patent 32 93 614 bekannt. Bei dieser Anordnung liefert eine Datenverarbeitungsanlage für die Anzeige von Symbolen, beispielsweise Buchstaben oder Zahlen auf einem Bildschirm drei Datenwörter, von denen eines das auf dem Bildschirm darstellende Symbol, ein zweites die Horizontaladresse des Symbols auf dem Bildschirm und ein drittes die Vertikaladresse des Symbols auf dem Bildschirm bezeichnet. Die in einem Eingabe-Pufferregister gespeicherten Datenwörter werden von einem Datenübersetzer in zugeordnete Bildpunktmatrizen übersetzt, die bildpunktweise in einen zweidimensionalen adressierten Bildspeicher eingeschrieben werden. Für die Sichtanzeige werden die in dem Bildspeicher gespeicherten Bildpunktdaten zeilensequentiell ausgelesen. Die bekannte Anordnung eignet sich lediglich für die Darstellung vorbestimmter Symbole.

Es ist Aufgabe der Erfindung, eine Anordnung zur Verarbeitung und Sichtanzeige graphischer Videoinformationen, welche in analoger Form in Echtzeit zugeführt werden, anzugeben, bei welcher auch größere Informationsmengen in digitaler Form und mit vergleichsweise geringem Hardwareaufwand verarbeitet werden können.

Diese Aufgabe wird durch die im Kennzeichen des Patentanspruchs angegebenen Merkmale gelöst.

Im Rahmen der Erfindung werden die von dem Analog-Digital-Wandler seriell gelieferten Datenwörter von einem Seriell/Parallel-Datenpuffer zu parallelen Datenblöcken zusammengefaßt. Der Speicher speichert die Datenblöcke abhängig von Adressensteuerinformationen, die jeweils Datenblöcke bezeichnen, so daß die Speichersteuerschaltung lediglich den Bildelementen der Datenblöcke zugeordnete Speicherplätze zu adressieren braucht. Auf diese Weise kann die über Systembusleitungen zu übertragende Datenmenge verringert und die Datenübertragungsrate gesteigert werden.

Im folgenden wird die Erfindung anhand einer Zeichnung näher erläutert.

Fig. 1 zeigt in einem Blockdiagramm eine rechnergesteuerte graphische Anordnung gemäß der Erfindung.

Fig. 2 zeigt in einem Blockdiagramm einen Vollbildspeicher für die Anordnung gemäß Fig. 1.

Fig. 3 zeigt in einem Blockdiagramm ein Speichersteuerwerk für die in Fig. 1 dargestellte Anordnung.

Fig. 4 zeigt in einem Blockdiagramm eine Eingangs-Abtasteinrichtung für die in Fig. 1 dargestellte Anordnung.

Fig. 5 zeigt in einem Blockdiagramm eine der Bildadressentransformation dienende Schnittstellenschaltung für die in Fig. 1 dargestellte Anordnung.

Fig. 6 zeigt in einem Blockdiagramm einen X,Y-Adressengenerator für die in Fig. 5 dargestellte, der Bildadressentransformation dienende Schnittstellenschaltung.

Fig. 7 zeigt in einem Blockdiagramm eine schematische Darstellung eines Datenpuffers, wie er in der in Fig. 5 dargestellten, der Bildadressentransformation dienenden Schnittstellenschaltung angedeutet ist.

Fig. 8 zeigt in einem Blockdiagramm einen Bildsignal-Ausgabeprozessor der in Fig. 1 dargestellten Anordnung.

Fig. 9A und 9B zeigen in einem Blockdiagramm einen Einzelkomponenten-Bilddatenweg für den in Fig. 8 dargestellten Bildsignal-Ausgabeprozessor.

Nunmehr sei auf Fig. 1 Bezug genommen, gemäß der ein mit Rasterabtastung arbeitendes rechnergesteuertes, graphisches System 10 in vorteilhafter Weise für eine YIQ-Farbdarstellung konfiguriert ist. Dieses System enthält eine Rechner-Busleitung 12 mit einer Zentraleinheit 14, die durch einen an dieser Busleitung angeschlossenen Rechner der Firma Digital Equipment Corporation mit der Bezeichnung PDP 11/34 gebildet sein kann. Die an der Rechner-Busleitung 12 angeschlossenen Rechnerkomponenten enthalten einen zusätzlichen RAM-Speicher 16 mit wahlfreiem Zugriff, ein Speicherplatten-Dateisystem 18, ein Magnetband-Dateisystem 20 und eine Konsole sowie eine Konsolen-Schnittstellenschaltung 22. Ein Bildsignal- bzw. Video-Verarbeitungssystem 24 ist an der Rechner-Busleitung 12 über eine Hauptbus-Schnittstellenschaltung 26 angeschlossen, während eine Datentafel 28 und eine Programmanzeigeeinrichtung 30 mit der Rechnerbusleitung 12 über eine duale 38,2-kBaud-Serienschnittstellenschaltung 32 angeschlossen sind. Weitere Rechner-Peripheriegeräte können erforderlichenfalls an der Rechner-Busleitung 12 angeschlossen sein. Die Rechner-Peripheriegeräte, wie der zusätzliche Speicher 16, das Speicherplatten-Dateisystem 18, ein Magnetband-Dateisystem 20 und die Konsole 22 können abgesehen von einer geringfügigen für die jeweilige Einheit erforderliche Modifikation von herkömmlichem Aufbau sein. Eine derartige Modifikation kann dabei erforderlich sein, damit ein Blockzugriff ermöglicht ist, was das Auftreten einer kontinuierlichen Folge von Serienwörtern oder -bytes mit hoher Geschwindigkeit für das Bildsignal-Verarbeitungssystem 24 bedeutet. Bei einem herkömmlichen direkten Blockzugriff zum Speicher wird ein Adressenzähler, wie der Adressenzähler 34, innerhalb einer Haupteinheit, beispielsweise des Speicherplatten-Dateisystems 18, auf eine gewünschte Anfangsadresse gesetzt, und sodann wird der betreffende Zähler in seiner Zählerstellung für jedes Lese- oder Schreibwort erhöht, welches übertragen wird, und zwar solange, bis eine bestimmte Anzahl von Wörtern über die Rechner-Busleitung übertragen ist. Das Bildsignal bzw. Video-Verarbeitungssystem 24 weist jedoch eine spezielle Blockzugriffs-Betriebsart auf, bei der sämtliche Datenwörter einer Blockübertragung einem adressierbaren Adressenspeicherplatz zugeführt werden müssen, der eine Komponente des Vollbildspeichers festlegt, während das Video-Verarbeitungssystem selbst zu einem vorher festgelegten X,Y-Adressenspeicherplatz zugreift und die Adresse für den betreffenden bestimmten Speicherplatz auf jede Wortübertragung automatisch erhöht. Es hat somit den Anschein, daß die Rechner-Hauptbusleitung kontinuierlich den jeweiligen Zugriffs-Speicherplatz des Vollbild-Komponentenspeichers adressiert und nicht die an die Rechner-Busleitung abgegebene Adresse erhöht. Erreicht wird dies dadurch, daß ein Zählerfreigabeeingang für den Adressenzähler 34 über ein UND-Glied 36 angesteuert wird, welches selektiv durch eine Bit-Position in einem adressierbaren Steuerregister 38 freigegeben werden kann. Eine entsprechende Modifikation kann bezüglich jeder an der Rechner-Busleitung 12 angeschlossenden Einrichtung vorgesehen sein, damit eine Haupt-Busleitung für einen blockweisen Lese- und Schreib-Datenaustausch mit dem Video-Verarbeitungssystem 24 vorliegt.

Die Datentafel 28 ist vorzugsweise eine Koordinaten-Matrixeinrichtung, welche die Stelle eines Stiftes in einem orthogonalen X-Y-Koordinatensystem feststellt. Ein Datenstift 29 weist einen druckempfindlichen Mikroschalter auf, der eine Z-Achsen-Ein/Aus-Information liefert. Die Datentafel 28 weist vorzugsweise zwei benachbarte Bereiche auf, deren erster Bereich einem Farbmonitor 39 innerhalb des Video-Verarbeitungssystems 24 entspricht und deren zweiter der Programmanzeigeeinrichtung 30 entspricht. Auf eine Berührung eines der Anzeigebereiche durch den Stift liefert ein Anzeige-Zeiger- bzw. -Cursor eine sichtbare Rückkopplung für eine Bedienperson bezüglich der Stellung des Stiftes innerhalb des Koordinatensystems.

Die Programmanzeigeeinrichtung 30 ist vorzugsweise so ausgebildet, daß eine Betriebsartsteuerung für das rechnergesteuerte, graphische System 10 erfolgt. So kann beispielsweise eine Vielzahl von verfügbaren Betriebsarten auf der Programmanzeigeeinrichtung 30 angezeigt werden, wobei eine dieser Betriebsarten dadurch ausgewählt werden kann, daß der Stift zu einer Programmanzeigestelle hin bewegt wird, die der Betriebsart-Anzeigestelle entspricht, wie sie durch den Zeiger angezeigt wird, der auf der betreffenden Programmanzeigeeinrichtung 30 dargestellt wird. Außerdem wird an der betreffenden Stelle der Mikroschalter betätigt. Es dürfte einzusehen sein, daß die Auswahl einer vorgegebenen Betriebsart zu der anschließenden Anzeige und Auswahl von Unter-Betriebsarten führen kann. So könnten die Betriebsarten beispielsweise solche Vorgänge einschließen, wie das Ausmalen, Zeichnen, Löschen, Füllen, das Ablöschen, einen Buchstaben-Eintrag, die Sicherstellung eines Bildes, das Wiederaufrufen eines Bildes, die Auswahl eines Streifens, die Auslegung des Streifens, die Auslegung einer Farbpalette, das Wiederaufrufen der Palette, die Speicherfolge und die Wiederaufruffolge. Ein Beispiel für eine Unter-Betriebsart könnte in dem Fall, daß eine Bedienperson die Auswahl bezüglich des Wiederaufrufens des Entlangstreichens trifft, dazu führen, daß eine zuvor bezeichnete Auswahl von Pinselstrichformen mit einer der Pinselstrichformen angezeigt wird, die durch Drücken des Stiftes 29 ausgewählt ist, während der Stift auf die zuvor beschriebene Pinselstrichform eingestellt war. Danach bewirkt die Bewegung des Stiftes innerhalb des Monitor-Anzeigebereiches der Tafel 28 das Einfärben auf dem Farbmonitor 39, und zwar derjenigen Bereiche bzw. Flächen, die der Stiftbewegung entsprechen, und zwar so, als ob der betreffende Stift die Form des ausgewählten Pinsels hätte. Weitere Funktionen können selbstverständlich ausgewählt werden, da die Zentraleinheit bzw. der Prozessor 14 im wesentlichen die vollständige Steuerung über jedes Bildelement hat, welches auf dem Farbmonitor 39 angezeigt wird.

Die Hauptbusleitungs-Schnittstellenschaltung 26 dient der Herstellung einer Verbindung zwischen der Rechner-Busleitung 12 und einer Hauptbusleitung 40 für das Video-Verarbeitungssystem 24. Die Hauptbusleitung 40 enthält 16 Datenleitungen, 18 Adressenleitungen und 16 Steuerleitungen. Die Hauptbusleitung 40 erlaubt eine Erweiterung der Rechner-Busleitung, wodurch die an die Rechner-Busleitung angeschlossenen Haupteinrichtungen einen direkten adressierbaren Zugriff zu den Hauptkomponenten des Video-Verarbeitungssystems 24, wie zu einem Video-Ausgabeprozessor 42 und einer Eingabe-Abtasteinrichtung 44, einem Speichersteuerwerk 52 und einer der Bildadressentransformation dienenden Schnittstellenschaltung (PATI) 48, ausführen können.

Ein Codierer 58 kann als wahlweise Einrichtung vorgesehen sein, um die Rot-, Grün- und Blau-Bildfarbsignale (üblicherweise mit R, G, B bezeichnet) von dem Video-Ausgabeprozessor 42 zu lesen und ein Fernsehbildsignalgemisch zu erzeugen.

Der Kern des Video-Verarbeitungssystems 24 des mit Rasterabtastung arbeitenden rechnergesteuerten graphischen Systems 10 ist ein modular erweiterungsfähiger Vollbildspeicher 50. Der Vollbildspeicher 50 ersetzt 1, 2 oder 3 gesonderte Vollbildspeicher sowie einen Überlagerungsspeicher mit einer Tiefe von 1 Bit eines herkömmlichen graphischen Systems. Während jede der Speicherkomponenten des Vollbildspeichers mit Hilfe von 16 K × 1 Bit-Speicherchips ausgeführt ist, sorgt ein Speichersteuerwerk 52 für eine solche Adressentransformation, daß jedes Bildelement einer Bildanzeige in einem XY-Koordinatensystem adressiert werden kann, in welchem eine X-Adresse eines Videobildes auswählt, während eine Y-Adresse eine von 512 Abtastzeilen oder -reihen innerhalb eines Videobildes auswählt. Dadurch wird lediglich ein Teil des vollständigen Bildes bzw. Vollbildes dargestellt, welches aus 910 Bildelementen pro Abtastzeile und 525 Abtastzeilen pro Vollbild bestehen kann. Die 16 K × 1 Bit-Speicherchips sind jeweils parallel angeordnet, so daß der Vollbildspeicher 50 eine sehr hohe Eingangs/Ausgangs-Bandbreite hat, die es ihm ermöglicht, gleichzeitig folgende Funktionen zu unterstützen: eine Echtzeit-Bildsignaleingabe von der Eingabe-Abtasteinrichtung 44, eine Echtzeit-Bildsignalausgabe über den Video-Ausgabeprozessor 42 zu dem Monitor 39 hin, einen Zugriff durch eine Busleitungs-Haupteinrichtung auf der Rechner-Busleitung 12 über die der Bildadressentransformation dienende Schnittstelleneinrichtung 48, einen Erneuerungs- bzw. Auffrischzugriff zum Auffrischen der Speicherchips und einen Zugriff zu zumindest einer weiteren Video-Verarbeitungssystemeinrichtung im Falle des zukünftigen Ausbaus.

Die Vollbildspeicher-Datenbusleitung 56 umfaßt 104 Datenleitungen, die in 32 Datenleitungen für jeweils einen von drei Speicherkomponenten und in 8 Datenleitungen über den Überlagerungs- bzw. Einblendspeicher gruppiert sind. Ein Multiplexer 54 ermöglicht die Auswahl einer dieser Gruppen, für die Übertragung über eine 32-Bit-Datenbusleitung und eine Datenverbindung über die der Bildadressentransformation dienende Schnittstelleneinrichtung 48 zu einer Bus-Haupteinrichtung der Rechner-Busleitung 12.

In der Wort/Byte-Betriebsart bewirken die von dem Überlagerungs- bzw. Einblend-Komponentenspeicher verschiedenen drei Komponenten des Vollbildspeichers 50 eine Speicherung und das Lesen eines Informationswortes (16 Bits) oder eines Informationsbytes (8 Bits) für die jeweilige XY-Bildelement-Speicherstelle. Beim Vielfach-Byte-Betrieb bewirken diese Komponenten die Speicherung und das Lesen eines Blocks, welcher 24 Bytes umfaßt. Dies entspricht 24 benachbarten Bildelementen in einer Abtastzeile eines Videobildes. Die 768 Bildelemente für irgendeine vorgegebene Abtastzeile können somit innerhalb eines von 32 Blöcken für die Abtastzeilen enthalten sein. Jedes der Blöcke wird über die Vollbildspeicher-Datenbusleitung 56 in Form von 6 seriell auftretenden Elementen oder Feldern mit jeweils 4 Bytes übertragen. Da der Überlagerungs- bzw. Einblendspeicher lediglich ein Bit je Bildelement-Speicherplatz speichert, anstatt ein 8 Bit umfassendes Byte, wie dies für die drei Speicherkomponenten zutrifft, enthält ein Überlagerungs- bzw. Einblend-Block lediglich drei Bytes. Gesonderte Eingangs- und Ausgangs-Verriegelungseinrichtungen ermöglichen es dem Vollbildspeicher 50, eine Information aus der Eingabe-Abtasteinrichtung 44 oder einer anderen Quelle zu schreiben, während Daten für eine Anzeige auf dem Farbmonitor 39 über die Vollbildspeicher-Datenbusleitung 56 von den Ausgabe-Verriegelungseinrichtungen zu dem Video-Ausgabeprozessor 42 hin übertragen werden.

Nunmehr sei auf Fig. 2 Bezug genommen, gemäß der der Vollbildspeicher 50 vier Speicherkomponenten umfassen kann, zu denen eine Y/Rot-Komponente 66, eine I,Q/Grün-Komponente 68, eine Blau-Komponente 70 und eine Überlagerungs- bzw. Einblendkomponente 72 gehören. Im Falle eines Farbkartensystems wäre die Y-Komponente 66 vorhanden und würde die Videobildinformation speichern, während die I,Q-Komponente 68 und die Blau-Komponente 70 nicht vorhanden wären. Das System kann jedoch ohne weiteres dadurch erweitert werden, daß Speicherkarten einfach in verfügbare Schlitze eingeführt werden. So kann beispielsweise ein Schwarz-Weiß-Monitorsystem oder ein Farbaufzeichnungssystem dadurch zu einem Y,I,Q-System erweitert werden, daß drei 16 K × 64-Speicherkarten für die I,Q-Komponente 68 hinzugefügt werden. Der Zwei-Komponenten-Vollbildspeicher kann dann noch weiter zu einem vollständigen Rot-, Grün-, Blau-(RGB)-System erweitert werden, indem noch drei weitere Speicherkarten für die Bildung der Blaukomponente 70 hinzugefügt werden. Die Überlagerungskomponente 72 kann als wahlfreie Komponente in Verbindung mit irgendeiner der verfügbaren Überwachungs-, Farbaufzeichnungs- bzw. Y,I,Q- oder RGB-Konfigurationen verwendet werden. Es sei ferner darauf hingewiesen, daß auch andere Konfigurationen, wie eine sogenannte YUV-Konfiguration, in Übereinstimmung mit den Prinzipien der Erfindung bei Vornahme geringfügiger Modifikationen ausgeführt werden könnten.

Obwohl der Vollbildspeicher 50 extern, d. h. außerhalb des Speichersteuerwerks 52 als vier auswählbare Komponenten enthaltender Speicher adressiert wird, dessen Komponenten die Bild- bzw. die Videoinformation in einer X/Y-Matrix speichern, besteht intern jede der Vollbildspeicherkomponenten aus Speicherplatten mit einer Konfiguration von 16 K-Wörtern, wobei jedes Wort 64 Bits umfaßt. Da jede der Vollbildspeicherkomponenten 66, 68 und 70 mit Hilfe von drei Speicherplatten ausgeführt ist, werden bei jedem Vollbildspeicher-Lese- oder Vollbildspeicher-Schreib-Vorgang für jede dieser Speicherkomponenten 192 Bits überlassen. Darüber hinaus kann die Auflösung der Speicherkapazität jeder der Komponenten 66, 68, 70 und 72 dadurch erhöht werden, daß zusätzliche Speicherkapazität für jede Komponente hinzugefügt wird, und zwar durch Hinzufügen von zusätzlichen Speicherplatten in Halbplattenschritten. Obwohl die Platten eine 16 K × 64-Konfiguration für Datenübertragungszwecke, für die Adressenauswahl und für Steuerungszwecke aufweisen, sind die Speicherchips der betreffenden Platten in 8-Bit-Bytes gruppiert, wobei jede Platte 8 Bytes an paralleler Information umfaßt. Jedes Byte speichert eine Videoinformation für ein einziges Bildelement an einer X,Y-Matrix-Speicherstelle, wobei seine Information in eine obere Hälfte und in eine untere Hälfte unterteilt ist, so daß Speichervergrößerungen in der oberen Plattenkapazität oder in Gruppen von 16 K × 4 Bytes vorgenommen werden können. Die drei Platten für jede der Speicherkomponenten 66, 68 und 70 liefern somit 192 Bits oder 24 Datenbytes parallel, und zwar entsprechend den 24 Bildelementen der Videoinformation. Diese 24 Datenbytes werden als ein Block bezeichnet; die Organisation dieses Blocks ist dabei so getroffen, daß er eine Bildinformation für 24 benachbarte Bildelemente längs der X-Matrix-Koordinate umfaßt, wobei die Grenze eines Blocks eine gemeinsame Grenzlinie mit dem ersten Bildelement der jeweilige Abtastzeile der Matrix hat. Die XY-Bildelementmatrix ist so angeordnet, daß an der oberen linken Ecke mit dem Bildelement 0,0 begonnen wird, wobei die X-Koordinate nach rechts mit der jeweiligen Bildelementposition zunimmt und wobei die Y-Koordinate nach unten mit jeder Reihe oder Abtastzeile zunimmt. Diese Konfiguration führt zu 32 Blöcken und legt 768 Bildelemente in jeder Zeile fest, was mit 512 Abtastzeilen multipliziert zu insgesamt 16 K-Blöcken führt. Es sei daran erinnert, daß lediglich die Abtastzeilen 0 bis 484 tatsächlich sichtbar sind. Die übrigen Abtastzeilen sind für andere Zwecke als dem Abspeichern der Video-Bildelementinformation verfügbar, wie für die Speicherung der Farbauswahlinformation. Die primären Vollbildspeicherkomponenten 66, 68 und 70 werden durch 14 Bits adressiert, wodurch eines der 16 K-Wörter in jedem Speicherchip ausgewählt wird. Die 14 Bits werden dabei in herkömmlicher Weise im Multiplexbetrieb als 7 Zeilenbits und 7 Spaltenbits bereitgestellt. Die gemeinsamen Zeilenauswahlsignale werden sämtlichen Speicherchips zugeführt, wobei individuelle Spalten-Adressenauswahlsignale (24 pro Komponente) für eine individuelle Byte-Ebenenauswahl sorgen. Dies bedeutet, daß irgendein einzelnes Byte oder Informations-Bildelement von irgendeiner der Speicherkomponenten zum Lesen oder Schreiben einer Information ausgewählt werden kann.

Der Überlagerungs-Vollbildspeicher 72 weist dieselbe X,Y-Matrix-Koordinaten-Adressierungsfähigkeit wie die anderen Vollbildspeicherkomponenten auf, speichert jedoch lediglich ein Informationsbit anstelle 8 Bits je Bildelementplatz. Demgemäß enthält der Überlagerungsspeicher 72 lediglich die Hälfte einer Speicherkarte und ist außerdem als 16 K-Wörter mit 24 Bits oder 3 Bytes organisiert. Bei jedem Speicherzugriff zu dem Überlagerungsspeicher 72 werden 24 Informationsbits gelesen oder geschrieben, und zwar entsprechend denselben 24 Bildelementen, die einen Block für die primären Vollbildspeicherkomponenten ausmachen. Der Überlagerungsspeicher 72 ist in einer ähnlichen Weise wie die primären Komponenten byte-adressierbar, allerdings mit der Ausnahme, daß das jeweilige Byte 8 einzelnen Bildelementen in einer Zeilenmatrix entspricht anstatt einem einzigen Bildelement, wie im Falle der primären Komponenten.

Jede der Vollbildspeicherkomponenten weist einen Eingangspuffer und einen Ausgangspuffer auf. Diese Puffer sind im Stande, einen Informations-Block zu speichern. Der Überlagerungsspeicher 72 weist einen 24 Bit umfassenden Eingangspuffer 76 und einen 24 Bit umfassenden Ausgangspuffer 78 auf. Der Eingangspuffer 76 ist in drei steuerbare Bytes unterteilt, die parallel an einer 8 Leitungen umfassenden Datenbusleitung OD8 80 angeschlossen sind. Diese Busleitung bildet einen Teil der in Fig. 1 dargestellten Datenbusleitung 56. Die drei Bytes des Eingangspuffers 76 sind individuell über drei Überlagerungs-Schreibtaktleitungen OWCLKO-2 steuerbar. In entsprechender Weise werden die 3 Bytes des Ausgangspuffers 78 individuell freigegeben, um Daten auf die Busleitung OD8 zu geben, und zwar über 3 Überlagerungs-Lesefreigabeleitungen ORDENO-2.

Die Daten werden über die Busleitung 56, welche die Busleitung OD8 80 umfaßt, in 6 Hochgeschwindigkeits-Datenübertragungszyklen übertragen, wobei ein Informationsfeld oder -bereich während jeder der 6 Zyklen übertragen wird. Im Falle des Überlagerungsspeichers 72 wird ein erstes Datenbyte redundant während der ersten und zweiten Zyklen übertragen. Ein zweites Byte wird redundant während der dritten und vierten Zyklen übertragen und ein drittes Byte wird redundant während der fünften und sechsten Zyklen übertragen. Diese Redundanz wird dazu ausgenutzt, die Bildelement-Koordinatensynchronisation mit größeren Vollbildspeicherkomponenten aufrecht zu erhalten, die eine größere Datenübertragungsbandbreite erfordern.

Der Y-Komponenten-Vollbildspeicher weist einen 192-Bit-Eingangspuffer 82 und einen 192-Bit-Ausgangspuffer 84 auf. Jeder der Puffer ist an einer 32 Bit umfassenden Y-Komponenten-Datenbusleitung 86 angeschlossen, die mit YD32 bezeichnet ist und die einen Teil der in Fig. 1 dargestellten Datenbusleitung 56 bildet. Die Puffer für die Y-Komponente 66 sind in sechs Gruppen mit jeweils 4 Bytes geordnet, so daß sie Daten von der YD-32-Busleitung 86 in Gruppen von 4 Bytes aufnehmen bzw. an diese Busleitung abgeben, und zwar auf das Auftreten von 6 Y-Schreibtakt-Steuersignalen hin, die mit YWCLKO-5 bezeichnet sind, und auf das Auftreten von mit YRDENO-5 bezeichneten 6 Y-Lesefreigabesignalen hin. Die 192 Bits eines Blocks werden somit über die Datenbusleitung YD32 in sechs aufeinanderfolgenden hochfrequenten Bereichen oder Feldern mit jeweils 32 Bits oder 4 Bytes übertragen. Die Pufferung oder die Datenübertragungsorganisation für den I,Q-Speicher 68 und den Blau-Speicher 70 ist weitgehend gleich der Organisation für die Y-Komponente 66, weshalb hier nicht weiter darauf eingegangen wird.

Die Ausnutzung von Eingangs- und Ausgangspuffern für jede Vollbildspeicherkomponente verleiht dem Vollbildspeicher 50 eine extrem große Datenbit-Bandbreite, die das parallele Lesen oder Schreiben von 5790 Bits ermöglicht, während der Multiplexbetrieb der an der Datenbusleitung 56 angeschlossenen Puffer in 6 gesonderten Bereichen oder Feldern eine wirtschaftlich brauchbare Größe für die Datenbusleitung 56 ermöglicht. Diese extrem hohe Bandbreite für den Vollbildspeicher 50 ermöglicht einen kontinuierlichen Echtzeitzugriff zu dem Vollbildspeicher, sowohl von dem Video-Ausgabeprozessor 42 her, der den Farbmonitor 39 steuert, als auch von dem Eingangsabtaster 44 her, der die Video-Kamerainformation aufnimmt. Dies bedeutet, daß der Farbmonitor 39 im wesentlichen eine Echtzeitinformation anzeigt, wie sie von dem Eingangs-Abtaster 44 her aufgenommen wird. Es sei darauf hingewiesen, daß eine geringe Phasenverzögerung vorhanden sein wird, die erforderlich ist, um das Bild- bzw. Videosignal nach dem sogenannten Pipeline-Prinzip durch das Video-Verarbeitungssystem 24 zu leiten. Die Bandbreite des Vollbildspeichers 50 reicht jedoch aus, um auch während der Durchführung von Echtzeit-Bildzugriffen durch den Eingangs-Abtaster 44 und die Video-Ausgabeeinrichtung 42 gleichzeitig Zugriffe mit niederen Frequenzen durch zusätzliche Komponenten, wie z. B. die der Bildadressentransformation dienende Schnittstelleneinrichtung 48 und die Chip-Auffrischschaltung zuzulassen.

Nunmehr sei auf Fig. 3 Bezug genommen, in der Einzelheiten des Speichersteuerwerks 52 veranschaulicht sind, welches X/Y-Adressen und Vollbildspeicher-Zugriffsanforderungen von verschiedenen Komponenten in dem Video-Verarbeitungssystem 24 aufnimmt und daraufhin Adressen und Zeitsteuerungskommandos für den Zugriff zu eigentlichen Hardware-Anordnung bzw. -Konfiguration der Vollbildspeicherkomponenten in dem Vollbildspeicher 50 erzeugt. Eine Anforderungs-Abtasteinrichtung 100 nimmt die Vollbildspeicher-Zugriffsanforderungen von Vollbildspeicherbenutzern an 8 Eingängen auf, die mit REQA bis REQH bezeichnet sind. Die Abtasteinrichtung 100 erteilt die Anforderung auf einer Prioritätsbasis, wobei der Eingang REQA die höchste Priorität aufweist. Einer Speicherauffrischanforderung wird die höchste Priorität am Eingang A zugeteilt, wobei die Zuteilung nur dann erfolgt, wenn ein Auffrischanforderungs-Eingabesignal von einer Taktsteuerschaltung bzw. -logik 102 her aktiv ist. Die Speicheranforderung kann für einen Diagnose- oder Wartungsbetrieb unwirksam gemacht werden. Während des normalen Betriebs nehmen der Eingangs-Abtaster 44 und der Video-Ausgabeprozessor 42 Zugriff zu dem Vollbildspeicher 50 auf einer hinreichend schnellen und sequentiell erfolgenden Grundlage, um die Auffrischforderungen der Speicherchips des Vollbildspeichers 50 zu erfüllen. Dabei werden drei, jeweils einen ausgewählten Benutzer kennzeichnende codierte Signale einer Quittierungs-1-Decodierungsschaltung 104 und einer Quittungs-2-Decodierungsschaltung 106 zugeführt. Die Quittierungs-1-Decodierungsschaltung 104 erzeugt ein Benutzerquittierungs-1-Signal für den ausgewählten Benutzer auf ein Benutzerauswahlsignal der Taktsteuerungs-Schaltung 102 hin. Der Benutzer spricht auf das Benutzer-Quittierungs-1-Signal dadurch an, daß er eine X/Y-Adresse und eine weitere Steuerinformation an die Benutzer-Busleitung 107 (Fig. 1) abgibt. Danach spricht die Quittierungs-2-Decodierungsschaltung auf eine Datenbusleitung-Zuleitung von der Taktsteuerschaltung 102 hin an und erzeugt ein Benutzer-Quittierungs-2-Signal für den ausgewählten Benutzer von 8 Benutzern. Dadurch wird dem betreffenden Benutzer das Kommando gegeben, Daten auf die Datenbusleitung 56 abzugeben oder von dieser Datenbusleitung her aufzunehmen. Im Falle der Übertragung eines Datenbytes oder Datenwortes erzeugt die Taktsteuerschaltung 102 einen einzelnen Impuls auf ein mit Benutzer-Hilfsspeicher bezeichnetes Signal hin, welches als Lese/Freigabeimpuls oder als Schreibtaktsignal bzw. Schreibabtastsignal seitens des Benutzers dient und welches durch das Benutzer-Quittierungs-2-Signal freigegeben wird. Im Falle einer Datenfeldübertragung über die Datenbusleitung 56 werden 6 aufeinanderfolgende Impulse auf das Benutzer-Hilfsspeichersignal hin durch die Taktsteuerschaltung 102 erzeugt, um 6 aufeinanderfolgende Bereiche bzw. Teile eines Blocks taktgesteuert abzugeben. Die Anforderungs-Abtasteinrichtung 100 gibt an die Taktsteuerschaltung 102 ein Ablaufsteuerungs-Startkommando, um eine Vollbildspeicher-Zugriffsfolge auszulösen und um keine Signalfelder anfordernde Freigabesignale sowie Signalfelder freigebende Signale aufzunehmen, damit die Anforderungs-Abtasteinrichtung 100 in den Stand versetzt wird, eine Verriegelung bei einer höheren Benutzer-Anforderungspriorität zu einem vorgegebenen Zeitpunkt vorzunehmen.

Ein Teilbilddecoder 108 nimmt ein 3-Bit-Benutzerfeldsignal auf der Benutzer-Busleitung 107 auf (Fig. 1). Dieses Signal kann durch den Decoder decodiert werden, um eine bestimmte Komponente der Vollbildkomponenten 66, 68, 70 oder 72 innerhalb des Vollbildspeichers 50 zu adressieren. So kann beispielsweise eine Null die Überlagerungskomponente 72 auswählen, eine 1 kann die Y-Komponente 66 auswählen, eine 2 kann die I,Q-Komponente 68 auswählen, eine 3 kann die B-Komponente 70 auswählen, und eine 7 kann alle vier Komponenten gleichzeitig auswählen. Der Teilbilddecoder 108 gibt an einen Spaltenadresssen-Abtastdecoder 110 und an einen Speicherverriegelungs-Steuerdecoder 112 vier individuelle Signale ab, welche in Abhängigkeit von den drei Benutzer-Datenfeldeingangssignalen die Auswahl der einzelnen Vollbildspeicherkomponenten Y, I, Q, B und 0 wiedergeben. Der Teilbilddecoder 108 nimmt außerdem Benutzersteuersignale auf, die eine Anzeige darüber liefern, ob ein angeforderter Zugriff ein Lesezugriff oder ein Schreibzugriff ist. Außerdem erfolgt eine Anzeige darüber, ob ein geforderter Zugriff als Zugriff zu einem vollständigen Datenfeld-Block erfolgt, oder ob es sich um einen nicht ein derartiges Datenfeld betreffenden Zugriff handelt, oder ob der Zugriff zu einem Wort oder Byte für den Fall zu erfolgen hat, daß ein nicht zu einem Datenfeld erfolgender Zugriff gefordert ist.

Kurz nachdem die Taktsteuerschaltung 102 ein Benutzerauswahlsignal erzeugt, welches einen anfordernden Benutzer veranlaßt, eine Adresse und eine Steuerinformation an die Benutzer-Busleitung abzugeben, erzeugt die betreffende Schaltung ein Adressenverriegelungs-Abtastsignale, welches den Teilbilddecoder 108 sowie einen Adressenumsetzer 114 veranlaßt, die Benutzerinformation aufzunehmen und zu verriegeln.

Jedesmal wenn ein neuer Speicherzugriffszyklus beginnt, gibt die Taktsteuerschaltung 102 einen weiteren Zyklusimpuls an den Teilbilddecoder 108 ab. Um die volle Bandbreite des Vollbildspeichers 50 und dessen Verbindungs-Datenbusleitung 56 zu maximieren, wird eine verschachtelte Datenübertragung ausgeführt. Der Teilbilddecoder 108 muß daher einen laufenden Speicherzugriffszyklus sowie einen nächsten Speicherzugriffszyklus verfolgen, wobei ein neues Zykluskommando den Teilbilddecoder 108 veranlaßt, die einen gerade laufenden Zyklus betreffende Information freizugeben, die nächste Zyklusinformation als laufende Zyklusinformation umzubezeichnen und einen neuen Zugriff zu der nächsten Zyklusinformation vorzunehmen. Während eines gerade laufenden Lesezyklus, während dessen die Information in den einzelnen Speicherchips adressiert und zu den Ausgangspuffern der Vollbildspeicherkomponenten übertragen wird, können beispielsweise die Daten in 6 aufeinanderfolgenden Bereichen über die Datenbusleitung zu den Eingangspuffern der Vollbildspeicherkomponenten für die Ausführung eines nächsten Schreibzyklus weitergeleitet werden. Auf die Beendigung des gerade laufenden Lesezyklus hin können die Lesedaten über die Datenbusleitung 56 geleitet werden, während die zuvor gepufferten Schreibdaten in die Vollbildspeicherkomponenten geschrieben werden. Um diesen Überlappungsbetrieb freizugeben bzw. zu ermöglichen, gibt der Teilbilddecoder 108 an die Taktsteuerschaltung 102 Signale ab, die kennzeichnend sind dafür, ob der nächste Vollbildspeicherzugriffszyklus ein Zugriff mit einer Zuführung oder ohne Zuführung ist, ob ein vorliegender oder nächster Zyklus ähnlich ist, ob der nächste Zugriff ein Lese- oder Schreibzugriff ist, ob der vorliegende Zugriff ein Zugriff ohne Zuführung oder mit Zuführung ist, ob der vorliegende Zugriff ein Wort- oder Byte-Zugriff ist, falls es sich bei dem betreffenden Zugriff um einen mit einer Zuführung oder ohne Zuführung handelt, und ob der vorliegende Zugriff ein Schreib- oder Lesezugriff ist. Die Taktsteuerschaltung 102 spricht auf diese Information dadurch an, daß Zeit- bzw. Takt- und Steuersignale erzeugt werden, durch die die richtige Adresseninformation für die Speicherkomponentenchips sowie für die Eingangs- und Ausgangspuffer verfügbar gemacht werden und durch die Übertragung der Information über die Datenbusleitung 56 gesteuert wird.

Ein Adressenmuster 114 enthält einen programmierbaren ROM-Speicher, der die X,Y-Element-Matrix-Auswahladressen als eine 10-Bit-X- oder Spaltenadresse und als 10-Bit-Y- oder Abtastzeilenadresse aufnimmt und auf die Aufnahme dieser Adressen hin eine Umsetzung in eine 14 Bit umfassende Blockadresse bewirkt, welche als Wortadresse für die eigentlichen 16 K-Speicherchips sowie als 3-Bit-Speicherplatten-Nummer und als 3-Bit-Bildelement-Nummer dient. Dies ermöglicht die Kennzeichnung eines bestimmten Wortes oder Bytes innerhalb eines Blocks während eines Speicherzugriffs ohne Zuführung bzw. Auffüllung.

Ein Adressenmultiplexer 116 nimmt die 14 Bit umfassende Blockadresse sowie ein Spalten/Zeilen-Auswahlsignal von der Taktsteuerschaltung 102 her auf, um die 14-Bit-Blockadresse in zwei im Zeitmultiplexbetrieb auftretende, 7 Bits umfassende Adressen umzusetzen, welche zunächst eine ausgewählte Zeile und sodann eine ausgewählte Spalte innerhalb eines Speicherchips kennzeichnen.

Der Spaltenadressen-Abtastdecoder 110 spricht auf die vier Y/Rot-, I/Q/Grün-, Blau- und 0-Auswahlsignale sowie auf die Plattennummer und die Bildelementnummer-Auswahlsignale an, um Spaltenadressen-Abtastsignale zu erzeugen, mit denen individuell der Zugriff zu jedem gesondert steuerbaren Datenbyte innerhalb des Vollbildspeichers 50 gesteuert wird. Dies bedeutet, daß 24 Spaltenadressen-Abtastsignale für jede der Primär-Vollbildspeicherkomponenten 66, 68 und 70 erzeugt werden, wobei drei Spaltenadressen-Abtastsignale für die Überlagerungskomponente 72 erzeugt werden. Bei einem Lesezugriff oder Schreibzugriff mit Zuführung bzw. Auffüllung werden sämtliche Bytestellen innerhalb einer ausgewählten Vollbildspeicherkomponente, bei der es sich um irgendeine Komponente oder um sämtliche Komponenten handeln kann, aktiviert. Im Falle eines Lesezugriffs ohne Auffüllung bzw. Zuführung werden die vollständigen Daten-Blöcke in die Ausgangspuffer geladen, wobei ein einzelner Bereich für die Übertragung über die Datenbusleitung 56 ausgewählt wird, während die anderen 5 Bereiche unberücksichtigt gelassen werden. Im Falle einer Schreiboperation ohne Zuführung bzw. Auffüllung speichert lediglich ein Wort oder ein Byte des 24-Byte-Eingangspuffers eine gültige Information, und ein ausgewähltes 2- oder 1-Spaltenadressen-Abtastsignal muß aktiviert werden, um das Einschreiben eines Informationswortes oder -bytes in lediglich die entsprechenden 2- oder 1-Bytes der Datenspeicherplätze zu ermöglichen.

Ein Speicherverriegelungs-Steuerdecoder 112 erzeugt 6 Steuersignale für jede der primären Vollbildspeicher-Komponenten-Eingangs- und Ausgangspuffer sowie drei Steuersignale, und zwar jeweils für Überlagerungskomponenten-Eingangspuffer und -Ausgangspuffer, um die Informationsübertragung zwischen den Eingangs- und Ausgangspuffern 76, 78 und 84 unter Heranziehung der Datenbusleitung 56 zu steuern. Im Falle einer Auffüllungsübertragung wird jedes der 6 Signale für eine ausgewählte Lese- oder Schreib-Übertragungsrichtung nacheinander freigegeben, und zwar jeweils für die Daten übertragenden Vollbildspeicherkomponenten. Die Y/Rot-, I/Q/Grün-, Blau- und 0-Auswahlsignale von dem Teilbilddecoder 108 ermöglichen die Erzeugung dieser Puffersteuersignale für eine oder sämtliche Vollbildspeicherkomponenten, und zwar in Übereinstimmung mit den Benutzerfeld-Eingangssignalen 0-2, wie dies zuvor aufgezeigt worden ist. Im Falle einer Datenübertragung mit einer Auffüllung werden die 6 sequentiell auftretenden Schreibtaktsignale für eine Datenübertragung auf das Auftreten von 6 Schreibtaktsignalen WRITECLK0-5 von der Taktsteuerschaltung 102 her erzeugt, während die 6 Lesefreigabesignale sequentiell auf 6 Lesefreigabesignale 0-5 von der Taktsteuerschaltung 102 her erzeugt werden. Im Falle einer Datenübertragung ohne Auffüllung nimmt die Zeitsteuerschaltung bzw. die Taktsteuerschaltung 102 die Ausgangssignale, die die Plattennummer und die Bildelementnummer codiert angeben, von dem Adressenumsetzer 114 her auf, um lediglich eine Schreibtakt- oder Lesefreigabe auszuwählen, die dem einzigen der 6 Blockbereiche entspricht, der das adressierte Wort oder Byte enthält und lediglich das entsprechende Schreibtakt- oder Lesefreigabesignal aktiviert. Demgemäß wird lediglich ein einziger Datenbereich bzw. Datenbaustein für die jeweils ausgewählte Speicherkomponente über die Datenbusleitung bei einer Übertragung oder Auffüllung übertragen. Es obliegt dem Benutzer, den vollständigen Datenbereich aufzunehmen und das gewünschte Wort oder Byte aus dem 4-Byte-Bereich auszuwählen.

Eine Hauptbusleitungs-Schnittstellenschaltung 118 sorgt für eine Verbindung der Hauptbusleitung 40 mit einer Wartungs-Busleitung 120 sowie für eine Decodierung. Die Wartungs-Busleitung 120 stellt eine Busleitungs-Haupteinrichtung an der Rechnerbusleitung 12 dar und bewirkt einen direkten adressierbaren Zugriff über die Hauptbusleitung 40 zu ausgewählten Wort- und Speicherplätzen innerhalb des Speichersteuerwerks 52 für Wartungs- und Diagnosezwecke. Obwohl die genauen Verbindungen der Wartungsbusleitung 120 der Einfachheit halber weggelassen worden sind, dürfte einzusehen sein, daß die Busleitung 120 Daten führen kann, die in Speichersteuerwerkregister zu laden sind, und zwar auf adressierte Schreibkommandos hin. Außerdem können entsprechend adressierbare Verknüpfungsglieder selektiv Daten an die Wartungsbusleitung 120 auf Adressenlesekommandos hin abgeben. So kann es beispielsweise für die Zentraleinheit 14 wünschenswert sein, adressierbar in die Eingangsverriegelungsschaltungen für die Anforderungs-Abtasteinrichtung 100, den Teilbilddecoder 108 und den Adressenumsetzer 114 zu schreiben, um Benutzer-Kommandosignale zu simulieren. In entsprechender Weise können ausgewählte Registerausgangssignale für bzw. als Steuersignale über die Wartungsbusleitung der Zentraleinheit 14 mittels Verknüpfungsglieder geleitet werden, um das Ansprechen des Speichersteuerwerks 52 abzutasten und zu überprüfen. Es sei darauf hingewiesen, daß die Wartungsbusleitung 120 außerdem zu den Zeitsteuerschaltungen bzw. Takt- und Steuerschaltungen 108 hinführt. Die Prinzipien, gemäß denen Daten adressierbar in Untersystem-Datenspeicherplätze geschrieben bzw. aus solchen gelesen werden, werden an anderer Stelle näher beschrieben.

Nunmehr sei auf Fig. 4 Bezug genommen, gemäß der der Eingangsabtaster bzw. die Eingangsabtasteinrichtung 44 eine Farbkamera 130 enthält, die so angeschlossen ist, daß Rot-, Grün- und Blau-Video-Farbsignale an eine Umsetzmatrix 132 abgegeben werden, welche die RGB-Leistungssignale in ein YIQ-Format umsetzt. Alternativ dazu gibt in einem monochromen bzw. Schwarzweiß-System eine Einfarben- bzw. Schwarzweiß-Kamera 134 das Y-Helligkeitssignal ab, wobei ein Schalter 136 das Y-Signal entweder von der Schwarzweiß-Kamera 134 oder von der Umsetzmatrix 132 her auswählt. In einem Schwarzweiß-System wären selbstverständlich die auf die Signale I und Q sich beziehenden Komponenten des Eingangsabtasters 44 unnötig.

Die Videosignale Y, I und Q werden über Tiefpaßfilter 138, 139 bzw. 140 einem dreifachen Umschalter 142 zugeführt, der mit einem Satz von Kontakten so beschaltet ist, daß er die YIQ-Ausgangssignale der Filter 138, 139 und 140 aufnimmt, und der mit einem zweiten Satz von Anschlüssen so beschaltet ist, daß er die YIQ-Ausgangssignale aufnimmt, die ein Kammfilter 144 erzeugen, und zwar auf ein NTSC-Bildsignalgemisch hin. Die analogen Ausgangssignale des Schalters 142, die mit AY, AI bzw. AQ bezeichnet sind, werden mit Hilfe von Analog-Digital-Wandlern 146, 147 bzw. 148 abgetastet und in 8 Bit umfassende digitale Darstellungen umgesetzt. Der Analog-Digital-Wandler 146 tastet das Signal AY mit einer Bildelementrate ab, die eine Periode von etwa 70 Nanosekunden aufweist, wobei die Abtastung auf das Signal YCLK hin erfolgt, welches von einer Takt- und Steuerschaltung 150 erzeugt wird. In entsprechender Weise tasten die Analog-Digital-Wandler 147 und 148 die Signale AI bzw. AQ mit einer Abtastrate ab, die die Hälfte der Bildelementrate ausmacht, wobei die Abtastung auf ein Signal IQCLK von der Takt- und Steuerschaltung 150 her erfolgt. Diese Abtastung mit der halben Abtastrate ermöglicht es in dem Fall, daß die Signale I und Q in dem IQ-Komponentenbildspeicher 68 mit den I-Abtastproben in den geradzahligen Bildelementstellen und den Q-Abtastproben in den ungeradzahligen Bildelementstellen kombiniert werden, daß eine Gesamt-Datenrate erhalten wird, die gleich der Y-Signaldatenrate ist. Dies ermöglicht, die kombinierten IQ-Signale synchron und parallel mit dem Y-Signal zu verarbeiten.

Ein Y-Speicher 152 arbeitet unter der Steuerung des Taktsignals YCLK, um das 8-Bit-Ausgangssignal des Analog-Digital-Wandlers 146 als Leseadressen-Eingangssignal aufzunehmen und daraufhin ausgangsseitig ein entsprechendes 8-Bit-Wort abzugeben. Der Y-Speicher 152 stellt eine extrem einfache und dennoch wirtschaftliche wirksame Einrichtung dafür dar, das Y-Signal in Übereinstimmung mit einer bestimmten Funktion zu variieren. So könnte beispielsweise der Y-Speicher 152 in jedem seiner 256 adressierbaren Speicherplätze Daten gleich der Adresse des betreffenden Speicherplatzes speichern. Dies würde dazu führen, daß das Ausgangssignal des Y-Speichers 152 mit dem Eingangssignal identisch wäre. Alternativ dazu könnte der Y-Speicher 152 Daten enthalten, die eine Korrektur von Nichtlinearitäten in dem Y-Signal bemerken oder irgendeine andere erwünschte funktionelle Beziehung zwischen dem Eingangssignal und dem Ausgangssignal hervorrufen. Ein I-Speicher 154 und ein Q-Speicher 156 lassen entsprechende funktionelle Umsetzungen bezüglich der Signale I bzw. Q zu. Ein Doppelzeilen-Y-Puffer 158 enthält zwei 768 × 8-Zeilenpuffer für die Speicherung der Y-Komponente des Videosignals, wie es von dem Y-Speicher 152 her aufgenommen wird. Die Zeitsteuerschaltung bzw. Takt- und Steuerschaltung 150 bewirkt die Puffereingangssteuerungen zur Speicherung einer Videoinformationszeile in einem ersten Pufferbereich des Doppelzeilen-Y-Puffers 158. Sobald der erste Bereich eine Zeile der Video-Y-Komponenteniformation speichert, erfolgt eine Umschaltung, und die Puffereingangssteuerung beginnt damit, den zweiten Zeilenpuffer zu veranlassen, die zweite Videoinformationszeile aufzunehmen und zu speichern. Bei einem Format mit zwei Teilbildern dürfte einzusehen sein, daß die zweite Zeile der zweiten Zeile des ersten Teilbildes oder der dritten Zeile eines Vollbildes entspricht. Wenn die zweite Informationszeile in den zweiten Teil des Doppelzeilen-Y-Puffers 158 geladen wird, erzeugt die Takt- und Steuerschaltung 150 Pufferausgangs-Steuersignale, die den ersten Teil des Doppelzeilen-Y-Puffers 158 veranlassen, die zuvor gespeicherte erste Informationszeile an die Y-Komponente 66 des Vollbildspeichers 50 über den Y-Datenbusleitungsteil YD32 der Datenbusleitung 56 abzugeben. Unterdessen hat der zweite Teil des Doppelzeilen-Y-Puffers 158 die zweite Informationszeile aufgenommen, und der erste Teil bzw. Bereich dieses Puffers wird seinen vollständigen Inhalt an die Y-Vollbildspeicherkomponente 66 übertragen haben; er kann dann damit beginnen, die dritte Videoinformationszeile aufzunehmen, während die zweite Videoinformationszeile aus dem zweiten Bereich bzw. Teil des Doppelzeilen-Y-Puffers 158 an in Frage kommende Speicherstellen in der Y-Komponente 66 des Vollbildspeichers 50 übertragen wird. Es sei darauf hingewiesen, daß der Doppelzeilen-Y-Puffer 158 somit die Übertragung vollständiger Datenzeilen zu der Y-Speicherkomponente 66 hin ermöglicht, während eine Pufferung vorgenommen wird, wodurch eine Anpassung an Verzögerungen beim Zugriff zu dem Vollbildspeicher 50 sowie an die alternierend auftretenden Pausen und Bursts erfolgt, die sich aus der großen Bandbreite der Blockübertragung über die Datenbusleitung YD32 in 6 aufeinanderfolgenden Datenbereichen oder Feldern mit jeweils 4 Bytes ergeben. Dies bedeutet, daß nach Übertragung eines 24-Byte-Blocks über die Datenbusleitung in schneller Aufeinanderfolge eine Pause mitberücksichtigt werden muß, da der Eingangsabtaster 44 den Zugriff zu dem Vollbildspeicher 50 bezüglich einer weiteren Datenübertragung abwartet. Unter normalen Bedingungen ist zu erwarten, daß der Ausgangsbereich des Doppelzeilen-Y-Puffers 158 in die Vollbildspeicherkomponente 66 geleert wird, bevor der andere Bereich mit einer neuen Zeile von eintreffenden Videodaten gefüllt wird.

Die Arbeitsweise des Doppelzeilen-IQ-Puffers 160 ist weitgehend identisch mit der Arbeitsweise des Doppelzeilen-Y-Puffers 158, allerdings mit der Ausnahme, daß der Doppelzeilen-IQ-Puffer abwechselnd Ausgangssignale von dem I-Speicher 154 und dem Q-Speicher 156 aufnimmt. Da jedes dieser Ausgangssignale mit der halben Datenrate der Ausgangssignale des Y-Speichers 152 aufgenommen wird, stimmt die Gesamtdatenrate bezüglich des Doppelzeilen-IQ-Puffers 160 mit der des Doppelzeilen-Y-Puffers 158 überein. Ein Vollbildspeicher-Adressenzähler 162 kennzeichnet die X,Y-Matrix-Blockgrenzen bezüglich der Wortblöcke, die von den Doppelzeilen-Puffern 158, 160 an den Vollbildspeicher 50 ausgegeben werden. Der betreffende Zähler wird mit jeder Blockabgabe in einer Zählerstellung durch die Takt- und Steuerschaltung 150 erhöht. Die Takt- und Steuerschaltung 150 gibt außerdem ein Adressenausgabe-Freigabesignal auf das Signal ACK1 (Quittungssignal 1) von dem Speichersteuerwerk 52 ab und erzeugt ein Rücksetzsignal, welches eine Synchronisation des Adressenzählers 162 mit dem eintreffenden Bild- bzw. Videosignal ermöglicht. Die Takt- und Steuerschaltung 150 bewirkt außerdem eine Aufnahme und Erzeugung der Benutzer-Busleitungs-Steuersignale, die in Verbindung mit dem Speichersteuerwerk 52 beschrieben worden sind. Die Ausgangssignale betreffend das Teilbild 0-2 bezeichnen eine Zahl 6, die die Auswahl der Y-Komponente 66 und der IQ-Komponente 68 des Vollbildspeichers 50 für die gleichzeitige Datenübertragung kennzeichnet. Es sei darauf hingewiesen, daß durch geringfügige Modifikationen, wie z. B. durch die Hinzufügung eines dritten Doppelzeilen-Puffers für die Pufferung von drei Farbkomponenten und durch geeignete Modifikationen bezüglich der Umsetzmatrix 132 und der Tiefpaßfilter 138-140 der Eingangsabtaster 44 in einen vollständigen RGB-3-Farben-Eingangsabtaster für den Einsatz in einem solchen Anwendungs- bzw. Konfigurationsbereich umgewandelt werden könnte, gemäß dem der Vollbildspeicher 50 durch 3 Primär-Vollbildspeicherkomponenten 66, 68 und 70 ausgeführt wäre, die die Komponentensignale für die Signale Rot, Grün bzw. Blau speichern würden.

Eine Hauptbusleitungs-Schnittstellenschaltung 164 und ihre zugehörige Wartungsbusleitung 166 stehen für eine Verbindung zu der Hauptbusleitung 40 zur Verfügung und ermöglichen der Hauptbusleitung 12 bzw. der daran angeschlossenen Haupteinrichtung einen adressierbaren Lese- und Schreibzugriff zu ausgewählten Datenspeicherplätzen und zu der Datenstatusinformation des Eingangsabtasters 44. In einer der Ausführung der Wartungsbusleitung für das Speichersteuerwerk 52 entsprechenden Weise ermöglicht die Wartungsbusleitung 166 das Schreiben sowie das Lesen ausgewählter Wortspeicherplätze bezüglich des Y-Speichers 152, des I-Speichers 154 und des Q-Speichers 156 sowie das Schreiben und Lesen von Daten in bzw. aus den Doppelzeilen-Puffern 158 und 160. Außerdem ist ein Wartungs- und Diagnosezugriff zu ausgewählten Informationsgruppen innerhalb der Takt- und Steuerschaltung 150 vorgesehen. Die Eingangs- und Ausgangspuffer für die jeweilige Vollbildspeicherkomponente versehen den Vollbildspeicher 50 mit einer extrem großen Daten-Bit-Bandbreite, die das parallele Lesen oder Schreiben von 5790 Bits ermöglicht, während der Multiplexbetrieb der Puffer zu der Datenbusleitung 56 hin in 6 gesonderten Feldern oder Bereichen eine wirtschaftlich vernünftige Größe der Datenbusleitung 56 ermöglicht. Diese extrem hohe Bandbreite für den Vollbildspeicher 50 ermöglicht einen fortwährenden Echtzeit-Zugriff zu dem Vollbildspeicher sowohl von dem einen Farbmonitor 39 steuernden Video-Ausgangsprozessor 42 als auch von dem die Bildkamera-Information aufnehmenden Eingangsabtaster 44. Dies bedeutet, daß der Farbmonitor 39 im wesentlichen eine Echtzeit-Information anzeigen kann, wie sie von dem Eingangsabtaster 44 erhalten wird. Es sei darauf hingewiesen, daß eine geringe Phasenverzögerung vorhanden sein kann, die für das Bildsignal erforderlich ist, um nach dem Pipeline-Prinzip durch den Ausgabeprozessor 42 des Bildverarbeitungssystems zu gelangen. Die Bandbreite des Vollbildspeichers 50 reicht aus, damit während der Durchführung bzw. Unterstützung von Echtzeit-Bildzugriffen durch den Eingangsabtaster 44 und den Video-Ausgabeprozessor 42 gleichzeitig Zugriffe mit niederer Frequenz durch zusätzliche Komponenten, wie durch die der Bildadressentransformation dienende Schnittstellenschaltung 48 und die Speicherauffrischschaltung vorgenommen bzw. unterstützt werden können.

Nunmehr sei auf Fig. 5 Bezug genommen, gemäß der die der Bildadressentransformation dienende Schnittstellenschaltung (PATI) 48 eine Hauptbusleitungs-Schnittstellenschaltung 180 enthält, welche die Hauptbusleitungsadresse aufnimmt. Außerdem sind Steuerschaltungen 0-12 vorgesehen. Überdies wird ein System-Synchronisiersignal SSYNX an die Hauptbusleitung zurück abgegeben, um die Datenübertragung zwischen der Hauptbusleitung 40 und der Schnittstellenschaltung 48 zu erleichtern. Die Schnittstellenschaltung 48 enthält ferner eine Takt- und Steuerschaltung 182, die eine Hauptbusleitungs-Steuersignalinformation von der Hauptbusleitungs-Schnittstellenschaltung 180 her aufnimmt und die die erforderlichen Takt- und Steuersignale für die Schnittstellenschaltung 48 daraufhin erzeugt. Diese Steuersignale umfassen zu der Hauptbusleitungs-Schnittstellenschaltung 180 hin übertragene Signale, durch die die Erzeugung der decodierten Lese-Decodierungssignale RDEC0-15 und der Schreib-Decodierungssignale WDEC0-15 für die Auswahl eines speziellen Registers und von Verknüpfungsstellen in Abhängigkeit von den Hauptbusleitungs-Adressen freigegeben wird. Die Takt- und Steuerschaltung 182 erzeugt außerdem ausgewählte decodierte Signale für die Steuerung von Verknüpfungsgliedern bzw. Verknüpfungsfunktionen und zum Laden von ausgewählten Daten- und Registrierstellen. Die betreffenden Signale sind dabei mit Verknüpfungsfreigabesignal GE0-15 und mit Schreibabtastsignal WS0-15 bezeichnet. Zwei sogenannte Tristate-Puffer 184, 185 werden auf die decodierten Zeitsteuerungs- bzw. Taktsignale WS0 und GE0 freigegeben, um bidirektionale Datenverbindungen zwischen der 16 Bit breiten Hauptdatenbusleitung und der internen 16 Bit gepufferten Datenbusleitung der Schnittstellenschaltung 48 herzustellen. Die Puffer-Datenbusleitung 0-15 sorgt für eine Datenverbindung zu sämtlichen Hauptbetriebskomponenten der Schnittstellenschaltung 48, einschließlich der Takt- und Steuerschaltung 182, einer Benutzerbus-Schnittstellenschaltung 188, einem Adressensteuerregister 190, einem Datenpuffer 192 und einem XY-Adressengenerator 194.

Das Adressensteuerregister 190 wird mit Daten von der Hauptdatenbusleitung her auf das Auftreten eines Schreib-Decodierungssignals WDEC0 von der Hauptdatenbusleitungs-Schnittstellenschaltung 180 her geladen. Das Adressensteuerregister 190 speichert eine Statusinformation von der Zentraleinheit 14, um die Betriebsart der Schnittstellenschaltung 48 zu steuern.

Aufgrund der großen Anzahl von Bildelementen in einem einzelnen Vollbild eines Fernseh-Videobildes (768 Bildelemente pro Zeile × 485 Zeilen oder Abtastzeilen) ist es nicht vernünftig, den normalen Adressenraum der Zentraleinheit dazu heranzuziehen, die einzelnen Bildelementstellen innerhalb eines Videoinformations-Vollbildes zu unterscheiden. Die Kennzeichnung einer Bildelementstelle durch die Zentraleinheit 14 wird dadurch vorgenommen, daß zunächst über die Rechnerbusleitung 12 und die Hauptbusleitung 10 eine 10 Bit umfassende X-Adresse übertragen wird, welche eine bestimmte Bildelementstelle innerhalb einer Zeile kennzeichnet, und daß sodann eine 10 Bit umfassende Y-Adresse übertragen wird, die eine bestimmte Reihe bzw. Zeile innerhalb des Vollbildes kennzeichnet. Eine dritte Datenübertragung wird dann dazu herangezogen, zu der der Bildelementstelle entsprechenden Videoinformation zuzugreifen. Da die drei primären Vollbildspeicherkomponenten 66, 68 und 70 ein Informations-Byte pro Bildelementstelle speichern und die Überlagerungsspeicherkomponente 72 ein Informations-Bit je Bildelementstelle speichert, jedoch Daten lediglich in Byte-Ebenen-Datengruppen überträgt, müssen bis zu 4 Daten-Bytes übertragen werden, um eine Datenverbindung mit einer einzigen Bildelementstelle in sämtlichen 4 Vollbildspeicherkomponenten zu erzielen.

Um die Ablauffolge der Vollbildspeicherzugriffe zu erleichtern und um die Forderung nach Übertragung eines Wortes einer X-Adresseninformation und eines Wortes einer Y-Adresseninformation für jede Folge der Bildelementstellen zu vermeiden, führt die Schnittstellenschaltung 48 einen Blockbetrieb unter der Steuerung des Adressensteuerregisters 190 aus, um automatisch die Adressenplätze unter Bedingungen weiterzurücken, die von der Zentraleinheit definiert sein können, welche die ausgewählte Betriebssteuerinformation in das Adressensteuerregister 190 lädt. Die Bitstellen 15, 14 bzw. 13 des Adressensteuerregisters 190 speichern Datenbits für die Freigabe des automatischen Weiterrückens bzw. Vergrößerns der Bildelementadressen auf Zugriffe zu der Y/Rot-Vollbildspeicherkomponente 66, der IQ/Grün-Vollbildspeicherkomponente 68 und der Blau-Vollbildspeicherkomponente 70. Die Bitstelle 10 speichert in entsprechender Weise ein Bit für die automatische Weiterschaltung auf das Zugreifen zu der Überlagerungs-Vollbildspeicherkomponente 72. Die Bitstellen 9 und 8 speichern mit EAINCR und EAINCW bezeichnete Bits für die Freigabe der automatischen Weiterschaltung auf Lese- bzw. Schreibzugriffe hin. Die Bitposition 2 befiehlt Blockbetriebsoperationen bei einem durch ein Verknüpfungsbit 1 gegebenen Blockade-Freigabebit BME oder bei einzelnen Lese- oder Schreibzugriffen ohne automatisches Vergrößern, wenn der Wert 0 vorliegt. Die Bitstelle 1 zeigt an, ob die Bildelementadressen während einer Blockbetriebsoperation zu verkleinern oder zu vergrößern sind, und zwar mit einem Signal, welches mit ADEC/INC bezeichnet ist. Die Bitstelle 0 ist lediglich in einem Nicht-Block-Betriebszustand wirksam und zeigt an, ob ein Datenwort oder ein Datenbyte angefordert worden ist.

Die Block-Betriebsart sorgt für Mehrfachwortübertragungen in derselben Richtung. Die X,Y-Adresse muß an einer Wortblock-Grenze beginnen (der Beginn jeder Zeile, d. h. X = 0, wird als Wortblock-Grenze garantiert), und die Anzahl der Übertragungen muß eine ganze Anzahl von Blöcken sein.

Die Benutzerbusleitungs-Schnittstellenschaltung 188 spricht auf Takt- und Zeitsteuersignale von der Takt- und Steuerschaltung 182 sowie von Vollbildspeicherkomponenten-Auswahlsignalen an, die als Teil einer Rechnerbusleitungs-Hauptadressenbezeichnung über die Hauptbusleitung-Schnittstellenschaltung 180 und die Takt- und Steuerschaltung 182 zu der Benutzerbusleitungs-Schnittstellenschaltung 188 übertragen werden. Daraufhin erzeugt die Benutzerbusleitungs-Schnittstellenschaltung 188 die Kombination von Benutzer-Teilbildsignalen 0-2 für die Auswahl einer adressierten Vollbildspeicherkomponente. Die Benutzerbusleitungs-Schnittstellenschaltung 188 erzeugt außerdem ein PATI- bzw. Schnittstellenschaltungs-Anforderungssignal C, welches das Speichersteuerwerk 52 darüber informiert, daß die Schnittstellenschaltung 48 einen Zugriff zu dem Vollbildspeicher 50 sucht. Die Benutzerbusleitungs-Schnittstellenschaltung 188 erhält außerdem die Rückführ-Zeitsteuersignale ACK1 und ACD2 von dem Speichersteuerwerk 52 her.

Nunmehr sei auf Fig. 6 Bezug genommen, gemäß der der XY-Adressengenerator 194 zwei 12 Bit umfassende X- und Y-Grenzregister 200, 202 enthält. Diese Register können mit von der Zentraleinheit 14 erzeugten Daten geladen werden, die über die gepufferte Datenbusleitung übertragen werden. Obwohl die X- und Y-Adressen eine maximale Größe von 10 Bits aufweisen, vermeidet die Verwendung von 12-Bit-Grenzregistern die Möglichkeit der Behandlung eines Adressenteils oder einer von der Zentraleinheit abgegebenen Adresse als sich mit der Information wiederholende Adresse, die statt im Bild rechts unrichtig auf der linken Seite angezeigt wird. Die Grenzregister sorgen für eine automatische Hardware-Überprüfung der Video-Bildgrenzen und entlasten somit die Zentraleinheit 14 von einer beträchtlichen Programmausführungszeit, die normalerweise erforderlich wäre, um Überprüfungen vorzunehmen, damit sicher ist, daß jede ausgewählte Bildelementadressenstelle innerhalb des Adressenbereichs eines Videobildes liegt. Die Grenzregister liefern außerdem programmierbare Anzeigen der maximalen Adressengrenzen, um eine automatische Fortschaltung während der Blockbetriebs-Übertragung zu ermöglichen. Auf die Feststellung hin, daß beispielsweise der X-Adressenzähler eine maximale Grenze erreicht hat, wird der Zähler zurückgesetzt, und die Zählerstellung des Y-Adressenzählers wird um 1 erhöht, damit ein Zugriff zu einer neuen Zeile eines Bildes bzw. Vollbildes begonnen wird.

Jede der Komponenten des XY-Adressengenerators 194 wird durch eine Tristate-Verknüpfungsschaltung realisiert, die eine leichte Auswahl von Datenübertragungen von einer Stelle zu einer anderen Stelle unter Heranziehung der Hauptbusleitungs-Schnittstellenschaltung und der decodierten Ausgangssignale der Takt- und Steuerschaltung ermöglicht. Durch Freigabe des Ausgangs des 12-Bit-X-Grenzregisters 200 mit Hilfe eines Signals RCED2 und durch gleichzeitiges Freigeben eines Tristate-Verknüpfungsgliedes 204 mit demselben Signal kann die Zentraleinheit beispielsweise den Inhalt des 12 Bit umfassenden X-Grenzregisters an die gepufferte Datenbusleitung für die Übertragung zu der Rechnerbusleitung 12 abgeben, und zwar für Wartungs- und Diagnosezwecke. Alternativ dazu kann der Ausgang des 12 Bit umfassenden X-Grenzregisters 200 unwirksam gemacht bzw. gesperrt werden, wobei die Ausgangsbusleitung des betreffenden Registers dann dazu ausgenutzt wird, Daten von der gepufferten Datenbusleitung über das Tristate-Verknüpfungsglied 206 zu einem 10-Bit-X-Adressenzähler 208 zu übertragen. In entsprechender Weise kann ein 10-Bit-Y-Adressenzähler 210 geladen werden.

Eine 12-Bit-Vergleicherschaltung 212 nimmt an ihrem B-Eingang das Ausgangssignal des 12-Bit-X-Grenzregisters 200 und an ihrem A-Eingang das Ausgangssignal des 10-Bit-X-Zählers 208 auf und erzeugt ein Ausgangssignal X, welches größer ist als der Maximalwert XGTM zum jeweiligen Zeitpunkt, zu dem der Inhalt des X-Adressenzählers 208 den Inhalt des X-Grenzregisters 200 übersteigt. In Abhängigkeit von den Umständen und der Betriebsart könnte das Signal XGTM anzeigen, daß das Ende einer Abtastzeile erreicht ist und daß der X-Zähler auf 0 zurückgesetzt werden sollte, wobei der Y-Zähler in seiner Zählerstellung weitergeschaltet bzw. erhöht wird, damit eine neue Abtastzeile begonnen wird oder damit angezeigt wird, daß eine unpassende Adresse in den X-Adressenzähler 208 von dem Datenverarbeitungssystem her geladen worden ist. In diesem Falle ist die Schnittstellenschaltung 48 in Datenübertragungen mit der Rechnerbusleitung 12 einbezogen, sperrt jedoch Datenübertragungen in Verbindung mit dem Vollbildspeicher 50, bis der unrichtige Adressenzustand korrigiert worden ist. In entsprechender Weise vergleicht eine 12-Bit-Vergleicherschaltung 214 die in dem Zähler 210 gespeicherte 10-Bit-Y-Adresse mit der in dem Zähler 202 gespeicherten 12-Bit-Grenzadresse, um einen Y-Wert zu erzeugen, der größer ist als das maximale Signal YGTM, wenn der Y-Zähler 210 anzeigt, daß eine Adresse vorliegt, die größer ist als die Grenzadresse, welche zuvor in das Grenzregister 202 geladen worden ist. Ein ODER-Glied 216 nimmt die Signale XGTM und YGTM auf, um ein Signal X oder ein Signal Y zu erzeugen, welches größer ist als das maximale Signal X oder YGTM, damit ein möglicher Fehlerzustand für die Takt- und Steuerschaltung 182 angezeigt wird. Eine 10-Bit-X-Adressenpufferschaltung 218 nimmt eine X-Adresse von dem X-Adressenzähler 208 her auf und hält die Adresse während der Vollbildspeicher-Lese- oder Schreibzugriffe fest. In entsprechender Weise nimmt ein 10-Bit-Y-Adressenpuffer 220 die 10 Bit umfassende Y-Adresse von dem 10-Bit-Y-Zähler 210 her auf und hält diese Adresse während Lese- oder Schreib-Vollbildspeicherzugriffe fest. Die Ausnutzung dieser Adressenpufferung ermöglicht eine Modifizierung der X- und Y-Adressenzähler 208, 210 während des Ablaufs der Übertragung von relativ lang dauernden 6 Bereiche bzw. Abschnitte umfassenden Block-Datenübertragungen.

Obwohl sämtliche Busleitungen, Verknüpfungsglieder sowie die Lade- und Ausgabe-Auswahl-Freigabelogik für den XY-Adressengenerator 194 nicht im einzelnen beschrieben worden sind, dürfte einzusehen sein, daß in jeden Speicherplatz taktgesteuert in Verbindung mit der Freigabe der ausgewählten Registerausgänge und Verknüpfungsglieder eingeschrieben werden kann, um die geforderte Datenübertragung von einer Stelle zu einer anderen vorzunehmen.

Der Datenpuffer 192 für die Schnittstellenschaltung 48 ist in Fig. 7 im einzelnen veranschaulicht, auf die nunmehr Bezug genommen wird. Der Datenpuffer 192 besteht aus zwei Bereichen, entsprechend einem oberen Wort oder den Bit-Positionen 16-31 der P-Datenbusleitung zu dem Multiplexer 54 hin, und aus einem unteren Wort, entsprechend den Bit-Positionen 0-15 für die P-Datenbusleitung.

Die obere Hälfte des Datenpuffers 192 enthält einen 16-Bit-Schreibpuffer 234 mit zwei 8-Bit-Bereichen 236 und 238, einem 16-Bit-Lesepuffer 240, einem 16-Wort × 16-Bit-Blockwort-Speicher RAM 242, von dem lediglich 6 Wörter tatsächlich benutzt werden, einem 16-Bit-Eingangsdatenpuffer 244 und einem 16-Bit-Verknüpfungsglied 246, welches eine obere Datenbusleitung 248 mit den P-Datenbusleitungen 16-31 verbindet. Wie bei dem XY-Adressengenerator 194 sind jedes Register und Verknüpfungsglied des Datenpuffers 192 mit Tristate-Ausgangseinrichtungen versehen bwz. ausgeführt.

In entsprechender Weise enthält der untere Teil des Datenpuffers 192 eine untere Datenbusleitung 250, die einen 16-Bit-Schreibpuffer 252, einen 16-Bit-Lesepuffer 254, einen durch für ein Blockwort adressierbaren RAM-Speicher 256, einen 16-Bit-Eingangspuffer 258 und ein Verknüpfungsglied miteinander verbindet, welches eine Verbindung zu den unteren 16 Bits der P-Datenbusleitung herstellt.

Im Falle einer blockweisen Datenübertragung werden die Daten als 32 Bit umfassende Blockwort-Datenbereiche zwischen dem Datenpuffer 192 und einer ausgewählten Komponente des Vollbildspeichers 50 übertragen. Die gesamte Kapazität von 32 Bits des Datenpuffers 192 wird somit für Daten ausgenutzt, die im Multiplex-Betrieb auf der gepufferten Datenbusleitung zu der Rechnerbusleitung 12 übertragen werden, und zwar in 16-Bit-Wörtern, die abwechselnd von dem unteren Bereich und dem oberen Bereich des Datenpuffers 192 entnommen werden. Im Falle eines Byte- oder Wortbetriebszugriffs werden Daten jedoch von dem Vollbildspeicher 50 zu dem Datenpuffer 192 als einzelner 32 Bit umfassender Blockwortbereich übertragen, der 4 Bytes enthält, wobei die speziellen durch Zugriff erfaßten einen oder beiden Bytes irgendwo innerhalb der Gruppe von Bytes auftreten könnten. Um die erforderliche Programmierung für die Zentraleinheit 14 zu vermindern, sorgt die Schnittstellenschaltung 48 jedoch für eine automatische Neusynchronisierung im Falle von Byte- oder Wort-Zugriffsbetriebsarten, um die Daten an einer bevorzugten Stelle auf der gepufferten Datenbusleitung für eine Übertragung über die Hauptbusleitung 40 zu der Rechnerbusleitung 12 hin unterzubringen. Ein einzelnes Datenbyte wird stets in den Datenbus-Bitstellen 0-7 übertragen, während ein Wort oder zwei Datenbytes übertragen werden. Dabei wird das der kleinsten Bildelementadresse entsprechende Byte an den Datenbusstellen 0-7 übertragen, und das der nächsten Bildelementadresse entsprechende Byte wird an den Bitstellen 8-15 übertragen.

Die mögliche Neuordnung bzw. Neuzuordnung dieser Datenbytes von einem Blockwortbereich zu einer Datenbusstelle wird durch die Verwendung des zweiteiligen Schreibpuffers 234 in Verbindung mit zwei Verknüpfungsgliedern 262 und 264 erleichtert.

Als Beispiel sei angenommen, daß die Schnittstellenschaltung 48 im Byte-Betrieb arbeitet und daß ein erwünschtes Informations-Byte von dem Vollbildspeicher 50 her in der den Datenbits 24-31 entsprechenden obersten Byte-Stelle auftritt bzw. zugeführt wird. Das Byte wird von dem Eingangsdatenpuffer 244 aufgenommen und über die obere Datenbusleitung 248 zu dem Lesepuffer 240 hin geleitet. Durch Freigabe des obersten Ausgangsbytes des Lesepuffers 240 mit Hilfe des Signals GE 10 kann die Information auf der gepufferten Datenbusleitung in den oberen Byte-Bitstellen untergebracht und sodann über das Verknüpfungsglied 262 übertragen werden, um in den unteren Byte-Bitpositionen dupliziert zu werden, und zwar auf das Auftreten des Schreib-Abtastsignals WS 9 hin. Außerdem kann die betreffende Information in den unteren 8-Bit-Schreibpuffer 238 geladen werden. Aus dem unteren Schreibpuffer 238 kann das unerwünschte Datenbyte sodann zu den unteren 8 Bits des Lesepuffers 240 hin übertragen werden, und zwar für eine anschließende Übertragung zu der Rechnerbusleitung 12 als unteres Datenbyte. Diese Übertragung erfolgt über die Pufferdatenbusleitung, und zwar auf die Freigabe des Ausgangs des unteren Teiles der Lese-Datenbusleitung 240 auf das Auftreten des Verknüpfungs-Freigabesignals GE 11 hin. Alternativ dazu können Daten über die gepufferte Datenbusleitung von dem oberen Lesepuffer 240 zu dem unteren Schreibpuffer 250 hin übertragen werden. Es dürfte somit ersichtlich sein, daß durch Heranziehung der Übertragung zwischen den oberen und unteren Byte-Positionen innerhalb des oberen Wortbereiches des Datenpuffers 192 sowie der Übertragungen zwischen dem oberen Wort und dem unteren Wort Übertragungen von Teilen des Datenpuffers 192, und zwar entweder eines Datenbytes oder eines Doppel-Datenwortbytes, welches über die 32-Bit-P-Datenbusleitung aufgenommen ist, in irgendwelchen erwünschten Byte-Stellen für eine Übertragung zu dem Datenverarbeitungssystem hin neu festgelegt bzw. adressiert werden können. Die Ausnutzung des Datenpuffers 192 ermöglicht die Speicherung eines Wortblocks, um die relativ geringe Bandbreite der Rechnerbusleitung 12 an die relativ hohe Bandbreite der 32-Bit-P-Datenbusleitung anzupassen, die an dem Vollbildspeicher 50 über den Multiplexer 54 angeschlossen ist. Die Pufferung dient außerdem dazu, die Wartezeit zu minimieren und dadurch die Ausnutzung der Rechnerbusleitung 12 zu maximieren.

Als Beispiel einer blockweisen Datenübertragung sei angenommen, daß die Zentraleinheit 14 festgelegt bzw. durch Kommandosteuerung vorgibt, daß eine Übertragung von dem Plattendateisystem 18 zu der Y-Komponente 66 des Vollbildspeichers 50 erfolgt, und zwar von 128 K Datenbytes, was aufeinanderfolgenden Bildelement-Adressenstellen entspricht, die mit der Bildelementadresse 0,0 beginnen. Die 128 K Datenbytes stellen eine typische Grenze dar, die durch die Länge der Rechnersystem-Steuerungslängenzähler auferlegt ist anstatt durch die Schnittstellenschaltung 48, die längere Datenübertragungsfolgen verarbeiten bzw. handhaben könnte. Die Zentraleinheit 14 würde die Datenübertragung initiieren, derart, daß zunächst die Adresse 0,0 in den X-Adressenzähler 208 und den Y-Adressenzähler 210 geschrieben wird und daß sodann die Schnittstellenschaltung 48 in den richtigen Betriebszustand gebracht wird, indem Einsen in die Bitpositionen 15, 8 und 2 und Nullen in die anderen Bitpositionen geschrieben werden. Dies ermöglicht eine automatische Erhöhung bzw. Weiterschaltung auf einen Zugriff zu der Y-Komponente des Vollbildspeichers 50, und zwar mit einem Schreib-Datenzugriff. Die Zentraleinheit 14 stellt dann die richtige bzw. in Frage kommende Adresse auf der Rechnerbusleitung 12 zur Verfügung, um eine 0 in die Zählersteuerbitstelle des Steuerregisters 38 einzuschreiben und das Fortschreiten des Adressenzählers 34 zu sperren. Das Plattendateisystem 18 kann dann so gesteuert werden, daß es ein Busleitungs-Hauptgerät wird und einen direkten Speicherzugriff dadurch ausführt, daß die festgelegte Anzahl von Datenbytes aus einer bezeichneten Plattendateistelle zu der bzw. auf die PATI-Adresse hin übertragen wird, welches der Y-Komponente 66 des Vollbildspeichers 50 entspricht. Diese Adresse wird in den Adressenzähler 34 durch die Zentraleinheit 14 eingeschrieben, und anschließend werden die Adressenbits der Rechnerbusleitung 12 und damit der Hauptbusleitung 40 gesteuert, und zwar während jedes der 128 K-Zyklen der folgenden Operation, die eine einen direkten Speicherzugriff betreffende blockweise Datenübertragung darstellt.

Die Hauptbusleitungs-Schnittstellenschaltung 180 spricht auf die ausgewählten Adressen dadurch an, daß die Takt- und Steuerschaltung 182 und die Benutzer-Busleitungs-Schnittstellenschaltung 188 veranlaßt werden, einen Benutzer-Bereichscode zu erzeugen, der die Y-Komponente 66 des Vollbildspeichers 50 für das Speichersteuerwerk 52 und den Multiplexer 54 kennzeichnet, damit die geeigneten Adressierungs- und Datenwege festgelegt sind. Die Schnittstellenschaltung 48 beginnt dann damit, ein von dem Plattendateisystem 18 über die Rechnerbusleitung 12 und die Hauptbusleitung 40 zu der gepufferten Datenbusleitung hin übertragenes Wort aufzunehmen, wobei abwechselnde Wörter in den unteren bzw. oberen RAM-Speicherbereich 256 bzw. 242 des Datenpuffers 192 geladen werden, bis 12 Wort-Übertragungen dazu führen, daß die RAM-Speicher einen vollständigen Wortblock speichern. An dieser Stelle erzeugt die Benutzerbus-Schnittstellenschaltung 188 ein PATI-Anforderungssignal C für das Speichersteuerwerk 52, und auf die Erteilung eines Zugriffs zu der Vollbildspeicher-Datenbusleitung 56 hin wird der erste Wortblock zu dem Vollbildspeicher-Eingangspuffer bezüglich der Y-Komponente 66 in 6 aufeinanderfolgenden Bereichen bzw. Blöcken übertragen. Da jeder 4-Bit-Bereich bzw. -Block zu dem Vollbildspeicher 50 übertragen wird, halten die X,Y-Adressenpuffer-Register 218, 220 die Anfangsadresse 0,0 fest, während der X-Adressenzähler 208 in seiner Zählerstellung um 4 erhöht wird, nachdem der jeweilige Bereich bzw. Block übertragen wird. Auf die Beendigung der 6 Bereiche bzw. Blöcke betreffenden Übertragung ist demgemäß der X-Adressenzähler 208 in seiner Zählerstellung auf 24 weitergeschaltet worden, um die Anfangs-Bildelementadresse des nächsten Wortblocks anzuzeigen, wobei 24 Bytes oder Bildelemente pro Wortblock vorhanden sind. Unterdessen sind die Lesepufferregister 254 und 240 dazu verfügbar, die 13. und 14. Datenwörter von dem Plattendateisystem 18 her aufzunehmen, während der erste Wortblock zu der Y-Vollbildspeicherkomponente 66 hin übertragen wird. Unter normalen Bedingungen spricht die Schnittstellenschaltung 48 hinreichend schnell auf eine Datenübertragungsanforderung an, und die 6 Datenbereiche bzw. 6 Datenblöcke werden hinreichend schnell übertragen, damit der Wortblock-RAM-Speicher 242, 256 geleert werden kann und Daten von den Lesepuffern 240 bzw. 254 aufzunehmen vermag, bevor das relativ langsame Plattendateisystem 18 und die Rechnerbusleitung 12 bereit sind für eine Übertragung des 15. Wortes. Demgemäß ist der Lesepuffer 254 bereit, das 15. Wort ohne Verzögerung aufzunehmen, wobei die vollständige Bandbreite der Rechnerbusleitung 12 ausgenutzt wird. Sobald der zweite Wortblock in den RAM-Speicher 256, 242 geladen ist, wird eine weitere Y-Komponente-Vollbildspeicher-Zugriffsanforderung vorgenommen, und der Prozeß wird wiederholt. Dieser Prozeß bzw. Vorgang wird so lange fortgesetzt, bis sämtliche durch Kommandosteuerung festgelegten Datenbytes von dem Plattendateisystem zu dem Vollbildspeicher übertragen worden sind.

In dem Fall, daß eine Blockübertragung in der anderen Richtung vorzunehmen ist, würde das Adressenbefehlsregister 190 so geladen werden, daß eine automatische Erhöhung beim Lesen anstatt beim Schreiben ermöglicht wird. Das Plattendateisystem 18 sowie die Rechnerbusleitung 12 würden die Y-Komponenten-66-Adresse an die Adressenleitung zusammen mit einem Lesekommando abgeben. Danach würde das Rechnersystem während einer kurzen Zeitspanne zu warten haben, bis der erste Bereich eines Wortblocks aus dem Vollbildspeicher gelesen und in die Lesepufferregister 254, 240 geladen ist. Da diese Register durch Übertragungen von aufeinanderfolgenden Wortpaaren über die Rechnerbusleitung 12 und die Hauptbusleitung 40 geleert sind, werden die anschließenden Bereiche des ersten Wortblocks in den Wortblock-RAM-Speicher 256, 242 geladen. Wenn das letzte Wort eines Wortblocks in den Lesepuffer 240 geladen ist, wird das Lesen des nächsten Wortblocks aus der Y-Vollbildspeicherkomponente 66 angefordert, und normalerweise kann der erste Bereich bzw. Block aufgenommen und für eine Übertragung in die beiden Lesepuffer 254, 240 verfügbar gemacht werden, bevor die beiden Pufferwörter über die Hauptbusleitung 40 und die Rechnerbusleitung 12 übertragen werden können. Anschließend kann das Datenverarbeitungssystem normalerweise Daten mit seiner maximalen Geschwindigkeit aufnehmen und vollständig die Bandbreite der Rechnerbusleitung 12 während eines Datenlesevorgangs sowie während eines Datenschreibvorgangs ausnutzen, nachdem das erste Datenwort aufgenommen worden ist.

Wie bei einer Datenschreiboperation steuern die Adressenpuffer 218, 220 und X- und Y-Benutzeradressenleitung, während die Zählerstellung des X-Zählers 208 um 4 nach Übertragung jedes Wortes über die Pufferdatenleitung der Hauptbusleitung 40 erhöht wird. Diese Adresse in dem X-Zähler wird um einen Zählwert von 4 je 4-Byte-Übertragung erhöht, so daß am Ende eines 24-Byte-Wortblockes der X-Zähler 208 in seiner Zählerstellung auf 24 erhöht worden ist. Dadurch wird die Anfangsadresse des nächsten Wortblockes angezeigt. Auf die Vornahme einer Anforderung nach einer weiteren Wortblockübertragung hin wird diese neue Adresse von den X- und Y-Zählern 208, 210 zu den X- und Y-Adressenpuffern 218, 220 hin übertragen. Darüber hinaus wird, wie dies bereits erläutert worden ist, dann, wenn der X-Zähler 208 in seiner Zählerstellung die Grenze des Bildes bzw. Teilbildes überschreitet, was durch einen Vergleich mit dem Inhalt des nächsten Grenzregisters 200 angezeigt wird, der X-Zähler 208 zurückgesetzt und der Y-Zähler 210 wird hinsichtlich seiner Zählung weitergeschaltet. In dem Fall, daß die Zählerstellung des Y-Zählers 210 über dessen Bildgrenze hinaus erhöht wird, werden weitere Zugriffe zu dem Vollbildspeicher 50 verhindert, während die Schnittstellenschaltung 58 fortfährt, von dem Datenverarbeitungssystem übertragene Daten aufzunehmen.

Nunmehr sei auf Fig. 8 Bezug genommen, gemäß der der Bildausgabeprozessor 42 die Videodaten-Wortblockbereiche von dem Vollbildspeicher 50 her über den Vollbildspeicher-Datenbus 56 aufnimmt und diese Videodaten über einen Videodatenweg 276 verarbeitet. Eine Video-Ausgangsprozessor- bzw. VOP-Steuerschaltung 278 liefert die Takt- und Steuersignale für den Video-Ausgabeprozessor 42. Diese Signale umfassen eine Vielzahl von Datenweg-Adressensteuersignalen, die dem Datenweg 276 zugeführt werden. Die VOP-Steuerschaltung 278 gibt außerdem Verknüpfungsfreigabesignale GE0-15 sowie Schreibtastsignale WS0-15 zur Steuerung des Ladens von Datenregistern und zur verknüpften Weiterleitung der Dateninformation ab. Obwohl die genaue Art und Weise der Erzeugung dieser Verknüpfungssignale nicht gezeigt ist, dürfte einzusehen sein, daß diese Signale in herkömmlicher Weise erzeugt sein können, um die gewünschten Stellen zu den in Frage kommenden Zeitpunkten verknüpft weiterzuleiten. Ein programmierbarer Zeitsteuerungs- bzw. Taktgenerator 280 nimmt gegebenenfalls externe Synchronisiersignale auf und erzeugt daraufhin ein Synchronisiersignalgemisch, ein Bildelement-Taktsignal und verschiedene Synchronisier- und Zeitsteuersignale für die Steuerung der Video-Ausgabeprozessor-Steuerschaltung 278.

Der Datenteil der Hauptbusleitung MBDAT0-15 ist mit bidirektional arbeitenden Verknüpfungsgliedern 282, 284 verbunden, die selektiv durch Verknüpfungssignale GE0 bzw. WS0 derart übertragungsfähig gesteuert werden, daß eine Datenverbindung mit einer gepufferten Hauptbusleitung-Datenbusleitung BMBDAT0-15 286 erfolgt. Es sei darauf hingewiesen, daß der Bildausgabeprozessor 42 den selben Tristate-Verknüpfungsgliedkomplex benutzt, wie er von dem rechnergesteuerten graphischen System 10 benutzt wird. Eine Hauptbusleitungs-Schnittstellenschaltung 288 stellt eine Adressen- und Steuerungs-Schnittstellenschaltung für die Hauptbusleitung dar, und zwar durch Aufnahme von Hauptbusleitungs-Adressensteuersignalen und durch daraufhin erfolgendes Erzeugen eines Systemsynchronisiersignals. Die Hauptbusleitungs-Schnittstellenschaltung 288 gibt Steuerungs- und Takt- bzw. Zeitsteuersignale an die VOP-Steuerschaltung 278 ab und erzeugt decodierte Register- und Verknüpfungsglied-Auswahl-Ausgangssignale WDEC0-15 und RDEC0-15 auf das Zeitsteuersignal und die Decodierung der Hauptbusleitungs-Adressensignale hin.

Ein Hauptbusleitungs-Parameterspeicher 290 ist als Doppelspeicher mit Komponenten ausgeführt, die mit A und B bezeichnet sind. Jede Komponente ist ein 64 Wörter umfassender 16 Bit breiter Speicher, der eine programmierbare VOP-Betriebsart-Steuerinformation speichert. Ein Auswahlsignal ADDR von der VOP-Steuerschaltung 278 legt fest, ob die Steuerschaltung 278 auf den A-Teil oder den B-Teil des Parameterspeichers 290 anspricht oder nicht. Während der A-Teil auf die Adressierung durch die Steuerschaltung 278 anspricht, kann der B-Teil durch die Zentraleinheit 14 über die Rechnerbusleitung 12, die Hauptbusleitung 40 und gepufferte Hauptdatenbusleitung 286 sowie die Hauptbusleitungs-Schnittstellenschaltung 288 adressiert werden. Die 64 Wörter der nicht ausgewählten Parameterspeicherkomponente werden Teil der Adressenbasis der Rechnerbusleitung 12. Dies ermöglicht das Laden von neuen Parametern in eine Komponente des Parameterspeichers 290 ohne Beeinflussung des Systembetriebs. Auf das Laden eines vollständigen Parametersatzes hin kann die VOP-Steuerschaltung 278 durch Kommandosteuerung veranlaßt werden, die Parameter-Speicherkomponente umzuschalten, auf die die betreffende Schaltung anspricht, um einem neuen Satz von Parametern zu ermöglichen, die Betriebsweise des Bildausgabeprozessors 42 zu steuern. Dies kann zu der Vollbild-Anfangszeit vorgenommen werden, um die Erzeugung eines vermischten Bildes zu vermeiden. Die Ausnutzung des Doppelparameterspeichers 290 vermeidet außerdem das Problem, daß ein Videovollbild teilweise auf alte Steuerparameter anspricht und teilweise auf neue Steuerparameter, wenn ein neuer Satz von Steuerparametern über eine Zeitspanne hinweg geladen wird. Gemäß einem Ausführungsbeispiel der Ausnutzung des Parameterspeichers 290 enthält der Speicher eine Anzahl von Konstanten, die für die Steuerschaltung 278 brauchbar sind, wobei eine Information kennzeichnend ist für die Anzahl der Bildelemente pro Wortblock, d. h. für 24 Bildelemente bei dieser besonderen Ausführungsform beträgt. Außerdem liegt eine Information vor, die kennzeichnend ist für die Anzahl der Wortblöcke pro Zeile. Diese Anzahl beträgt bei dieser Ausführungsform 32. Überdies ist eine Information bezüglich der Anzahl der Zeilen pro Teilbild vorhanden. Diese Anzahl beträgt bei dieser Ausführungsform 242,5. Darüber hinaus ist ein CMAPPTR-Signal, ein Y-Vergrößerungssignal, vorhanden, welches das Ausmaß der Bildvergrößerung in der Y-Richtung anzeigt. Schließlich sind X- und Y-Ursprungssignale vorhanden, welche die Stelle des Bildsignals des Vollbildspeichers 50 anzeigen, die die linke obere Ecke des Ausgabe-Videobilds einnehmen wird. In der Y-Richtung wird die Vergrößerung dadurch vorgenommen, daß eine Informationszeile einfach, zweifach, dreifach oder mehrfach vorgesehen wird. Die Schnittstelle berücksichtigt dabei, eine Y-Vergrößerung für irgendeine Anzahl von Folgezeilen zuzulassen. Die Daten werden von dem Vollbild-Speicher jeweils zeilenweise aufgenommen und in einem doppelt gepufferten Zeilenpuffer gespeichert, von dem die Daten für eine Y-Vergrößerung wiederholt bereitgestellt werden.

Ohne eine neue Adressierung bzw. Bereitstellung des Ausgabeanzeige-Anfangspunktes würde das Ausgabe-Videobild stets die Bildelementstelle 0,0 als in dem Vollbild-Speicher 50 für die obere linke Ecke des Bildes gespeicherte Bildelementstelle bereitstellen. Da das Bild in der Y-Richtung vergrößert ist, würde infolgedessen eine Dehnung von der Oberseite zur Unterseite erfolgen, und die Unterseite des Bildes wäre verloren. Wenn das Bild in der X-Richtung gedehnt wird, würde es von links nach rechts verlaufen, und der rechte Bereich des Bildes wäre verloren. Demgemäß würde eine Vergrößerung stets dazu führen, daß lediglich die obere linke Ecke des in dem Vollbild-Speicher gespeicherten Videobildes betrachtet würde. Die X- und Y-Ursprungsdaten des Parameter-Speichers 290 ermöglichen nun, daß das Ausgangs-Videosignal irgendeinen Bereich eines Videobildes anzeigt. Durch Festlegen von X auf ursprünglich gleich 48 und von Y auf ursprünglich gleich 25 würde der Bildausgabeprozessor diese Bildelementstelle als obere linke Ecke der Ausgabe-Bildanzeige ausnutzen, und der rechts und unterhalb dieses neuen Ausgangspunktes liegende Bereich würde in dem Umfang angezeigt werden, den die Vergrößerung zuläßt.

Eine Benutzer-Busleitungs-Schnittstellenschaltung 292 bewirkt den Austausch von Synchronisiersignalen mit der VOP-Steuerschaltung 278 und bewirkt die Erzeugung und Aufnahme der Benutzerbusleitungs-Steuersignale, die unter Einbeziehung der Bildadressentransformationsschaltung 48 übertragen werden. Dies umfaßt die Benutzer-Bereichsbits 0-2, die für den Bildausgabeprozessor 42 stets sämtliche Vollbildspeicherkomponenten festgelegt würden, die bei der besonderen Anordnung des Systems ausgeführt sind. Das VOP-Anforderungssignal B ist das Signal mit der zweithöchsten Priorität in diesem System, und die Signale ACK1 und ACK2 werden mit der oben beschriebenen Bedeutung zurückgeführt. Die 10-Bit-X- und -Y-Adressenregister 294, 296 bewirken die Aufnahme und Verriegelung der X- und Y-Adresseninformation für einen Übertrag über die X- und Y-Benutzer-Adressenbusleitungen.

Der Videodatenweg 276 ist in Fig. 9A und 9B für eine einzige Komponente der drei Farbkomponenten des Videosignals im einzelnen veranschaulicht. Obwohl der Videodatenweg 276 für lediglich eine Komponente im einzelnen veranschaulicht ist, dürfte dies als ausreichend für die Übertragungswege der anderen beiden Wege betrachtet werden, die mit Ausnahme von geringfügigen Modifikationen mit dem betrachteten Übertragungsweg identisch sind. Auf diese Modifikationen wird im folgenden noch eingegangen werden.

Ein Doppelzeilenpuffer 300 nimmt eine vollständige Videoinformationszeile auf einer Informationsbereichs- bzw. Informationsblockbasis zum jeweiligen Zeitpunkt auf. Um Zeitverzögerungen zu vermeiden, liefert ein Teil des Doppelzeilenpuffers 300 eine Bildinformationszeile, die zum betreffenden Zeitpunkt angezeigt ist, während in die andere Hälfte von dem Vollbild-Speicher 50 die nächste Bildinformationszeile eingegeben wird. Wenn eine neue Informationszeile anzuzeigen ist, sind die Rollen der beiden Doppelzeilenpufferbereiche vertauscht bzw. umgeschaltet, wobei die neue Informationszeile dazu herangezogen wird, die Anzeige zu steuern, und eine anschließende Informationszeile wird in den anderen Teil des Puffers gelesen. Zu jedem Zeitpunkt scheinen die beiden Pufferbereiche somit unabhängig zu arbeiten.

Jeder Teil bzw. Bereich des Doppelzeilenpuffers 300 ist ein 256-Wort × 32-Bit-Speicher, der jeweils einen 4 Byte umfassenden Bereich eines Wortblockes schreibt oder liest. Die 4 Bytes eines Bereiches aus dem Vollbild-Speicher 50 werden über Multiplexer 302-305 übertragen, was dem Doppelzeilenpuffer 300 ermöglicht, selektiv die 4 Informationsbytes entweder von dem Vollbild-Speicher 50 in einer normalen Art und Weise oder von der gepufferten Hauptbusleitung-Datenbusl 17039 00070 552 001000280000000200012000285911692800040 0002003153360 00004 16920eitung für Diagnose- und Wartungszwecke aufzunehmen.

Während der Doppelzeilenpuffer 300 32 Bits parallel ausgibt, nimmt die interne Verknüpfungsschaltung eine Unterteilung dieser Bits in zwei serielle Wörter von jeweils 2 Bytes vor. Ein erstes oder geradzahliges Byte wird in ein geradzahliges Byte-Datenregister 308 geladen, während das Byte nächsthöherer Wertigkeit in das ungeradzahlige Byte-Datenregister 310 geladen wird. Bei der IQ-Vollbild-Speicherkomponente 68 würde das geradzahlige Register 308 ein I-Komponenten-Bildelement-Byte aufnehmen, während das ungeradzahlige Byte-Datenregister 310 ein Q-Komponenten-Daten-Byte aufnehmen würde. Bei dem X-Komponenten-Vollbild-Speicher 66 oder bei irgendeinem der Primär-Vollbild-Speicher-Farbkomponenten in einem RGB-System würden die geradzahligen und ungeradzahligen Datenregister 308, 310 mit einer geradzahligen bzw. ungeradzahligen Adresse geladen werden, und zwar aufeinanderfolgend mit der Bildelement-Videoinformation. Eine Adressen- und Steuerschaltung 312 spricht auf die Datenwegadressen- und Steuersignale von der VOP-Steuerschaltung 278 her an, um die Adressierung und Ausgabe der Information von den beiden Hälften des Doppelzeilenpuffers 300 unabhängig zu steuern. Die Adressen- und Steuerschaltung 312 erzeugt ferner ein Bildelement-Taktsignal mit der Geschwindigkeit des Auftretens aufeinanderfolgender Bildelemente in der Bildanzeige unter einer Periode von etwa 70 Nanosekunden. Das Bildelement-Taktsignal wird zunächst um eine ausgewählte Zahl N untersetzt, die durch per Kommando festgelegte X-Vergrößerungsverhältnisse angezeigt ist, um die Taktsteuerung eines Adressenzählers innerhalb der Adressen- und Steuerschaltung 312 zu bewirken.

Das Laden von Daten in das Register 308 für das geradzahlige Byte bzw. die geradzahligen Bytes und in das Register 310 für das ungeradzahlige Byte bzw. die ungeradzahligen Bytes wird durch das nächst niederwertige Bit dieses Adressenzählers gesteuert. Es sei darauf hingewiesen, daß mit Rücksicht darauf, daß zwei Bytes parallel in die Register 308, 310 geladen werden, ein Neuladen lediglich für jede zweite Bildelementstelle erforderlich ist. Innerhalb des Doppelzeilenpuffers 300 bewirkt auf der Ausgangsseite jeder Impuls des unterteilten Bildelementtaktes 314 einen Übergang zwischen den oberen und unteren Wörtern eines 4-Byte-Wortblockbereiches, während jedes zweite Auftreten eine Adressenerhöhung für einen neuen Wortblockbereich bewirkt.

Ein Verknüpfungsnetzwerk, welches Tristate-Verknüpfungsglieder 316 bis 319 enthält, sorgt für die selektive Weiterleitung der Daten, die in den Datenregistern 308, 310 gespeichert sind, und zwar entweder über die Farbaufzeichnungs-Busleitung 320 oder auf dem Farbkomponenten-Datenweg 322 oder 323.

Der Videodatenweg ist in Fig. 9 bezüglich der IQ-Komponenten eines YIQ-Farbsystems veranschaulicht. Bei dieser Anordnung ist das Verknüpfungsglied 317 fortwährend über einen Schalter 324 freigegeben, um fortwährend das Ausgangssignal des ein geradzahliges Byte aufnehmenden Datenregisters 308 an die I-Komponenten-Datenbusleitung 322 abzugeben. In entsprechender Weise gibt ein Schalter 326 fortwährend das Verknüpfungsglied 319 frei, um fortwährend das Ausgangssignal des für die Aufnahme eines ungeradzahligen Bytes dienenden Datenregisters 310 an eine Q-Komponenten-Datenbusleitung 323 abzugeben, die über einen Schalter 328 mit dem Verknüpfungsglied 326 verbunden ist. Es sei daran erinnert, daß die beiden Datenregister 308 und 310 lediglich auf das Auftreten von abwechselnden Bildelement-Taktsignalen hin wieder geladen werden. Demgemäß werden duplizierte Bytes bzw. Doppelbytes der Bildelementinformation über die für die ungeradzahlige Komponente vorgesehene Datenbusleitung 322 und die Q-Komponenten-Datenbusleitung 323 übertragen, bevor die Bildinformation aktualisiert wird. Diese Verdoppelung der I- und Q-Komponenten-Bildelementinformation für aufeinanderfolgende Bildelemente hält die I- und Q-Farbkomponenten mit einer vollständigen Farbkomponente bei der Bildelementrate synchronisiert, und zwar trotz der Tatsache, daß die I- und Q-Farbkomponenten jeweils mit lediglich der halben Bandbreite eines vollständigen Farbkomponentensignals gespeichert sind.

Die Bewegung bzw. Umschaltung des Schalters 328 in die F- oder in die Vollfarbkomponentenstellung und das Umschalten der Schalter 322, 324 und 326 in ihre anderen Stellungen veranlaßt die Freigabe der Verknüpfungsglieder 317 und 319 auf die nicht-invertierten bzw. invertierten Ausgangssignale des niederwertigsten Bits des Adressenzählers innerhalb der Takt- und Steuerschaltung 312. Diese Anordnung entspricht einem vollständigen Farbkomponenten-Datenweg, wobei die Dateninhalte der für die geradzahligen Datenbytes bzw. ungeradzahligen Datenbytes vorgesehenen Register 308, 310 abwechselnd an den I-Farbkomponenten-Datenweg 322 abgegeben werden.

Ein IQ-Verknüpfungssignal wird den Verknüpfungsgliedern 331, 332 zugeführt, um abwechselnd den Inhalt des Datenregisters 308 und des Datenregisters 310 an die Farbaufzeichnungs-Busleitung 320 unter Steuerung durch das niederwertigste Adressenbit abzugeben. Diese Anordnung ermöglicht einer ausgewählten Vollbildspeicherkomponente, über die Farbaufzeichnungs-Busleitung zu steuern, welcher der drei Aufzeichnungsspeicher die Farbaufzeichnungs-Busleitungsdaten als Adresseninformation aufnehmen kann, um eine vollständige Dreifarben-Bildinformation in einem Farbaufzeichnungsbetrieb zu erzeugen. Ein Multiplexer 374 spricht auf ein Farbaufzeichnungsbetriebs-Eingangssignal an, um ein 8 Bit umfassendes Datenausgangssignal zu erzeugen, welches entweder eine auf der Farbaufzeichnungs-Busleitung 320 auftretende Information oder eine auf der I-Farbkomponenten-Busleitung 322 auftretende Information darstellt. In dem beschriebenen YIQ-System würde der Multiplexer 374 in einem normalen Betrieb auf das auf der Busleitung 322 auftretende I-Komponenten-Farbsignal ansprechen. Das auf der Busleitung 322 auftretende Q-Farbkomponenten-Signal würde einem dritten Multiplexer, entsprechend dem Multiplexer 374, zugeführt werden, wobei die übrige Signalverarbeitung für die Q-Farbkomponente weitgehend eine duplizierte Verarbeitung der Verarbeitung der I-Farbkomponente darstellte, die in Fig. 9B veranschaulicht ist. Die Y-Farbkomponente hätte selbstverständlich ihre eigene gesonderte Vollbildspeicherkomponente und ihre eigene Videowegschaltung.

Eine Pipeline-Definitionsregister 336 ist so geschaltet, daß es von er Zentraleinheit 14 auf ein decodiertes Signal WDEC1 hin geladen wird, um den Betriebszustand bzw. -status des Videodatenweges 276 zu kennzeichnen. Das Definitionsregister 336 braucht nicht für jede Farbkomponente verdoppelt zu werden. Ein Farbaufzeichnungsbetriebs-Ausgangssignal in einer ersten Bitposition gibt selektiv das Ansprechen des Bildsystems entweder auf die auf der Farbaufzeichnungsbusleitung 320 auftretenden Daten oder auf die auf einer Farbkomponenten-Busleitung, wie der Busleitung 322, auftretenden Daten frei. Ein I, Q-Verknüpfungssignal bewirkt durch Kommandosteuerung die selektive Weiterleitung der Videoinformation von den Registern 308 und 310 zu der Farbkomponentenbusleitung 320 hin, wie dies zuvor erläutert worden ist. In entsprechender Weise bewirken Y- und B-Verknüpfungssignale die selektive Weiterleitung jeder Farbkomponenten über bzw. an die Aufzeichnungs-Busleitung 320, wenn diese ausgeführt sind. Die Signale veranlassen eine Überlagerung, eine Sperrung der Überlagerung sowie eine Flip/Substitutions-Überlagerungssteuerung des Ansprechens des Bildsignals auf Daten von dem Überlagerungskomponentenspeicher 72 her, wie dies in Verbindung mit Fig. 9B im einzelnen nachstehend beschrieben ist.

Die Signalvergrößerung in dem X-Register wird durch codierte Signale XMAG0 bis XMAG3 festgesetzt, um eine Vergrößerung mit irgendeinem Faktor zwischen 1 und 16 einschließlich zu ermöglichen. Diese Signale werden weitergeleitet, um durch das N-Register 338 untersetzt zu werden, welches das Bildelement-Taktsignal um die bezeichnete Zahl teilt, bevor eine Abgabe an die Takt- und Steuerschaltung 310 erfolgt. Die eine Unterteilung um N vorzunehmende Schaltungsanordnung ruft eine ausgewählte Anzahl von Wiederholungen der Bildelementinformation hervor und dient damit zur Videoanzeige in der X-Richtung. Das Definitionsregister 336 erzeugt außerdem ein Freigabe-/Austast-Signal, welches in dem in Fig. 9B dargestellten Bereich des Datenweges ausgenutzt wird, um selektiv die gesamte Ausgabe-Anzeige auszutasten.

Ein 8-Bit-Wartungsregister 342 kann selektiv von der Zentraleinheit 14 her hinsichtlich eines Teiles seines Adressenfeldes geladen werden, und zwar auf das decodierte Ladesignal WDEC3 hin. Das Ausgangssignal des betreffenden Registers kann selektiv an die Farbaufzeichnungs-Busleitung 320 mit einem Signal RDEC3 für Diagnose- und Wartungszwecke abgegeben werden. Weder das Wartungsregister 342, das Adressensteuerregister 312, die eine Untersetzung um N vornehmende Schaltung 338 noch die eine Untersetzung bzw. Teilung durch zwei vornehmende Schaltungen 340 brauchen für jede der drei Farbkomponenten wiederholt vorgesehen zu sein.

Nunmehr sei auf Fig. 9B Bezug genommen, gemäß der aufeinanderfolgenden Farbelemente der Farbkomponenteninformation in einen 8-Bit-Zähler 344 geladen werden. Der Zähler 344 dient als Adressenregister für einen 256 Wörter mit jeweils acht Bits umfassenden Farbaufzeichnungs-RAM-Speicher 346 während eines Farbaufzeichnungsbetriebs. Der Farbaufzeichnungs-Speicher 346 für jede Farbkomponente erhält seine Adresse von der Farbaufzeichnungs-Datenbusleitung her und gibt eine entsprechende Farbkomponente aus. Bei einer Vollfarbenausführung gibt der Farbaufzeichnungs-RAM-Speicher 346 ein Farbkomponentensignal aus, welches identisch sein kann mit der eintreffenen Adresse bei dem betreffenden Speicher oder welches alternativ dazu eine Einstellung bezüglich der Intensitäts-Nichtlinearitäten in dem eintreffenden Farbkomponentensignal hervorrufen kann. Ein acht Bit umfassendes Ausgaberegister 348 dient als Ausgabedatenpuffer für den Farbaufzeichnungs-RAM-Speicher 346. Dieses Register wird mit der Bildelement-Taktrate taktgesteuert. Das Ausgangssignal des Registers 348 wird selektiv in Übereinstimmung mit dem Inhalt der Überlagerungs-Vollbildspeicherkomponente 72 modifiziert sowie in Übereinstimmung mit anderen Steuersignalen.

Es sei daran erinnert, daß die Überlagerungs-Vollbildspeicherkomponente 72 lediglich ein Informationsbit je Bildelementspeicherstelle speichert und daß die Daten acht Bildelemente zum jeweiligen Zeitpunkt ausgeben. Da lediglich drei Informationsbytes erforderlich sind, um einen Überlagerungs-Wortblock zu definieren, werden die drei Bytes auf der Wortblock-Datenbusleitung als 8-Bit-Bytes abgegeben, jedoch in Paaren von sechs Blockübertragungen dupliziert. Während der Dateneingabe-Pufferbereich des Videodatenwegs 276 für die Überlagerungsspeicherkomponente 72 etwas abweicht von den anderen Komponenten, die nicht veranschaulicht sind, dürfte einzusehen sein, daß die Überlagerungsspeicherinformation in einen Doppeleingangspuffer geladen und gleichzeitig über einen Ausgabebereich des Puffers abgegeben werden kann, um einen Serienbitstrom von Überlagerungsdaten zu erzeugen, die denselben Bildelementstellen entsprechen, die durch die Primärfarbkomponenten des Bilddatenweges 276 adressiert werden.

Dieser Serienbitstrom wird als Überlagerungs-Eingangssignal von einem ODER-Glied 348 aufgenommen, welches als zweites Eingangssignal das festgelegte Überlagerungs-Ausgangssignal des Definitionsregisters 336 aufnimmt, um das Überlagerungs-Bit gewissermaßen zu übersteuern, wenn es freigegeben ist. Das Ausgangssignal des ODER-Gliedes 348 wird dem Eingang eines UND-Gliedes 350 zugeführt, welches als zweites Ausgangssignal das invertierte Sperr-Überlagerungssignal aufnimmt, welches von dem Definitionsregister 336 erzeugt wird. Das Ausgangssignal des UND-Gliedes 350 stellt somit das Überlagerungssignal dar, wie es durch die Veranlassungssignale und Sperrsignale modifiziert ist. Dieses Signal wird einem Exklusiv-ODER-Glied 352 zugeführt, welches selektiv das höchstwertige Bit des Videodatensignals invertiert, welches von einem 8-Bit-Register 354 ausgegeben wird. Diese selektive Inversion des höchstwertigen Bits des Farbsignals auf das Überlagerungssignal hin stellt eine Kontrastfarbe sicher, wenn es über einen Digital-Analog-Wandler geleitet wird. Alternativ dazu wird das gesteuerte Überlagerungssignal als Eingangssignal einem UND-Glied 356 zugeführt, welches als zweites Eingangssignal das invertierte Flip-Ausgangsüberlagerungssignal von dem Definitionsregister 336 her aufnimmt. Unter normalen Bedingungen tritt das Flip-Überlagerungssignal als Verknüpfungssignal 1 auf, welches die Sperrung des Ausgangs des UND-Gliedes 356 und damit die Freigabe eines Verknüpfungsgliedes 358 über einen Inverter 360 bewirkt. Dadurch wird der normale Datenweg über das 8-Bit-Register 354 freigegeben, wobei das höchstwertige Farbkomponentenbit selektiv durch das gesteuerte Inversionssignal invertiert wird. Alternativ dazu tritt jedoch das Flip/Substitutions-Signal mit einem Verknüpfungswert Null auf, wodurch das UND-Glied 356 freigegeben wird. Dadurch wird ein Verknüpfungsglied 362 freigegeben, wenn das gesteuerte Überlagerungssignal vorhanden ist. Unter dieser Bedingung werden Daten, die zuvor in das 8-Bit-Register 364 als Teil der Adressenbasis bzw. Basisadresse der Zentraleinheit 14 eingeschrieben sind, dem A-Eingang eines Multiplexers 366 anstelle des Ausgangssignals von dem Verknüpfungsglied 358 zugeführt. Sogar bei freigegebenem UND-Glied 358 werden normale Daten dem Multiplexer 366 über das Verknüpfungsglied 358 bei Fehlen eines Überlagerungssteuerbits mit einem Verknüpfungspegel 1 zugeführt. Der Multiplexer 366 gibt selektiv das übertragene Bildsignal, wie es zuvor definiert worden ist, oder ein Bildaustastsignal mit einem Verknüpfungspegel 0 auf das Freigabe/Austast-Ausgangssignal von dem Definitionsregister 336 ab. Das Ausgangssignal des Multiplexers 336 wird einem Digital-Analog-Wandler 368 zugeführt und selektiv über ein Verknüpfungsglied 370 auf ein Verknüpfungs- bzw. Tastsignal RDEC6 hin an die gepufferte Hauptbusdatenbusleitung abgegeben.

Das Ausgangssignal des Digital-Analog-Wandlers 368 wird anschließend über einen Verstärker 371, ein Tiefpaßfilter 372, eine Transformationsmatrix 374, die eine Umsetzung von der YIQ-Größe auf die RGB-Größe vornimmt, ein Gamma-Korrekturfilter 376 und einen Ausgangstreiber 378 geleitet, um die Y-Komponente des Bild- bzw. Videosignals zu erzeugen.

Es dürfte einzusehen sein, daß andere Komponenten des Farbsignals in entsprechender Weise gebildet werden können und daß die speziellen Werte der Filter und Komponentenumsetzungen von dem besonderen Videosystem, das ausgeführt wird bzw. ist, und den gewünschten Eigenschaften des Videoausgangssignals abhängen können.

Claims (1)

1. Anordnung zur Verarbeitung und Sichtanzeige graphischer, jeweils Bildelementen einer Bildelement-Koordinatenmatrix zugeordneter Videoinformationen, insbesondere Farbvideoinformationen,
   mit einem Speicher (50) für ein Vollbild der Videoinformationen, welcher mehrere Speicherteile (66, 68, 70, 72) aufweist, von denen jeder Speicherteil Speicherplätze für die Daten sämtlicher Bildelemente der Bildelement-Koordinatenmatrix speichert,
   mit einer die Speicherteile (66, 68, 70, 72) zum Lesen und Schreiben von den einzelnen Bildelementen zugeordneten Daten adressierenden Speichersteuerschaltung (52),
   mit einer der Speichersteuerschaltung (52) Adressensteuerinformationen aus einer Datenverarbeitungsanlage (10) zuführenden und die Videoinformationen zwischen dem entsprechend diesen Adressensteuerinformationen adressierten Speicher (50) und der Datenverarbeitungsanlage (10) übertragenden Schnittstellenschaltung (48) und
   mit einem der Speichersteuerschaltung (52) Adressensteuerinformationen entsprechend einem Videozeilen-Abtastraster zuführenden und die entsprechend diesen Adressensteuerinformationen aus dem Speicher (50) ausgelesenen Daten in von einem Videosichtgerät (39) anzeigbare Videosignale umsetzenden Videosignal-Ausgangsprozessor (42),
   dadurch gekennzeichnet,
   daß der Speicher (50) die Daten in Form von Datenblöcken mit Daten von jeweils einer Vielzahl Bildelemente aus einem die einzelnen Datenblöcke parallel übertragenden Datenbus (56) aufnimmt bzw. an den Datenbus (56) abgibt,
   daß eine wenigstens einen Analog-Digitalwandler (146, 147, 148) aufweisende Abtastschaltung (44) vorgesehen ist, die die Daten aufeinanderfolgend entsprechend einem in dem Videozeilen-Abtastraster zugeführten Videosignal erzeugt,
   daß die Abtastschaltung (44) über einen die aufeinanderfolgenden Daten zu Datenblöcken paralleler Daten zusammenfassenden Serien/Parallel-Datenpuffer (152, 154, 156, 158, 160) an den Datenbus (56) angekoppelt ist,
   daß der Videosignal-Ausgangsprozessor (42) über einen Datenblöcke paralleler Daten in aufeinanderfolgende Daten wandelnden Parallel/Serien-Datenpuffer (308, 310) an den Datenbus (56) angekoppelt ist und zur Erzeugung des Farbvideosignals wenigstens einen Digital-Analog-Wandler (368) aufweist, und
   daß der Speicher (50) die Daten in Form einer zweidimensionalen Adressenmatrix speichert und über die Speichersteuerschaltung (52) abhängig von zweidimensionalen, die Datenblöcke bezeichnenden Adressensteuerinformationen der Schnittstellenschaltung (48), des Videosignal-Ausgangsprozessors (42) und der Abtastschaltung (44) adressierbar ist, wobei die Speichersteuerschaltung (52) die den Bildelementen der Datenblöcke zugeordneten Speicherplätze des Speichers (50) adressiert.