JP2572431B2 - カラーディスプレイ装置 - Google Patents
カラーディスプレイ装置Info
- Publication number
- JP2572431B2 JP2572431B2 JP63241782A JP24178288A JP2572431B2 JP 2572431 B2 JP2572431 B2 JP 2572431B2 JP 63241782 A JP63241782 A JP 63241782A JP 24178288 A JP24178288 A JP 24178288A JP 2572431 B2 JP2572431 B2 JP 2572431B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- color
- output
- green
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Computer Display Output (AREA)
- Color Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は、カラー画像情報を輝度データおよび色差
データによってVRAM（ビデオRAM）に記憶させ、この記
憶させたデータを読み出して表示を行うカラーディスプ
レイ装置に関する。
データによってVRAM（ビデオRAM）に記憶させ、この記
憶させたデータを読み出して表示を行うカラーディスプ
レイ装置に関する。
「従来の技術」 CRT表示装置によってカラードット表示を行うデイス
プレイ装置として、輝度データおよび色差データからな
るドットデータをVRAM内に記憶させるようにしたものが
開発されている。
プレイ装置として、輝度データおよび色差データからな
るドットデータをVRAM内に記憶させるようにしたものが
開発されている。
このデイスプレイ装置は、カラーデータR,G,Bを例え
ば、 Ｙ＝（1/4）Ｒ＋（1/8）Ｇ＋（1/2）Ｂ ＝（1/8）（2R＋Ｇ＋4B） ……（１） Ｊ＝Ｒ−Ｙ ……（２） Ｋ＝Ｇ−Ｙ ……（３） なる式に基づいて輝度データＹおよび色差データJ,Kに
変換する。次に、例えば連続する４ドット毎に色差デー
タJ,Kの平均値Ｊ′,K′を算出し、この平均値Ｊ′,K′
および輝度データＹをVRAM内に記憶させる。すなわち、
輝度データについては各ドット対応でVRAM内に記憶させ
るが、色差データについては４ドット毎に１データを記
憶させる。このようにしている理由は、VRAMの容量を制
約するためであり、人間の目は色差の変化には感度がに
ぶいので、このようにしても元の色と大幅に違って見え
ることがない。
ば、 Ｙ＝（1/4）Ｒ＋（1/8）Ｇ＋（1/2）Ｂ ＝（1/8）（2R＋Ｇ＋4B） ……（１） Ｊ＝Ｒ−Ｙ ……（２） Ｋ＝Ｇ−Ｙ ……（３） なる式に基づいて輝度データＹおよび色差データJ,Kに
変換する。次に、例えば連続する４ドット毎に色差デー
タJ,Kの平均値Ｊ′,K′を算出し、この平均値Ｊ′,K′
および輝度データＹをVRAM内に記憶させる。すなわち、
輝度データについては各ドット対応でVRAM内に記憶させ
るが、色差データについては４ドット毎に１データを記
憶させる。このようにしている理由は、VRAMの容量を制
約するためであり、人間の目は色差の変化には感度がに
ぶいので、このようにしても元の色と大幅に違って見え
ることがない。
次に、表示時においては、VRAMから上記の各データY,
J′,K′を読み出し、これらのデータY,J′,K′を、 Ｒ＝Ｙ＋Ｊ ……（４） Ｇ＝Ｙ＋Ｋ ……（５） Ｂ＝（5/4）Ｙ−（1/2）Ｊ−（1/4）Ｋ ＝（1/4）｛5Y−（2J＋Ｋ）｝ ……（６） なる式のY,J,Kに代入してカラーデータR,G,Bを求め、こ
のカラーデータR,G,Bをアナログ信号に変換してCRT表示
装置へ出力する。
J′,K′を読み出し、これらのデータY,J′,K′を、 Ｒ＝Ｙ＋Ｊ ……（４） Ｇ＝Ｙ＋Ｋ ……（５） Ｂ＝（5/4）Ｙ−（1/2）Ｊ−（1/4）Ｋ ＝（1/4）｛5Y−（2J＋Ｋ）｝ ……（６） なる式のY,J,Kに代入してカラーデータR,G,Bを求め、こ
のカラーデータR,G,Bをアナログ信号に変換してCRT表示
装置へ出力する。
「発明が解決しようとする課題」 ところで、上記（１）〜（３）式による変換、上記
（４）〜（６）式による逆変換は、通常、ディジタル回
路によって行なわれるが、この場合、変換誤差の発生が
避けられない。そして、上記の式のよって変換，逆変換
を行った場合は変換誤差が青（Ｂ）に集中する。この理
由は、（１）〜（３）式において、R,Gはそのままの形
で式に含まれているが｛（２），（３）式参照｝、Ｂは
1/2された形でのみ含まれている｛（１）式参照｝。す
なわち、ＢについてはLSB（最下位ビット）がカットさ
れた形で式に含まれることになり、その分変換誤差が大
きくなる。
（４）〜（６）式による逆変換は、通常、ディジタル回
路によって行なわれるが、この場合、変換誤差の発生が
避けられない。そして、上記の式のよって変換，逆変換
を行った場合は変換誤差が青（Ｂ）に集中する。この理
由は、（１）〜（３）式において、R,Gはそのままの形
で式に含まれているが｛（２），（３）式参照｝、Ｂは
1/2された形でのみ含まれている｛（１）式参照｝。す
なわち、ＢについてはLSB（最下位ビット）がカットさ
れた形で式に含まれることになり、その分変換誤差が大
きくなる。
また、上記の式によって変換，逆変換を行った場合、
緑（Ｇ）の高周波成分の再現性が悪くなる。上記高周波
成分は単位面積あたりの輝度の変化が激しい画像に含ま
れる空間周波数が高い成分であり、例えば、市松模様の
ような１ドット毎に輝度が変化する画像に多く含まれ
る。反対に、グラデーションのような単位面積あたりの
輝度の変化が緩い画像には高周波成分は含まれない。上
記緑（Ｇ）の高周波成分の再現性が悪くなる理由は次の
通りである。すなわち、（１）式においては、Ｇの係数
が最も小さく、1/8となっている。ところが、輝度デー
タについては、各表示ドット対応でデータを記憶させて
いるが、色差データについては、４ドットに１つのデー
タを記憶させている。したがって、輝度データＹに大き
く影響を与えるデータが最も高周波成分の再現性がよ
く、逆に、輝度データＹに与える影響が最も小さいデー
タ、すなわち色差データＧが最も高周波成分の再現性が
悪くなる。
緑（Ｇ）の高周波成分の再現性が悪くなる。上記高周波
成分は単位面積あたりの輝度の変化が激しい画像に含ま
れる空間周波数が高い成分であり、例えば、市松模様の
ような１ドット毎に輝度が変化する画像に多く含まれ
る。反対に、グラデーションのような単位面積あたりの
輝度の変化が緩い画像には高周波成分は含まれない。上
記緑（Ｇ）の高周波成分の再現性が悪くなる理由は次の
通りである。すなわち、（１）式においては、Ｇの係数
が最も小さく、1/8となっている。ところが、輝度デー
タについては、各表示ドット対応でデータを記憶させて
いるが、色差データについては、４ドットに１つのデー
タを記憶させている。したがって、輝度データＹに大き
く影響を与えるデータが最も高周波成分の再現性がよ
く、逆に、輝度データＹに与える影響が最も小さいデー
タ、すなわち色差データＧが最も高周波成分の再現性が
悪くなる。
他方、カラーデータR,G,Bを輝度データＹおよび色差
データJ,Kに変換，逆変換する式として、次の（７）〜
（９）式および（10）〜（12）式がある。なお、これら
の式は上記（１）〜（６）式においてＧとＢを入れ換え
た式である。
データJ,Kに変換，逆変換する式として、次の（７）〜
（９）式および（10）〜（12）式がある。なお、これら
の式は上記（１）〜（６）式においてＧとＢを入れ換え
た式である。
Ｙ＝（1/4）Ｒ＋（1/8）Ｂ＋（1/2）Ｇ ＝（1/8）（2R＋Ｂ＋4G） ……（７） Ｊ＝Ｒ−Ｙ ……（８） Ｋ＝Ｂ−Ｙ ……（９） Ｒ＝Ｙ＋Ｊ ……（10） Ｂ＝Ｙ＋Ｋ ……（11） Ｇ＝（5/4）Ｙ−（1/2）Ｊ−（1/4）Ｋ ＝（1/4）｛5Y−（2J＋Ｋ）｝ ……（12） しかし、これらの式によって変換，逆変換を行った場
合は、前述した場合と同様の理由で、変換誤差が緑
（Ｇ）に集中し、また、青（Ｂ）の高周波成分の再現性
が悪くなる。
合は、前述した場合と同様の理由で、変換誤差が緑
（Ｇ）に集中し、また、青（Ｂ）の高周波成分の再現性
が悪くなる。
この発明は上記の事情に鑑みてなされたもので、特定
の色の高周波成分の再現性が悪くなる問題を解決した輝
度／色差データ記憶方式のカラーディスプレイ装置を提
供することを目的としている。
の色の高周波成分の再現性が悪くなる問題を解決した輝
度／色差データ記憶方式のカラーディスプレイ装置を提
供することを目的としている。
「課題を解決するための手段」 この発明は、カラーデータの入れ替えを行うか否かを
表す符号化された入替情報を出力する処理手段と、入力
される赤、緑、青カラーデータを、該赤、緑、青カラー
データ各々に対して異なった重み付けを行って符号化す
る変換式を用いて、符号化された輝度データおよび色差
データに変換して出力する変換手段と、前記変換手段の
前段に設けられ、前記処理手段から出力される前記入替
情報に基づいて、赤、緑、青カラーデータをそのまま、
あるいは赤、緑、青カラーデータのうち二つを互いに入
れ替えて出力する第１の切替回路と、前記変換手段から
出力される輝度データおよび色差データと、該輝度デー
タおよび色差データに対応する前記入替情報とが含まれ
るデータを出力する書込データ作成回路、前記書込デー
タ作成回路の出力データを画像データとして記憶するメ
モリと、前記メモリ内の画像データを読み出し、該画像
データに含まれる輝度データおよび色差データを赤、
緑、青カラーデータに変換して出力する逆変換手段と、
前記逆変換手段の後段に設けられ、該画像データに含ま
れる前記入替情報に基づいて、前記逆変換手段から出力
される赤、緑、青カラーデータをそのまま、あるいは
赤、緑、青カラーデータのうち二つを互いに入れ替えて
出力する第２の切替回路と、前記第２の切替回路の出力
データに基づいて画像を表示する表示手段とを具備し、
前記処理手段は、前記表示手段によって表示しようとす
る画像が有する特性と前記変換式の前記赤、緑、青カラ
ーデータ各々に対する重み付けにより各色の再現性が異
なる特性とに基づいて、該画像全体の色の再現性が高く
なるよう前記入替情報を設定することを特徴とするもの
である。
表す符号化された入替情報を出力する処理手段と、入力
される赤、緑、青カラーデータを、該赤、緑、青カラー
データ各々に対して異なった重み付けを行って符号化す
る変換式を用いて、符号化された輝度データおよび色差
データに変換して出力する変換手段と、前記変換手段の
前段に設けられ、前記処理手段から出力される前記入替
情報に基づいて、赤、緑、青カラーデータをそのまま、
あるいは赤、緑、青カラーデータのうち二つを互いに入
れ替えて出力する第１の切替回路と、前記変換手段から
出力される輝度データおよび色差データと、該輝度デー
タおよび色差データに対応する前記入替情報とが含まれ
るデータを出力する書込データ作成回路、前記書込デー
タ作成回路の出力データを画像データとして記憶するメ
モリと、前記メモリ内の画像データを読み出し、該画像
データに含まれる輝度データおよび色差データを赤、
緑、青カラーデータに変換して出力する逆変換手段と、
前記逆変換手段の後段に設けられ、該画像データに含ま
れる前記入替情報に基づいて、前記逆変換手段から出力
される赤、緑、青カラーデータをそのまま、あるいは
赤、緑、青カラーデータのうち二つを互いに入れ替えて
出力する第２の切替回路と、前記第２の切替回路の出力
データに基づいて画像を表示する表示手段とを具備し、
前記処理手段は、前記表示手段によって表示しようとす
る画像が有する特性と前記変換式の前記赤、緑、青カラ
ーデータ各々に対する重み付けにより各色の再現性が異
なる特性とに基づいて、該画像全体の色の再現性が高く
なるよう前記入替情報を設定することを特徴とするもの
である。
「作用」 この発明によれば、変換手段における赤、緑、青カラ
ーデータから輝度データおよび色差データへの変換処理
に先立って、第１の切替回路が、画像が有する特性と、
変換処理に用いられる変換式の赤、緑、青カラーデータ
各々に対する重み付けにより各色の再現性が異なる特性
とに応じた入替情報に基づいて、カラーデータをそのま
ま、あるいは入れ替えて変換手段へ供給する。また逆変
換手段が輝度データおよび色差データを赤、緑、青カラ
ーデータに変換し、逆変換手段の後段に設けられた第２
の切替回路が、入れ替えられた色を入れ替えて元に戻
す。したがって、緑の高周波成分の再現性が要求される
ような画像（例えば、多数の木の画像）を表示する場合
は、緑の高周波成分の再現性のよい変換式を用いて変換
を行い、また、青の高周波成分の再現性が要求されるよ
うな画像を表示する場合は、青の高周波成分の再現性の
よい変換式を用いることが可能となり、従来のものより
画質の向上を計ることができる。
ーデータから輝度データおよび色差データへの変換処理
に先立って、第１の切替回路が、画像が有する特性と、
変換処理に用いられる変換式の赤、緑、青カラーデータ
各々に対する重み付けにより各色の再現性が異なる特性
とに応じた入替情報に基づいて、カラーデータをそのま
ま、あるいは入れ替えて変換手段へ供給する。また逆変
換手段が輝度データおよび色差データを赤、緑、青カラ
ーデータに変換し、逆変換手段の後段に設けられた第２
の切替回路が、入れ替えられた色を入れ替えて元に戻
す。したがって、緑の高周波成分の再現性が要求される
ような画像（例えば、多数の木の画像）を表示する場合
は、緑の高周波成分の再現性のよい変換式を用いて変換
を行い、また、青の高周波成分の再現性が要求されるよ
うな画像を表示する場合は、青の高周波成分の再現性の
よい変換式を用いることが可能となり、従来のものより
画質の向上を計ることができる。
「実施例」 以下、図面を参照してこの発明の一実施例について説
明する。第１図は同実施例の構成を示すブロック図であ
り、この図において、１はCPU（中央処理装置、処理手
段）、２はCPU1において用いられるプログラムが記憶さ
れたROMおよびデータ記憶用のRAMからなるメモリであ
る。CPU1は、メモリ２内の制御プログラムに基づいて各
種の制御命令を表示コントローラ３へ出力すると共に、
メモリ２内の表示プログラムに基づいて、表示ドット対
応のカラーデータを順次表示コントローラ３へ出力し、
また、このカラーデータと共に、１ビットの変換式指定
データ（入替情報）Ｍを出力する。表示コントローラ３
は、CPU1からの制御命令に基づいて装置各部へコントロ
ール信号を出力すると共に、CPU1から供給されるカラー
データを赤，緑，青カラーデータR,G,Bに変換してデー
タＭと共に出力し、さらに、VRAM7へ書込／読出アドレ
スADを出力する。
明する。第１図は同実施例の構成を示すブロック図であ
り、この図において、１はCPU（中央処理装置、処理手
段）、２はCPU1において用いられるプログラムが記憶さ
れたROMおよびデータ記憶用のRAMからなるメモリであ
る。CPU1は、メモリ２内の制御プログラムに基づいて各
種の制御命令を表示コントローラ３へ出力すると共に、
メモリ２内の表示プログラムに基づいて、表示ドット対
応のカラーデータを順次表示コントローラ３へ出力し、
また、このカラーデータと共に、１ビットの変換式指定
データ（入替情報）Ｍを出力する。表示コントローラ３
は、CPU1からの制御命令に基づいて装置各部へコントロ
ール信号を出力すると共に、CPU1から供給されるカラー
データを赤，緑，青カラーデータR,G,Bに変換してデー
タＭと共に出力し、さらに、VRAM7へ書込／読出アドレ
スADを出力する。
４は切替回路（第１の切替手段）であり、表示コント
ローラ３から出力されるデータＭが“0"の場合は、入力
されるカラーデータR,G,Bをそのまま出力し、また、デ
ータＭが“1"の場合は、入力されるカラーデータR,G,B
の内のデータＧとＢを入れ換えて出力する。５はカラー
データR,G,Bを輝度データY,色差データJ,Kに変換するデ
ータ変換回路であり、データＭが“0"の場合、すなわ
ち、入力端子I1〜I3の各々カラーデータR,G,Bが供給さ
れる場合は、前述した第（１）〜第（３）式に基づいて
データ変換を行い、一方、データＭが“1"の場合、すな
わち、入力端子I1〜I3の各々カラーデータR,B,Gが供給
される場合は、前記第（７）〜（９）式に基づいてデー
タ変換を行う。すなわち、このカラーディスプレイ装置
においては、（１）〜（３）式、（７）〜（９）式の２
通り演算式に基づいてカラーデータR,G,Bを輝度データ
Y,色差データJ,Kに変換することができるようになって
いる。そして、いずれの変換式を使用するかが変換式指
定データＭによって決定される。すなわち、メモリ２内
の表示プログラムによって決定される。なお、勿論、変
換式に応じてデータ変換回路５の内部が変更されるわけ
ではない。また、輝度データＹはサインビットなしの８
ビットのデータ、色差データJ,Kは共にMSBがサインビッ
トの８ビットのデータ（数値は７ビットて表されるデー
タ）である。
ローラ３から出力されるデータＭが“0"の場合は、入力
されるカラーデータR,G,Bをそのまま出力し、また、デ
ータＭが“1"の場合は、入力されるカラーデータR,G,B
の内のデータＧとＢを入れ換えて出力する。５はカラー
データR,G,Bを輝度データY,色差データJ,Kに変換するデ
ータ変換回路であり、データＭが“0"の場合、すなわ
ち、入力端子I1〜I3の各々カラーデータR,G,Bが供給さ
れる場合は、前述した第（１）〜第（３）式に基づいて
データ変換を行い、一方、データＭが“1"の場合、すな
わち、入力端子I1〜I3の各々カラーデータR,B,Gが供給
される場合は、前記第（７）〜（９）式に基づいてデー
タ変換を行う。すなわち、このカラーディスプレイ装置
においては、（１）〜（３）式、（７）〜（９）式の２
通り演算式に基づいてカラーデータR,G,Bを輝度データ
Y,色差データJ,Kに変換することができるようになって
いる。そして、いずれの変換式を使用するかが変換式指
定データＭによって決定される。すなわち、メモリ２内
の表示プログラムによって決定される。なお、勿論、変
換式に応じてデータ変換回路５の内部が変更されるわけ
ではない。また、輝度データＹはサインビットなしの８
ビットのデータ、色差データJ,Kは共にMSBがサインビッ
トの８ビットのデータ（数値は７ビットて表されるデー
タ）である。
次に、書込データ作成回路６は、VRAM7に書き込む書
込データを形成する回路である。この実施例において
は、データ変換回路５が出力した輝度データＹおよび色
差データJ,KをそのままVRAM7に書き込むのではなく、書
込データ形成回路６においてデータ圧縮し、かつ、上述
したデータＭおよび以下に説明する１ビットのデータＤ
を付加して書き込むようになっている。すなわち、この
書込データ作成回路６は、データ変換回路５から輝度デ
ータＹおよび色差データJ,Kからなる表示データを４デ
ータ受け取る毎に、次の過程によって書込データを作成
し、VRAM7に書き込む。
込データを形成する回路である。この実施例において
は、データ変換回路５が出力した輝度データＹおよび色
差データJ,KをそのままVRAM7に書き込むのではなく、書
込データ形成回路６においてデータ圧縮し、かつ、上述
したデータＭおよび以下に説明する１ビットのデータＤ
を付加して書き込むようになっている。すなわち、この
書込データ作成回路６は、データ変換回路５から輝度デ
ータＹおよび色差データJ,Kからなる表示データを４デ
ータ受け取る毎に、次の過程によって書込データを作成
し、VRAM7に書き込む。
色差データJ,Kの各々について各４データの平均値
Ｊ′,K′を求める。
Ｊ′,K′を求める。
上記の過程で求めた平均値Ｊ′と前回求めた平均値
Ｊ′との差分△Ｊおよび上記の過程で求めた平均値Ｋ′
と前回求めた平均値Ｋ′との差分△Ｋを求める。
Ｊ′との差分△Ｊおよび上記の過程で求めた平均値Ｋ′
と前回求めた平均値Ｋ′との差分△Ｋを求める。
求めた差分△Ｊの絶対値が“0,0,1,0,0,0,0"以上の場
合は、 Ｄ＝“0" を内部のメモリに書き込み、“0,0,0,1,1,1,1"以下の場
合は、 Ｄ＝“1" を同メモリに書き込む。
合は、 Ｄ＝“0" を内部のメモリに書き込み、“0,0,0,1,1,1,1"以下の場
合は、 Ｄ＝“1" を同メモリに書き込む。
Ｄ＝“1"の場合に、△J/4、△K/4を各々算出する。
第２図に示すフォーマットによって、４バイト構成の
書込データを作成する。ここで、y1〜y4は各輝度データ
Ｙの上位５ビット、j,kは各々データＤに応じて決まる
次のデータである。
書込データを作成する。ここで、y1〜y4は各輝度データ
Ｙの上位５ビット、j,kは各々データＤに応じて決まる
次のデータである。
Ｄ＝“0"→Ｊ′,K′の上位５ビット Ｄ＝“1"→△J/4、△K/4 第２図に示すバイトB0から順次VRAM7へ出力する。
次に、VRAM7は、表示コントローラ３から出力される
アドレスADに基づいて、上述した書込データが順次書き
込まれ、また、表示時においては、表示コントローラ３
からドットクロックDCLKのタイミングで供給されるアド
レスADに基づいて各データ（バイト）が順次読み出され
る。このVRAM7から読み出されたデータはRGBデータ再生
回路10へ出力される。
アドレスADに基づいて、上述した書込データが順次書き
込まれ、また、表示時においては、表示コントローラ３
からドットクロックDCLKのタイミングで供給されるアド
レスADに基づいて各データ（バイト）が順次読み出され
る。このVRAM7から読み出されたデータはRGBデータ再生
回路10へ出力される。
RGBデータ再生回路10は、VRAM7からドットクロックDC
LKのタイミングで読み出されるデータy,j,k,D,M（第２
図参照）を、カラーデータR,G,Bに戻す回路である。
LKのタイミングで読み出されるデータy,j,k,D,M（第２
図参照）を、カラーデータR,G,Bに戻す回路である。
第３図はこのRGBデータ再生回路10の詳細を示す回路
図である。この図において、T1はVRAM7から読み出され
たデータが供給される端子、T2は表示コントローラ３か
らドットクロックDCLKの1/4の周波数のクロックパルスD
CLK/4が供給される端子、T3は表示コントローラ３から
ドットクロックDCLKが供給される端子である。また、T4
はデータＭが出力される端子、T5〜T7は各々、カラーデ
ータR,G,B（またはR,B,G）が出力される端子である。
図である。この図において、T1はVRAM7から読み出され
たデータが供給される端子、T2は表示コントローラ３か
らドットクロックDCLKの1/4の周波数のクロックパルスD
CLK/4が供給される端子、T3は表示コントローラ３から
ドットクロックDCLKが供給される端子である。また、T4
はデータＭが出力される端子、T5〜T7は各々、カラーデ
ータR,G,B（またはR,B,G）が出力される端子である。
次に、11〜17はドットクロックDCLKに基づいて入力デ
ータを読み込むパラレルイン／パラレルアウトレジス
タ、18はクロックパルスDCLK/4に基づいて入力データを
読み込むパラレルイン／パラレルアウトレジスタ、19は
レジスタ18から出力されるデータＤが“0"の時は入力端
〈０〉のデータを、“1"の時は入力端〈１〉のデータを
各々出力するセレクタ、20はデータＤが“0"の時閉状
態、“1"の時開状態となるゲート回路、21は加算器であ
る。この加算器21の入力端Ａは、その上位５ビットへセ
レクタ19の出力データが供給され、下位３ビットが接地
されている。また、加算器21の入力端Ｂの下位５ビット
へはゲート回路20の出力データが供給され、同入力端Ｂ
の上位３ビットへは、ゲート回路20のMSB（最上位ビッ
ト）が供給されている。そして、この加算器21の出力が
レジスタ17へ供給される。以上説明した構成要素17〜21
によって色差データ再生回路G1が構成され、また、同一
の色差データ再生回路G2が設けられている。そして、こ
れらの色差データ再生回路G1,G2から各々色差データJ,K
が出力される。
ータを読み込むパラレルイン／パラレルアウトレジス
タ、18はクロックパルスDCLK/4に基づいて入力データを
読み込むパラレルイン／パラレルアウトレジスタ、19は
レジスタ18から出力されるデータＤが“0"の時は入力端
〈０〉のデータを、“1"の時は入力端〈１〉のデータを
各々出力するセレクタ、20はデータＤが“0"の時閉状
態、“1"の時開状態となるゲート回路、21は加算器であ
る。この加算器21の入力端Ａは、その上位５ビットへセ
レクタ19の出力データが供給され、下位３ビットが接地
されている。また、加算器21の入力端Ｂの下位５ビット
へはゲート回路20の出力データが供給され、同入力端Ｂ
の上位３ビットへは、ゲート回路20のMSB（最上位ビッ
ト）が供給されている。そして、この加算器21の出力が
レジスタ17へ供給される。以上説明した構成要素17〜21
によって色差データ再生回路G1が構成され、また、同一
の色差データ再生回路G2が設けられている。そして、こ
れらの色差データ再生回路G1,G2から各々色差データJ,K
が出力される。
22はクロックパルスDCLK/4に基づいてレジスタ11から
出力されるデータＭを読み込むフリップフロップ、23は
フリップフロップ22の出力を、ドットクロックDCLKの１
周期を単位とする一定時間遅延させて出力するシフトレ
ジスタである。なお、一定時間については後に説明す
る。24は輝度データY,色差データJ,KをカラーデータR,
G,Bに変換する演算回路である。
出力されるデータＭを読み込むフリップフロップ、23は
フリップフロップ22の出力を、ドットクロックDCLKの１
周期を単位とする一定時間遅延させて出力するシフトレ
ジスタである。なお、一定時間については後に説明す
る。24は輝度データY,色差データJ,KをカラーデータR,
G,Bに変換する演算回路である。
次に、上記構成によるRGBデータ再生回路10の動作を
説明する。
説明する。
まず、VRAM7から読み出されたデータは、ドットクロ
ックDCLKに基づいてレジスタ11〜14に順次読み込まれ
る。ここで、VRAM7の読み出しデータのフォーマットは
第２図の通りであり、このフォーマットのデータがバイ
トB0→B3の順で読み出される。したがって、VRAM7から
最初の４データが読み出され、レジスタ11〜14に読み込
まれた時点で、レジスタ11〜14の各下位５ビットから輝
度データy4〜y1が各々出力され、レジスタ14の上位３ビ
ットおよびレジスタ13の第5,第６ビットからデータｊが
出力され、レジスタ13の第７ビットからデータＤが出力
され、レジスタ12の上位３ビットおよびレジスタ11の第
5,第６ビットからデータｋが出力され、また、レジスタ
11の第７ビットからデータＭが出力される。
ックDCLKに基づいてレジスタ11〜14に順次読み込まれ
る。ここで、VRAM7の読み出しデータのフォーマットは
第２図の通りであり、このフォーマットのデータがバイ
トB0→B3の順で読み出される。したがって、VRAM7から
最初の４データが読み出され、レジスタ11〜14に読み込
まれた時点で、レジスタ11〜14の各下位５ビットから輝
度データy4〜y1が各々出力され、レジスタ14の上位３ビ
ットおよびレジスタ13の第5,第６ビットからデータｊが
出力され、レジスタ13の第７ビットからデータＤが出力
され、レジスタ12の上位３ビットおよびレジスタ11の第
5,第６ビットからデータｋが出力され、また、レジスタ
11の第７ビットからデータＭが出力される。
次に、ドットクロックDCLKが発生するが、この時、同
タイミングでクロックパルスDCLK/4が発生する。そし
て、ドットクロックDCLKによって、レジスタ11〜14内の
輝度データy4〜y1がレジスタ12〜15内にシフトされ、ま
た、レジスタ11内にVRAM7からの次のデータが書き込ま
れる。また、クロックパルスDCLK/4によって、レジスタ
14,13から出力されていたデータｊおよびデータＤが回
路G1内のレジスタ18に読み込まれ、同様に、レジスタ1
2,11から出力されていたデータｋおよび上記データＤが
回路G2内のレジスタ18に読み込まれ、また、レジスタ11
から出力されていたデータＭがフリップフロップ22に読
み込まれる。
タイミングでクロックパルスDCLK/4が発生する。そし
て、ドットクロックDCLKによって、レジスタ11〜14内の
輝度データy4〜y1がレジスタ12〜15内にシフトされ、ま
た、レジスタ11内にVRAM7からの次のデータが書き込ま
れる。また、クロックパルスDCLK/4によって、レジスタ
14,13から出力されていたデータｊおよびデータＤが回
路G1内のレジスタ18に読み込まれ、同様に、レジスタ1
2,11から出力されていたデータｋおよび上記データＤが
回路G2内のレジスタ18に読み込まれ、また、レジスタ11
から出力されていたデータＭがフリップフロップ22に読
み込まれる。
回路G1のレジスタ18に読み込まれたデータｊはセレク
タ19へ供給される。そして、同レジスタ18に読み込まれ
たデータＤが“0"であった場合、すなわち、データｊが
平均値Ｊ′であった場合は、データｊがセレクタ19を介
して加算器21の入力端Ａへ供給される。一方、データＤ
が“0"の場合は、ゲート回路20が閉状態となり、加算器
21の入力端Ｂへデータ「０」が供給される。この結果、
加算器21からデータｊが出力され、レジスタ17へ供給さ
れる。
タ19へ供給される。そして、同レジスタ18に読み込まれ
たデータＤが“0"であった場合、すなわち、データｊが
平均値Ｊ′であった場合は、データｊがセレクタ19を介
して加算器21の入力端Ａへ供給される。一方、データＤ
が“0"の場合は、ゲート回路20が閉状態となり、加算器
21の入力端Ｂへデータ「０」が供給される。この結果、
加算器21からデータｊが出力され、レジスタ17へ供給さ
れる。
次に、ドットクロックDCLKが発生すると、レジスタ12
〜15内の輝度データy4〜y1が各々レジスタ13〜16へシフ
トされ、レジスタ16から演算回路24へ輝度データＹ（＝
y1）が供給される。また、回路G1のレジスタ17に加算器
21から出力されているデータｊが読み込まれ、この読み
込まれたデータｊが色差データＪとして演算回路24へ供
給される。同様に、回路G2内のレジスタ17からデータｋ
が色差データＫとして演算回路24へ出力される。演算回
路24はレジスタ16から出力される輝度データY,回路G1,G
2から各々出力される色差データJ,Kから前述した（４）
〜（６）式に基づいてカラーデータR,G,Bを算出し、端
子T5〜T7から切替回路30（第１図）へ出力する。
〜15内の輝度データy4〜y1が各々レジスタ13〜16へシフ
トされ、レジスタ16から演算回路24へ輝度データＹ（＝
y1）が供給される。また、回路G1のレジスタ17に加算器
21から出力されているデータｊが読み込まれ、この読み
込まれたデータｊが色差データＪとして演算回路24へ供
給される。同様に、回路G2内のレジスタ17からデータｋ
が色差データＫとして演算回路24へ出力される。演算回
路24はレジスタ16から出力される輝度データY,回路G1,G
2から各々出力される色差データJ,Kから前述した（４）
〜（６）式に基づいてカラーデータR,G,Bを算出し、端
子T5〜T7から切替回路30（第１図）へ出力する。
次に、ドットクロックDCLKが発生すると、レジスタ16
に輝度データＹ＝y2が読み込まれ、演算回路24へ出力さ
れる。また、回路G1のレジスタ17に、加算器21の出力デ
ータが再び読み込まれ、演算回路24へ出力される。但
し、レジスタ18には、ドットクロックDCLKの４パルスに
１回データが読み込まれるので、この時点において加算
器21の出力データは前回（１ドットクロックDCLK前）と
同じであり、したがってレジスタ17の出力データも前回
と同じである。同様に、回路G2から出力されるデータＫ
も前回と同じである。そして、演算回路24は上述した輝
度データＹ＝y2および色差データJ,Kからカラーデータ
R,G,Bを算出し出力する。以下同様の処理が２度繰り返
され、これにより、演算回路24から４組のカラーデータ
R,G,Bが出力される。
に輝度データＹ＝y2が読み込まれ、演算回路24へ出力さ
れる。また、回路G1のレジスタ17に、加算器21の出力デ
ータが再び読み込まれ、演算回路24へ出力される。但
し、レジスタ18には、ドットクロックDCLKの４パルスに
１回データが読み込まれるので、この時点において加算
器21の出力データは前回（１ドットクロックDCLK前）と
同じであり、したがってレジスタ17の出力データも前回
と同じである。同様に、回路G2から出力されるデータＫ
も前回と同じである。そして、演算回路24は上述した輝
度データＹ＝y2および色差データJ,Kからカラーデータ
R,G,Bを算出し出力する。以下同様の処理が２度繰り返
され、これにより、演算回路24から４組のカラーデータ
R,G,Bが出力される。
一方、フリップフロップ22に読み込まれたデータＭは
シフトレジスタ23によって一定時間遅延され、端子T4へ
出力される。ここで、シフトレジスタ23による遅延時間
は、レジスタ17による遅延時間および演算回路24内の処
理による遅延時間である。したがって、データＭは、レ
ジスタ18に読み込まれたデータｊおよびＤに基づくカラ
ーデータR,G,Bが端子T5〜T7から出力されるタイミング
と同じタイミングにおいて端子T4から出力される。
シフトレジスタ23によって一定時間遅延され、端子T4へ
出力される。ここで、シフトレジスタ23による遅延時間
は、レジスタ17による遅延時間および演算回路24内の処
理による遅延時間である。したがって、データＭは、レ
ジスタ18に読み込まれたデータｊおよびＤに基づくカラ
ーデータR,G,Bが端子T5〜T7から出力されるタイミング
と同じタイミングにおいて端子T4から出力される。
さて、VRAM7から読み出された４データが、上述した
過程でカラーデータR,G,Bに変換されている間に、次の
４データがVRAM7から順次読み出される。そして、この
４データがレジスタ11〜14に読み込まれると、次のドッ
トクロックDCLKのタイミングで回路G1,G2の各レジスタ1
8に新たなデータj,kおよびデータＤが読み込まれる。そ
して、データＤが“0"の場合は、以後、上記と全く同様
にして、カラーデータR,G,Bの算出が行なわれる。
過程でカラーデータR,G,Bに変換されている間に、次の
４データがVRAM7から順次読み出される。そして、この
４データがレジスタ11〜14に読み込まれると、次のドッ
トクロックDCLKのタイミングで回路G1,G2の各レジスタ1
8に新たなデータj,kおよびデータＤが読み込まれる。そ
して、データＤが“0"の場合は、以後、上記と全く同様
にして、カラーデータR,G,Bの算出が行なわれる。
一方、データＤが“1"の場合、すなわち、データj,k
が差分△ｊ（＝△J/4），△ｋ（＝△K/4）である場合は
次の動作となる。すなわち、クロックパルスDCLK/4によ
って、回路G1のレジスタ18に上述したデータ△ｊおよび
データＤ（“1"）が読み込まれると、ゲート回路20が開
状態となり、データ△ｊが同ゲート回路20を介して加算
器21の入力端Ｂへ供給される。また、データＤ＝“1"が
セレクタ19へ供給されると、レジスタ17内のデータ、す
なわち、１ドットクロックDCLK前に演算回路24へ出力さ
れた色差データＪがセレクタ19を介して加算器21の入力
端Ａへ供給される。加算器21は、その入力端Ａへ供給さ
れた色差データＪと入力端Ｂへ供給されたデータ△ｊと
を加算し、加算結果（Ｊ＋△ｊ）をレジスタ17の入力端
へ出力する。
が差分△ｊ（＝△J/4），△ｋ（＝△K/4）である場合は
次の動作となる。すなわち、クロックパルスDCLK/4によ
って、回路G1のレジスタ18に上述したデータ△ｊおよび
データＤ（“1"）が読み込まれると、ゲート回路20が開
状態となり、データ△ｊが同ゲート回路20を介して加算
器21の入力端Ｂへ供給される。また、データＤ＝“1"が
セレクタ19へ供給されると、レジスタ17内のデータ、す
なわち、１ドットクロックDCLK前に演算回路24へ出力さ
れた色差データＪがセレクタ19を介して加算器21の入力
端Ａへ供給される。加算器21は、その入力端Ａへ供給さ
れた色差データＪと入力端Ｂへ供給されたデータ△ｊと
を加算し、加算結果（Ｊ＋△ｊ）をレジスタ17の入力端
へ出力する。
次に、ドットクロックDCLKが発生すると、上述したデ
ータ（Ｊ＋△ｊ）がレジスタ17に読み込まれ、演算回路
24へ出力されると共に、セレクタ19を介して加算器21へ
供給される。同様に、回路G2内のレジスタ17からデータ
（Ｋ＋△ｋ）が出力され、演算回路24へ供給される。演
算回路24は、レジスタ16から出力される輝度データＹお
よび上記のデータ（Ｊ＋△ｊ）、（Ｋ＋△ｋ）に基づい
て、カラーデータR,G,Bを算出し出力する。一方、回路G
1内の加算器21は、その入力端Ａのデータ（Ｊ＋△ｊ）
と、入力端Ｂのデータ△ｊとを加算し、この加算結果
（Ｊ＋２△ｊ）をレジスタ17へ出力する。次に、ドット
クロックDCLKが発生すると、回路G1内のレジスタ17から
データ（Ｊ＋２△ｊ）が、また、回路G2内のレジスタ17
からデータ（Ｋ＋２△ｋ）が各々出力され、レジスタ16
内の輝度データＹと共に演算回路24へ供給される。演算
回路24はこれらのデータに基づいてカラーデータR,G,B
を算出し出力する。以下、ドットクロックDCLKが発生す
ると、回路G1,G2からデータ（Ｊ＋３△ｊ）、（Ｋ＋３
△ｋ）、データ（Ｊ＋４△ｊ）、（Ｋ＋４△ｋ）が順次
出力されて演算回路24へ供給され、演算回路24からこれ
らのデータに基づいたカラーデータR,G,Bに順次出力さ
れる。
ータ（Ｊ＋△ｊ）がレジスタ17に読み込まれ、演算回路
24へ出力されると共に、セレクタ19を介して加算器21へ
供給される。同様に、回路G2内のレジスタ17からデータ
（Ｋ＋△ｋ）が出力され、演算回路24へ供給される。演
算回路24は、レジスタ16から出力される輝度データＹお
よび上記のデータ（Ｊ＋△ｊ）、（Ｋ＋△ｋ）に基づい
て、カラーデータR,G,Bを算出し出力する。一方、回路G
1内の加算器21は、その入力端Ａのデータ（Ｊ＋△ｊ）
と、入力端Ｂのデータ△ｊとを加算し、この加算結果
（Ｊ＋２△ｊ）をレジスタ17へ出力する。次に、ドット
クロックDCLKが発生すると、回路G1内のレジスタ17から
データ（Ｊ＋２△ｊ）が、また、回路G2内のレジスタ17
からデータ（Ｋ＋２△ｋ）が各々出力され、レジスタ16
内の輝度データＹと共に演算回路24へ供給される。演算
回路24はこれらのデータに基づいてカラーデータR,G,B
を算出し出力する。以下、ドットクロックDCLKが発生す
ると、回路G1,G2からデータ（Ｊ＋３△ｊ）、（Ｋ＋３
△ｋ）、データ（Ｊ＋４△ｊ）、（Ｋ＋４△ｋ）が順次
出力されて演算回路24へ供給され、演算回路24からこれ
らのデータに基づいたカラーデータR,G,Bに順次出力さ
れる。
このように、データＤが“1"の場合は、レジスタ18に
読み込まれたデータ△ｊが、ドットクロックDCLK毎に前
回の色差データＪに加算されて演算回路24へ出力され
る。したがって、従来のディスプレイ装置においては、
例えば第４図（イ）に示すように、４ドット毎に色差デ
ータＪが変化するのに対し、このディスプレイ装置にお
いては、第４図（ロ）に示すように、色差データＪを１
ドット毎に階段状に変化させることが可能となる。な
お、Ｄ＝“1"を連続してVRAM7に書き込んでもよいこと
は勿論である。
読み込まれたデータ△ｊが、ドットクロックDCLK毎に前
回の色差データＪに加算されて演算回路24へ出力され
る。したがって、従来のディスプレイ装置においては、
例えば第４図（イ）に示すように、４ドット毎に色差デ
ータＪが変化するのに対し、このディスプレイ装置にお
いては、第４図（ロ）に示すように、色差データＪを１
ドット毎に階段状に変化させることが可能となる。な
お、Ｄ＝“1"を連続してVRAM7に書き込んでもよいこと
は勿論である。
さて、上述したRGBデータ再生回路10の端子T5〜T7か
ら出力されるカラーデータR,G,Bおよび端子T4から出力
されるデータＭは第１図の切替回路（第２の切替手段）
30の入力端I1〜I3へ供給される。切替回路30は、データ
Ｍが“0"の場合にRGBデータ再生回路10から出力される
カラーデータR,G,Bをそのまま出力し、一方、データＭ
が“1"の場合は入力端I2のデータと入力端I3のデータを
入れ換えて出力する。
ら出力されるカラーデータR,G,Bおよび端子T4から出力
されるデータＭは第１図の切替回路（第２の切替手段）
30の入力端I1〜I3へ供給される。切替回路30は、データ
Ｍが“0"の場合にRGBデータ再生回路10から出力される
カラーデータR,G,Bをそのまま出力し、一方、データＭ
が“1"の場合は入力端I2のデータと入力端I3のデータを
入れ換えて出力する。
すなわち、前述したように、データＭが“0"の場合は
データ変換回路５が前記（１）〜（３）式に基づいてデ
ータR,G,BをデータY,J,Kに変換して出力し、したがっ
て、（１）〜（３）式に基づくデータy,j,kがVRAM7に記
憶される。そして、このデータy,j,kがVRAM7から読み出
され、RGBデータ再生回路10へ供給されると、前記
（４）〜（６）式に基づいてデータ変換が行なわれ、端
子T5,T6,T7から各々カラーデータR,“G",“B"が出力さ
れる。そして、この時、データＭ＝“0"であることか
ら、カラーデータR,G,Bがそのまま切替回路30から出力
され、DAC（ディジタル／アナログコンバータ）31,32,3
3へ供給される。
データ変換回路５が前記（１）〜（３）式に基づいてデ
ータR,G,BをデータY,J,Kに変換して出力し、したがっ
て、（１）〜（３）式に基づくデータy,j,kがVRAM7に記
憶される。そして、このデータy,j,kがVRAM7から読み出
され、RGBデータ再生回路10へ供給されると、前記
（４）〜（６）式に基づいてデータ変換が行なわれ、端
子T5,T6,T7から各々カラーデータR,“G",“B"が出力さ
れる。そして、この時、データＭ＝“0"であることか
ら、カラーデータR,G,Bがそのまま切替回路30から出力
され、DAC（ディジタル／アナログコンバータ）31,32,3
3へ供給される。
一方、データＭが“1"の場合はデータ変換回路５が前
記（７）〜（９）式に基づいてデータR,G,BをデータY,
J,Kに変換して出力し、したがって、（７）〜（９）式
に基づくデータy,j,kがVRAM7に記憶される。そして、こ
のデータy,j,kがVRAM7から読み出され、RGBデータ再生
回路10へ供給されると、前記（10）〜（12）式に基づい
てデータ変換が行なわれる。この結果、端子T5,T6,T7か
ら各々カラーデータR,“B",“G"が出力される。そし
て、この時、データＭ＝“1"であることから、カラーデ
ータR,B,Gの内のデータＢとＧが入れ換わって、R,G,Bの
順で切換回路30から出力され、DAC（ディジタル／アナ
ログコンバータ）31,32,33へ供給される。
記（７）〜（９）式に基づいてデータR,G,BをデータY,
J,Kに変換して出力し、したがって、（７）〜（９）式
に基づくデータy,j,kがVRAM7に記憶される。そして、こ
のデータy,j,kがVRAM7から読み出され、RGBデータ再生
回路10へ供給されると、前記（10）〜（12）式に基づい
てデータ変換が行なわれる。この結果、端子T5,T6,T7か
ら各々カラーデータR,“B",“G"が出力される。そし
て、この時、データＭ＝“1"であることから、カラーデ
ータR,B,Gの内のデータＢとＧが入れ換わって、R,G,Bの
順で切換回路30から出力され、DAC（ディジタル／アナ
ログコンバータ）31,32,33へ供給される。
DAC31〜33は、切替回路30から供給されるカラーデー
タR,G,Bを各々アナログカラー信号に変換してCRT表示装
置35へ出力する。CRT表示装置35はこれらのカラー信号
に基づいてカラードット表示を行う。
タR,G,Bを各々アナログカラー信号に変換してCRT表示装
置35へ出力する。CRT表示装置35はこれらのカラー信号
に基づいてカラードット表示を行う。
「発明の効果」 以上説明したように、この発明によれば、変換手段に
おける赤、緑、青カラーデータから輝度データおよび色
差データへの変換処理に先立って、第１の切替回路が、
画像を有する特性と、変換処理に用いられる変換式の
赤、緑、青カラーデータ各々に対する重み付けにより各
色の再現性が異なる特性とに応じた入替情報に基づい
て、カラーデータをそのまま、あるいは入れ替えて変換
手段へ供給する。また逆変換手段が輝度データおよび色
差データを赤、緑、青カラーデータに変換し、逆変換手
段の後段に設けられた第２の切換回路が、入れ替えられ
た色を入れ替えて元に戻す。したがって、表示しようと
する画像が有する特性と、変換処理に用いられる変換式
の赤、緑、青カラーデータ各々に対する重み付けにより
各色の再現性が異なる特性とに基づいて適宜、入替情報
を設定することにより、従来のものより画質を向上させ
ることが可能となる。例えば、同一画面内に緑の直流分
精度を向上させたい部分と、緑の高周波成分の再現性を
向上させたい部分がある場合において、それぞれの要求
を同時に満足させることが可能となる。
おける赤、緑、青カラーデータから輝度データおよび色
差データへの変換処理に先立って、第１の切替回路が、
画像を有する特性と、変換処理に用いられる変換式の
赤、緑、青カラーデータ各々に対する重み付けにより各
色の再現性が異なる特性とに応じた入替情報に基づい
て、カラーデータをそのまま、あるいは入れ替えて変換
手段へ供給する。また逆変換手段が輝度データおよび色
差データを赤、緑、青カラーデータに変換し、逆変換手
段の後段に設けられた第２の切換回路が、入れ替えられ
た色を入れ替えて元に戻す。したがって、表示しようと
する画像が有する特性と、変換処理に用いられる変換式
の赤、緑、青カラーデータ各々に対する重み付けにより
各色の再現性が異なる特性とに基づいて適宜、入替情報
を設定することにより、従来のものより画質を向上させ
ることが可能となる。例えば、同一画面内に緑の直流分
精度を向上させたい部分と、緑の高周波成分の再現性を
向上させたい部分がある場合において、それぞれの要求
を同時に満足させることが可能となる。
第１図はこの発明の一実施例によるカラーディスプレイ
装置の構成を示すブロック図、第２図は同実施例におけ
るVRAM7に記憶されるデータのフォーマットを示す図、
第３図は同実施例におけるRGBデータ再生回路10の構成
を示すブロック図、第４図は同RGBデータ再生回路10に
おける色差データ再生回路G1の動作を説明するための図
である。 ３……表示コントローラ、４……切替回路、５……デー
タ変換回路、７……VRAM、24……演算回路、35……CRT
表示装置。
装置の構成を示すブロック図、第２図は同実施例におけ
るVRAM7に記憶されるデータのフォーマットを示す図、
第３図は同実施例におけるRGBデータ再生回路10の構成
を示すブロック図、第４図は同RGBデータ再生回路10に
おける色差データ再生回路G1の動作を説明するための図
である。 ３……表示コントローラ、４……切替回路、５……デー
タ変換回路、７……VRAM、24……演算回路、35……CRT
表示装置。
Claims (1)
- 【請求項１】（ａ）カラーデータの入れ替えを行うか否
かを表す符号化された入替情報を出力する処理手段と、 （ｂ）入力される赤、緑、青カラーデータを、該赤、
緑、青カラーデータ各々に対して異なった重み付けを行
って符号化する変換式を用いて、符号化された輝度デー
タおよび色差データに変換して出力する変換手段と、 （ｃ）前記変換手段の前段に設けられ、前記処理手段か
ら出力される前記入替情報に基づいて、赤、緑、青カラ
ーデータをそのまま、あるいは赤、緑、青カラーデータ
のうち二つを互いに入れ替えて出力する第１の切替回路
と、 （ｄ）前記変換手段から出力される輝度データおよび色
差データと、該輝度データおよび色差データに対応する
前記入替情報とが含まれるデータを出力する書込データ
作成回路と、 （ｅ）前記書込データ作成回路の出力データを画像デー
タとして記憶するメモリと、 （ｆ）前記メモリ内の画像データを読み出し、該画像デ
ータに含まれる輝度データおよび色差データを赤、緑、
青カラーデータに変換して出力する逆変換手段と、 （ｇ）前記逆変換手段の後段に設けられ、該画像データ
に含まれる前記入替情報に基づいて、前記逆変換手段か
ら出力される赤、緑、青カラーデータをそのまま、ある
いは赤、緑、青カラーデータのうち二つを互いに入れ替
えて出力する第２の切替回路と、 （ｈ）前記第２の切替回路の出力データに基づいて画像
を表示する表示手段と を具備し、 前記処理手段は、前記表示手段によって表示しようとす
る画像が有する特性と前記変換式の前記赤、緑、青カラ
ーデータ各々に対する重み付けにより各色の再現性が異
なる特性とに基づいて、該画像全体の色の再現性が高く
なるよう前記入替情報を設定することを特徴とするカラ
ーディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241782A JP2572431B2 (ja) | 1988-09-27 | 1988-09-27 | カラーディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241782A JP2572431B2 (ja) | 1988-09-27 | 1988-09-27 | カラーディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0290195A JPH0290195A (ja) | 1990-03-29 |
| JP2572431B2 true JP2572431B2 (ja) | 1997-01-16 |
Family
ID=17079439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63241782A Expired - Lifetime JP2572431B2 (ja) | 1988-09-27 | 1988-09-27 | カラーディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2572431B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5716487A (en) * | 1980-04-11 | 1982-01-27 | Ampex | Computer graphic system |
-
1988
- 1988-09-27 JP JP63241782A patent/JP2572431B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0290195A (ja) | 1990-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4737772A (en) | Video display controller | |
| JP2572373B2 (ja) | カラ−デイスプレイ装置 | |
| US5023603A (en) | Display control device | |
| JPH04204496A (ja) | 表示制御方法 | |
| JPH08147453A (ja) | ルックアップテーブル作成方法及びルックアップテーブル作成装置 | |
| JP2572431B2 (ja) | カラーディスプレイ装置 | |
| JPH10307703A (ja) | ビット拡張装置 | |
| JP2572432B2 (ja) | カラーディスプレイ装置 | |
| CN104981863A (zh) | 用于色彩渲染到二进制高维输出设备的方法和装置 | |
| JP3721895B2 (ja) | 画像変換方法 | |
| JP3608512B2 (ja) | 画像表示装置及び画像表示システム | |
| JP2572375B2 (ja) | 表示制御回路 | |
| KR20040077614A (ko) | 컬러 영상의 색역폭 변환 장치 및 방법 | |
| JPH0661034B2 (ja) | カラーディスプレイ装置 | |
| JPH07117822B2 (ja) | 表示装置 | |
| JPH0253096A (ja) | 単色階調表示体制御装置 | |
| JP2832962B2 (ja) | 中間調表示回路 | |
| JP3861893B2 (ja) | 画像表示装置及び画像表示システム | |
| JPH01120965A (ja) | 色調整方法 | |
| JPH0269091A (ja) | カラーディスプレイ装置 | |
| JPH0535243A (ja) | 画像処理装置 | |
| JPH03168795A (ja) | カラー変換回路 | |
| JPH02146589A (ja) | カラー合成装置 | |
| JPS6210692A (ja) | 映像信号生成回路 | |
| JPH08137448A (ja) | Ｒｇｂ単色化回路 |