DE68922187T2 - Verfahren und Einrichtung zur Videoanzeige. - Google Patents

Description

• Die Erfindung betrifft Verfahren und Einrichtungen zur Videoanzeige und insbesondere die Erzeugung von Kine- Videobildern.
• Die Erfindung ist speziell auf die medizinische Darstellung der Computertomographie (CT)-Varietät anwendbar und wird speziell unter Bezug hierauf erläutert. Es ist jedoch zu beachten, daß die Erfindung ein breiteres Anwendungsfeld beinhaltet, das auch Bilder bzw. Anzeigen umfaßt, die durch Magnetresonanz oder dergleichen erzeugt werden.
• Nichtinvasive medizinische Abbildungstechniken werden zunehmend zu einer außerordentlich nützlichen populären Einrichtung, durch die wertvolle Patienteninformation gewonnen wird. Gegenwärtig werden solche Abbildungen oder Anzeigen durch Computertomographie, magnetische Resonanz (MR), Szintillationskameras, Ultraschalleinrichtungen oder dergleichen gewonnen.
• Solche Bilder werden normalerweise durch einen Videodisplay-Anschluß (VDT) wie eine Kathodenstrahlröhreneinrichtung (CRT) dargestellt. Die Information zur Erzeugung derartiger Videobilder wird generell in digitalisierter Form in einem Speicher mit direktem Zugriff (RAM) gespeichert. Der Ram wird über eine Adresse abgefragt, die eine Speicherstelle spezifiziert. Diese Speicherstelle speichert Information, die ein kleines Bildelement oder "Pixel" vorschreibt. Eine rechtwinklige Anordnung derartiger Pixel liefert das Videobild. Wenn eine CRT für die Darstellung verwendet wird, wird auf den Speicher, der ein Videobild speichert, seriell zugegriffen, und es erfolgt eine Analogumsetzung synchron mit einem Rasterpixeltakt und Steuersignalen, um ein Kompositsignal zur Erzeugung einer Abtastanzeige vorzusehen.
• Die Fähigkeit der Lieferung ausreichender Information mit akzeptierbarer Rate an einen Videospeicher wird schwieriger, wenn die Bildkomplexität zunimmt. Komplexere Bilder umfassen mehr Pixel oder eine größere Farbpalette und erfordern daher einen sehr schnellen Zugriff auf mehr Speicherstellen. Dies wird weiter kompliziert, wenn eine Serie individueller Bilder seriell auf einer CRT in einem Kine-Abbildungsverfahren, d.h. in Form serieller Laufbilder darzustellen ist.
• Die Kine-Darstellung sieht ein Mittel vor, durch das eine Serie von aufeinander bezogner physiologischer Bilder in Serie betrachtet werden können. Dies liefert einem Techniker wertvolle Information bezüglich Änderungen an einem Objekt über eine Zeitperiode hinweg.
• Die frühere Kine-Darstellung wurde durch die Kombination aus Pixelkomplexität einer Anzeige und der "Verschluß"- Geschwindigkeit beschränkt, mit der sequentielle Kine-Bilder dargestellt wurden. Es wäre wünschenswert, wenn ein System vorgesehen werden könnte, mit dem ein hochauflösendes Kine-Bild ohne wahrnehmbares Bildflimmern darstellbar wäre.
• Die vorliegende Erfindung sieht ein neues und verbessertes Kine-Abbildungssystem oder -Anzeigesystem vor, das sämtliche der oben dargelegten Probleme sowie weitere überwindet und ein hochauflösendes, schnell auffrischendes bzw. wiederholendes Kine-Abbildungssystem vor.
• Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine Videoanzeigeeinrichtung oder Abbildungseinrichtung vorgesehen, aufweisend: eine Abtasteinrichtung zum Erzeugen von Bilddaten, die repräsentativ für physische Eigenschaften entlang zumindest eines Querschnittsbereichs eines Objekts sind; eine Digitalisiereinrichtung zur Digitalisierung der Bilddaten; eine Einrichtung zum Übermitteln digitalisierter Bilddaten an einen Bildprozessor; wobei der Bildprozessor aufweist: einen Datenbus; einen Systemspeicher, der umfaßt: eine Hauptspeichereinrichtung zur Ausführung einer Speicherung digitalisierter Bilddaten, wobei die Hauptspeichereinrichtung dazu ausgelegt ist, selektiv auf den Datenbus zuzugreifen, um einen nicht gleichzeitiger Lese- und Schreibvorgänge von digitalisierten Bilddaten, die damit bzw. darin bespeichert sind oder werden, auszuführen; und eine Videospeichereinrichtung, die digitalisierte Bilddaten speichert, wobei die Videospeichereinrichtung dazu ausgelegt ist, selektiv auf den Datenbus zuzugreifen, um Lese- und Schreibvoränge, die damit gespeichert sind oder werden, zum Datenbus auszuführen; und eine Einrichtung zur Übermittlung digitalisierter Bilddaten, die in der Videospeichereinrichtung gespeichert sind, zu einem zugeordneten oder zugehörigen Videoanzeigeanschluß, wobei die Hauptspeichereinrichtung Einrichtungen umfaßt, die selektiv auf in ihr gespeicherte digitalisierte Bilddaten gemäß Hauptspeicheradreßdaten zugreifen, wobei die Videospeichereinrichtung Einrichtungen zum selektiven Zugriff auf digitalisierte, in ihr gespeicherte Bilddaten, gemäß Videospeicheradreßdaten aufweist, die von den Hauptspeicheradreßdaten eindeutig definiert sind, und die Einrichtung ferner eine Adreßerzeugungseinrichtung zum Erzeugen von Adreßdaten einschließlich der Hauptspeicheradreßdaten und der Videospeicheradreßdaten und Einrichtungen zum Übermitteln von Adreßdaten, die von der Adreßerzeugungseinrichtung erzeugt worden sind, zur Hauptspeichereinrichtung und zur Videospeichereinrichtung umfaßt, die Adreßerzeugungseinrichtung eine Direktspeicherzugriff (DMA)-Steuereinrichtung umfaßt, die den Zugriff auf die Haupt- und Videospeichereinrichtung steuert, dadurch gekennzeichnet, daß die Videospeichereinrichtung die Fähigkeit der Ausführung sowohl gleichzeitiger als auch nicht gleichzeitiger Lese- und Schreibvorgänge von in ihr bzw. damit gespeicherten Daten auf den Datenbus aufweist; und daß die DMA-Steuereinrichtung Einrichtungen zum Erzeugen eines selektierten sequentiellen Zyklus von Adreßdaten umfaßt, wobei der selektierte sequentielle Adreßdatenzyklus einen Bereich der Videospeichereinrichtung definiert, dessen Inhalt zum Videoanzeigeanschluß zu übermitteln ist, daß die Erzeugungseinrichtungen im wesentlichen nur diejenigen Adressen der gesamten Videospeichereinrichtungs-Adressen erzeugt, die dem tatsächlichen oder aktuellen auf dem Anzeigeanschluß (Display) darzustellenden Bild entsprechen.
• Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist ein Verfahren zur Videoabbildung oder Videoanzeige geschaffen, aufweisend die Schritte: Erzeugen von Bilddaten, die repräsentativ für physische Eigenschaften zumindest entlang eines Querschnittsbereichs eines Objekts sind; Übermitteln von digitalisierten Bilddaten zu einem Bildprozessor; Ausführen einer Speicherung digitalisierter Bilddaten in einem Systemspeicher, der einen Hauptspeicherbereich und einen Videospeicherbereich umfaßt; selektives Zugreifen auf im Hauptspeicherbereich gespeicherte digitalisierte Bilddaten durch Ausführen einer von nicht gleichzeitigen Lese- und Schreibvorgänge damit bzw. darin gespeicherter digitaler Bilddaten und selektives Zugreifen auf digitalisierte Bilddaten im Videospeicherbereich durch Ausführen von Lese- und Schreibvorgängen bezüglich damit bzw. darin gespeicherten Daten; und Übermitteln digitalisierter im Videospeicherbereich gespeicherter Bilddaten zu einem zugeordneten Videoanzeigeanschluß (Videodisplay), wobei das Verfahren die Erzeugung von Adreßdaten zum selektiven Zugreifen auf den Inhalt des Systemspeichers umfaßt, die Adreßdaten Hauptspeicheradreßdaten und Videospeicheradreßdaten umfassen, selektives Zugreifen auf digitalisierte Bilddaten entsprechend Videospeicheradreßdaten, die eindeutig von den Hauptspeicheradreßdaten definiert sind, und Übermitteln von Adreßdaten in den Hauptspeicherbereich und den Videospeicherbereich, wobei der Zugriff auf den Hauptspeicherbereich und den Videospeicherbereich durch eine Direktspeicherzugriffs-(DMA)-Steuereinrichtung gesteuert wird, dadurch gekennzeichnet, daß das Zugreifen auf digitalisierte Bilddaten im Videospeicherbereich mit der Fähigkeit der Ausführung sowohl gleichzeitiger als auch nicht gleichzeitiger Lese- und Schreibvorgänge bezüglich damit bzw. darin gespeicherten Daten ausgeführt wird; und daß das Verfahren ferner den Schritt der Erzeugung eines selektierten nichtlinearen sequentiellen Zyklus von Adreßdaten umfaßt, wobei der selektierte sequentielle Adreßdatenzyklus einen Bereich der Videospeichereinrichtung definiert, dessen Inhalt dem Videoanzeigeanschluß zu übermitteln ist, daß die erzeugten Adressen im wesentlichen nur diejenigen der gesamten Videospeichereinrichtungsadressen sind, die dem tatsächlichen, aktuellen Bild entsprechen, das auf dem Anzeigeanschluß darzustellen ist.
• Ein weiterer Vorteil der vorliegenden Erfindung besteht im Vorsehen eines Systems zum Erzeugen eines hochauflösenden medizinischen Bildes mit niedrigen Kosten für die Ausrüstung.
• Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, ein System vorzusehen, mit dem eine Serie von Kine-Bildern mit hoher Auflösung darstellbar ist.
• Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, ein System vorzusehen, mit dem eine Serie von Hochauflösungskinebildern ohne bemerkbares Flimmern oder Absatz- bzw. Staffelungseffekte erzeugbar sind.
• Weitere Vorteile werden dem Fachmann auf dem hier vorliegenden Gebiet beim Lesen und Verstehen der folgenden Beschreibung offenbar.
• Die EP-A-0 140 128 offenbart eine Tomographiesystem- Bildanzeigeeinrichtung, die einen Bildspeicher zum Speichern der ursprünglichen Bilddaten und einen Anzeige- oder Displayspeicher zum Speichern der aktuellen, tatsächlich vorliegenden Anzeigebilddaten umfaßt. Bilddaten werden aus dem Bildspeicher ausgelesen, verarbeitet und in den Anzeigespeicher gelesen. Der Bilddatentransfer aus dem Bildspeicher in den Anzeigespeicher wird mittels einer Speichersteuereinheit entsprechend einem Direktzugriffs-Speicherschemata ausgeführt. Der Bilddatentransfer wird durch einen Datenumsetzungsspeicher ausgeführt, der unter der Steuerung einer CPU programmierbar ist, wodurch eine Datenumsetzung als Bildverarbeitung erfolgt. Der Datentransfer durch die Speichersteuereinheit wird derart ausgeführt, daß zumindest ein gewünschter Bereich der Bilddaten aus dem Bildspeicher über den Datenumsetzungsspeicher in den Anzeigespeicher in Abhängigkeit bzw. ansprechend auf ein Adressensignal übertragen wird, das mit einem Sync Signal synchronisiert ist, das zum Auslesen der Bilddaten aus dem Anzeigespeicher und zum Darstellen der Bilddaten auf einer Displayeinheit oder Anzeigeeinheit verwendet wird.
• Die US-A-4 562 435 offenbart ein Videoanzeigesystem, das eine Videodatenspeicheranordnung umfaßt, auf die sequentiell zugegriffen wird. Es wird mit einer hohen Taktrate auf den Speicher sequentiell zugegriffen, um seriell bit-abgebildete Videoinformation auszulesen. Auf den Speicher wird auch parallel durch einen Mikrocomputer wahlfrei bzw. direkt zugegriffen, um die darzustellende Information zu erzeugen und zu aktualisieren. Der parallele Zugriff kann stattfinden, während die seriellen Videodaten taktweise ausgetastet werden, so daß der Konflikt bezüglich Mikrocomputereingabe/Ausgabe und Videoausgabe minimal ist. Dynamische Metalloxidhalbleiter-RAMs sehen gemeinsam mit einem seriellen Register diese Dualport-Speicheranordnung vor.
• Ein Bildanzeigeverfahren und eine entsprechende Einrichtung gemäß der vorliegenden Erfindung werden nun beispielhalber unter Bezugnahme auf die beiliegenden Zeichnungen erläutert, in denen:
• FIG. 1 ein Blockschaltbild der Einrichtung ist;
• FIG. 2 ein Blockschaltbild einer geketteten DMA-Steuereinheit der FIG. 1 ist; und
• FIG. 3 eine Speichertabelle ist, die die von der Einrichtung vorgesehene nichtlineare Adressierung veranschaulicht.
• Gemäß den Zeichnungen stellt FIG. 1 eine medizinische Abbildungseinrichtung A dar, die in Datenaustausch mit einem Bildprozessor B steht. Die Abbildungs- und Anzeigeeinrichtung A ist als Computertomographie-Scanner dargestellt, der dazu ausgelegt ist, digitalisierte Bilddaten auszugeben. Es ist jedoch zu beachten, daß die Abbildungseinrichtung jedwede medizinische Abbildungseinheit beinhalten kann, die zur Erzeugung digitalisierter Bilddaten ausgelegt ist.
• Der Bildprozessor B umfaßt einen Pixelprozessor 10, der über einen Bus 12 in Datenaustausch mit einem Systemspeicher steht. Im bevorzugten Ausführungsbeispiel besteht der Pixelprozessor 10 aus einem Motorola 68020 Mikroprozessor, der auf 25 MHz arbeitet. Es ist jedoch zu beachten, daß vielfältige andere Prozessoren in geeigneter Weise für die Pixelverarbeitungsfunktionen auslegbar sind.
• Der Systemspeicher umfaßt einen dynamischen Direktzugriffshauptspeicher (DRAM) 14 und einen Videodirektzugriffsspeicher (VRAM) 16. Der VRAM ist ein Dualportspeicher, der die Fähigkeit für einen Dual-Port-Zugriff (gleichzeitige Lese- und Schreibvorgänge) vorsieht. Der Datentransfer zwischen der Bildeinheit A, dem Pixelprozessor 10, dem DRAM-Speicher 14 und dem VRAM-Speicher 16 läuft demgemäß vollständig über den Bus 12 ab. Sämtliche Operationen von Komponenten des Bildprozessors B sind durch einen (nicht dargestellten) Systemtakt synchronisiert, wie dem Fachmann auf dem hier vorliegenden Gebiet geläufig sein wird.
• Datentransfers werden alternativ über den Pixelprozessor 10 oder direkt über die Direktzugriffsspeicher- ("DMA" von direct memory access) Steuerung vorgesehen. Die Datentransfers unter Ausnutzung des Pixelprozessors 10 müssen in eine dreistufige Operation einrücken. Beispielsweise werden Daten vom RAM-Speicher 14 in den Pixelprozessor 10 über den Bus 12 gelesen. In einem darauffolgenden Taktzyklus werden Daten vom Pixelprozessor 10 in den RAM 16 gelesen. Im DMA-Modus kann der Speicher beispielsweise in einem Zyklus zwischen dem DRAM 14 und dem VRAM 16 übertragen bzw. ausgetauscht werden. Derartige DMA-Transfers erfordern erfordern jedoch eine unabhängige Steuerung. Diese wird von der geketteten DMA-Steuereinheit 22 vorgesehen.
• Im bevorzugten Ausführungsbeispiel belegt der VRAM 786K (786432) Bytes des Speichers; jedes Byte umfaßt 11 Bits, die jedes Pixel definieren. Diese Speicherkonfiguration ermöglicht die Abspeicherung eines Bildes. Der VRAM 16 belegt physisch 768 x 512 Pixel. Die Anzeigefläche beträgt 640 x 512 Pixel. Die Bildgröße umfaßt 512 "horizontale" x 512 "vertikale" Pixel, wobei jedes Pixel einer von 2¹&sup4; Farben zugewiesen ist. Es ist jedoch zu beachten, daß der Durchschnittsfachmann andere Speicherkapazitäten verwenden kann, um sich ändernde Abstufungen von Bildgröße oder Bildkomplexität z.B. für Auflösung und Farbgebung vorzusehen.
• Die gekettete DMA-Steuereinheit 22 ermöglicht eine selektive lineare oder nichtlineare Adressierung von Speicherstellen im DRAM 14 oder VRAM 16. Die Funktion der DMA-Steuereinheit 2 wird weiter unten speziell erläutert.
• Die Ausgangsgröße vom VRAM 16 wird in einen Digital/Analog-Umsetzer ("DAC") 24 eingeschrieben. Ein analoges Ausgangssignal 26 vom DAC 24 wird zu einem zugeordneten Videoanzeigeanschluß wie einer CRT (nicht dargestellt) übermittelt.
• Gemäß der FIG. 2 und 3, denen sich nun unter weiterem Bezug auf FIG. 1 zugewandt wird, wird die gekettete DMA-Steuereinheit 2 speziell erläutert. Im bevorzugten Ausführungsbeispiel umfassen Adressen des Speichers 14 und 16 32 Bits. Die Adressierung mit der DMA- Steuereinheit 22 erfolgt entweder linear über einen Linearadressengenerator 30 oder als gekettete Adresse über den Kettenadressengenerator 32. Der lineare Adressengenerator 30 liefert die lineare sequentielle Standardkette von Speicheradreßstellen. Diese Adresse wird als einzelne 32-Bit-Ausgabe 36 vorgesehen. Parameter für den Beginn und den Abschluß einer linearen Adressenfolge sind über ein Interface mit einer zentralen Verarbeitungseinheit ("CPU") wie dem Pixelprozessor 10 einstellbar.
• Der Kettenadreßgenerator 32 erzeugt ähnlich wie der lineare Adressengenerator 30 einen Adressenbereich, der 32 Bits umfaßt. Für Diskussions- bzw. Erläuterungszwecke ist die 32-Bit-Adressenausgabe vom Kettenadreßgenerator 32 in einen 12-Bit-Spaltenadressenbereich 40 und einen 20-Bit-Reihenadressenbereich 42 aufgeteilt worden. Die Bezeichnungen "Reihe" und "Spalte" werden zur einfachen Sichtbarmachung einer entsprechenden VDT (von Video Display Terminal)-Ausgabe verwendet. Tatsächlich wird eine einzelne 32-Bitadresse verwendet. Die Spaltenadresse beinhaltet die niedrigstwertigen 12 Bits der Adresse, während der Reihenadressenbereich die höchstwertigen 20 Bits hiervon beinhaltet.
• Der Kettenadreßgenerator 32 ist ähnlich wie der lineare Adressengenerator 30 CPU-programmierbar. Von einem Zeilenende-Zähler 44 wird ein zusätzliches Eingangssignal an den Kettenadreßgenerator 32 geliefert, wobei der Zähler 44 dem Generator ein Zeilenendesignal EOL zuführt. Der Zeilenende-Zähler 44 ist gleichermaßen CPU-programmierbar. Relative wechselweise Handlungen zwischen dem Zeilenende-Zähler 44 und dem Kettenadreßgenerator 32 werden speziell weiter unten erläutert. Der Linearadressengenerator 30, der Kettenadreßgenerator 32 und der Zeilenende-Zähler 44 sind sämtlich auf den Systemdatentakt synchronisiert, der bei 50 angedeutet ist.
• Es wird nun unter spezieller Bezugnahme auf FIG. 3 mit fortgesetzter Bezugnahme auf FIG. 2 die Funktion des Kettenadreßgenerators 32 und des Zeilenende-Adreßzählers 44 erläutert. FIG. 5 stellt graphisch einen Speicheradressenraum 54 dar, der eine Spaltenadressenausdehnung a und eine Reihenadressenausdehnung b umfaßt. Eine willkürliche Speicherstelle 56 ist durch eine eindeutige Reihen/Spalten-Adresse in Form von (ai, bi) definiert. Die Spalte ai wird vom Spaltenadressenbereich 40 vorgegeben, während die Reihenadresse bi vom Reihenadressenbereich 42 vorgegeben wird. Im bevorzugten Ausführungsbeispiel ist der Speicheradressenraum 54 als 2 Megabytes definiert, adressierbar von der Adresse 0 bis zur Adresse 1048575. Die Spaltenadressenausdehnung a ist als 2¹² Adressen in Bänken von jeweils 4K definiert. Entsprechend beträgt die Ausdehnung jeder Reihe (4096n) - 1, wobei n als die Reihennummer definiert ist. Diese 4K-Spaltenadressen pro Reihe sind durch die 2¹² Bits vom Spaltenadressenbereich 40 definiert.
• Ein VRAM-Raum 60 wird als ein Teil des Speicheradressenraums 54 abgebildet. Der VRAM-Raum 60 wird über einen Teil des Speicheradressenraums 54 abgebildet, wobei der verbleibende Teil 58 für Expansionszwecke reserviert bleibt. Der VRAM-Raum 60 definiert die dem Digital/Analog-Umsetzer 24 (FIG. 1) und anschließend dem zugeordneten Videoanzeigeanschluß zu übermittelnde Ausgangsgröße. Die Ausdehnung des VRAM-Raums 60 ist nur durch den vorliegenden bzw. gegenwärtigen VRAM beschränkt. Wie oben dargelegt, umfaßt diese im bevorzugten Ausführungsbeispiel 768K vom gesamten VRAM-Speicher.
• Der VRAM 60 beinhaltet gespeicherte von der Abbildungseinrichtung A gelieferte Daten (FIG. 1). Der Inhalt des VRAM 60 wird sequentiell abgerufen, um ein Videoausgangssignal zu bilden, das einem zugeordneten Videoanzeigeanschluß übermittelt wird. Die VRAM-Abrufe ist durch einen Anfangspunkt 64, einen Spaltenumfang c und eine Gesamt-Transfergröße, die einen Reihenumfang d durch folgende Gleichung erschließen, definiert:
• d = Gesamtbytes/c
• Der gesamte Speicherbereich des VRAM, der für die Bilderzeugung zur Verfügung steht, ist durch a x b vorgegeben. Diese Größe ist durch die Geometrie einer selektierten Videoanzeige beschränkt.
• Gemäß FIG. 2, auf die nun unter fortgesetztem Bezug auf FIG. 3 Bezug genommen wird, wird eine für einen Anfangspunkt 64 repräsentative Reihen- und Spaltenadresse in den Kettenadreßgenerator 32 zusammen mit dem Gesamt- Byte-Zählwert c x d geladen. Der VRAM-Spaltenumfang c wird in den Zeilenende-Zähler 44 vorprogrammiert.
• Der Kettenadreßgenerator inkrementiert sequentiell mit einer vom Datentakt 50 vorgegebenen Rate den Spaltenadressenbereich 40 der Spalte vom Anfangspunkt 64. Der Zeilenende-Zähler 44 inkrementiert gleichermaßen sein Spaltenregister synchron mit dem Datentakt 50, wobei er es bei jedem solchen Inkrement mit dem vorprogrammierten Wert des darin befindlichen VRAM-Spaltenumfangs c vergleicht. Ist dieser Umfang bzw. ist diese Ausdehnung erreicht worden, erzeugt der Zähler 44 das Zeilenende-Signal EOL und übermittelt es an den Kettenadreßgenerator 32. Nach Empfang des EOL-Signals inkrementiert der Kettenadreßgenerator seine Reihenadressennummer auf die nächste Reihe, und zwar bei der Spaltenadresse, die vom Anfangspunkt 64 vorgegeben ist. Dies wird fortgesetzt, bis der Gesamtbytezählwert d erreicht worden ist, wonach der Prozessor enden und der Pixelprozessor 10 die Steuerung wieder aufnimmt. Auf diese Weise wird ein rechtwinkliges Bild jeder beliebigen Größe direkt in den VRAM-Raum 60 eingeschrieben.
• Gleichzeitig mit dem DMA-Einschreibvorgang von Bilddaten in den VRAM 16 werden Daten auch für die Anzeige durch den DAC 24 übermittelt.
• Es wird offensichtlich, daß der VRAM ein Mittel vorsieht, durch das gleichzeitige Lese- und Schreibvorgänge von darin gespeicherten Daten ermöglicht sind. Ein derartiges gleichzeitiges Adressieren und Zugreifen des bzw. auf den VRAM-Speicher sieht ein Mittel vor, durch das sequentielle Kine-Bilder erzeugt werden. Die schnelle nichtlineare DMA-Steuerung liefert ein Mittel zur effizienten Ausnutzung teuren VRAM-Speichers und die Bereitstellung einer hochauflösenden, flimmerfreien Anzeige von Kine-Bildern. Der VRAM sieht ein Mittel vor, durch das Bilddaten, die in ihm gespeichert sind, gleichzeitig mit Aktualisierungen hierfür darstellbar sind. Dies erhöht die Effizienz des Transfers. Ferner sieht dies mit dem geketteten DMA einen schnellen Zugriff auf eine nicht sequentielle Anzeige vor.
• Die Erfindung wurde unter Bezugnahme auf das bevorzugte Ausführungsbeispiel erläutert. Es werden anderen beim Lesen und Verstehen dieser Beschreibung offensichtlich Modifikationen und Änderungen auffallen. Derartige Modifikationen und Änderungen sollen in sofern mit einbezogen sein, als sie unter den Schutzumfang der beiliegenden Ansprüche fallen.

Claims (7)

1. Videoanzeigeeinrichtung aufweisend: eine Abtasteinrichtung (A) zum Erzeugen von für physikalische Eigenschaften entlang zumindest eines Querschnittsbereichs eines Objekts repräsentativen Bilddaten; eine Digitalisiereinrichtung (A) zum Digitalisieren der Bilddaten; Einrichtungen zum Übermitteln digitalisierter Bilddaten zu einem Bildprozessor (B); wobei der Bildprozessor umfaßt: einen Datenbus (12); einen Systemspeicher, der eine Hauptspeichereinrichtung (14) zum Ausführen einer Speicherung digitalisierter Bilddaten umfaßt, wobei die Hauptspeichereinrichtung (14) digitalisierte Bilddaten speichert, wobei die Hauptspeichereinrichtung (14) ferner dazu ausgelegt ist, selektiv auf den Datenbus (12) zur Ausführung eines von nicht gleichzeitigen Lese- und Schreibvorgängen digitalisierter mit ihr gespeicherter Bilddaten zuzugreifen; und eine Videospeichereinrichtung (16) aufweist zum Ausführen einer Speicherung digitalisierter Bilddaten, wobei die Videospeichereinrichtung (16) dazu ausgelegt ist, selektiv auf den Datenbus (12) zur Ausführung von Lese- und Schreibvorgängen mit ihr gespeicherter Daten zum Datenbus (12) zuzugreifen; und Einrichtungen (24) zum Übermitteln digitalisierter in der Videospeichereinrichtung gespeicherter Bilddaten zu einem zugehörigen Videoanzeigeanschluß, wobei die Hauptspeichereinrichtung (14) Einrichtungen zum selektiven Zugreifen auf digitalisierte mit ihr gespeicherte Bilddaten gemäß Hauptspeicheradreßdaten umfaßt, wobei die Videospeichereinrichtung (16) Einrichtungen zum selektiven Zugreifen auf digitalisierte mit ihr gespeicherte Bilddaten gemäß Videospeicheradreßdaten umfaßt, die eindeutig von den Hauptspeicheradreßdaten definiert sind, und wobei die Einrichtung ferner eine Adressenerzeugungseinrichtung (10, 22) umfaßt, die Adressendaten erzeugt, welche die Hauptspeicheradreßdaten und die Videospeicheradreßdaten umfassen, sowie Einrichtungen zum Übermitteln der von der Adressenerzeugungseinrichtung (10, 22) erzeugten Adressendaten zur Hauptspeichereinrichtung (14) und zur Videospeichereinrichtung (16), wobei die Adressenerzeugungseinrichtung (10, 22) eine Direktspeicherzugriff-(DMA)Steuereinrichtung (22) umfaßt zum Steuern des Zugriffs auf die Haupt- und Videospeichereinrichtung (14, 16), dadurch gekennzeichnet, daß die Videospeichereinrichtung (16) die Fähigkeit der Ausführung sowohl gleichzeitiger als auch nicht gleichzeitiger Lese- und Schreibvorgänge von mit ihr gespeicherten Daten zum Datenbus (12) aufweist und daß die DMA-Steuereinrichtung (22) Einrichtungen (32) zum Erzeugen eines selektierten sequentiellen Zyklus von Adreßdaten umfaßt, wobei der selektierte sequentielle Adreßdatenzyklus einen Bereich (60) der Videospeichereinrichtung (16) definiert, dessen Inhalt zum Videoanzeigeanschluß zu übermitteln ist, daß die Erzeugungseinrichtungen (32) im wesentlichen nur diejenigen Adressen der gesamten Videospeichereinrichtungsadressen erzeugen, die dem aktuellen auf dem Anzeigeanschluß darzustellenden Bild entsprechen.

2. Einrichtung nach Anspruch 1, in welcher die Adressenerzeugungseinrichtung (10, 22) einen Pixelprozessor (10) umfaßt.

3. Einrichtung nach Anspruch 1 oder 2, in welcher die Adressenerzeugungseinrichtung (10, 22) Einrichtungen (32) zum Erzeugen von Adreßdaten entsprechend einem Reihenadressenbereich (42) und einem Spaltenadressenbereich (40) umfaßt und die DMA-Steuereinrichtung (22) ferner Einrichtungen umfaßt, die den selektierten sequentiellen Adreßdatenzyklus entsprechend mit zumindest einer folgenden Größe definieren: einer Reihen- und Spalten-Anfangsadresse (64) des selektierten sequentiellen Adreßdatenzyklus; einem Spaltenadressenumfang (c); und einem Gesamttransferumfang.

4. Einrichtung nach Anspruch 3, in welcher die DMA- Steuereinrichtung (22) ferner umfaßt: Einrichtungen zum Inkrementieren des Spaltenadressenbereichs (40) von einem Spaltenadressenbereich, der durch die Reihen- und Spaltenanfangsadresse (64) vorgegeben ist; Einrichtungen zum Inkrementieren des Reihenadressenbereichs (42), wenn der Spaltenadressenbereich (40) den Spaltenadressenumfang (c) erreicht; und Einrichtungen zum erneuten Beginnen des selektierten sequentiellen Zyklus von der Reihen- und Spalten-Anfangsadresse (64), wenn der Reihenadressenbereich einen Reihenadressenumfang (d) erreicht.

5. Verfahren zur Videoanzeige, umfassend die Schritte: Erzeugen von für physikalische Eigenschaften entlang zumindest eines Querschnittsbereichs eines Objekts repräsentativen Bilddaten; Übermitteln digitalisierter Bilddaten zu einem Bildprozessor (B); Ausführen einer Speicherung digitalisierter Bilddaten in einem Systemspeicher, der einen Hauptspeicherbereich (14) und einen Videospeicherbereich (16) umfaßt; selektives Zugreifen auf digitalisierte im Hauptspeicherbereich (14) gespeicherte Bilddaten durch Ausführen eines von nicht gleichzeitigen Lese- und Schreibvorgängen bezüglich digitalisierter mit diesem gespeicherten Bilddaten und selektives Zugreifen auf digitalisierte im Videospeicherbereich (16) gespeicherte Bilddaten durch Ausführen von Lese- und Schreibvorgängen von mit diesem gespeicherten Bilddaten; und Übermitteln digitalisierter im Videospeicherbereich (16) gespeicherter Bilddaten zu einem zugeordneten Videoanzeigeanschluß, wobei das Verfahren die Erzeugung von Adreßdaten zum selektiven Zugreifen auf den Inhalt des Systemspeichers (14, 16) umfaßt, die Adreßdaten Hauptspeicheradreßdaten und Videospeicheradreßdaten umfassen, das selektive Zugreifen auf digitalisierte Bilddaten entsprechend Videospeicheradreßdaten, die eindeutig von den Hauptspeicheradreßdaten definiert sind, und die Übermittlung von Adreßdaten zum Hauptspeicherbereich (14) und Videospeicherbereich (16), wobei das Zugreifen auf den Hauptspeicherbereich (14) und den Videospeicherbereich (16) durch eine Direktspeicherzugriff(DMA)Steuereinrichtung (22) gesteuert wird, dadurch gekennzeichnet, daß das Zugreifen auf digitalisierte Bilddaten im Videospeicherbereich (16) mit der Fähigkeit der Ausführung sowohl gleichzeitiger als auch nicht gleichzeitiger Lese- und Schreibvorgänge von mit diesem gespeicherten Daten ausgeführt wird; und daß das Verfahren ferner den Schritt der Erzeugung eines selektierten nichtlinearen sequentiellen Zyklus von Adreßdaten umfaßt, wobei der selektierte sequentielle Adreßdatenzyklus einen Bereich (60) der Videospeichereinrichtung (16) definiert, dessen Inhalt dem Videoanzeigeanschluß zu übermitteln ist, daß erzeugte Adressen im wesentlichen nur diejenigen der gesamten Videospeichereinrichtungsadressen sind, die dem aktuellen am Anzeigeanschluß darzustellenden Bild entsprechen.

6. Verfahren nach Anspruch 5, ferner aufweisend die Schritte: Erzeugen der Adreßdaten entsprechend einem Reihenadressenbereich (42) und einem Spaltenadressenbereich (40) und Definieren des selektierten sequentiellen Adreßdatenzyklus entsprechend zumindest einer Größe von: einer Reihen- und Spaltenanfangsadresse (64) des selektierten sequentiellen Adreßdatenzyklus; eines Spaltenadressenumfangs (c); und eines Gesamttransferumfangs.

7. Verfahren nach Anspruch 6, ferner aufweisend die Schritte: Inkrementieren des Spaltenadressenbereichs (40) von einem Spaltenadressenbereich, der von der Reihen- und Spalten-Anfangsadresse (64) vorgegeben wird; Inkrementieren des Reihenadressenbereichs (42), wenn der Spaltenadressenbereich (40) den Spaltenadressenumfang (c) erreicht; und Wiederaufnehmen des selektierten sequentiellen Zyklus von der Reihen- und Spalten-Anfangsadresse (64), wenn der Reihenadressenbereich einen Reihenadressenumfang (d) erreicht.