DE3346458A1

DE3346458A1 - Bildverarbeitungssystem

Info

Publication number: DE3346458A1
Application number: DE19833346458
Authority: DE
Inventors: Hiroo Toyonaka Osaka Ueda; Hiromitsu Itami Osaka Yagi
Original assignee: Nintendo Co Ltd; Ricoh Co Ltd
Current assignee: Nintendo Co Ltd; Ricoh Co Ltd
Priority date: 1982-12-22
Filing date: 1983-12-22
Publication date: 1984-06-28
Also published as: CA1221761A; US4918434A; MY101278A; MY101935A; GB8505369D0; HK20088A; GB2133257A; HK19988A; GB2153640A; SG99987G; DE3346458C2; US5308086A; US4824106A; GB2133257B; GB2153640B; DE3348279C2; US5560614A; US5125671A; GB8333979D0

Description

-4-Anwaltsakte: 33 212

Beschreibung

Die Erfindung betrifft ein Bildverarbeitungssystem zur Darstellung eines verarbeiteten Bildes auf dem Bildschirm eines Fernsehgeräts und betrifft insbesondere ein Bildverarbeitungssystem zum Kombinieren von zwei oder mehr Bildmustern zu einem einzigen Vollbild zur Darstellung auf einer Bildröhre, beispielsweise eines Fernsehgeräts. Darüber hinaus betrifft die Erfindung ein Bildverarbeitungssystem zum Darstellen eines Vollbildes, indem ein Laufbildmuster, welches unter der Steuerung des Operators verändert werden kann, mit einem Standbildmuster verknüpft wird, welches 15

den Untergrund eines Vollbildes festlegt. Insbesondere betrifft die Erfindung ein Fernsehspielsystem, in welchem Lauf- und Standbildinformation unabhängig voneinander gesteuert werden und zu einer Reihe von Vollbildern zusammengefaßt werden, welche dann auf dem Bildschirm eines Fern-

sehgeräts dargestellt werden.

In Fig. 1a ist ein herkömmliches Fernsehspielsystem dargestellt, welches eine Bildverarbeitungseinheit bzw. einen

₉P- Bildprozessor 1 aufweist, welcher einen Randomspeicher enthält und mit einem Videospeicher 2 sowie einer Zentralverarbeitungseinheit bzw. einem Zentralprozessor 3 verbunden ist, welcher wiederum mit einem Hauptspeicher 4 verbunden ist. In dem System der Fig. 1a werden unter der

QQ Steuerung des Zentralprozessors 3 Lauf- und Standbilddaten von dem Hauptspeicher 4 an den Videospeicher 2 übertragen, in welchem sie vorübergehend gespeichert werden, und der Bildprozessor 1 erhält dann entsprechende Daten von dem Videospeicher 2 und liefert einen Ausgang als Videos,ignal für ein (nicht gezeigtes) Fernsehgerät für eine Darstellung unter der Steuerung des Zentralprozessors 3. Eine Speicherbelegung in dem Videospeicher 2 ist in Fig. 1b

BAD ORI(SfNAL

Z::!' Γ::! "OO 33Λ6Λ58

dargestellt und weist einen Laufbild-Zeichenmuster erzeugenden Bereich 2-1, eine Laufbild-Attributtabelle 2-2, welche für jedes Vollbild wieder einzuschreiben ist, das während der vertikalen oder Bildaustastperiode darzustellen ist, einen Standbild-Zeichenmuster erzeugenden Bereich 2-3, eine Standbild-Zeichenmuster-Namentabelle 2-4 und eine Standbild-Farbtabelle 2-5 auf.

Die Arbeitsweise des vorbeschriebenen Systems wird nunmehr anhand der Fig. 2 beschrieben; während der horizontalen oder Zeilenaustastperiode, um ein Abtasten horizontaler Zeilensektoren durchzuführen, erfolgt Zugriff zu der Laufbild-Attributtabelle 2-2 unter der Steuerung des Operators, um dadurch die Attribute von Laufbildmuster wieder aufzufinden, die in der nächsten Abtastzeile darzustellen sind. Auf der Basis der auf diese Weise wieder aufgefundenen Attribute werden gewünschte Laufbild-Zeichenmusterdaten von dem Laufbild-Zeichenmuster erzeugenden Bereich 2-1 während derselben Zeilenaustastperiode abgegeben, um da-

durch ein Laufbildmuster zu erzeugen. Wenn andererseits die Zeilenabtastung des Bildschirms fortschreitet, werden ein Mustername und ein Farbkode aus den einer Anzeigep osition entsprechenden Adressen einer Standbild-Zeichenmuster-Namentabelle 2-4 bzw. der Standbild-Farbtabelle

2-5 ausgelesen. Unter Zugrundelegung des auf diese Weise ausgelesenen Musternamens werden Musterdaten von dem ein Standbild-Zeichenmuster erzeugenden Bereich 2-3 abgegeben, so daß ein Standbildmuster in Realzeit erzeugt wird. Wenn

es zu einer Kollision zwischen den Stand- und Laufbild-30

musterdaten an derselben Stelle auf dem Bildschirm kommt, kann entsprechend einer vorbestimmten Polarität nur einer von ihnen dargestellt werden.

Da in dem vorbeschriebenen herkömmlichen System externe *

Adressen- und Datensammelleitungen verwendet werden, um Standbild-Zeichendaten während der Zeilenabtastperiode

—b—

aufzurufen und zu erhalten und auch die Anzahl (Stecker-) Stifte, die für Verbindungen zwischen Bauteilen verwendbar sind, begrenzt ist, muß das Wiederauffinden der Laufbild-Attributtabelle und das Aufrufen von Laufbild-Zeichenmusterdaten auf der Basis des Ergebnisses einer derartigen Wieder^auffindung während der horizontalen oder Zeilenaustastperiode durchgeführt werden. Aus diesem Grund ist die Anzahl Laufbildzeichen, welche während einer einzigen Zeilenabtastperiode dargestellt werden können, sowie die Art der Laufbildzeichen ziemlich begrenzt, welche in einem einzigen Vollbild dargestellt werden können. Im Ergebnis neigen dann die dargestellten Bilder dazu, langsam und träge zu sein, und sie ändern sich nicht so schnell, wie es für einen Betrachter angenehm wäre.

Gemäß der Erfindung sollen die vorstehend beschriebenen Nachteile der herkömmlichen Einrichtungen und Verfahren beseitigt werden_/ und es soll ein Bildverarbeitungssystem geschaffen werden, das für eine Verwendung als ein Fernseh-Spielsystem geeignet ist _f und mit welcheir. eine größere Anzahl und (verschiedene) Arten sich bewegender Zeichen dargestellt werden können, ohne daß die Anzahl von Anschluß- oder Steckerstiften größer wird, wenn es in Form von IC's bzw. ingetrierten Schaltungsmodulen ausgelegt wird. Ferner soll gemäß der Erfindung ein Farbkodierer geschaffen werden, der sich insbesondere für eine Verwendung in einem Fernseh-Spielsystem eignet. Schließlich soll ein verbessertes Fernseh- bzw. Television-Spielsystem

geschaffen werden.
30

Gemäß der Erfindung ist dies bei einem Bildverarbeitungssystem nach dem Oberbegriff des Anspruchs 1 durch die" Merkmale im kennzeichnenden Teil des Anspruchs 1 erreicht. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

-T-

BAD ORIGiNAL

Nachfolgend wird die Erfindung anhand von bevorzugten Ausführung sformen unter Bezugnahme auf die anliegenden Zeichnungen im einzelnen erläutert. Es zeigen:

Fig. 1a ein Blockdiagramm eines herkömmlichen Fernsehspielsystems;

Fig. 1b eine schematische Darstellung des Aufbaus der Speicherbelegung, die in dem in Fig. 1a dargestellten Videospeicher verwendet ist;

Fig. 2 ein Zeitdiagramm, welches zur Erläuterung der

Arbeitsweise des in Fig. 1a und 1b dargestellten Systems verwendbar ist;
15

Fig. 3 ein Blockdiagramm, welches das Fernsehspielsystem gemäß einer Ausführungsform der Erfindung wiedergibt;

Fig. 4ci und 4b schematische Darstellungen von Beispielen

zum Wiedergeben des Untergrunds auf dem Fernsehbildschirm ;

Fig. 5 ein ins einzelne gehendes Blockdiagramm des in Fig. 3 dargestellten Systems;

Fig. 6 eine schematische Darstellung der Speicherbelegung eines in Fig. 5 gezeigten Laufbild-

Attributtabellenspeichers;

Fig. 7 teilweise in logischen Symbolen ein Schaltungsdiagramm, das im einzelnen den Aufbau eines in Fig. 5 dargestellten Multiplexers wiedergibt;

Fig. 8 ein ins einzelne gehendes Blockdiagramm des in

Fig. 5 dargestellten Farbgenerators;

Fig. 9 eine schematische Darstellung von Farbsignalen mit verschiedenen Werten, welche als Ausgänge von der Schaltung der Fig. 8 erzeugt

werden können.und
5

Fig. 10 ein Blockdiagramm einer weiteren Ausführungsform/ in welcher zwei Bildverarbeitungseinheiten (Bildprozessoren) vorgesehen sind, welche miteinander verbunden sind.

In Fig. 3 ist in Form eines Blockdiagramms das Bildverarbeitungssystem gemäß einer Ausführungsform dargestellt, wenn es als ein Fernseh- oder Television-Spielsystem verwendet wird. Das erfindungsgemäße Bildverarbeitungssystem

oder Fernseh-Spielsystem weist eine Bildverarbeitungseinheit oder einen Bildprozessor 11 auf, der mit einem Laufbild-Attributtabellen-Speicher 12-2 versehen ist, welcher üblicherweise einen Randomspeicher (RAM) aufweist, und

welcher für jedes Vollbild wieder mit der Information be-20

schrieben wird, die von dem Videospeicher geliefert worden ist, wobei ein Unterschied zu dem Bildprozessor 1 des herkömmlichen.in Fig. 1a dargestellten Systems zu sehen ist. Der Bildprozessor 11 weist auch einen Zwischenspeicher

15 auf, welcher ebenfalls ' üblicherweise ein Random-25

speicher ist. Der Zwischenspeicher 15 speichert die Laufbild-Zeichendaten für eine einzige Abtastzeile durch Wiederauffinden des Laufbild-Attributtabellenspeichers 12-2, und er wird für jede Abtastzeile wieder eingeschrie-

ben. In dem Bildprozessor 11 ist auch ein Laufbild-Puffer-30

speicher 16 vorgesehen, welcher üblicherweise ein Randomspeicher ist, dessen Inhalt für jede Abtastzeile wieder eingeschrieben wird und welcher die Attribute und Speicherdaten des in dem Zwischenspeicher 11 gespeicherten Laufbildzeichens speichert. Der Bildprozessor 11 weist ferner einen Synthesizer 17 auf, welcher entsprechend geschaltet ist, um ein Ausgangssignal von dem Laufbild-Speicherpuffer

und ein Ausgangssignal von einem Standbild-Zeichenmustergenerator 12-3 oder ein von einer externen Schaltung zugeführtes Ausgangssignal aufzunehmen, um ein spezielles Signal, welches eine Verknüpfung von zwei oder mehr Eingangs-Signalen ist,als seinen Ausgang entsprechend vorbestimmten Bedingungen zu liefern.

Ein Videospeicher 12 ist außerhalb des Bildprozessors 11 vorgesehen, und er weist einen Laufbild-Zeichenmustergenerator 12-1, einen Standbild-Zeichenmustergenerator 12-3, der üblicherweise einen ROM- oder RAM-Speicher aufweist, vier Standbild-Zeichenmuster-Namentabellen 12-41 bis 12-44, die üblicherweise RAM-Speicher aufweisen, und vier Standbildfarbtabellen 12-51 bis 12-54 auf, die üblicherweise als RAM-Speicher ausgelegt sind. Wie in Fig. 3 dargestellt, ist der Bildprozessor 11 auch mit einem Zentralprozessor 3 verbunden, welcher den Gesamtbetrieb des erfindungsgemäßen Systems steuert und welcherylnit einem Hauptspeicher 4 verbunden ist.

Wenn während des Betriebs ein(nicht dargestellter) Hauptschalter angeschaltet wird oder verschiedene Spiele enthaltende Programme geändert werden, werden die Inhalte der Musternamentabellen 12-41 bis 12-44 und der Standbild-Farbtabellen 12-51 bis 12-54 entsprechend dem Hauptspeicher 4 unter der Steuerung des Zentralprozessors 3 wieder eingeschrieben. Bei der ersten vertikalen oder Bildaustastperiode eines einzelnen Vollbildes werden auch die Inhalte des Laufbild-Attributtabellenspeichers

³^ 12-2 entsprechend dem Hauptspeicher 4 oder der Steuerung des Zentralprozessors 3 wieder eingeschrieben.

In dem Bildprozessor 11 wird während einer Zeilenabtastung das Laufbild-Zeichenmuster, das in der nächsten Abtastzeile darzustellen ist, aus dem Laufbild-Attributtabellenspeicher 12-2 wieder aufgefunden und in dem Zwi-

- 10 -

BAD ORiGfNAL

, schenspeicher 15 gespeichert, und während der horizontalen oder Zeilenaustastperiode wird dann der Laufbild-Zeichenmustergenerator 12-1 über Adressen- und DatenSammelleitungen auf der Basis der in dem Zwischenspeicher 15

_ gespeicherten Daten wieder aufgefunden, wodurch dann die 5

Daten, die zum Darstellen eines Laufbildzeichens für die nächste Zeile erforderlich sind, in dem Laufbild-Pufferspeicher 16 gespeichert werden. Wenn nach der Initiierung einer Zeilenabtastung die entsprechende horizontale Position erreicht worden ist, werden die Laufbild-Zeichenmusterdaten dem Synthesizer 17 von dem Pufferspeicher 16 aus zugeführt, und gleichzeitig werden die Namentabellen 12-41 bis 12-44 und die Farbtabellen 12-51 bis 12-54 über Adressen- und Datensammelleitungen in Realzeit wieder auf-,,-gefunden, so daß die Standbild-Zeichenmusterdaten, die auf diese Weise wieder aufgefunden worden sind und den Untergrund eines dargestellten Bildes festlegen, von dem Mustergenerator 12-3 dem Synthesizer 17 zugeführt werden.

In der in Fig. 3 dargestellten Ausführungsform sind die Musternamentabellen 12-41 bis 12-44 und die Farbtabellen 12-51 bis 12-54 in der Fläche viermal größer als die Darstellungsfläche oder der Bildschirm. Folglich kann ein gewünschtes Standbild auf dem Bildschirm dargestellt werden, indem nur eine der vier Standbild-Zeichenmusternamentabellen verwendet wird, oder andererseits kann die Anzeigefläche an irgendeiner Stelle in dem Bereich von vier Vollbildern eingestellt werden, um einen gewünschten Untergrund festzulegen, der auf dem Bildschirm darzustellen ist, wie in Fig. 4a und 4b wiedergegeben ist. Die Anzeigefläche kann horizontal sowie vertikal unabhängig voneinander in einer sogenannten Volutenart (scrolling fashion) mit einem Punkt als Einheit verschoben werden. Ein solches Volutenverfahren ist beispielsweise in der offengelegten japanischen Patentanmeldung Nr. 55-96 186 beschrieben.

- 11 -

BAD ORIGINAL

Bekanntlich können in dem Viedospeicher 12 der Zeichenmustergenerator 12-1 und der Zeichenmustergenerator 12-3 nur, wie oben beschrieben,, getrennt voneinander, aber nicht gemeinsam benutzt werden. Das heißt/ zu demselben Zeichenmustergenerator kann durch eine Adresse für ein Laufbild und durch eine andere Adresse für einStandbild Zugriff erfolgen, wodurch dann sowohl Lauf~ als auch Standbildzeichen von demselben Zeichenmustergenerator erzeugt werden. Eine derartige Ausführung ist vorteilhaft, da im Vergleich zu dem Fall, wo ein Zeichenmustergenerator nicht gemeinsam benutzt wird_# eine größere Anzahl Zeichen mit Hilfe eines Zeichenmustergenerators derselben Kapazität erzeugt werden können.

Nunmehr soll die Darstellungsfläche oder der Bildschirm in horizontaler Richtung eine Breite von 256 Punkten und in vertikaler Richtung eine Höhe von 240 Punkten hat^und ein Zeichen, das ein bewegtes bzw. Laufbild oder ein stehendes bzw. Standbild darstellt, soll durch eine Matrix von 8x8 Punkten festgelegt sein. Ferner soll die maximale Anzahl von Laufbildern, die auf einer einzigen horizontalen Linie darzustellen sind, acht sein und somit können 64 Laufbilder maximal gleichzeitig auf dem Bildschirm dargestellt werden. Ferner wird in dem Laufbild-Zeichenmustergenerator 12-1 und dem Standbild-Zeichenmustergenerator 12-3 ein einzelner Punkt oder ein einziges Bildelement, das auf dem Bildschirm darzustellen ist, durch zwei Bits dargestellt, und somit wird ein durch 8x8 Punkte gebildetes Einzelzeichen durch 16 Bytes dargestellt.

In Fig. 5 ist der ins einzelne gehende Aufbau eines in Fig. 3 dargestellten Bildprozessors 11 wiedergegeben. Zuerst wird der Aufbau zum Darstellen eines Laufbild-Zeichenmusters beschrieben. Ein Laufbild-Attributtabellenspeicher 12-2 zum Speichern der Attribute von Laufbildzeichen für

- 12 -

ein einziges Vollbild hat eine Kapazität/ um 64 Laufbildzeichen zu speichern, wie in Fig. 6 dargestellt ist, und er hat Bereiche, um eine vertikale Position (8Bits), eine Zeichenzahl (8 Bits), ein Attribut (5 Bits) und eine horizontale Position (8 Bits) für jedes darzustellende •Zeichen zu speichern. Die Attributdaten weisen ein Bit für jede der horizontalen und vertikalen Inversionen, ein Bit zum Festlegen der Priorität zwischen Lauf- und Standbildzeichen und zwei Bits für eine Farbdarstellung auf.

Ein Speichern von Daten von dem Zentralprozessor 3 in die Laufbild-Attributtabelle 12-2 wird über Eingangsanschlüsse D_Q_₇ durchgeführt, und deren Speicherposition wird durch ein Laufbild-Attributspeicher-Adressenregister 18 festgelegt. Während die vorherige Zeile abgetastet wird, wird das Wiederauffinden der Laufbildzeichen, die auf der nächstfolgenden Zeile darzustellen sind, mittels eines Vergleichers 20 mit Hilfe von vertikalen Positionsdaten durchgeführt. In dem Vergleicher 20 wird das Signal, welches die vertikale Position der nächsten darzustellenden Zeile anzeigt, mit den vertikalen Positionsdaten jedes Zeichens verglichen, das in dem Laufbild-Attributtabellenspeicher 12-2 gespeichert ist, um festzulegen, ob sie übereinstimmen (im Bereich liegen) oder nicht. Das Laufbildzeichen, das in dem Bereich liegt, wird dann mittels eines Registers 19 in dem Zwischenspeicher 15 gespeichert. Der Zwischenspeicher ist mit einem Bereich versehen, wo acht Laufbildzeichen gleichzeitig speicherbar sind. Wenn folglich ,festgestellt worden ist, daß neun oder mehr Laufbildzeichen im Bereich liegen, werden nur acht von ihnen in den Zwischenspeicher 15 gespeichert, wobei ein Hinweiszeichen das Vorhandensein von neun oder mehr zu verbuchenden (posted) (Zeichen) anzeigt.

³^ Der Laufbild-Pufferspeicher 16, dessen Inhalte während der horizontalen oder Bildaustastperiode wieder eingeschrieben

- 13 -

BAD ORIGINAL

Si .**.'.' J.,:'.". " Cj Cj 3 3 A 6 4 5

hat ebenfalls einen Speicherbereich, in welchem acht Laufbildzeichen speicherbar sind/ die auf der nächsten Zeile darzustellen sind, und in dem Pufferspeicher 16 werden für jedes Laufbildzeichen eine horizontaler Positionsbereich (8 Bits) .16-1, ein Attributbereich (3 Bits) 16-2 und ein Paar Schieberegister (8 Bits) 16-3 zugeordnet. In dem horizontalen Positionsbereich 16-1 werden horizontale Positionsdaten gespeichert, die von dem Zwischenspeicher 15 zugeführt werden, und dieser Bereich ist in Form eines Rückwärtszählers ausgelegt, Xtfelcher entsprechend dem Abtasten entlang einer horizontalen Abtastzeile rückwärts zählt; wenn der Zählstand "0" erreicht ist, wird das Laufbildzeichen als dessen Ausgang zugeführt. In dem Attributbereich 16-2 werden ein Bit zum Festlegen der Priorität

und zwei Bits von Farbdaten und somit insgesamt drei Bits zwischen den in dem Zwischenspeicher 15 gespeicherten Attributdaten gespeichert. Jedes der Schieberegister 16-3 speichert 8 Bitdaten, die als ein Ausgang von dem Laufbild-Zeichenmustergenerator 12-1 entsprechend der Zeichenzahl des Laufbildzeichens in dem Zwischenspeicher 15 zugeführt werden. Der Grund, warum ein Paar Schieberegister 16-1 parallel vorgesehen sind, ist der, daß ein Bildelement durch zwei Bits dargestellt wird.

In Fig. 5 ist auch einBildadressenregister 21 vorgesehen, welches den Zeichenmustergenerator 12-1 oder 12-3 von Anschlüssen AD„_₇ über Sammelleitungen mittels Laufbildzeichendaten, bei welchen festgestellt worden ist, daß sie im Bereich liegen, während der horizontalen oder Bildaustastperiode und mittels Standbild-Zeichendaten während der Zeilenabtastperiode wieder auffindet und entsprechende Zeichenmusterdaten abruft oder erhält. Wenn vertikale Inversionsdaten in den Laufbild-Zeichendaten entophalten sind, wird die Wiederauffindoperation mit der vertikalen Adresse durchgeführt, die in dem Laufbild-Zeichenmuster entsprechend einem von einem Inverter 22 zuge-

- 14 -

j führten Signal invertiert worden ist. Ferner ist ein Horizontalinverter 23 vorgesehen, welcher die Funktion hat/ ,· die wiederaufgefundenen Laufbild-Zeichenmusterdaten in der Übertragungsreihenfolge zuzuführen, die in dem Schieberegister 16-3 des Laufbild-Pufferspeichers 16 umgekehrt worden ist, wenn ein horizontales Inversionssignal in den Laufbild-Zeichendaten enthalten ist. Als nächstes wird der Aubau zum Darstellen eines Standbild-(Untergrund-)Zeichenmusters beschrieben. Wenn eine Zeilenabtastung fortschreitet, werden

_in Standbild-Zeichenmusterdaten der entsprechenden Position über die Anschlüsse ADq- entsprechend einem Signal von dem Bildadressenregister 21 zugeführt. Diese Zeichenmusterdaten bestehen aus zwei Bit Daten für ein Zeichenmuster und weiteren zwei Bit Daten für eine Farbdarstellung für

2g einen einzelnen Punkt auf dem Bildschirm, so daß die Zeichenmusterdaten und Farbdarstellungsdaten in die Schieberegister 24-1 und 24-2 bzw. einen Selektor 25 eingegeben werden, welche dann in Selektoren 28-1, 28-2 und 29 in Form von 8 8 und 16 Bits über Schieberegister 26-1, 26-2 bzw. 27

2Q eingegeben werden. Wenn keine sogenannte Rolloperation (scrolling operation) stattfindet, werden diese Daten an einen Multiplexer 30 in der erwähnten Reihenfolge ohne eine Änderung abgegeben.

Der Schaltungaufbau der Fig. 5 weist auch ein Register 31, welches eine Doppelfunktion als horizontales Roll-(scroll) Register (SCCH) und als ein Videospeicher-Adressenregister (VRAM.ARL) hat, um die niedrigeren Videospeicheradressen zu zählen, und ein weiteres Register 32 auf, das eine Doppelfunktion als vertikales Rollregister (SCCV) und als als Videospeicher-Adressenregister (VRAM.ARH) hat, um die höheren Videospeicher-Adressen zu zählen. In den RoIl-Registern 31 und 32 werden versetzte Werte (eine RoIl-(scrolling)Initiierungsposition) zum Zeitpunkt des Rollens (scrolling) in dieser Reihenfolge in der horizontalen Richtung und dann in der vertikalen Richtung gesetzt, und die Auswahl von Selektoren 28-1, 28-2 und 29 wird ent-

- 15 -

BAD ORIGINAL

sprechend diesen versetzten Werten ausgeführt. Wenn sie andererseits als Videospeicher-Adressenregister 31 und 3 2 bei Beendigung einer Auslese-Einschreiboperation des Videospeichers 12 verwendet werden, werden die Werte 1 bzw. 3 2 automatisch addiert. Auch sind mit den Registern 31 und 32 Horizontal- bzw. Vertikalzähler 33 und 34 verbunden .

Der Multiplexer 30 stellt einen Teil des in Fig. 3 wiedergegebenen Synthsizers 17 dar, und er erhält Lauf- und Standbild-Zeichenmusterdaten und darüber hinaus je nachdem weitere Lauf- und Standbild-Zeichenmusterdaten von Anschlüssen EXT_Q__. Der Multiplexer 30 gibt dann sein Ausgangssignal an einen Farbgenerator 35 entsprechend der Prioritätsreihenfolge ab, welche durch die Attributsdaten in den Laufbild-Zeichenmusterdaten festgelegt ist. Erforderlichenfalls kann der Multiplexer 30 auch sein Ausgangssignal über die Anschlüsse EXT_0-3 nach außen abgeben. Wenn es zu einer Kollision zwischen ganz bestimmten Lauf- und Standhild-Zeichenmusterdaten in dem Multiplexer 30 kommt, wird ein Hinweiszeichen (STK.F) für diese Wirkung errichtet.

Der Farbgenerator 3 5 weist üblicherweise einen RAM-Speicher auf, und Zugriff erfolgt durch einen 6 Bit Kode, der aus einem 2 Bit Kode, der einen von vier Pegel bezeichnet, und aus einem 4 Bit Kode besteht, der eine von 12 Phasenarten (Farbton) bezeichnet, so daß eine Auswahl durch vier Bit Daten getroffen werden kann, welche Zeichenmusterdaten darstellen, die als Ausgang von dem Multiplexer 30 zugeführt werden. Ein Dekodierer 36 ist entsprechend geschaltet, um ein Ausgangssignal von dem Farbgenerator 35 als Eingang zu erhalten, wodurch dieser dann in ein Pegel- und ein Phasenauswahlsignal umgesetzt wird. Um ein Ausgangssignal von dem Dekodierer als seinen Eingang zu erhalten, istauch ein Digital-Analog-Umsetzer (DAC) 37 vorgesehen, welcher dazu dient, daß sein Eingang invertiert wird und

— 16 —

BAD ORIGfNAL

daß er als Ausgang ein analoges Videosignal liefert. Mit dem Dekodierer 36 ist ein Phasenschieber 38 verbunden. Selbstverständlich ist der Synthesizer 17 der Fig. 3 durch diese Elemente des Multiplexers 30, des Farbgenerators 35, des Dekodierers 36 des DA-Umsetzers 37 und des Phasenschiebers 38 aufgebaut. Auch sind Steuerregister 39 und 4.0 vorgesehen, um einen Betriebsmode des Bildprozessors 11 festzulegen, und sie erhalten Daten von dem Zentralprozessor 30 über einen Zähler 41.

In Fig. 7 sind Einzelheiten des Aufbaus des Multiplexers 30 dargestellt. Der Multiplexer 30 weist ein Übertragungsglied 50 zum Übertragen von vier Bit Standbild-Zeichenmusterdaten (BGO bis BG3) auf, und weist ferner vier MOS-Transistoren 50-1 bis 50-4 auf, die jeweils einem Bit entsprechen. Ferner ist ein weiteres übertragungsglied 51 vorgesehen, um einen vier Bit Anteil (OBJO-OBJ3) inmitten eines 5 Bit Laufbildzeichenmusters zu übertragen, und es ist auch mit vier MOS-Transistoren 51-1 bis 51-4 versehen, und zwar eines für jedes Bit.In dem Multiplexer 3 0 ist eine Priorität festlegende Schaltung 52 vorgesehen, um zu bestimmen, daß eines der Standbild-Zeichenmusterdaten BGO bis BG3, die einen Untergrund eines dargestellten Bildes bilden, und die Laufbild-Zeichenmusterdaten OBJO bis OBJ3 zu übertragen sind, und sie ist so ausgelegt, daß eine NOR-Schaltung 53 die Daten OBJO und OBJ1 als seine beiden Eingänge erhält, und eine ODER-Schaltung 54 Daten BGO und BG1 als seine zwei Eingänge erhält. Daten OBJ4, welche die Prioritätsreihenfolge bestimmten, und ein

^ou Ausgang von der ODER-Schaltung 54 werden als zwei Eingänge einer UND-Schaltung 55 zugeführt, deren Ausgang als ein Eingang an eine weitere ODER-Schaltung 56 abgegeben wird, welche auch als weiteren Eingang einen Ausgang von der NOR-Schaltung 53 erhält. Die ODER-Schaltung 56 ist so geschaltet, daß ihr Ausgang an das Gate jedes der MOS-Transistoren 50-1 bis 50-4 angelegt wird, und ihr invertierter Ausgang über einen Inverter 57 an die Gates von MOS-Tran-

- 17 -

-17-

sistoren 51-1 bis 51-4 angelegt wird.

Folglich wird in Abhängigkeit von einer Kombination von Daten BGO₇ BG1, OBJO, OBJ1 und OBJ4 jeweils eines der Übertragungsglieder 50 und 51 angeschaltet, so daß Daten BGO bis BG3 oder OBjO bis OBJ3 und das Ausgangssignal von dem Inverter 57, welches das Ergebnis der Prioritätsreihenfolgen-Festsetzung anzeigt, über Transistoren 59-1 bis 59-5 des übertragungsgliedes 59, dessen Transistoren entsprechend einem Taktsignal 0 an- und ausgeschaltet werden, über Inverter 61-1 bis 61-4 und 62-1 bis 62-5 übertragen werden.

Umschalt-Schaltungen 64-1 bis 64-4 sind ebenfalls vorgeht 5 sehen, und werden durch ein Signal SLAVE entsprechend aktiviert, um dadurch zu bewirken, daß die Anschlüsse EXTO bis EXT3 entweder als Eingangs- oder Ausgangsanschlüsse fungieren, wenn zwei Bildprozessoren miteinander verbunden werden. Die Umschalt-Schaltung 64-1 weist eine Ansteuerschaltung 65 auf, welche als ihren Eingang eines der Daten BGO oder OBJO erhält, und welches auch da?

Signal SLAVE zum Steuern des Datendurchgangs erhält. Um darüber hinaus einen Dateneingang über den Anschluß EXTO zu steuern, weist die Umschalt-Schaltung 64-1 eine NAND-Schaltung 66 auf, von der ein Eingang entsprechend geschaltet ist, um die Daten, die über den Anschluß EXTO über einen Inverter 67 zugeführt worden sind, aufzunehmen, und deren weiterer Eingang so geschaltet ist, um über einen weiteren Inverter 68 das Signal SLAVE aufzunehmen.

Die übrigen Umschalt-Schaltungen 64-2 bis 64-4 sind entsprechend ausgelegt.

Ebenso ist eine die Master/Slave- bzw. Haupt-/Neben-Prioritätsreihenfolge festlegende Schaltung 80 vorgesehen, welche bewirkt, daß ein Übertragungsglied 81 oder 82 entsprechend dem Signal SLAVE und entsprechend Eingangs-

- 18 -

BAD ORIGINAL

Signalen von Anschlüssen BGO, BG1 (oder OBJO/ OBJ1) und EXTO, EXT1 angeschaltet wird, um dadurch festzulegen, daß die Daten von einem der Haupt- oder Neben-Bildprozessoren zu übertragen sind. Daten BGO und BG1 (oder OBJO und OBJ1) werden als Eingänge an eine ODER-Schaltung 85 angelegt, und die über die Anschlüsse EXtO und EXT1 zugeführten Daten werden in eine NOR-Schaltung 86 eingegeben. Die Schaltung 80 weist eine weitere ODER-Schaltung 87 auf, bei welcher ein Eingang ein Ausgangssignal von der ODER-Schaltung 85 erhält und der andere Eingang so geschaltet ist, daß er ein Ausgangssignal von der NOR-Schaltung 86 erhält; die ODER-Schaltung 87 ist so geschaltet, daß ihr Ausgangssignal an das Gate jedes der MOS-Transistoren in einem Übertragungsgate 81 angelegt wird, und ihr invertiertes Ausgangssignal über einen Inverter 88 an das Gate jedes der MOS-Transistoren in dem anderen Übertragungsglied 8 2 angelegt wird.

Die über das Übertragungsglied 81 oder 82 transferierten Daten werden dann über Inverter 96-1 bis 96-4 und über Transistoren 94-1 bis 94-4 eines Übertragungsglieds 94, dessen Transistoren durch ein Taktsignal 0 gesteuert werden und übei- Inverter 97-1 bis 97-4 durchgelassen, um als Adressensignale CGAO bis CCA3 zugeführt zu werden, um den in Fig. dargestellten Farbgenerator 35 zu adressieren. Als ein Signal CGA4, welches anzeigt, ob Adressensignale CGAO bis CGA3 entweder BGO bis BG3 oder OBJO bis OBJ3 sind, wird ein von der die Priorität festlegenden Schaltung 52 zugeführtes Ausgangssignal verwendet, nachdem es durch einen inverter 94-5 invertiert worden ist. Es ist auch eine UND-Schaltung 100 vorgesehen, welche die Funktion hat, ein Kollisionszeichen (STK₇F) aufzurichten, wenn eine Kollision zwischen Signalen BGO bis BG3 und OBJO bis OBJ3 stattgefunden hat.

Die Arbeitsweise der die Prioritätsreihenfolge festlegenden

- 19 -

BAD ORIGfNAL

Schaltung 52 des in Fig. 7 dargestellten Multiplexers ist in der folgenden Tabelle zusammengefaßt.

Daten, die überdas Glied 50 oder 51 übertragen worden sind.

BG
BG
OBJ OBJ

BG

OBJ

BG

In dem Fall, daß zwei Bildprozessoren miteinander verbunden sind, und der vorhandene Bildprozessor als ein

OBJ0+OBJ1	BG0+BG1	OB
0	0	0
0	1	0
1	0	0
1	1	0
0	0	1
0	1	1
1	0	1
1	1	1

Haupt- oder Masterprozessor dient, ist das Signal SLAVE "1". In den Umschalt-Schaltungen 64-1 bis 64-4 erhält die NAND-Schaltung 66 über den Inverter 66 an ihrem einen Eingang "0", so daß die NAND-Schaltung 66 freigegeben wird, wodurch dann Daten über die Anschlüsse EXTO bis EXT3 eingegeben werden können. Andererseits ist die Ansteuerschaltung 65 gesperrt, da das Signal SLAVE "1" ist, um dadurch zu verhindern, daß Daten abgegeben werden. Umgekehrt ist in dem Fall, wo der vorhandene Bildprozessor als Neben- oder Slave-Prozessor dient, das Signal SLAVE "0", so daß die NAND-Schaltung 66 unwirksam wird, und die Ansteuerschaltung 65 freigegeben wird, wodurch dann der Zustand geschaffen wird, in welchem Daten über die Anschlüsse EXTO bis EXT3 abgegeben werden können.

Die Arbeitsweise der die Haupt-/Neben- bzw. Master/ Slave-Prioritätsreihenfolge festlegende Schaltung 80 kann in der folgenden Tabelle zusammengefaßt werden.

- 20 -

	0	interne Daten
	0	interne Daten
	0	interne Daten
	0	interne Daten
0	1	interne Daten
1	1	EXT-Daten
0	1	interne Daten
1	1	interne Daten

BG0+BG1 EXT0+EXT1 SLAVE Daten, die über das Glied (OBJ0+OBJ1) oder 82 übertragen worden

sind

Nunmehr wird der Farbgenerator 35, der Dekodierer 36, der

, _c DA-Umsetzer 3 7 und der Phasenschieber 38 im einzelnen ο

anhand von Fig. 8 beschrieben. Der Farbgenerator 35 weist einen RAM-Speicher auf und kann 3 2 Farbkodes von jeweils 6 Bits speichern, von denen eines als dessen Ausgang zugeführt wird, nachdem es durch ein 5 Bit Adressensignal 9Q CGAO bis CGA4 ausgewählt worden ist, das von dem Multiplexer 3 0 abgegeben worden ist. Die in dem Farbgenerator 3 5 gespeicherten Farbkodesignale werden unter der Steuerung eines Zentralprozessors 112 wieder eingeschrieben.

In dem Schaltungsaufbau der Fig. 8 ist ein Phasenschieber 38 vorgesehen, welcher sechsmal (3,58 MHz χ 6) die Frequenz eines Chrominanz-Unterträgers bzw.Farbträgers (Sc) teilt und zwölf Arten von Farbträgern erzeugt, die sich in der Phase voneinander unterscheiden. Um ein Ausgangssignal von dem Phasenschieber 38 zu erhalten, ist ein Phasenselektor 114 vorgesehen, welcher 4 Bit Daten inmitten eines 6 Bit Farbkodesignals erhält, das von dem Farbkodegenerator 35 zugeführt wird, um dadurch selektiv eine der zwölf Arten von Farbträgern abzugeben, die in der Phase verschieden sind und von dem Phasenschieber 38 zugeführt worden sind. Ferner ist ein Pegeldekodierer 115

- 21 -

BAD ORIGINAL

-21-

vorgesehen, welcher 2 Bit Daten inmitten eines 6 Bit Farbkodesignals erhält, das von dem Farbgenerator 35 zugeführt wird, und es in ein Pegelauswahlsignal mit vier verschiedenen Pegeln umsetzt. Bekanntlich weist der Dekodierer 38 der Fig. 5 den Phasenschieber 114 und den Pegeldekodierer 115 auf.

Ferner ist, wie in Fig. 8 dargestellt, eine Widerstandskette 116 vorgesehen, welche neun Widerstände 117-1 bis 117-9 aufweist, die zwischen einer Energiequelle V _ und Erde (GND) in Reihe geschaltet sind. Von jedem der Verbindungen zwischen benachbarten Transistoren kann ein Ausgangssignal mit einem proportional aufgeteilten Spannungspegel über einen entsprechenden Transistor der MOS- Transistoren 118-1 bis 118-8 erhalten werden, welche'zusammen ein Übertragungsglied bilden. Verknüpfungsschaltungen 119-1 bis 119-4 sind entsprechend geschaltet, um zwei der Transistoren 118-1 bis 118-8 gleichzeitig zu steuern. Jeder der Verknüpfungsschaltungen 119-1 bis 119-4 weist zwei NAND-Schaltungen 120 und 121 auf, bei denen jeweils ein Eingang so geschaltet ist, um dasselbe Pegelauswahlsignal aufzunehmen, das von dem Pegelkodierer 115 zugeführt worden ist. Ferner hat in jeder Verknüpfungsschaltungen 119-1 bis 119-4 eine NAND-Schaltung 120 der beiden NAND-Schaltungen einen weiteren Eingang, die miteinander verbunden sind, um dasselbe Farbträgersignals mit einer gewünschten Phase zu erhalten, das von dem Phasenselektor zugeführt worden ist, während die andere NAND-Schaltung einen weiteren Eingang hat, der entsprechend geschaltet ist,

3^ um ein Ausgangssignal der einen NAND-Schaltung 120 aufzunehmen. Jeder der beiden NAND-Schaltung 120 und 121 hat einen Ausgang, der mit dem Gate eines der entsprechenden MOS-Transistoren 118-1 bis 118-8 verbunden ist. Bekanntlich weist der DA-Umsetzer 37 der Fig. 5 die Widerstandskette 116, Transistoren 118-1 bis 118-8 und Verknüpfungsschaltungen 119-1 bis 119-4 auf.

- 22 -

BAD ORIGINAL

Die Arbeitsweise des in Fig. 8 dargestellten Schaltungsaufbaus wird nunmehr anhand der Fig. 9 beschrieben. Wenn Einzeldaten von dem Multiplexer 30 ausgegeben werden, wird ein einzelnes Farbkodesignal (6 Bits) von dem Farbgenerator 35 ausgegeben. Der Phasenselektor 114 erhält dann nur vier Bits inmitten des auf diese Weise zugeführten Farbkodesignals, wodurch eine aus zwölf Arten von Chrominanz-Unterträgern bzw. Farbträgern, die sich in der Phase voneinander unterscheiden, ausgewählt wird, um an alle Verknüpfungsschaltungen 119-1 bis 119-4 angelegt zu werden. Andererseits erhält der Pegeldekodierer 115 2 Bit Daten von demselben Farbkodesignal, um ein Pegelauswahlsignal an eine der Verknüpfungsschaltungen 119-1 bis 119-4 anzulegen.

Nunmehr soll beispielsweise die Verknüpfungsschaltung 119-1 durch den Pegeldekodierer 115 ausgewählt werden; dann wird ein Signal mit niedrigem Pegel an einen Eingang jeder der NAND-Schaltungen 120 und 121 in der Verknüpfungsschaltung 119-1 angelegt, und ein Signal mit hohem Pegel wird an einen Eingang jeder der NAND-Schaltungen 120 und 121 in jeder der übrigen Verknüpfungsschaltungen 119-1 bis 119-4 angelegt. Wenn unter dieser Voraussetzung das Farbträgersignal von dem Phasenselektor 114 ein Signal mit niedrigem Pegel ist, liefert in der Verknüpfungsschaltung 119-1 die NAND-Schaltung 120 ein Ausgangssignal mit hohem Pegel, und die NAND-Schaltung 121 liefert ein Ausgangssignal mit niedrigem Pegel, so daß der Transistor 118-1, der mit Verbindung der Widerstandskette, die auf einer

Spannung V₁ liegt, verbunden ist, angeschaltet wird, und der Transistor 118-2, der mit dem Verbindungspunkt, der auf einer Spannung V„ liegt, verbunden ist, abgeschaltet wird. Wenn dagegen das Farbträgersignal ein Signal mit hohem Pegel ist, dann liefern die NAND-Schaltungen 120 und 121 der Verknüpfungsschaltung 119-1 Signale mit niedrigem bzw. hohem Pegel, und folglich wird der Transistor 118-1,

- 23 -

ft O O 1» Φ β

· β α

-23-

der mit der Verbindung, die auf einer Spannung V₁ liegt, verbunden ist, abgeschaltet, und der Transistor 118-2, der mit der Verbindung, die auf einer Spannung V_ liegt, verbunden ist, wird angeschaltet. Unter diesen Umständen liegen dann die Ausgänge aller übrigen Verknüpfungsschaltungen 119-2 bis 119-4 auf niedrigem Pegel, und folglich werden die Transistoren 118-3 und 118-8 alle ausgeschaltet gehalten.

im Ergebnis ist dann ein Ausgangssignal, das von dem Ausgangsanschluß 22 unter dieser Voraussetzung erhalten worden ist, ein Farbsignal, das durch einen Chrominanzunterträger bzw. einen Farbträger mit einer gewünschten Farbe und einer Amplitude festgelegt ist, welche sich zwischen zwei Spannungspegel V₁ und V„ oszillierend ändert, wie durch ein Signal A in Fig. 9 angezeigt ist, wodurch die Amplitudenmittel eine Luminanz oder einen Helligkeitsgrad anzeigt. In diesem Farbsignal zeigt dann die Amplitude das Chroma und die Phase den Farbton an.

Wenn ein anderer Pegel durch den Dekodierer 115 entsprechend einem anderen Ausgangssignal von dem Multiplexer 30 ausgewählt wird, wenn beispielsweise das Glied 119-2 ausgewählt ist, wird ein Farbsignal mit einer Amplitude abgegeben, welche sich zwischen zwei Spannungswerten V-, und V ändert, wie durch ein Signal B in Fig.9 dargestellt ist. In ähnlicher Weise werden Farbsignale für andere Farbkodepegel durch Signale C und D in Fig. 9 dargestellt.

Wenn ein anderer Chominanz-Unterträger oder Farbträger mit einer anderen Phase entsprechend einem 4 Bit Kode für eine Phasenauswahl in dem von dem Farbgenerator 35 zugeführten Farbkodesignal ausgewählt worden ist, wird ein anderes Farbsignal mit einer anderen Phase (Farbton-Hue), wobei eines der Signals A bis D in Fig. 9 ganz bestimmte Amplituden (Chroma) und Spannungswerte (Luminanz) hat, abgegeben. Ein auf diese Weise als ein Ausgang zugeführtes

- 24 -

BAD ORIGINAL

Farbsignal wird dann mit einem Burst- oder Farbsynchronsignal und einem Synchronisiersignal addiert, das in ein Farbvideosignal umzuformen ist/ welches dann an ein herkömmliches (nicht dargestelltes) Farbfernsehgerät für eine Darstellung auf dem Bildschirm zugeführt werden kann.

Da jede der zwölf verschiedenen Arten von Chrominanz-Unterträgern oder Farbträgern in der vorliegenden Ausführungsform vier verschiedene Pegel(Amplituden und Spannungswerte)

IQ annehmen kann, kann eine Farbe in 48 verschiedenen Darstellungen erzeugt werden.Da jedoch das Ausgangssignal von dem Multiplexer einen 5 Bit Aufbau hat, kann Farbe jederzeit in 32 verschiedenen Darstellungen erzeugt werden. Deswegen kann der Farbgenerator 11 in der vorliegenden Ausführungsform 32 Farbkodes von jeweils 6 Bits speichern, so daß, obwohl nur 32 Arten durch den Farbdatengenerator 10 ausgewählt werden können im Maximum eine Farbe auf 48 verschiedene Arten mit Hilfe eines 6 Bit Farbkodesignals dargestelltwerden kann, indem die Inhalte des Farbgenerators

2Γ 35 durch den Zentraprozessor 112 wieder eingeschrieben werden. Folglich ist die maximale Anzahl von verschiedenen Farbdarstellungen in der vorliegenden Ausführungsform 48, und vier der verbleibenden Kodes können weiß, grau (2) und schwarz zugeordnet werden.

InFig. 10 ist eine weitere Ausführungsform der Erfindung dargestellt, in welcher zwei Bildprozessoren 11-1 und 11-2 miteinander verbunden sind, um die Zeichenmuster in diesen Bildprozessoren 11-1 und 11-2 zu synthesieren. Es sollen

SO nunmehr das Signal SLAVE verwendet werden, und die Bildprozessoren 11-1 und 11-2 sollen als, Haupt- oder Masterprozessor bzw. als Neben- oder Slave-Prozessor fungieren. Wenn die Bildprozessoren 11-1 und 11-2 so, wie in Fig. 10 dargestellt, miteinander verbunden sind, wird eine Recht-5 eckwelle mit scharf ansteigenden Vorderflanken und schaf abfallenden Rückflanken an einen Taktanschluß CLK angelegt,

- 25 -

BAD ORIGINAL

und ein Rücksetzsignal wird für eine Anfangssynchronisierung zwischen den beiden Bildprozessoren 11-1 und 11-2 verwendet. Unter dieser Voraussetzung werden dann die Zeichenmusterdaten des Neben- oder Slave-Bildprozessors T1-2 von Anschlüssen EXTO bis 3 abgegeben, die in die Anschlüsse EXTO-3 des Haupt- oder Master-Prozessors 11-1 eingegeben werden, wodurch eine Synchronisierung der Zeichenmusterdaten in dem Hauptbildprozessor 11-1 mit der Festsetzung einer Prioritätsreihenfolge stattfindet, wie anhand von Fig. 7 beschrieben ist.

Bei dem in Fig. 10 dargestellten Aufbau kann als ein Videöausgangssignal ein der möglichen Kombinationen zwischen einem Stand- oder Laufbild-Zeichenmuster in dem Hauptbildprozessor 11-1 und ein Stand- oder Laufbild-Zeichenmuster in dem Nebenbildprozessor 11-2 erhalten und auf dem Bildschirm dargestellt werden.

Wie im einzelnen vorstehend beschrieben ist, ist gemäß der Erfindung ein Laufbild-Attribut-Tabellenspeicher vorgesehen, der Information, die sich auf ein Laufbildmuster bezieht, für das nächstfolgende Vollbild während der vertikalen oder Bildaustastperiode speichern kann, und es ist ein Zwischenspeicher zum Speichern einer Laufbildinformation vorgesehen, die in der nächstfolgenden Zeile darzustellen ist; da somit das Wiederauffinden des Laufbild-Attributtabellenspeichers während der vorherigen Zeilenabtastung vorgenommen werden kann, braucht nur während der horizontalen oder Bildaustastperiode der Zeichenmuster-

generator für diese Laufbildzeichen wieder aufgefunden werden,

die auf diese Weise wieder aufgefunden worden sind und bei denen festgestellt worden ist, daß sie im Bereich liegen. Folglich können, ohne daß eine Erhöhung in der Anzahl der Anschlußstifte erforderlich ist, die Anzahl

- 26 -

BAD ORIGINAL

und Arten von Laufbild-Zeichenmustern erhöht werden, die während der horizontalen oder Bildaustastperiode aufgerufen werden können oder zu denen Zugriff erfolgt.

Ende der Beschreibung

Claims

BERG · STAf^ .''SCKWABE^gANQMAIR

MAUERKIRCHERSTRASSE 45 ■ 8000 MÜNCHEN 80

Anwaltsakte: 33 212

Ricoh Company/ Ltd Tokyo / Japan

Bildverarbeitungssystem

Patentansprüche

( 1./Bildverarbeitungssystern zum Darstellen eines verarbeiteten Bildes auf dem Bildschirm eines Fernsehgeräts, g ekennzeichnet durch einen ersten Generator zum Erzeugen eines ersten Bildmusters; durch einen zweiten Generator zum Erzeugen eines zweiten Bildmusters, durch eine Steuereinrichtung zum Steuern des Gesamtbetriebs des Systems, und durch eine Verarbeitungseinrichtung zum Aufnehmen der ersten und zweiten Bildmuster, um ein Videosignal zu erzeugen, das auf dem Bildschirm des Fernsehgeräts unter der Steuerung der Steuereinrichtung darzustellen ist, wobei die Verarbeitungseinrichtung einen ersten Speicher, um Information, die sich auf das erste Bildfenster für das folgende Einzelvollbild bezieht, während der vertikalen oder Bildaustastperiode des Fernsehgeräts zu speichern, und einen zweiten Speicher aufweist, um Information des ersten Bildmusters zu speichern, das in der nächstfolgenden Zeile darzustellen ist, indem der erste Speicher während der Abtastung einer laufenden Zeile wieder aufgefunden wird.

VII/XX/Ktz - 2 -

BAD ORIGINAL

β (089) 9882 72-74 Telex. 5245GOBERGd Bankkonten: Bayer. Vereinsbank München 453100 (BLZ 700202 70)

Telegramme (cable): Telekopieren (089)983049 Hypo-Bank München 4410122850 (BLZ 70020011) Swift Code: HYPO DE !.!?.

BERGSTAPFPATENT München KaNe Inlotec 6350 Gr. Il + III Postscheck München 653 43-808 (BLZ 700100 80)
2. Bildverarbeitungssystem nach Anspruch 1, dadurch

gekennzeichnet, daß das erste Bildmuster ein Laufbildmuster ist, und das zweite Bildmuster ein

Standbildmuster ist.
5
3. Bildverarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Steuereinrichtung ein Zentralprozessor ist.
4. Bildverarbeitungssystem nach Anspruch 1, dadurch

gekennzeichnet/ daß der erste Speicher einen Laufbild-Attributentabellenspeicher aufweist, und daß der zweite Speicher einen Zwischenspeicher auf-

.._ weist.
b
5. Farbkodierer_; insbesondere für ein Bildverarbeitungssystem nach einem der vorhergehenden Ansprüche, g ekennzeichnet durch einen Farbgenerator zum

^_n Erzeugen eines Farbkodesignals, das einen Phasenauswahlkode und einen Pegelauswahlkode eines Chrominanz-Unterträgers bzw. eines Farbträgers aufweist, durch einen Phasenschieber zum Ändern der Phase des Chrominanz-Unterträgers; durch einen Phasenselektor, der auf den Phasenauswahlkode des Farbkodesignals anspricht, das von dem Farbgenerator zugeführt wird, um selektiv den Chrominanz-Unterträger mit einer ganz bestimmten Phase abzugeben; durch einen Dekodierer, um den Pegelauswahlkode des Farbkodesignals von dem Farbgenerator in ein Pegelauswahlsignal umzusetzen^und durch eine Einrichtung, um als einen Ausgang des Farbkodierers den Chrominanz-Unterträger zuzuführen, dessen Phase mit Hilfe des Phasenselektors ausgewählt worden ist, und dessen Amplitude sich zwischen zwei Spannungswerten

1 ändert, die durch das Pegelauswahlsignal von dem Dekodierer festgelegt worden sind.

20 25 30 35

-V