DE2653859A1 - Tv-spielvorrichtung - Google Patents

Description

Die Erfindung bezieht sich auf ein Video-Spiel mit sich bewegenden Symbolen, die durch vom Spieler betriebene Eingänge bewegt werden.

TV-Spiele verwenden bewegende Symbole zur Simulierung des Spiels verschiedener Wettbewerbs- oder Kampfspiele wie zum Beispiel Tischtennis oder Tennis. Hebel steuern Streifen, die die Schläger simulieren, um den Ball aufzunehmen und zurückzugeben. Ausgeklügeltere Spiele, wie zum Beispiel ein Baseballspiel, besitzen einen vom Spieler gesteuerten Schläger, wobei sich der Ball über ein Feld und zwischen Spielern bewegt. Steuerungen setzen den Ort der Spieler fest, insbesondere um die Grundlinie gemäß der vorbestimmten Bewegung des simulierten Balles. Ein

09822/08U

schwarzweiß Rastertyp-Fernsehschirm minimiert die Kosten. Grauzonen können durch eine binäre Kodierung einer Intensitätssteuerung erzeugt werden. Die einfache Bewegung wird durch horizontale und vertikale Zähler in Kombination mit einer fest-verdrahteten Spiellogikeinspeisung in ein geeignetes Koinzidenzgatter gesteuert, dessen Ausgang das Videosignal der Anzeige und die Spielerpositionierungssteuerungen steuert, wobei die Spiele verhältnismäßig teuer und speziell ausgelegt für jedes einzelne Spiel sind. Einzelne Spiele können in einem speziellen Nur-Lesespeichersystem zur Erzeugung der jeweiligen Symbole gespeichert werden, wobei die Bewegung und die Stellung dieser Symbole durch die festverdrahtete Spiellogik gesteuert wird. Der TV-Schirm wird dann von einem Steuerspiellogiksignal zu dem Koinzidenzgatter betätigt. Solche Systeme sind akzeptierbar, wenn relativ wenig Symbole verwendet werden und nur eine begrenzte Fähigkeit und Steuerbarkeit erwünscht ist. In Spielen mit vielen Symbolen, bei denen jedes über einen Teil oder den gesamten Schirm bewegt werden soll, neigt die Bewegung der bisherigen Symbole dazu, sprunghaft und unrealistisch zu sein. Weiterhin bringt die Ausrüstung des Systems gewisse Schwierigkeiten bezüglich ihrer Praktibilität mit sich.

In der vorliegenden Erfindung wurde erkannt, daß ein TV-Spiel in einzigartiger Weise geeignet ist für eine Mikro-

709822/08U

-43 -

Prozessorsteuerung, wenn es derart betrachtet wird, daß es zwei grundsätzlich unterschiedliche Teile besitzt, die durch einen Kopplungsspeicher (interfacing memory means) verbunden werden. Die Anzeigevorrichtung und die Verarbeitung der Eingangs- und Ausgangssignale für das Spiel sind zwei unterschiedliche und getrennte Einheiten. Ein dual adressierter Speicher mit wahlfreiem Zugriff oder Random-Speicher, der als Kopplung oder Interface zwischen der Anzeigevorrichtung und einer Steuerungsvorrichtung verwendet wird, sieht einen statischen Speicher der Schirmaufteilung vor. Ein programmierter Rechner versorgt in geeigneter Weise den Speicher zwischen den Anzeigeperioden. Jedes Spiel ist im wesentlichen identisch, und jedes einzelne Spiel wird durch ein geeignetes Programm und Steuerung des Speichers erzeugt. Der Rechner besitzt eine zentrale Verarbeitungseinheit oder CPU mit einem vorgegebenen Programmspeicher und geeigneten Eingangs- und Ausgangs-Verbindungsgliedern. Vorzugsweise besitzt eine Raster-TV-Anzeige Priorität und weist Mittel auf, den Anzeigespeicher abzutasten bei Leerlaufzeit während der Rückführperioden und anderen einzelnen Leerlaufperioden. Während der Anzeige werden der Prozessorspeicher und die zugehörigen Eingangs- und Ausgangsvorrichtungen überprüft und die Bedingungen geschaffen, um Änderungen im Speicher durchzuführen. Während der Leerlaufperioden versorgt der Prozessor den Speicher. Ein langsamer (slow speed) Prozessor wird

709822/08U " ⁴ "

verwendet durch. Vorsehen von genügend Verarbeitungszeit.

Die vorliegende Erfindung erkennt insbesondere, daß diese Begrenzung es erlaubt, das Gesamtsystem als zwei getrennte Vorrichtungen anzunähern und zu behandeln mit einem Time-Sharing des Speichers als eine durchaus akzeptierbare und praktische Ausrüstung einer Interface-Steuerung und Lösung für eine TV-Spielanzeige, die in einzigartiger Weise praktisch durchführbar ist.

Allgemein werden in der Erfindung, um insbesondere relativ langsame und billige programmierte Prozessoren zu verwenden, verschiedene Anzeigetechniken für Raster-TV-Anzeigen benutzt, die eine langsame Verarbeitungsgeschwindigkeit ermöglichen, während ausgezeichnete optische Darstellungen der Zeichen und der gewünschten Bewegung erhalten werden. Die Techniken zur Bildung der Verarbeitungszeit besitzen Rückführperioden. In einzigartiger Weise liest eine Anzeigesteuerung den Speicher in einem parallelen Mehrfach-Bit-Tyte, speichert sie und entnimmt die Bits der Reihe nach für jeden Anzeigepunkt. Der Prozessor kann auf den Speicher während des Reihenausgangs arbeiten. Die Bilddarstellung kann abwechselnde Einzelbilder der üblichen verschachtelten Abtastlinien verwenden, wobei die Abtastlinien so angeordnet sind, daß sie Mehrfach-Abstandsliniensymbole erzeugen. Der Prozessor erneuert den Speichereinheit während der abwechselnden Bilder. Teile des Random-Speichers sind dem Prozessor

709822/08U " ⁵ "

zugewiesen zur Verwendung durch die CPU. Der Speicher ist vorzugsweise aufgeteilt in vertikale Schirmabschnitte, die während der Anzeige der anderen mit Daten versorgt werden.

Die Spielsymbole werden in einem entsprechenden Block des Speichers gebildet und diesem zugewiesen, und lediglich Teile werden geändert, um der Eingabe des Benutzers zu entsprechen. Dies ist wünschenswert für große Symbole.

Das Symbol wird durch geeignete Bytes programmiert, die dem Speicherblock entsprechen, wobei die CPU einen Referenzpunkt oder -ortung für jedes Symbol speichert. Um ein Symbol neu einzugeben, wird der Referenzpunkt lokalisiert, das Symbol gelöscht und das geeignete geänderte Symbol geschrieben. Große Muster können aufeinanderfolgende Bytes erfordern, um das Symbol zu ändern, die, falls sie nicht überlagert werden, auf den Schirmbytes oder innerhalb eines Bytes bewegt werden, ein Schieben von Datenbits in den Anzeigebytes des Speichers erfordern. Ein von dem Prozessor gesteuertes Verschieben ist zeitraubend und erfordert in der Praxis eine Einheit mit verhältnismäßig hoher Geschwindigkeit. In der Erfindung kann eine getrennte festverdrahtete' Verschiebungseinheit mit einem programmierten Verschiebungsbetrag vorgesehen

709822/08U

-Ü6-

werden, die in einem praktischen Aufbau ein Paar Datenwortspeicher besitzt, um aufeinanderfolgende Bytes zu speichern und die geeigneten Bits von den beiden Bytes auszuwählen, um das geeignete Darstellungswort zu bilden.

Die Symbole können von dem Spieler gesteuert werden und/ oder direkt oder wegen der Spieleränderungen maschinell bestimmt werden. Beispielsweise ist in einem Gewehroder Pistolenschützenspiel das Schießen und die Richtung des Geschützes vom Benutzer bestimmt. Die Folgen des Auftreffens des Geschützes auf ein Hindernis oder einen anderen Schützen ist programmiert.

Ein Symbol kann getrennt gesteuerte Teile besitzen, wobei die Spielersteuerungen den Teil durch einen Vielfach-Kontakt oder andere geeignete Kodiervorrichtungen positionieren, um den spielerbetriebenen Teil der Steuerung zu erfassen. Die Kodiervorrichtung wird von der CPU gelesen und der Teil direkt eingegeben. Die Hochgeschwindigkeitsanforderungen, die den beiden Aspekten des Systems zugehören, werden eliminiert und der Prozessor kann eine verhältnismäßig langsam arbeitende Einheit sein mit einer vollständigen und genauen Darstellung der beweglichen Anzeige bei einer Hochgeschwindigkeits-Rasterschirmeinheit mit niedrigen Kosten. Diese Lehre

709822/08U

ist sehr bedeutend in der kommerziellen Ausrüstung von TV-Spielvorrichtungen.

In einem besonders bevorzugten System kann ein verhältnismäßig schneller Speicher mit einem verhältnismäßig langsamen Prozessor kombiniert werden. Eine spezielle Synchronisiereinheit hält die geeignete Zeitbeziehung zwischen der Anzeige und dem Prozessor aufrecht.

Der Random-Speicher ist bevorzugterweise ein dynamischer Typ, der verhältnismäßig billige Speicherzellen verwendet, die periodisch aufgefrischt werden. Um den Energieverbrauch zu minimieren, sind individuelle Speicherchips zur Erzeugung der verschiedenen Bits in einer Vielzahl von Gruppen angeordnet, die abwechselnd aufgefrischt werden. Somit kann die Zykluszeit leicht erzeugt werden, wodurch jede Gruppe während der Speicherhaltperiode aufgefrischt wird. Während die Speicherleerlaufzeit minimiert ein Ausschalten de's Talctgeberantrxebs den Energieverbrauch. Die Speicher-Chips arbeiten bei sehr niedrigen Temperaturen, in der Praxis können sie im wesentlichen kalt betrieben werden.

Als ein anderes, einzigartiges Merkmal kann ein Symbol verschiedene Stellungen besitzen, um realistische besondere Bewegungen zu simulieren. Der Prozessor erin-

- 8 -709822708H

nert sich an die vorherige Anzeige-oder Display-Information und verwendet sie, um eine bewegende SymbolcharakterLstik zu übertragen.

Insbesondere speichert in einer bevorzugten und neuen Ausführung der vorliegenden Erfindung ein 65 536 Bit RAM (random access memory: Speicher mit wahlfreiem Zugriff) die Daten für die 57 344 Punkte des üblichen Raster-TV-Schirms, die von einem Bild erzeugt werden, das aus 256 mal 224 Zeilen besteht. Die übrigen 8.192 Bits des RAM werden von der CPU als Zwischenspeicher verwendet.Der zugehörige Abschnitt des Anzeigeschirms oder Display ist leer. Das TV-Steuersystem steuert den Zugriff zum Speicher in einem 50% Duty Cycle oder Arbeitszyklus mit gleichen Perioden für den Zugriff des Speichers für den Display und für die CPU Datenentnahme und Änderung. Der Spielprozessor besitzt eine geeignete zentrale Recheneinheit oder CPU, die von einem getrennten Zeitgeber in Verbindung mit einem Festspeicher zur Steuerung der notwendigen Folgen und Unterprogramme für ein spezielles Spiel'angetrieben werden. Die notwendigen peripheren E ingabe-Aus gabe-Einheiten, wie S chalteingangs s ignale, werden dekodiert, und Verarbeitungsgänge und kodierte Ausgangssignale für die Erzeugung der notwendigen und zugehörigen optischen und hörbaren Hilfssignale vorgesehen. Jedes Symbol wird in einem gegebenen Block von

709822/08U

-λ9 -

Speicheriokationen gebildet, der so viele Byte breit und Zeilen hoch ist, und jeder Wechsel in einem Symbol wird durch ein Löschen des Speicherblocks und erneuter Eingabe des neuen oder abgeänderten Symbols in den Block bewirkt. Der TV-Schirm und die Display-Steuerung und die CPU sind über einen Multiplexer mit dem RAM zur Steuerung der Aus- und Eingabe des RAM verbunden, wobei der Prozessor insbesondere durch ein Datenspeichersystem zum Lesen der Information in dem RAM zur Bestimmung der letzten Position des Symbols und ähnliches verbunden ist und auch zur Eingabe von Daten in den RAM zum Neuschreiben des Symbols. Die Eingangs- und Ausgangsvorrichtungen sind mit dem CPU verbunden, und der TV-Taktgeber liefert die notwendige Unterbrechung zur Eingabe der Symbole gemäß der vom Spieler betätigten Eingaben vor. Somit besitzt ein Multiplexer Schalteingänge zum Lesen der Spielersteuerbefehle, wobei jedes Symbol eine Gruppe ausliest, und andere Eingänge zum Lesen des Speichers.

Die einzelnen Symbole und das zu spielende Spiel ist kontinuierlich in dem CPU-Programmspeicher gespeichert, wobei der direkte Speicherzugriff kontinuierlich korrigiert wird, um in geeigneter Weise die Symbole darzustellen, um eine weiche oder geschmeidig erscheinende, kontinuierliche Bewegung der Symbole in einer mehr oder

- 10 -

709822/08H

weniger realistischen Darstellung zu liefern. Die Zeichnungen zeigen einen bevorzugten Aufbau. Fig. 1 stellt einen TV-Spielapparat dar;

Fig. 2 ist ein Blockdiagramra eines bevorzugten Displays und der das Display erzeugenden Komponenten;

Fig. 3 ist eine schematische Ansicht einer spielerbetriebenen Steuerung;

Fig. 4 ist die Ansicht einer zweiten spielerbetriebenen Steuerung;

Fig. 4a ist eine Ansicht von verschiedenen programmierten Symbolstellungen;

Fign* 5

und 5a sind schematische Darstellungen eines programmierten Prozessorbasisteils;

Fig. 6 ist ein Schema für einen besonderen Spiellogikteil, der die Spielinformation an den Prozessor liefert*

- 11 -

709822/08H

In Fig. 1 besitzt das dargestellte Gehäuse einen Bildschirm 2. Ein Pistolenschützenspiel besitzt ein Paar Spieler, die durch einen ersten und einen zweiten Pistolenschützen 3 und 4 dargestellt werden. Das Hintergrundfeld des Bildschirms 2 zeigt eine Möglichkeit einer vereinfachten Western-Landschaft. Der Pistolenschütze 3 besitzt eine Pistole 5 zum Schießen eines Geschosses 6 über den Bildschirm.. Der Pistolenschütze 4 besitzt gleichermaßen eine Pistole 7 mit einem Geschoß 8. Hindernisse zwischen den Pistolenschützen 3 und 4 bestehen aus Kakteen und Bäumen 9 und 10 und einem Wagen 11, der sich vertikal bewegt. Die Zahl der Treffer und zur Verfügung stehenden Geschosse kann bei 12 und 13 angegeben werden. Ein Münzeneinwurf 14 setzt anfänglich das Spiel in Betrieb. Ein erster und ein zweiter Satz manuell bedienbarer Steuerungen 15 und 16 sind für die Spieler vorgesehen.

Die Steuerung 15 besitzt einen Triggerhebel 17 mit einem Auslöser 18 zum Abfeuern des Geschosses 6. Der Hebel 17 ist auch schwenkbar befestigt, um den Schießarm 19 zu bewegen und die Pistole 5, um das Geschoß 6 im Winkel nach oben oder nach unten zu richten. Ein Steuerknüppel 20, der zur universellen horizontalen Schwenkung befestigt ist, bewegt den Pistolenschützen 3 vertikal und horizontal. Steuerungen 16 sind gleichermaßen für den Kämpfer 4 ange-

" I² "

709822/08U

bracht und werden mit den entsprechenden gestrichenen Bezugszeichen gekennseichnet. Jedea Spieler kann die gleiche Anzahl von Geschossen 6 und 8 beim Spieleinschalten zugeteilt werden. Die Steuerungen 15 und 16 werden bewegt, um zu vermeiden, daß man getroffen wird, und um den gegnerischen Pistolenschützen abzuschießen.

Die vorliegende Erfindung ist insbesondere auf das Verfahren zum Erzeugen der Darstellung auf dem Bildschirm 2 und die Ansprache auf die zur Verfugung stehende Spielersteuerung 15 und 16 gerichtet, um genau das Spiel visuell anzuzeigen und insbesondere die Bewegung der Spieler in einer interessanten und allgemein realistischen Weise zu erzeugen, um Rennbewegungen und ähnliches zu simulieren. Weiterhin ist, wie hier beschrieben, die Erfindung insbesondere auf die Entwicklung eines einzigen programmierten Systems gerichtet, das schnell, bequem und billig für ein beliebiges anderes Spiel aufgebaut werden kann. Zum Beispiel kann die programmierte Prozessorspielschaltung, wie sie hier für das Pistolenschützenspiel beschrieben ist, leicht angepaßt werden und umgesetzt werden, um ein Baseballoder Fußballspiel darzustellen, indem der Bildschirm abgeändert wird, um ein geeignetes Spielfeld mit den geeigneten Spielern darauf zur gesteuerten Bewegung

- 13 -

709822/08U

darzustellen und die Kodiervorrichtung zur direkten
Steuerbewegung oder zur Schaffung von maschinenunterstützten und bestimmten Bewegungen mit der gleichen
oder anderen manuellen Steuerungen zu schaffen.

Das Blockdiagramm in Fig. 2 zeigt ein universelles
System für verschiedene Spiele mit einer konventionellen Rasterabtast-TV-Einheit 21 mit einem Videointensitäts- und einem Synchronisationseingang 22 zur Erzeugung einer Anzeige oder eines Displays wie in Fig. 1. Allgemein bewegt sich ein Abtaststrahl 22a kontinuierlich in einer Vielzahl von horizontalen Abtastzeilen 23, von
denen jede eine Vielzahl von Illuminationspunkten 24
bildet. Während der Strahlrückführung, wie sie durch die Rückführlinie 25 angezeigt ist, ist der Strahl 22 abgeschaltet. Der Strahl 22 ist ebenfalls abgeschaltet während der vertikalen Rückführung, die durch die Linie 26 gezeigt wird, üblicherweise haben aufeinanderfolgende
Bilder die Abtastzeilen 23 überlagert, um die Auflösung zu verbessern.

Der Eingang 22 ist mit einem Bildschirm RAM,- (Speicher mit wahlfreiem Zugriff) 28 verbunden, der den Schirmdisplay mit der Spieldisplaysteuerung koppelt, die andererseits als getrennte und unterschiedliche funktioneile Einheiten arbeiten. Ein Synchronisationserzeuger und eine Display-

- 14 709822/08U

Xi

Steuereinheit 29 ljsst den Speicher 28 und kombiniert die gespeicherten Daten mit einem TV-Synchronisationssignal zur Anzeige des gespeicherten Inhaltes als statische Darstellung des im Speicher gelagerten Bildes. Die Speichereinheit 28 erhält ihre Speicherdaten durch einen integrierten Programmprozessor 30 während der Perioden, wenn sie nicht durch den Display benötigt wird, diese Perioden werden allgemein als Leerlaufzeit oder Leerlaufperioden in dieser Beschreibung bezeichnet. Die Einheit 28 ist in geeigneter Weise zur Kopplung verbunden, jedoch für getrennte oder individuelle Kommunikation mit der Displaysteuereinheit 29 und dem Prozessor 30. In der dargestellten Ausführung wird ein geeigneter Multiplexer 31 verwendet.

notwendige Die Speichereinheit 28 besitzt die/. Größe, um vollständig die Information für die statische Darstellung einer vollständigen Bildschirmanzeige zu speichern. Beispielsweise würde ein Punkt-muster von 256 zu 224 einen Speicherinhalt einer Größenordnung von 57 344 Bits erfordern.

Eine TV-Steuertaktgebereinheit oder Clock-Einheit 32 steuert einen horizontalen Zeilenzähler 33 und einen vertikalen Positionszähler 34 an, der eine erste Strahladresse zur aufeinanderfolgenden Auslese der Speicherortsangaben in geeigneten Vielfach-Bit-Bytis bildet. Jedes

709822/08U - 15 -

26538S9

Bytebestimmt den Zustand einer Reihe von Abtastzeilenpunkten. Eine Parallel-zu-Reihen-Speichereinheit 35 überträgt die Daten zum TV-Eingang 22. Der Ausgang einer Synchronisation zur Abschalteinheit 36 ist mit dem Videosignal, wie zum Beispiel im Punkt 37 kombiniert und liefert eine Synchronisierung zwischen der Datenauslese und der Position des Strahls 22a auf dem Bildschirm.

Der Taktgeber oder Clock 32 ist mit dem Eingang 38 verbunden und liefert die Bildschirmprioritätsverbindung mit dem Speicher und aktiviert wahlweise den Multiplexer 31, um eine Prozessordatenleitung 39 mit der Speichereinheit 28 zu verbinden.

Die Einheit 36 und der Eingang 38 sind synchronisiert, um es dem Prozessor 30 zu ermöglichen, mit dem Speicher 28 zur Berechnung und Erneuerung des Bildschirmdisplays in Verbindung zu stehen während der Displayleserleerlaufperioden, wenn das TV-Display-System den Speicher 28 nicht adressiert und abfragt. Eine logische Schaltung 40 ist ebenfalls mit der Synchronisations- und Abschalteinheit 36 zur weiteren Erzeugung von Unterbrechersignalen während derartiger Leerlaufperioden verbunden und setzt geeignete nicht dargestellte Kennzeichenbits oder ähnliches in dem Prozessor 30 zur Verbindung mit dem

709822/08U

- 16 -

Speicher 28 zum Wiederschreiben oder Wiederangeben der Symbole oder Muster.

Der Prozessor 30 besitzt eine CPU 41; die in programmierter Folge unter der Steuerung eines programmierten Speichers 42, der als Festspeicher dargestellt ist, arbeitet, um kontinuierlich die Steuerungen 15 und 16 zu überwachen und auszuwählen, die die geeigneten Kodiervorrichtungen besitzen. Der Programmspeicher 42 besitzt die notwendigen Programme zur Änderung des Displays im. Speicher 28 in Übereinstimmung mit der Kodiervorrichtung. Ein Eingan^-Ausgangs-Pufferinterface 43 besitzt eine Eingangsdatenleitung 44 zu den von den Spielern betriebenen Steuerelementen oder Steuerungen 15 und 16, und eine Ausgangsdatenleitung 45 zur Versorgung der zusätzlichen optischen und akustischen Einrichtungen 45a. Die CPU 41 besitzt eine Display-Versorgungsdatenleitung 46 zum RAM 28 und zum Interface 43 mit einer Adressierleitung 47 zur Adressierung des Multiplexers 31.

Zn der dargestellten Ausführung der Erfindung ist ein Abschnitt 48 der Speichereinheit 28 dargestellt als ein Zwischenspeicher für die CPU 41. Beispielsweise kann eine Prozessor-Memory-Map aus 8000 Adressen bestehen, von denen jede ein Acht-Bit-Byte ist. Die CPU 41 startet

709822/08U - ¹⁷ -

eine Anfangsadresse und fährt dann fort, die verschiedenen Spieleingangs- und -ausgangsvorrichtungen zu verarbeiten, um das Spiel und die Antwort des Spiels auf die Eingangssteuerungen zu steuern.

Der Auslösehebel 17 in Fig. 3 besitzt einen vom Auslöser betriebenen Schalter 49, der in einer Schaltung von einer Logikenergieversorgung 49a mit der Eingangs-Ausgangs-Einheit verbunden ist, wobei die CPü 41 ausliest und ein Geschoß 6 erzeugt. Der Hebel 17 steuert eine Kbdierscheibe -50

auf einen schwenkbaren Träger 51, um ein 3 Bit-Logiksignal zu erzeugen.

/ Die Scheibe 50 besitzt drei konzentrische Kontaktsegmente 52, 53 und 54, von denen jedes gleitend durch einen festen Kontakt 55 berührt wird, der zur Bewegung mit dem Hebel 17 befestigt ist. Die Kontakte sind getrennt mit der Versorgung 49a und über Anschlüsse 55a mit der Eingabe-Ausgabe-Einheit verbunden. Dadurch werden sieben Drei-Bit-Kombinationen erzeugt, die durch die Kombination der offenen und geschlossenen Kreisegebildet werden, von denen jeder einer besonderen Stellung des Schießarms 19 einschließlich einer Horizontalstellung 56 und zwei oberen und zwei unteren Stellungen 57 und 58, wie in Fig. 4a zu sehen ist, entspricht.

Der Hebel 20 in Fig. 4 besitzt eine Kontrollscheibe 59, die an einer Drehwelle 60 befestigt ist. Ein Drehen oder

709822/08H' - 18 -

Schwenken des Hebels und der Welle 60 bewegt die Scheibe 59, um wahlweise vier umfangsmäßig gleich beabstandete

62
Schalter 60, 61,/und 63 zu schließen. Jeder Schalter 60 bis 63 ist zwischen,der Versorgung 49 und der Eingabe- . Ausgabeeinheit angeschlossen. Die CPU 41 liest jede Schalterleitung und berechnet entsprechend die Neustellungen des Pistolenschützen 3. Wenn der Schalter 60 geschlossen ist, löscht die CPU 41 das Symbol 3 und gibt es erneut ein in «inen geeignet verschobenen Speicherblock der Speichereinheit 28. Wenn die Schalter 60 und 61 geschlossen sind, berechnet die CPU 41 die geeignete Stellung der Speicherbank, um den Pistolenschützen winkelmäßig von der vorhandenen Stellung auszurichten, wobei die Daten in den entsprechenden Speicherblocks gegeben werden.

Die spielerbetriebenen Steuerungen 15 und 16 liefern binäre Logiksignale, die durch die CPU 41 gelesen werden. Die Symbole sind in dem CPU-Programm gespeichert mit geeigneten Vektoren 64 zur Darstellung der verschiedenen Stellungen programmiert. Eine Vielzahl von verschiedenen Programmen, die durch die Logiksignale ausgewählt werden, schreibt die verschiedenen Stellungen. Ein aufeinanderfolgendes Abrufen der zur Verfügung stehenden Programme führt dazu, daß der Pistolenschütze realistisch zu laufen oder zu rennen scheint. Die Geschwindigkeit der Bewegung kann in

709822/Om " ¹⁹·"

dem Programm mit enthalten sein, um eine einzige Gehoder Rennbewegung vorzusehen, die auch während des Spieles, falls erwünscht, geändert werden kann. Die Vektormittel64 besitzen Mittel zur Speicherung des letzten Symbolprogramms, das in dem Speicher 28 eingelagert ist, wobei die' Koordinaten die Stellung des Symboldifferenzpunktes identifizieren. Bei der nächsten Berechnung und Eingabe wird das Symbol vollständig gelöscht und in den geeigneten Speicherblock, der sich auf den Schirm bezieht, wieder eingeschrieben, der dann

Steuerdurch die/einheit 29 ausgelesen wird, um den Strahl 22

in dem Bildschirmblock zu betreiben.

Somit besitzt in praktischer Abfolge das CPU-Programm 42 die aufeinanderfolgende überwachung der spielerbetriebenen Steuerung 15 und 16 für die Symbole und darauf folgend nacheinander das Neueinschreiben jedes Symbols 2 und 4 in Ansprache auf die Erzeugung eines Eingabeunterbrechungssignals.

Beispielsweise werden die Pistolenschützen 3 und 4 für drei Stellungen einschließlich einer fixierten Standstellung und einer zweiten und dritten Stellung bei realistischer Bewegung der Beine (siehe Fig. 4a) programmiert. Der auf der Elektronik basierende Wechsel kann nach gegebenen Spielereignissen, wie zum Beispiel

709822/08H _2Q

das Abschießen eines gegenüberstehenden Pistolenschützen eintreten. Ein Pistolenschütze 3 kann elektronisch geändert werden, zum Beispiel, daß er in eine horizontale Stellung gelegt wird, wenn er von dem gegenüberstehenden Schützen abgesch-ossen wurde. Ein Wagen 11 bewegt sich vertikal über den Schirm, wobei er sukzessive geeignete Schiebespeicher gemäß dem internen Programm beschreibt. Die Kakteen 9 oder 10 und der Wagen 11 können, falls getroffen, durch einen direkt abgeschalteten Strahl 22 zum Löschen des oberen Abschnittes entfernt werden. Wenn der Wagen 11 bei jedem Eingabezyklus neu geschrieben wird, blinkt er.

-einheit In Fig. 2 werden die Daten von der Speicher/28 adressiert

und in einen Drei-Zustandsdatenspeicher 65 eingegeben und über eine Datenleitung 66 mit der CPtJ-Leitung 41 verbun-

die
den. Die CPU interpretiert /Information zur geeigneten

Speicherung und Neuschreibung des Symbols.

Die Auswahl des Lesens der Daten in der Speichereinheit 28 oder das Schreiben der Daten in dem Speicher wird durch die CPU--4 i über eine Datenauslesewahlleitung 76 gesteuert, die mit der Speichereinheit 28 verbunden ist.

Jedes verwendete Symbol ist eine fest^eGröße und somit in einem Speicherblock definiert. Der Prozessorprogramm-

709822/08H

- 21 -

k2
speicher/besitzt ein Software-Programm, das das Symbol in einer zugewiesenen Blockgröße löscht und vollständig neu schreibt, um entsprechend das Symbol zu bewegen und gleichermaßen das Symbol vollständig oder teilweise gemäß den Programmen in dem Programmspeicher 28 erneut zu positionieren. Der Parallel-Serienspeicher 35 entwickelt eine Leerlaufperiode, während die Bits der Reihe nach in Serie zu der TV-Einheit 21 übertragen werden. Die Prozessor-Zeit, um all die Aufgaben durchzuführen, die notwendig sind, um in geeigneter Weise die Eingangssteuefung 15 und 16 zu interpretieren, die gegenwärtigen Symbolstellungen und die neuen Stellungen sowie die Spielbedingungen, wird dadurch geschaffen, daß ein 50%-Arbeitszyklus oder Dutycycle vorgesehen wird, in dem der TV-Display und der Prozessor sich abwechseln im Zugang zu dem RAM 28, beide während der Abtastzeilen und während der horizontalen und vertikalen Rückführperiode, während der die CPU die Speichereinheit 28 verwenden kann. Der Dutycycle wird während solcher Perioden aufrechterhalten, um ein einfaches und billiges System zu erhalten. Weiterhin werden durch die horizontale Liniendarstellung der Symbole 3, 4, 9, 10 und 11 ,die Schaltung und insbesondere die zugehörigen vereinfachten Steuerungen beibehalten.

Der Speicher 28 liefert die duale Funktion, einen komplet-

709822/08U " ²² "

ten Bildschirmdisplay über einen Betriebsabschnitt zu speichern, wobei ein Zwischenspeicherabschnitt 48 dem Prozessor 41 zugewiesen ist zur Manipulation und Berechnung der notwendigen Daten zur Überarbeitung und . Eingabe in die Speichereinheit.

Die Display-Steuereinheit 29 liefert ein Display-Bild, das ein vollständiges statisches optisches Bild darstellt. Der Prozessor 30 überwacht dann den Zustand der Steuerung 15 und 16 während der Leer1aufperioden und ähnliches und führt die verschiedenen Datenreduktionen und Berechnungen durch, die notwendig sind, um die eintretenden Aktionen darzustellen. In aufeinanderfolgenden neuen Bildern erneuert der Prozessor 30 die Symbole. Wenn wenige große Symbole verwendet werden, wird ein einziges Symbol bei jedem Bild eingegeben, insbesondere, wenn keine gleichzeitige Bewegung von allen oder einer bedeutenden Anzahl existiert.

Die TV-Steuereinheit erzeugt kontinuierlich und zyklisch die Bilder im wesentlichen als ein getrenntes und unterschiedliches Dasein, um die Darstellung zu erzeugen, und während der ausgewählten Leerlaufperioden gibt sie die Speichereinheit 28 für den Prozessor frei, wenn die Speichereinheit 28 nicht benötigt wird. Während dieser Perioden können die Speichereinheit 28 und insbesondere

709822/08U - 23 -

-ar-

der Zwischenspeicher von der CPU 41 adressiert werden. Der Display-Speicherabschnitt der Speichereinheit 28 wird periodisch in Ansprache auf die Unterbrechungssignale erneuert, die von der TV-Steuereinheit während der Periode des abwechselnden neuen Bildes erzeugt werden. Die vorliegende Erfindung kann natürlich eine geeignete TV-Steuerung und einen Prozessor verwenden, die dazu ausgelegt sind, mit der Speichereinheit 28 mit wahlfreiem Zugriff in Verbindung zu stehen.

Die Figuren 5 bis 6 stellen eine neuartige schematische Schaltung für die in Fig. 2 gezeigten Elemente dar.

In der Praxis werden zwei Grundschaltungen vorzugsweise auf getrennten Schaltbrettern aufgebaut, zu denen der Prozessorteil (Fign. 5 und 5a) gehören, der ein generalisiertes Teil mit Einschubprogrammchips für alle Spieler bildet, sowie der Spiellogikteil (Fig. 6), der speziell als Interface dient und getrennt ausgebaut ist für jedes Spiel.

In Fig. 5 weist der Prozessor 30 eine Lese-Schreibdaten leitung 68 auf, die mit einem CPU-Multiplexer 69 zur Aufnahme und Weitergabe von binären Datenwörtern verbun den ist. Die CPU 41 kann eine Intel 8080 mit den geeigneten Steuereingangsanschlüssen einschließlich eines Be

709822/08H

- 24 -

reitschaftsanschlusses 70, eines Unterbrechungsanschlusses 71 f eines Halteanschlusses 72, eines Reset-Anschlusses 73 und eines Abfrageanschlusses 73a. Ein 8-Bit-Datenwort oder Bytewird verwendet und ein 16-Bit-Adressierwort oder Byte Eine Taktgebereinheit 74 (Pig. 5) steuert die CPU 41 mit einer Steuerung durch den Programmspeicher 42 an, wobei dieser bevorzugt ein programmierbarer Fest-

speicher mit einer Vielzahl von Speicherchips 76 wie zum Beispiel Intel 3604-6 ist. Die Speicherchips sind geeignetermaßen aufgebaut und miteinander verbunden, um die notwendige Software-Programmsteuerung zu bilden, um weiterhin geeignete Verbindungen aufzuweisen, um die verschiedenen Symbole zu schreiben, sowie die Spielersteuerungen und andere Steuerungen abzufragen und geeignete Programme durchzuführen. Ein Decoder 77 ist mit der Adressierdatenleitung 47 mit den Adressierzeilen mit den verschiedenen Chips 76 verbunden, der ebenfalls acht Zeilen 78 mit einer gemeinsamen Befehlsleitung 79 verbunden hat, um acht Bit-Befehlswörter zu übertragen. Die Leitung 79 ist mit einem der vier Eingänge eines vier zu eins Multiplexers oder Decoders 80 (74LS153 Chips) fest verdrahtet. Die Multiplexereinheit 69 (ein Paar Intel 8216 Chips 81a) ist mit dem Decoder 80 verbunden und besitzt eine Ausgangs leitung 82, die an die Speicherleitung 76 und an die Eingangs-Ausgangs-Schaltung angeschlossen ist, die in Fig. .6 dargestellt ist. Die Eingangs-

709822/0814 "²⁵ -

Ausgangs-Leitungen 68 sind mit den CPU-Datenführungen verbunden.

Der Decoder 80, zusätzlich zu der Befehlseingabe 83, besitzt einen RAM-Eingang 84 zur übertragung eines Bytes von dem RAM-Speicher 28. Ein dritter Eingang 85 verbindet die Spiellogikdatenleitung 86 von dem Spieldatenmultiplexer 87 (Fig. 6) zur Eingabe der kodierten Signale von der Eingabe-Ausgabe-Einheit 43. Der vierte Eingang 88 ist mit einem Paar Unterbrechersignalleitungen 89 von der TV-Taktgebereinheit 32, 34 zur Erneuerung eines Symbols verbunden.

Binäre Auswahlleitungen 90 und eine logische Schaltung 91 sind mit dem Zustandsregister 92 verbunden. Das Register 92 wird durch die CPU 41 gesetzt, um den notwendigen Ausgangs-Steuerzustand über die Leitung 82 zu schaffen.

Eine dynamische Speichereinheit 28 wird bevorzugt verwendet, zum Beispiel Intel 21O7B Memory Chips. Diese sind im wesentlichen Kondensatorzelleneinheiten, die periodisch aufgefrischt werden müssen. Die Speichereinheit (Fig.. 5) besitzt 16 Speicher Chips 93, die in eine erste und/eine zweite Acht-Bit-Bank 94 und 95 geteilt sind, von denen jede einen Acht-Bit-Ausgang an

709822/08U - 26 -

eine Datenleitung 96 abgibt. Ein 12-Bit-Adressier-Eingang ist mit einer Adressierleitung 97 verbunden, wobei eine Chipverbindung in Einzelheiten gezeigt ist. Die ,Leitung 79 besitzt auch den Schreib/Leseeingang 98 für den Chip.

Die Einheiten 94 und 95 werden abwechselnd von einer getrennten TV-Taktgebereinheit 32 versorgt, die mit einer Taktgeberansteuerung 98 verbunden ist. Die Ansteuerung 98 besitzt ein Paar Taktausgänge 99 und 100. Der Ausgang 99 steuert die Einheit 94 und der Ausgang 100 die Einheit 95 an. Der Taktgeber 98 schaltet zwischen den beiden Einheiten derart, daß ein erstes Wort oder Byte von der ersten Einheit genommen wird, und das zweite Bytevon der zweiten Einheit, das dritte Bytevon der ersten Einheit usw. Dies minimiert die Energieverluste in dem dynamischen RAM-Aufbau und ermöglicht es, daß die Zellen bei einer möglichst geringen Temperatur betrieben werden. Die Schaltrate ist derart, daß jede Speichereinheit 94 und 95 während der Speicherperiode wieder aufgefrischt wird. Der Taktgeber 98, der wesentliche Ansteuerungsenergie erfordert, wird wahlweise abgeschaltet, um den Energieverlust während der Periode oder des Zeitraumes möglichst gering zu halten, indem weder die CPU 41 noch die TV-Steuerein heit 29 mit der Speichereinheit 28 in Verbindung steht.

709822/08U " ²⁷ "

Die Speicherchips 93 besitzen eine Matrix von Speicherzellen von ungefähr 64000 Bits (7000 Wörter für ein 256 χ 224 Schirmmatrix und 1000 Wörter für die CPü 41). Jeder Chip besitzt etwa 4000 Bits pro Bank. Die Bänke . oder Einheiten 94 und 95 sehen acht Bit-Bytes oder Wörter vor, die 8 benachbarte Abtastzeilenpunkte 24 bilden. Eine Zeile ist 32 Bytes lang.

Eine Dateneingabeleitung 101 (eine Fortsetzung der Datenleitung 46) besitzt Schreibdaten-Bit-Eingangsleitungen 102, die jeweils mit der Eingangsdatenführung der Speicherchips 93 verbunden sind, um die Daten in die Speicherstellen, die von der CPU 41 adressiert werden, einzugeben.

Die TV-Display-Zähler 33, 34 der Einheit 29 (Fig.5) werden jeweils von einem Paar logischer Chips 104 und 105, wie zum Beispiel Intel 74161 oder 74LS161 gebildet. Die vier Chips werden vom Taktgeber 32 von einer gemeinsamen Impulsquelle mit dem Taktgeber 74 angesteuert.

Der Adressiermultiplexer 31 ist als eine zwei zu eins logische Schaltung dargestellt, die aus vier 74157 oder 74LS147 Chips 105 besteht, die mit der Adressierleitung 100 der Zähler 33 und 34 und mit der CPU-Datenleitung

709822/08U - 28 -

47 verbunden sind. Der Multiplexer 31 liefert ein Adressierwort, das 13 Bits groß ist, an die BAM-Adressierleitung 101, wobei 12 Bits die verschiedenen Bit-Chips und einen Schreib/Lesebit zur Führung 98 adressieren.

Der Multiplexer 31 in den verschiedenen Verbindungen liefert eine übliche und praktische Vorrichtung zur Verbindung der verschiedenen Ein- und Ausgänge mit einem einzigen Anschluß. Natürlich können auch andere Vorrichtungen wie zum Beispiel Zwischenspeicher verwendet werden. Wenn die CPU 41 genügend Anschlüsse besitzt, können die Vorrichtungen auch direkt ohne Interface angeschlossen werden, wobei der Prozessor in geeigneter Weise programmiert wird, um die Anschlüsse auszulesen. Diese und andere ähnliche Konzepte können natürlich innerhalb des grundsätzlichen Konzepts, den Speicher mit wahlfreiem Zugriff als Interface zwischen der TV-Spiel-Display-Einheit und den SpieleingangsSteuerungen zu verwenden, benutzt werden.

Der Zähler 104 besitzt eine erste Bit-Leitung 106, die' mit dem Parallel-Serien-Datenspeicher 35 über eine Logikschaltung 106a verbunden ist.

Wie oben angegeben, wird die Taktansteuerung 98 nur betrieben, wenn der HAM 28 adressiert ist. Die Adressen-

709822/08U - 29 -

eingangswörter zvun Speicher 28 besitzen anfängliche Bitleitungen 107, die mit einer Ansteuerleitung 108 von der TV-Takteinheit 29 in einer logischen Schaltung 109 zu dem RAM-Taktansteuerer 98 verbunden sind.

Ein ausgewählter Eingang 110 des Multiplexers 31 ist mit einer Zählerauswahlleitung 111 vom Zähler 33 verbunden, der die Priorität darstellt, in der die TV-Display leseeinheit die höchste Priorität besitzt. Die CPU 41 wartet deshalb auf die TV-Einheit, um die Speichereinheit 28 zur Verbindung mit der CPU-41 freizugeben. Die TV-Takteinheit 29 ist ebenfalls mit einer horizontalen Abschalteinheit 112 und einer vertikalen Abschalteinheit 113 verbunden, um die horizontalen und vertikalen Leersignale während der horizontalen und vertikalen Rückschwingzeitperiode des Strahls 22 zu erzeugen. Ein logisches Gatter 114 kombiniert die Signale als ein Synchronisations- und Leersignal, das mit den Daten auf Ausgangsleitung 115 (Fig. 5a) summiert wird, um ein kombiniertes Video- und Synchronisationssteuersignal zu entwickeln, das mit dem TV-Schirmansteuereingang 22 verbunden ist. Die Leitung 115 ist ebenfalls mit dem Ausgang der RAM-Einheit 28 über Parallelreihenspeichereinheit 35 verbunden.

Der Speicher 28 und die CPU 41 werden von getrennten

709822/08U - 30 -

.je..

Taktgebern 32 und 74 angesteuert, um einen getrennten Betrieb bei maximaler Geschwindigkeit zu ermöglichen. Ihnen kann dann bei praktischer Betrachtung von Größen wie Kosten, Störanfälligkeit und ähnliches insgesamt ein synchroner Betrieb zugrundegelegt werden. Die RAM-Einheit 28 kann bei einer Geschwindigkeit von 800 Nanosekunden betrieben werden, während die CPU mit 500 Nanosekunden arbeitet. Der Betrieb bei maximaler Geschwindigkeit ist wünschenswert, so"daß die CPü 41 sehr viel freie Zeit hat, alle Aufgaben zu vervollständigen, um die optimale Darstellung zu schaffen.

Der Speicherausgang 28 liegt an der Datenausgangsleitung 96 durch Kodieren der Schreib/Leseleitung 98 um zu lesen. Die Leitung 96 ist mit der Speicherzelle 117 des Display-Speichers 65 (Fig.2) verbunden. Die Speicherzelle 117 besitzt eine Parallel-Parallel-Speichereinheit, die in der Darstellung aus einem Paar LS174 Registerspeichern besteht. Die Speichereinheit 35 ist ein 166 Register mit einer ausgewählten Leitung 118, die von einer logischen Schaltung 119 mit den Taktzählern 104 und 105 verbunden ist, und deren Taktansteuerung und Leitung 120 ist über die logische Einheit 106a mit der Zählerleitung 106 verbunden, die den Speicher 35 in die Lage versetzt, acht Display-Bits zu speichern und der Reihe nach die Bits zur Signalleitung 115 zu übetragen.

- 31 -

709822/08U

Horizontale und vertikale Abschalt-Flip-Flop-Logikgatter 112 und 113 werden durch die Zähler gesetzt. Eine Logikschaltung 114 kombiniert die Ausgänge, um die geeigneten Abschält" oder Leersignale vorzusehen.

Zn normaler Eblge adressieren und steuern die Taktzähler 33 und 34 die Speichereinheit 28, um Daten in den Speicher 35 zu übertragen, nachdem der Speicher 28 von der CPU 41 abgehängt ist.

Die Daten im Speicher 35 werden in Synchronisation mit dem TV-Synchronisations— und Leersignal von der logischen Einheit 114 ausgegeben, um eine geeignete Synchronisation zwischen der übertragung der Intensitätsinformation und der Positionierung des Abtaststrahls 22 aufrechtzuerhalten. Am Ende dieser übertragung wird die RAM-Einheit wieder adressiert und das nächste Display-Datenbyte im Speicher 35 zum Display angegeben, usw.

Das Flip-Flop-Register 112 ersetzt: ein Leersignal während der horizontalen Rückführzeit, und ein neuer Abtastzeilenzykliis wird wieder in Gang gesetzt, wobei die horizontalen und vertikalen Zähler in geeigneter We.ise eingestellt werden, um die Adressen für die neue Zeile zu erzeugen.

- 32 -

709822/08U

Die CPU 41 arbeitet bei einer geringeren Geschwindigkeit als der RAM, und nach dem Zugang zum RAM-Speifther 28 führt sie den Schritt nicht tatsächlich aus, bis de^m RAH ein Signal zuführt, das den synchronen Zustand der Einheiten angibt und insbesondere die Daten auf dem Eingang des Decodierers anstehen. Die CPU 41 und die TV-Display-Steuerung 39 können zugleich den RAH 28 adressieren, jedoch der Multiplexer 31 verbindet die CPU-Adressleitung 47 mit der RAM-Adressleitung 97, und die geeigneten acht Bits der Speicherdaten erscheinen auf der Datenleitung 96 nach der Freigabe des Speichers wahrend der Bückführzeit oder zwischen den Datenbyfes. Die Daten werden dann auf den Speicher 117 gegeben und durch eine logische Synchronisierschaltimg 121 gespeichert.

Die CPU 41 setzt die Schaltung 121 auf eine Anfrage nach Daten vom Speicher in Gang. Wenn aufgenommen und gespeichert, gibt die Schaltung 121 ein Bereitschaftssignal zum Bereitschaftsanschluß 7O Ober eine Leitung 122. Der geeignete Befehl wird an den Decoder 8O weitergegeben, um die Daten durch den Multiplexer 69 zur CPU 41 zu transferieren. Die CPU 41 beendet dann den Wartezustand und schreitet in der Durchführung des Pro-

s, für das die Daten geordert wurden, fort.

- 33 -

Ύ09822/0814

Hl

Ein Paar LS174 Speicherregister 117 sieht eine zusätzliche Eingangs-Ausgangs-Logik und Leitungen in Verbindung mit den acht Datenleitungen vor. Der zur Verfügung stehende Abschnitt des Speichers liefert an den Synchronisierer Signale zum Anzeigen des Speicherzustands und insbesondere die Bereitschaft, Daten zur CPU 41 zu transferieren.

Der Unterbrecher 71 der CPU 41 wird periodisch gesetzt, um die Symbolerneuerung wie folgt in Gang zu setzen. Eine ünterbrecherlogikschaltung 123 wird von dem TV-Display-Steuertaktgeber angesteuert. Eine Unterbrechung tritt in der Mitte eines Displaybildes zum Erneuern der Symbole in der oberen Hälfte auf dem Schirm 2 ein und eine zweite Unterbrechung am Ende des Displaybildes zum Erneuern der Symbole in der unteren Schirmhälfte. Die Schaltung 123 liefert binär signalkodierte Zeilen 124 und 125, die mit dem vierten Eingang 88 des Decoders 80 verbunden sind. Eine Leitung 127 liegt an einem Unterbrecherspeieher 126, der als ein LS174 Flip-Flop dargestellt ist, das zweite ist mit dem Unterbrecheranschluß der CPU 41 verbunden.

Die CPU 41 liest den Unterbrechereingang für den Decodierer 80, um zu bestimmen, welche Unterbrechung verarbeitet wurde, um in geeigneter Weise die Symbole der

- 34 -

709822/08H

Pistolenschützen 3 und 4 zu erneuern.

Die CPU 41 besitzt eine Schreibperiode für den unteren Abschnitt des Bildschirms, um die verschiedenen Aufgaben zum Schreiben der neuen Symbole durchzuführen. Somit kann die CPU 41 mit der RAM-Einheit während der TV-Leerlaufzeit in Verbindung stehen. Der Dutycycle oder Arbeitszyklus des nächsten Abtastbildes wird als die Zeit verwendet, die zur\erfügung steht, um das Erneuern des einen Symbols zu vervollständigen. Falls der obere Schirm kein erneuerungsbedürftiges Symbol besitzt, nimmt die CPU 41 die Unterbrechung an und führt andere Aufgaben durch. Nach Erzeugung der zweiten Unterbrechung beginnt die CPU 41 das Erneuerungsprogramm für den unteren Abschnitt des Bildschirms 2.. Somit wird durch Verwendung der zweifachen Unterbrechung der gesamt zur Verfügung stehende Erneuerungszyklus verbessert.

Der Spiellogikaufbau (Fig. 6)zur Signalerneuerungsinformation besitzt einen Multiplexer 87, der die Spieleingänge, wie zum Beispiel die Steuerung 15 und 16, auf die CPU 41 überträgt und der verstärkende Vorrichtungen 45a ansteuert. Ein spezieller Datenbitschieber 128 ist zur wahlweisen Verschiebung der Bits in einem Symbolbyte vorgesehen. Spielergesteuerte Schalter 48, 50 bis 54 und 60 bis 63 (Fig. 3 bis 4) sind als erste und

709822/08H

zweite Sätze von Eingängen 129 und 130 des vier zu eins Multiplexers 87 angeschlossen, wobei Leitungen 13t mit der Decoderleitung 86 verbunden sind. Ein dritter Eingang 132 nimmt die Spielzustandssteuerungsdaten von einer Reihe manuell schaltbarer Schalter 133 auf. 0er Bitschieber 128 ist mit dem vierten Eingang 134 verbunden. Die CPU-Datenleitung 81a ist mit dem Schieber 128 und mit einem verstärkenden Speicherregister 135 verbunden. Die Adressierleitungen 136-steuern den Datentransfer.

Zwei Adressierleitungen 136 sind zur binären Kodierung der Hultiplexeinheit 87 angeschlossen und verbinden wahlweise Ausgangs leitungen 131 mit einer der acht Leitungen der vier Eingänge 129 bis 134. Dieses ermöglicht einen aufeinanderfolgenden Transfer von Daten zur CPU hin und zurück. Die Leitungen 136 sind mit dem Schieber 128 und dem Speicher 135 durch die logischen Gatter 137 als Taktleitungen zum geeigneten Transfer von Daten zur CPU 41 und zurück verbunden. Der Decoder oder Multiplexer 87 ist dargestellt als aus vier LS153 Registereinheiten 139 gebildet, von denen jede ein Paar von vier Eingangsdecodiereinheiten besitzt, die insgesamt acht Eingangssignalbits für jeden der vier Datenmultiplexeingänge vorsehen,, und ein entsprechender Acht-Äusgangssignai-Bit ist mit den Leitungen

709822/&SH

13 verbunden.

Die Steuereinheiten 15 und 16 sehen jeder acht Eingangs signale in der Form von offenen oder geschlossenen Schaltern vor« Die Signale sind gleichermaßen mit geeigneten Impulsformschaltungen 14O, wie zum Beispiel geeignete Opto-Isolatoren mit den Eingängen 129 und verbunden. Die Steuereinheit 15 ist beschrieben.

Ein Schließen des Anstiegschalters 61, der mit dem entsprechenden ersten Eingang 129 verbunden ist, erzeugt einen geeigneten logischen Impuls als binäres logisches Ausgangssignal. Der Schalter 63 ist mit der zweiten Leitung des ersten Decodereingangs 129 verbunden, und die Schalter 60 und 62 mit den dritten und vierten Leitungen. Die Armpositionsschalter 52, 53 und 54 sind nit den fünften, sechsten und siebten Leitungen verbunden. Die achte Leitung des Eingangs 129 ist mit dem Ausloseschalter 48 verbunden. Das Programm der CPO 41 liest Schritt für Schritt die Steuerungen aus und die Adressierleitungen 136 kodieren den Multiplexer 87g um die Signale an den ersten Eingang 129 auszugeben. Die Daten werden über die Leitungen 131 und Leitung zum entsprechenden Eingang 84 des CPU-Kodierers 8O übertragen. Die CPU 41 liest die Daten über den Multiplexer 63 und die Datenlese- und Schreibdatenleitungen

7Q9822/08U -37-

68 zum geeigneten Verarbeiten und Erneuern des RAM 28.

Der zweite Eingang 130 sorgt gleichermaßen für das Lesen der Steuereinheit 16.

Die acht Leitungen des dritten Eingangs 132 des Multiplexers 87 sind mit Münz- und Spielzeitsteuerschaltern, wie beschrieben, verbunden und steuern die Bedingungen zum Ingangsetzen und Fortfahren des Spiels. Ein Paar Münzschalter 141 und 142 sind mit den zwei Leitungen des Eingangs 132 und mit einer Logikversorgung 143 verbunden, die die Kodierung des Spieles ermöglicht, um das Einführen von bis zu vier Münzen in den Münzempfänger 14 zu verlangen. Ein Paar Kreditschalter 144 und 145 sind mit den dritten und vierten Leitungen des Eingangs 132 verbunden, um eine Kodierung von Spielkrediten für eine bestimmte Anzahl von Münzen vorzusehen. Die CPU 41 kann dann eine kontinuierliche Aufzeichnung der eingeführten Münzen aufrechterhalten und das Spiel fortsetzen.

Die Zeitschalter 146 und 147, die mit den fünften und sechsten Leitungen des Eingangs 132 verbunden sind, ermöglichen ein Kodieren des Spiels in verschiedene Spielzeiten. Ein nominelles Spiel kann 60 Sekunden dauern, die auf 90 oder 120 Sekunden ausgedehnt werden können.

709822/08H " ³⁸ "

Die siebten und achten Leitungen des dritten Eingangs 132 sind mit Signallogikeingängen 148 und 149 verbunden, die zur Aufnahme einer geeigneten Münze, die in Einheit 14 angeordnet ist, vorhanden sind, worauf der Prozessor in Gang gesetzt wird, um die Spielzeit beginnen zu lassen.

Schließlich ist der vierte Eingang 134 des Multiplexers 87 mit den acht Ausgang-Bit-Leitungen 150 des Datenschiebers 128 verbunden.

Der Schieber 128 ist eine variable Bit-Schiebevorrichtung aim schnellen Verschieben der Bits in einem Datenwort oder Bytfeum einen programmgesteuerten Betrag, wodurch die Stellung der Symbole von der tatsächlichen Bytsrerteilung über dem Schirm verschoben ist. Relativ große Symbole wie die Pistolenschützen oder der Wagen können drei Bytes

mit

groß sein. Falls die Symbolseitenbegrenzung /der Begrenzung eines der drei Byte zusammenfällt, können die Symbole direkt in den Speicher eingegeben und aus ihm entnommen werden. So etwas geschieht selten. Jedoch können die Symbole von irgendwo von einem bis sieben Bits verschoben werden, und die drei symboldefinierenden Bytes werden über vier benachbarte Speicher und SchirxnbytEs ausgespreizt. Die Symbolbits müssen dann verschoben werden, um in geeigneter Welse die Symbolbits im Speicher 28 anzu-

709822/08U . " ³⁹ "

ordnen. Die CPU 41 kann verschiedene Software-Programme besitzen, doch das würde die CPU noch weiter belasten, vas insgesamt einen unakzeptierbaren Betrag von Verarbeitungszeit benötigt zum optimalen Betrieb, insbesondere wenn ein langsamer Prozessor verwendet wird.

Der Verschieber 128 besitzt Speicherstufen 161 und 152, in denen erste und zweite aufeinanderfolgende Bytes von Daten aufeinanderfolgend eingegeben werden. Von den 16 Ausgangs-Bits der beiden Bytes weisen die Leitungen 150 ein Byte ab, bei dem die Bits verschoben sind. Der Betrag der Verschiebung bis zu sieben Bits wird in einer Speichereinheit 153 eingegeben, wie er von der CPU 41 berechnet und programmiert ist. Die Stufe 151 besitzt vier getrennte LS175 Speicher 154, von denen jedes bis zu sechs Eingänge besitzt, von denen zwei von der CPU-Datenleitung 68 mit Beschlag belegt werden. Die Ausgangsleitungen 155 sind mit den Eingängen der Stufe 152 und den anderen Eingängen der Stufe wie bei 156 verbunden, um zusätzliche Eingänge für die zweite Stufe 152 darzustellen. Die beiden Eingänge der ersten Stufe 151 sind somit parallel zueinander, und der Ausgang der zweiten Stufe 152 bildet die kompletten 16 Bits der benachbarten Display-By«. Die zweite Stufe 152 besitzt in ihrer Darstellung vier gleiche Decoder 157, die durch die Nummer AMD 25S1O dargestellt sind. Die Decoder 157 besitzen

70.9822/0814

drei Bitauswahl-Kodierleitungen 158, die mit dem Speicher 153 verbunden sind/ wobei festverdrahtete Befehle derart erzeugt werden, daß die Signalbits, die an den jeweiligen Eingangs Zuführungen auftreten, als ein verschobenes . Byte bei einer anderen und in geeigneter Weise verschobenen Ausgangszuführung ausgewählt werden und zur CPU 41 über den Multiplexer 87 übertragen werden. Dies ist eine extrem praktische Betrachtung dort, wo große Beträge von Verschiebungen erforderlich sind, ebenso dort, wo eine große Anzahl von Symbolen verwendet wird oder wo jedes Symbol groß ist, so daß beträchtliche Verschiebewerte erforderlich werden können. Ein Symbol kann bis zu 100 Daten-Bytes erfordern, von denen jedes verschoben werden muß; In der dargestellten Ausführung wird der Speicher 153 beim Erneuern des RAM einmal gesetzt und die Symbolbytss dann jedes direkt in geeigneter Weise verschoben.

Die optischen und akustischen Ausgänge werden durch die Ausgangsspeicher 135 übertragen.

Ein Speicher 135 ist mit einem Decoder 159 verbunden, der sechs individuelle Ansteuerungen für einen Tongenerator 160 zum Ansteuern von einem Paar Lautsprechern 161 und 162 besitzt. Somit kann jedes Abfeuern eines Geschosses einen programmierten Ton erzeugen. Ein '

709822/0814

- 41 -

zweiter Speicher 135 sorgt für die Ansteuerung von unterschiedlichen Aufzeichnungen und Indikatoren gemäß dem Spielprogramm, zum Beispiel Ansteuern eines Münzzählers 163, eines Kreditzählers 164 oder einer Spiel-Aus-Lampe 165.

Die bevorzugte Ausführung für das Pistolenschützenspiel kann leicht angepaßt werden an andere Spiele, indem lediglich eine geeignete Programmierung des CPU-Programmspeichers 42 vorgesehen wird, sowie die notwendigen Änderungen in den Spiellogikschaltungen für die Eingangsund Ausgangssignale, die für ein derartiges Spiel erforderlich sind.

Die bevorzugte Ausführung besitzt verschiedene einzigartige Merkmale, die bedeutend für den Aufbau eines Basissystems für viele verschiedene Spiele sind. Verschiedene Abänderungen dieser bevorzugten Ausführung können natürlich durchgeführt und eingeschlossen werden. Falls weniger Prozessoraufgaben erforderlich sind oder ein Prozessor mit höherer Geschwindigkeit verwendet wird, können alle Abtastbilder verwendet werden. Insgesamt können in der Ausrüstung der Erfindung verschiedene Prozessoren und Display-Steuerungen beliebigen Aufbaus verwendet werden, die geeignet sind für einen im wesentlichen unabhängigen Betrieb mit dem Interface RAM.

- 42 -

709822/08U

Ein einziger Speicher liefert ein Schwarzweißbild. Ein farbiges Bild kann vorgesehen werden durch die Verwendung einer separaten Speicherebene für jede·der drei Grundfarben mit einer Hauptsteuerung,um die notwendige und gewünschte Beziehung der Auslösung der verschiedenen Ebenen vorzusehen. Grauschattierungen können vorgesehen werden mit mehr als einem bezeichnenden Bit des Intensitätsspeichers für jeden Punkt. In Farbe würden drei Speicherebenen für jede Farbe vorgesehen werden. Weiterhin können im Rahmen des breiten Konzepts verschiedene Prozessoren verwendet werden für die verschiedenen Funktionen, wobei die Intelligenzanforderungen in logischer Weise verteilt werden unter der Steuerung einer Hauptsteuerung oder eines Hauptprozessors. In vielen Systemen kann zum Beispiel ein Mikroprozessor verwendet werden, um die Bit-Verschiebung zu steuern, was von den relativen Zeit- und Kostenerfordernissen abhängt.

Die dargestellte Ausführung sieht eine außerordentliche Verbesserung der praktischen Ausrüstung mit der heutigen Technologie vor, jedoch können verschiedene Schritte und Funktionen natürlich andere geeignete Vorrichtungen verwenden, die die gewünschten Funktionen durchführen können.

- 43 -

709822/08U

Claims (25)

1. Ansprüche:

   1/ Eine spielerbetriebene TV-Spielvorrichtung mit einer Display-Vorrichtung, die Spielsymbole darstellt, und spielerbetriebenen Steuerungen zum Bewegen der Symbole, gekennzeichnet durch eine dem Display zugeordnete Speicherbank mit wahlfreiem Zugriff zum Speichern eines kompletten Satzes von Intensitäten in digitaler Form, um ein Display-Bild mit den Symbolen zu erzeugen, eine Display-Steuerung(29) zum Aktivieren und Lesen der Speicherbank (28) in aufeinanderfolgenden, zeitlich beabstandeten Leseperioden, die von Leerlauf— Perioden getrennt werden, einen programmierten Prozessor (30) mit einer zentralen Verarbeitungseinheit (41) und einem Steuerprogramm, wobei Verbindungsanschlußeinheiten mit der Steuerprogrammeinheit (42) und mit den spielerbetriebenen Steuerungen (15, 16) und mit der Speicherbank (28) verbunden sind, und wobei Programme zum Wechseln der Anordnung der Symbole (3 bis 13) in der Display-Speicherbank (28) vorgesehen sind, und eine Schaltung die Spei.cherbank (28) mit dem Prozessor (30) während der Leerlaufperioden zur Erneuerung der Daten verbindet.

   - 44 -

   709822/0814

   OR!G1SSJÄL INSPECTED
2. 2. Vorrichtung nach Anspruch 1, gekennzeichnet durch einen Adressmultiplexer (31) mit einem Display-Adressiereingang (106) und einem Prozessoradressiereingang (47), wobei die Adressierausgangsleitung (97) mit der Speicherbank (28) verbunden ist und einen ausgewählten Eingang (110) an die Display-Steuerung (29) angeschlossen hat, und betriebsmäßig den Display-Adressiereingang (106) während jeder Adresse eines Display-Punktes und dazwischen den Prozessoradressierleitungseingang (47) anschließen kann.
3. 3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Speicherbank (20) beschrieben und gelesen wird in Vielfach-Bit-Datenbybs und eine Ausgangsleitung (96) besitzt, wobei jedes Bit jedes Byte eine spezielle Display-Position (24) auf dem Bildschirm

   (2) bezeichnet, und daß ein Parallel-zu-Reihen-Speicher element (35) mit der Datenausgangsleitung (96) verbunden ist.
4. 4. TV-Spielvorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Symbole (3 bis 13) durch ausgewählte Blöcke von Speicherzellen (93) gebildet werden, wobei wenigstens eines der Symbole und Blöcke eine Mehrzahl von Byt« breit ist, und der Prozessor (30) ein Software Programm zum Schreiben eines vollständigen Symbols

   - 45 709822/08H

   (3 bis 13) in einem entsprechenden Block von Speicherzellen (93) besitzt, ein festverdrahteter Datenbitverschieber (128) zum Verschieben der Datenbits in einem Symbolbytevorgesehen ist und einen Verschiebungspegeleingang (129) zum Setzen der Anzahl der Bit-Verschiebungen für jedes Byte aufweist, wobei der Prozessor

   (30) angeschlossen ist, um die Nummer des Verschiebungspegeleingangs (151) zu setzen.
5. 5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß jedes Symbol-Byteden Schieber. (128) durchläuft, bevor es in dem Display-Speicher (28) gespeichert wird.
6. 6. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Display-Steuerung (29) ein

   , Unterbrechungssignal (40) erzeugt und angeschlossen ist, um den Prozessor (30) zu betreiben, um die Symbole (3 bis 13) in der Speicherbank (28) auf den neuesten Stand zu bringen.
7. 7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß das Prozessorerneuerungsprogramm während eines Abschnittes des nächsten Display-Bildes ausgeführt wird.

   - 46 -

   709822/08U
8. 8. TV-Spielvorrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Display-Vorrichtung (29) zeitlich beabstandete Display-Bilder erzeugt und ein Symbol (3 bis 13) gelöscht und geschrieben in der Speicherbank (28) während der Periode der abwechselnden Bilder wird.
9. 9. Vorrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Display-Steuerung (29) und der Prozessor (30) bei einer unterschiedlichen Zeitrate betrieben werden, ein Prozessordatenausgangsspeicher (65) vorhanden ist, ein Synchronisierer (121) durch die Steuerung zum Setzen des Speichers (65) signalmäßig angesteuert wird, wobei der Prozessor (30) einen Wartezustand besitzt, der durch eine Anfrage vom Speicher (28) eraeugt wird, und einen Bereitschaftsanschluß (70) hat, der mit dem Synchronisierer (121) verbunden ist, wobei der Synchronisierer ein Bereitschaftssignal bei Fertigstellung des Setzens des Speichers (65) erzeugt.
10. 10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß sie einen Parallel-Parallel-Datenausgangsspeicher (65) besitzt, der mit der Speicherbank (28) und dem Prozessor (30) verbunden ist, wobei der Synchronisierer (121) von dem Taktgeber (32) und dem Speicher (.65)

    - 47 -

    709822/08U

    gesteuert wird und in der Lage ist, den Speicher (65) zu setzen und den Prozessor (30) signalmäßig anzusteuern, wobei der Prozessor (30) in einem Wartezustand ist, bis der Synchronisierer (121) das Setzen des Parallel-zu-Parallel-Speichers (65) signalisiert.
11. 11. TV-Spielvorrichtung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Display-Speicherbank (128) eine Vielzahl von zusätzlichen Lokalisierungen besitzt, die einen Zwischenspeicher (48) mit einer berechenbaren und setzbaren Adresse bilden, wobei die Steuerung (29) einen Taktgeber besitzt, der angeschlossen ist, um eine Synchronisier- und Leersignalvorrichtung (36) zu betätigen, eine Erneuerungslogiksteuerung (40) mit der Synchronisier- und Leersignalvorrichtung (36) verbunden ist und betriebsmäßig ein Erneuerungssignal an den Prozessor (30, 41) abgibt, um Daten in dem Zwischenspeicher (48) aufzuzeichnen und die Speicherbank (28) datenmäßig zu erneuern.
12. 12. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß ein Symbol (3, 4) verschiedene Stellungen (Fig. 4a) besitzt, der Programmspeicher (42) ein Programm für jede Stellung besitzt, der Prozessor (30) die zuletzt geschriebene Symbolstellung im Speicher (48) speichert, berechnet und eine neue Symbolstellung in den Speicher

    709822/08U " ⁴⁸ "

    (48) zur Wiederanordnung einschreibt und das Symbol (3, 4) wieder zeichnet, um eine realistische Symbolbewegung zu simulieren.
13. 13. Vorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß der Prozessor (30) zum Schreiben einer neuen Darstellung eines Symbols das Symbol vollständig löscht und neu schreibt.
14. 14. Vorrichtung nach einem der Ansprüche 1 bis 13, gekennzeichnet durch einen Hilfsausgangsdecoder (159) mit einem Eingang (135), der an dem Prozessor (30) angeschlossen ist und zum Betreiben von spielverstärkenden Vorrichtungen (161, 162).
15. 15. Vorrichtung nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß die Display-Vorrichtung (21) ein Raster-TV-Schirm mit einem Abtaststrahl (22a) und einer Intensitätssteuerung (22) ist, die ein Muster bildet, das Punkte (24) darstellt, die horizontale und vertikale Koordinaten auf dem Bildschirm haben, um den Spielhintergrund und die Symbole (3, bis 13) darzustellen, ein Taktgeber horizontale und vertikale Taktsignale (32, 33, 34) erzeugt, eine Synchronisier- und Leereinheit (36) zur Steuerung des Strahls (25a) vorgesehen ist, ein Speicherbankadressiermulti-

    709B22/08U

    - 49 -

    1-

    plexer (31) einen ersten Eingang (106) besitzt, der an den Taktgeber (32, 33, 34) angeschlossen ist, und einen zweiten Eingang (47), der an dem Prozessor (30) angeschlossen ist, der Programmspeicher (42) aufeinanderfolgend den Zustand der von dem Spieler betriebenen Steuerungen (15, 16) überwacht und speichert, die Speicherbank (28) einen Dateneingangsanschluß (101) besitzt, der mit dem Prozessor (30) verbunden ist, und einen Datenausgangsanschluß (96), der mit der Display-Vorrichtung (21) und dem Prozessor verbunden ist, und der Taktgeber (32, 33, 34) angeschlossen ist zur Steuerung der Verbindung der Anschlösse mit dem Prozessor (30) und der Display-Vorrichtung (21).
16. 16. Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, daß die Display-Vorrichtung horizontale und vertikale Zähler (33, 34) für den Display-Adressierspeicher (28) aufweist, der Programmspeicher (42) einen vollständigen Satz von Koordinatenadressen enthält, der Adressiermultiplexer (31) mit den Zählern (33, 34) und dem Prozessor (30) verbunden ist zum Lesen und Schreiben von und in dem Speicher (28), der Taktgeber (32) eine Display-Priorität im Speicher (28) darstellt, und der Speicher (28) während der Leerlaufperioden freigegeben wird.

    - 50 -

    709822/08U
17. 17. Vorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß der Taktgeber (32) an die Display-Vorrichtung (21) und den Prozessor (30) angeschlossen ist zum Abwechseln gleicher Perioden.
18. 18. Vorrichtung nach Anspruch 16, gekennzeichnet durch eine Synchronisier- und Leerlogikschaltung (32, 112, 113, 114), die an die Zähler (33, 34) angeschlossen ist und Strahlleersignale erzeugt, und jedes Unterbrechungssignal an ausgewählten Punkten in jedem Bild erzeugt, wobei der Prozessor (30) einen Unterbrechereingang (71) besitzt, um ein Symbolerneuerungsdatum des vorhergeschriebenen Symbols in Gang zu setzen.
19. 19. Vorrichtung nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, daß der Prozessor (30) eine Vektorvorrichtung (64) zur Speicherung von Referenzdaten für ausgewählte Symbole (3 bis 13) in einem vorherigen Display-Bild besitzt, wobei der Prozessor (30) ein Programm (42) zum Schreiben eines neuen Symbols in dem Speicher (28) in Übereinstimmung mit der Betätigung der Steuerungen (15, 16) besitzt, lim diese Symbole (3,bis 4) in Übereinstimmung mit der Bewegung der von dem Spieler betriebenen Steue-

    rungen (15, 16) zu bewegen.

    - 51 -709822/08H
20. 20. Vorrichtung nach einem der Ansprüche 1 bis 19 mit einem Satz Steuerungen (17, 20) für jeden Spieler, und einem Spiellogikmultiplexer (43, 140) mit einer Vielzahl von Vielfach-Bit-Spieleingängen (49, 52, 53, 54, 60, 61, 62, 63) und einem entsprechenden einzigen Vielfach-Bit-Ausgang, wobei jeder der Eingänge angeschlossen ist, um einen Satz von Steuerungen (17, 20) zu lesen.
21. 21. Vorrichtung nach Anspruch 20, gekennzeichnet durch Spielbedingungsvorrichtungen (14, 141, 142, 145, 146, 147), die Spielparameter liefern und mit einem Eingang des Multiplexers (140) verbunden sind.
22. 22. Vorrichtung nach einem der Ansprüche 1 bis 21, dadurch gekennzeichnet, daß die Speicherbank (28) dynamische Speicherzellen für jeden Displaypunkt (24) besitzt, die Speicherbank (28) eine Vielzahl von gleichen Gruppen (94, 95) aufweist, von denen jede ein Display-Byte erzeugt, ein Taltgeber (98) aufeinanderfolgend und zyklisch die Vielzahl von Gruppen (94, 95) ansteuert.
23. 23. Vorrichtung nach Anspruch 22, dadurch gekennzeichnet, daß die Steuerung (29) und der Prozessor (30) individuelle Adressiereinheiten aufweisen mit einer

    - 52 -

    709822/08U

    einen Taktgeber ansteuernden Schaltung (108, 109)^ die angeschlossen ist, um den Taktgeber (98) zu betreiben.
24. 24. Vorrichtung nach Anspruch 22, gekennzeichnet durch Speicherchips (93), die in Reihen angeordnet sind, um die Gruppen (94, 95) zu bilden, wobei jede Reihe ein Chip (93) für jedes Bit eines Datenbytes aufweist.
25. 25. Vorrichtung nach Anspruch 22, gekennzeichnet durch einen Taktgeber, der die Zellen nur während des Zugriffs zur Speicherbank (28) auffrischt.

    709822/Ö8U