DE2653859C2 - Spielerbetriebene Spielvorrichtung für eine Bildschirmeinrichtung mit einer Intensitätssteuereinrichtung zum Ändern der Intensitäten von Bildelementen zur Darstellung beweglicher Symbole auf einem Bildschirm - Google Patents

Description

Die Erfindung bezieht sich auf eine Spielvorrichtung nach dem Oberbegriff des Patentanspruchs 1. Eine derartige Spielvorrichtung ist aus der US-PS 38 09 395 bekannt.

Diese bekannte Spielvorrichtung kann an ein Fernsehgerät angeschlossen und zum Spielen verschiedener Spiele mittels: des Fernsehgeräts verwendet werden. Sie enthält eine festverdrahtete Schalung, die Signale erzeugt und in das Fernsehgerät überträgt, wo sie die Wiedergabe verschiedener Figuren bewirken. Mittels dieser bekannten Vorrichtung lassen sich nur sehr wenige verschiedene Figuren auf dem Bildschirm wiedergeben.

Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung der ^'ettun^s^crnäOcn Art snzu^cbcn. die sehr viel kompliziertere und realistische Figuren auf elektri-

50, 60—63) der spielerbetätigbaren Steuereinrich- 40 schem Wege auf dem Bildschirm wiedergeben kann, tung (15, 16) zum Bewegen der Symbole (3, 4, 6, 8, Verschiedene Lösungen dieser Aufgabe sind in den 11) auf dem Bildschirm in Abhängigkeit von der Be- Ansprüchen 1,2 und 3 angegeben, wegung der spielerbetätigbaren Einrichtung (15,16) Bei allen drei Lösungen ist der Bildschirm in eine und der Lage in dem vorhergehenden Bild aufweist. Matrix aus Bildelcmenten oder kleinen Zeilensegmen-22. Vorrichtung nach einem der Ansprüche 1 bis 3. 45 ten unterteilt. Die Vorrichtung enthält einen Direktzudadurch gekennzeichnet, daß sie für jeden Spieler griffspeicher (oder »Bildspeicher«) mit den Bildelemeneine eigene spielerbetätigbare Einrichtung (15, 16) ten auf dem Bildschirm entsprechenden Speicherplät- und einen Multiplexer (43) mit mehreren Mehrfach- zen. Der Bildspeicher enthält daher das auf dem Bildbit-Eingangsmitteln (43) und einem Mehrfachbit- schirm wiederzugebende bzw. wiedergegebene Bild in Ausgang (43) aufweist, von denen jedes Eingangs- 50 digitaler Form. Ferner enthält sie eine Einrichtung, .nitmittel (43) so geschaltet ist. daß es eine der spielerbe- tels der die Speicherplätze des Bildspeichers nacheinan

der ausgelesen und die ausgelesenen Signale dem Bildteil des Fernsehgeräts zeitlich koordiniert mit der Abtastung des Bildschirms zugeführt werden, so daß die im Bildspeicher gespeicherten Signale auf dem Bildschirm als Bild wiedergegeben werden. Sodann enthält die Vorrichtung einen Mikroprozessor, der ebenfalls mit dem Bildspeicher verbunden ist und die darin gespeicherten Signale so ändert, daß sich die Figuren auf dem Bild-

tätigbaren Einrichtungen (15, 16) in Abhängigkeit vom Mikroprozessor (30) abtastet.

23. Vorrichtung nach Anspruch 1. dadurch gekennzeichnet, daß die Paraltel-Serien-Umsetzeinrichtung (35) einen Parallel-Serien-Umseizspeicher (35) aufweist.

24. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schiebeeinrichtung (128) zwei hintereinander geschaltete Speicherstufen (128) auf- 60 schirm bewegen.

weist. Die drei Lösungen unterscheiden sich im wesentli-

25. Vorrichtung nach einem der Ansprüche 1 bis 3, chen in folgendem:

dadurch gekennzeichnet, daß der Direktzugriffspei- Nach Anspruch 1 ist für den Bildspeicher eine Lese-

cher (28) eine dynamische Speichereinrichtung (28) Schreib-Einrkhtung vorgesehen, die es ermöglicht eine fur jeden Speicherplatz im Direktzugriffspeicher 65 ganze Gnappi: paralleler Bits gleichzeitig im Speicher zu (28) aufweist, daß die dynamische Speichereinrich- ändern. Sodann enthält die Vorrichtung eine an den tung (28) in mehrere Gruppen unterteilt ist, von de- Mikroprozessor angeschlossene Schiebeeinrichtung, nen jede Gruppe die Vielzahl von Bits erzeugt, und der parallele Bits gruppenweise aus dem Mikroprozes-

sor zuführbar sind und die die Bits der Gruppen aus parallelen Bits um eine durch den Mikroprozessor bestimmte Anzahl von Bitstellcn verschiebt, und eine die so verschobenen Gruppen paralleler Bits aus der Schiebeeinrichtung in den Bildspeicher übertragende Einrichtung. Dies gestattet eine gleichförmig erscheinende kontinuierliche Bewegung der Symbole auf dem Bildschirm. jDie Bitverschiebung kann zwar intern im Mikroprozessor erfolgen, würde jedoch die Betriebsgeschwindigkeit der Vorrichtung erheblich verringern.

Nach Anspruch 2 ist eine Steuereinrichtung vorgesehen, die die Informationen aus dem Mikroprozessor verarbeiten kann, um Änderungen der Symbole in dem Bildspeicher zu ermöglichen. Diese Änderungen lassen sich zwar auch intern durch den Mikroprozessor durchführen. Die Verwendung einer getrennten Steuereinrichtung entlastet den Mikroprozessor jedoch von dieser Aufgabe, so daß er zur Durchführung anderer Funktionen frei ist und uatnii das Spielen komplizierterer und interessanterer Spiele ermöglicht.

Nach Anspruch 3 ist eine Unterbrechungssignalerzeugungseinrichtung vorgesehen, die eine ordnungsgemäßere und daher schnellere Änderung der Informationen im Bildspeicher ermöglicht.

Weiterbildungen sind in Unteransprüchen gekennzeichnet.

Die Erfindung und ihre Weiterbildungen werden nachstehend anhand der Zeichnung eines Ausführungsbeispiels näher beschrieben. Es zeigt

Fig. 1 ein TV-Spielgerät;

Fi g. 2 ein Blockschaltbild einer bevorzugten Intensitätssteuereinrichtung und ihrer Bauteile;

F i g. 3 eine schematische Ansicht einer spielerbetriebenen Steuerung;

F i g. 4 die Ansicht einer zweiten spielerbetriebenen Steuerung;

ι ι ε. to eine /--»rjStCnt vor! vcrsCittCvjCncrj projrrStT!* mierten Symbolstellungen;

F i g. 5 und 5a schematische Darstellungen eines programmierten Prozessorbasisteils und

F i g. 6 ein Schaltbild eines besonderen Spiellogikteils, der die Spielinformation an den Prozessor liefert.

Das TV-Spielgerät nach Fig. 1 hat ein Gehäuse mit einem Bildschirm 2. Ein Pistolenschützenspiel hat zwei Spieler, die durch zwei Pistolenschützen 3 und 4 dargestellt sind. Das Hintergrundfeld des Bildschirms 2 zeigt eine Möglichkeit einer vereinfachten Western-Landschaft. Der Pistolenschütze 3 besitzt eine Pistole 5 zum Abschießen eines Geschosses 6 über den Bildschirm. Der Pistolenschütze 4 besitzt gleichermaßen eine Pistole 7 mit einem Geschoß 8. Hindernisse zwischen den Pistolenschützen 3 und 4 bestehen aus Kakteen 9, Bäumen 10 und einem Wagen 11. der sich vertikal bewegt. Die Symbole für die Anzahl der Treffer und zur Verfügung stehenden Geschosse sind mit 12 bzw. 13 bezeichnet. Ein Münzeneinwurf 14 setzt anfänglich das Spiel in Betrieb. Zwei Sätze manuell bedienbarer Steuerungen 15 und 16 sind für die Spieler vorgesehen.

Die Steuerung 15 hat einen Hebel 17 mit einem Auslöser 18 zum Abfeuern des Geschosses 6. Der Hebel 17 ist auch schwenkbar gelagert, um den Schießarm 19 mit der Pistole 5 zu bewegen und das Geschoß 6 im Winkel nach oben oder nach unten zu richten. Ein Steuerknüppel 20, der horizontal schwenkbar ist, bewegt den Pistolcnschützen 3 vertikal und horizontal. Für den anderen Kämpfer 4 sind die gleichen Steuerungen 16 vorgesehen und mit entsprechenden, einen Beistrich aufweisenden Bezugszeichen gekennzeichnet. Jedem Spieler kann die gleiche Anzahl von Geschossen 6 und 8 beim Spieleinschalten zugeteilt werden. Die Steuerungen 15 und 16 werden bewegt, um zu vermeiden, daß man getroffen wird, und um den gegnerischen Pistolenschützen zu

ί treffen.

Die vorliegende Vorrichtung ermöglicht besonders realistische Darstellungen auf dem Bildschirm 2 in Abhängigkeit von den Spielersteuerungen 15 und 16, um das Spiel visuell genau anzuzeigen und insbesondere die

ίο Bewegung der Spieler in einer interessanten und realistischen Weise, Laufbewegungen und ähnliches zu simulieren. Weiterhin ist diese Vorrichtung schnell, einfach und billig auf ein beliebiges anderes Spiel umstellbar. Zum Beispiel kann die programmierte Prozessorspiel·

is schaltung, wie sie nachstehend für das Pistolenschützenspiel beschrieben ist, leicht so angepaßt und umgestellt werden, daß z. B. ein Baseball- oder Fußballspiel darstellbar ist, indem das Schirmbild so abgeändert wird, uaß eifi Spielfeld ιΐιιϊ Spielern uaraui uaigciicili wnu, deren Bewegung steuerbar ist, wobei eine Kodiervorrichtung eine direkte Steuerung der Bewegung oder maschinenunterstützte und vorbestimmte Bewegungen mit der gleichen oder anderen manuellen Steuerungen ermöglicht.

Das Blockschaltbild nach F i g. 2 ermöglicht verschiedene Spiele mit einer konventionellen Rasterabtast-TV Einhcit 21 mit einem Videointensitäts- und einem Synchronisationseingang 22 zur Darstellung eines Bildes auf dem Bildschirm wie in Fig. 1. Der Abtaststrahl 22a

jo folgt horizontalen Abtastzeilen 23, von denen jede mehrere Bildpunkte 24 aufweist. Während der Strahlrückführung, wie sie durch die Rückführlinie 25 dargestellt ist, ist der Strahl 22 abgeschaltet. Der Strahl 22a wird auch während der vertikalen Rückführung abgeschaltet,

j5 die durch die Linie 26 dargestellt ist. Üblicherweise sind die Abtastzeilen 23 aufeinanderfolgender Bilder verschschtclt 'nach deiTi Zeilensprungverfahren^ un^ die Auflösung zu verbessern.

Der Eingang 22 ist mit einem Bildspeicher in Form eines Direktzugriffspeichers (RAM) 28 verbunden, der den Bildwiedergabeteil mit der Spielsteuerung koppelt, die ansonsten als funktionell getrennte Einheiten arbeiten. Eine Synchronisationssignalerzeugungs- und Intensitätssteuereinrichtung 29 liest den Speicher 28 und kombiniert die gespeicherten Daten mit einem TV-Synchronisationssignal zur bildlichen Darstellung des Speicherinhalts. Der Speicher 28 erhält die Daten von einem integrierten Mikroprozessor 30 während der Zeitabschnitte, in denen sie nicht zur Bilddarstellung benötigt

so werden. Diese Zeitabschnitte werden hier als Leerlaufzcitpbschnitte bezeichnet. Der Speicher 28 ist so angeschlossen, daß er sowohl mit der Steuereinrichtung 29 als auch dem Prozessor 30, jedoch getrennt oder individuell, in Verbindung treten kann. In der dargestellten Ausführung wird ein Multiplexer 31 zur Herstellung der Verbindung verwendet.

Der Speicher 28 hat die notwendige Größe, um alle Informationen für die statische Darstellung eines vollständigen Bildes zu speichern. Beispielsweise würde ein Bild aus 256 mal 224 Bildpunkten eine Speicherkapazi tat von 57 344 Bytes erfordern.

Ein Taktgeber 32 steuert einen Horizontal-Zeilenzähler 33 und einen Vertikal-Positionszähler 34, der eine erste Strahladresse zum aufeinanderfolgenden Auslesen

es der gespeicherten Ortsangaben in Bytes bildet. Jedes Byte bestimmt den Zustand einer Reihe von Abtastzeilenpunkten. Eine einen Speicher aufweisende Parallel-Serien-Umsetzeinrichtung 35 überträgt die Daten zum

Eingang 22. Das Ausgangssignal einer Synchronisier- und Austastsignalerzeugungseinrichtung 36 wird im Punkt 37 mit dem Videosignal kombiniert und bewirkt eine Synchronisierung des Datenauslesevorgangs mit der Positionierung des Strahls 22a auf dem Bildschirm.

Der Taktgeber 32 ist mit einem Eingang 38 des Multiplexers 3! verbunden und bewirkt eine vorrangige Verbindung von Büdwiedergabeteil und Speicher 28 und aktiviert wählbar den Multiplexer 31, um eine Prozessordatenleitung 39 mit dem Speicher 28 zu verbinden.

Die Einrichtung 36 und der Eingang 38 sind synchronisiert, um es dem Prozessor 30 zu ermöglichen, mit dem Speicher 28 zur Berechnung und Erneuerung der Bildschirmdarstellung während der Leerlauflesezeitabschnitte in Verbindung zu treten, wenn der Bildwiedergabeteil den Speicher 28 nicht adressiert und abfragt. Eine Unterbrechungssignalerzeugungseinrichtung 40 ist ebenfalls mit der Synchronisier- und Austastsignalerzeugungseinrichtung 36 7iir weiteren F.r7<Migi>pg von Unterbrechungssignalen während dieser Lescleerlaufzeitabschnitte verbunden und setzt nicht dargestellte Kennzeichenbits oder ähnliches im Prozessor 30 zur Herstellung einer Verbindung mit dem Speicher 28, um die dargestellten Symbole oder Muster zu wiederholen.

Der Prozessor 30 enthält eine CPU (Zentraleinheit) 41, die in programmierter Folge unter der Steuerung eines programmierten Speichers 4Z der als Festspeicher ausgebildet ist, arbeitet, um kontinuierlich die Steuerungen 15 und 16 zu überwachen und aufzurufen, die geeignete Kodiervorrichtungen aufweisen. Der Programmspeicher 42 enthält die notwendigen Programme zur Änderung des Bildes im Speicher 28 in Abhängigkeit von den Kodiervorrichtungen. Eine als Pufferinterface wirkende Eingabe-Ausgabe-Einheit 43 hat eine Eingangsleitung 44, die zu den von den Spielern betriebenen Steuerelementen oder Steuerungen 15 und 16 führt, und eine Ausgangleitung 45 zur Einschaltung zusätzlicher optischer und akustischer Signalgeber-Einrichtungen 45a. Von der CPU 41 führt eine Bildänderungsleitung 46 zum RAM2S und zur E/A-Einheit 43 und eine Adressierleitung47 zum Multiplexer 31.

Bei dem dargestellten Ausführungsbeispiel dient ein Teil 48 des Speichers 28 als Zwischenspeicher für die CPU 41. Beispielsweise kann ein Speicherplan für den Prozessor 8 000 Adressen aufweisen, von denen jede durch ein Acht-Bit-Byte dargestellt ist. Der Teil 48 kann 1 000 Adressen und der Bildspeicherteil die übrigen 7 000 Adressen enthalten. Die CPUAX beginnt mit einer Anfangsadresse und fährt dann fort, die verschiedenen Spieleingabe- und -ausgabevorrichtungen abzufragen, um das Spiel in Abhängigkeit von den Eingabesteuerungen zu steuern.

Der von Hand zu betätigende Hebel 17 nach Fig.3 trägt einen durch den Auslöser 18 betätigbaren Schalter 49, der einen Stromkreis von einer Stromversorgungseinrichtung 49a zur Eingabe-Ausgabe-Einheit 43 schließt und bei deren Abfrage durch die CPU 41 die Bewegung eines Geschosses 6 über den Bildschirm auslöst Der Hebel 17 steuert eine Kodierscheibe 50 auf einem Drehzapfen 51, um ein 3-Bit-Logiksignal zu erzeugen. Die Scheibe 50 hat drei konzentrische Kontaktsegmente 52,53 und 54. von denen jedes gleitend durch einen festen Kontakt 55 berührt wird, der am Hebel 17 befestigt ist, so daß er sich mit diesem mitbewegt. Die Kontakte sind getrennt mit der Stromversorgungseinrichtung 49a und über Anschlüsse 55a mit der .Eingabe-Ausgabe-Einheit 43 verbunden. Dadurch werden sieben Drei-Bit-Kombinationen erzeugt, die durch die Kombination der offenen und geschlossenen Kreise gebildet werden, von dent,ι jeder einer besonderen Stellung des Schießarms 19 einschließlich einer Horizontalstellung 56 und zwei oberen und zwei unteren Stellungen 57 und 58, wie es in F i g. 4a dargestellt ist, entspricht.

Der Hebel 20 nach Fig.4 hat eine Steuerscheibe 59. die an einer Drehwelle 60 befestigt ist. Ein Drehen oder Schwenken des Hebels 20 und der Welle 60 bewegt die Scheibe 59, um wahlweise vier umfangsmäßig gleich

to beabstandete Schalter 60, 61, 62 und 63 zu schließen. Jeder Schalter 60 bis 63 liegt zwischen der Stromversorgungseinrichtung 49 und der Eingabe-Ausgabe-Einheit 43. Die CPU 41 fragt jede Schalterleitung ah und berechnet entsprechend die neuen Stellungen des Pisto- lenschülzen 3. Wenn der Schalter 60 geschlossen wird, löscht die CPU 41 das Symbol 3, um es dann erneut in einen geeignet verschobenen Speicherblock des Speichers 28 einzugeben. Wenn der obere Schalter 61 und der rechte Schalter 60 beschlossen ist. sollte sich der Pistolenschütze unter einem Winkel nach oben und rechts bewegen. Die CPU41 berechnet dann den geeigneten Platz der Speicherbank, um den Pistolenschützen unter dem betreffenden Winkel aus der vorhandenen Position wegzubewegen und wählt insbesondere die Daten aus, die in einen entsprechenden Speicherblock des Speichers 28 eingegeben werden müssen.

Nach Fig. 2 erzeugen die spielerbetriebenen Steuerungen 15 und 16 binäre Logiksignale, die durch die CPU41 gelesen werden, und die Symbole 3, die entspre chend in den Speicher 28 neu eingeschrieben werden. Die Symbole sind in dem CPU- Programmspeicher gespeichert, und zwar mit geeigneten Vektormitteln 64 zur Darstellung der verschiedenen Stellungen. Eine Vielzahl von verschiedenen Programmen, die durch die Logiksignale ausgewählt werden, schreibt die verschiedenen Stellungen vor. Ein aufeinanderfolgendes Abrufen der zur Verfugung stehenden Programme führt dazu, daß der Pistolenschütze realistisch zu laufen oder zu rennen scheint. Die Geschwindigkeit der Bewegung kann in dem Programm mit enthalten sein, um eine einzige Geh- oder Rennbewegung vorzuseher die auch während des Spieles, falls erwünscht, geändert werden kann. Die Vektormittel 64 enthalten Mittel zur Speicherung des letzten Symbolprogramms, das im Speicher 28 gespeichert ist, und der Koordinaten des Symbolbezugspunktes. Bei der nächsten Berechnung und Eingabe wird das Symbol vollständig gelöscht und in den geeigneten Speicherblock, der sich auf den Schirm bezieht, wieder eingeschrieben, der dann durch die Steuerein richtung 29 ausgelesen wird, um den Strahl 22 in dem Bildschirmblock zu steuern.

Somit gehört es zur Aufgabe des CPtZ-Programms in der Speichereinrichtung 4Z die spielerbetriebenen Steuerungen 15 und 16 nacheinander hinsichtlich der

Symbole zu überwachen und dann die Symbole 2 und 4

nacheinander in Abhängigkeit von der Erzeugung eines

Einstellunterbrechungssignals auf den neuesten Stand

einzustellen.

So sind die Pistolenschützen 3 und 4 auf drei Posen

programmiert, nämlich einer ortsfesten Standstellung und zwei weiteren Stellungen, in denen sich ihre Beine realistisch bewegen (siehe F i g. 4a). Nach vorbestimmten Spieiereignissen. zum Beispiel beim Erschießen eines gegenüberstehenden Pistolenschützen, kann sslbst- vltig ein Posenwechsel erfolgen. So kann ein Pistolenschütze 3 elektronisch in eine horizontale Lage gebracht werden, wenn er von dem gegenüberstehenden Schützen erschossen wurde. Ferner bewegt sich der

Wagen 11 vertikal über den Schirm, indem nacheinander entsprechend verschobene Speicherblöcke nach eimern internen Programm eingeschrieben werden. Die Kakteen 9 oder 10 und der Wagen 11 können, falls sie getroffen wurden, dadurch entfernt werden, daß der Strahl 22 sofort ausgetastet wird, um den oberen Abschnitt zu löschen. Da der Wagen 11 in jedem Neueinstellungszyklus nach einem Treffer gelöscht und neu geschrieben wird, blinkt er.

Nach Fig.2 werden die Daten aus dem Direktzugriffspeicher 28 adressiert und in eine Drei-Zustands-Auffangspeichereinrichtung 65 eingegeben und über eine Datenleitung 66 der CPiALeitung 41 zugeführt. Die CPU interpretiert die Information zur geeigneten Speicherung und Neuschreibung des Symbols.

Die Auswahl der aus dem Direktzugriffspeicher 28 auszulesenden und in diesen einzuspeichernden Daten wird G'urch die CPUA\ über eine Wählleilung 76 gesteuert, die mit dem Direktzugriff speicher 2» verbunden ist.

ledes verwendete Symbol hat eine feste Größe und ist somit innernalb eines Blockes des Direktzugriffspeichers 28 begrenzt. Die Speichereinrichtung 42 enthält ein Programm, das das Symbol in einer zugewiesenen Blockgröße löscht und vollständig neu schreibt, um das Symbol entsprechend zu bewegen und vollständig oder teilweise gemäß den Programmen im Direktzugriffspeicher 28 zu positionieren. Die Parallel-Serien-Umsetzeinrichtung 33 entwickelt eine Leeriaufperiode, während die Bits nacheinander der TS-Einheit 21 zugeführt werden. Die Prozessor-Zeit, die erforderlich ist, um die Eingabesteuerungen 15 und 16, die augenblicklichen Symbolstellungen und die neuen Stellungen sowie die Spielbedingungen zu interpretieren, wird dadurch geschaffen, daß ein 50%-Arbeitszyklus vorgesehen wird, in dem die TV-Anzeigeeinrichtung und der Prozessor sich im Zugriff zum Direktzugriffspeicher 28 abwechseln, und Zwäf SOwöni während der Abtastzeiien als auch während der Horizontal- und Vertikal-Rücklaufperioden, in denen die CPU 41 den Direktzugriffspeicher 28 benutzen kann. Während dieser Perioden wird der Arbeitszyklus aufrechterhalten, um eine einfache und billige Spielvorrichtung zu erhalten. Ferner werden durch die horizontale Liniendarstellung der Symbole 3, 4, 9 und 10 die Schaltungsanordnungen und zugehörigen Steuereinrichtungen vereinfacht

Der Direktzugriffspeicher 28 speichert während eines vorbestimmten Zeitabschnitts ein vollständiges Schirmbild, wobei ein Zwischenspeicherteil 48 der CPUAX zur Verarbeitung und Berechnung der zur Neueinstellung des Inhalts des Direktzugriffspeichers 28 erforderlichen Daten zugeordnet ist

Die Steuereinrichtung 29 bewirkt die Wiedergabe eines statischen Vollbildes auf dem Bildschirm. Der Mikroprozessor 30 überwacht dann den Zustand der Steuerungen 15 und 16 während der Leerlaufperioden und führt die verschiedenen Datenreduktionen und Berechnungen durch, die erforderlich sind, um die auftretenden Aktionen darzustellen. In einem sich anschließenden Zyklus bewirkt der Prozessor 30 eine Neueinstellung des Symbols. Wenn wenige große Symbole verwendet werden, wird in jedem Vollbildzyklus ein einziges Symbol neu eingestellt, insbesondere, wenn nicht alle Symbole oder keine nennenswerte Anzahl von Symbolen gleichzeitig bewegt werden müssen.

Die TV-Steuereinheit erzeugt die Vollbilder kominuierlich und zyklisch als getrennte Ereignisse und gibt während der ausgewählten Leerlaufperioden, in denen der Direktzugriffspeicher 28 nicht benötigt wird, den Direktzugriffspeicher 28 für den Prozessor frei. Während dieser Perioden kann der Direktzugriffspeicher 28 und insbesondere der Zwischenspeicher 48 durch die CPL/41 adressiert werden. Der Inhalt des Bildzwischen-Speicherteils des Direktzugriffspeichers 28 v:rd periodisch in Abhängigkeit von Unterbrechungssignalen der TV-Steuereinheit erneuert.

Die F i g. 5 bis 6 stellen ein ausführlicheres Schaltbild der in F i g. 2 dargestellten Bauteile dar.

ίο In der Praxis enthalten zwei Grundschaltungen, die vorzugsweise auf eigenen Schaltungsplatten angeordnet sind, einen Prozessorteil (Fig. 5 und 5a) mit Einschubprogrammchips für alle Spiele sowie einen Spiellcgikteil (F i g. 6), der als Interface dient und individuell für jedes Spiel ausgebildet ist.

Nach F i g. 5 weist der Mikroprozessor 30 eine Lese-Schreib-Datenleitung 68 auf, die mit einem CPU-Multiplexer 69 zur Aufnahme und Weitergabe von binären Datenwörtern verbunden ist. Die CPÜ 41 kann eine Intel 8080 mit geeigneten Steueranschlüssen, einschließlich eines Bereitschaftsanschlusses 70, eines Unterbrechungsanschlusses 71, eines Halteanschlusses 72, eines Rücksetzanschlusses 73 und eines Abfrageanschlusses 73a, sein. Die Datenwörter bestehen aus acht Bits oder

;5 einem Byte und die Adressenwörter aus 16 Bits oder zwei Bytes. Eine Taktgebereinheit 74 (F i g. 5) steuert die CPU 41 zusammen mit der Programmspeichereinrichtung 42, vorzugsweise einem programmierbaren Festwertspeicher mit mehreren Speicherchips 76, z. B.

einem Intel 3604—6. Die Speicherchips sind so aufgebaut und miteinander verbunden, daß sie die erforderliche Programmsteuerung bewirken, und enthalten ferner ein Programm zum Einschreiben der verschiedenen Symbole sowie zum Abfragen der spielerbetätigbaren Steuereinrichtungen und anderer Steuereinrichtungen und zum Ausführen entsprechender Programme. Ein Dekodierer 77 ist mit der Adressenieitung 47 verbunden, wobei seine ausgangsseitigen Adressenleitungen mit den verschiedenen Speicherchips 76 verbunden sind, deren acht Ausgangsleitungen 78 ebenfalls mit einer gemeinsamen Befehlsleitung 79 verbunden sind, um 8-Bit-Befehlswörter zu übertragen. Die Leitung 79 ist mit einem von vier Eingängen eines 4-Zu-l-Mrniplexers oder Dekodierers 80 (74 LS 135 Chips) fest verbunden. Der Multiplexer 69 (zwei Chips 81a vom Typ Intel 8216) ist mit dem Dekodierer 80 verbunden und hat eine Ausgangsleitung 82, die an die Speicherleitung 46 und die Eingabe-Ausgabe-Schaltung angeschlossen ist, die in F i g. 6 dargestellt ist. Eingabe-Ausgabe-Leitungen 68

so sind mit CW-Datentoren verbunden.

Der Dekodierer 80 hat einen Befehlseingang 83 und einen RAM-Eingang 84 zur Übertragung eines Bytes aus dem Direktzugriffspeicher 28. Ein dritter Eingang 85 des Dekodierers 80 ist über eine Spiellogikdatenleitung

86 mit einem Spieldatenmultiplexer 87 (F i g. 6) zur Eingabe der kodierten Signale der Eingabe-Ausgabe-Einheit verbunden. Ein vierter Eingang 88 des Dekodierers 80 ist mit zwei Unterbrechungssignalleitungen 89 von der TV-Taktgebereinheit 32, 34 zur Erneuerung eines

ω Symbols verbunden.

Wählleitungen 90 und eine logische Schaltung 91 sind mit einem Zustandsregister 92 verbunden. Das Zustandsregister ist mit der Datenleitung 82 verbunden und wird durch die CPU 41 gesetzt um ausgangsseitig

den erforderlichen Steuerzustand einzustellen.

Der Direktzugriffspeicher 28 ist vorzugsweise als dynamischer Speicher, z. B. aus Speicherchips vom Typ Intel 2107 B, ausgebildet. Diese enthalten im wesentli-

chen Kondensatorzellen, die periodisch aufgefrischt werden müssen. Der Direktzugriff speicher (F i g. 5) enthält 16 Speicherchips 93, die in zwei 8-Bit-Speichereinheiten 94 und 95 unterteilt sind, von denen jede einen 8-Bit-Ausgang aufweist, der mit einer Datenleitung 96 verbunden ist Ein 12-Bit-Adressier-Eingang ist mit einer Adressierleitung 97 verbunden, wobei die eine Speicherchipverbindung im einzelnen dargestellt ist Die Leitung 97 enthält auch Schreib-Lese-Eingangsleitungen 98 für jeden Speicherchip 93.

Die Speichereinheiten 94 und 95 werden abwechselnd durch eine getrennte TV-Taktgebereinheit 32, die mit einer Takttreibereinheit 98a verbunden ist, freigegeben und angesteuert Die Takttreibereinheit 98 hat zwei Taktausgänge 99 und 100. Durch den Ausgang 99 wird die Speichereinheit 94 und durch den Ausgang 100 die Speichereinheit 95 gesteuert Die Takttreibereinheit 98 bewirkt eine Umschaltung zwischen den beiden Speichereinheiten in der Weise, daß ein erstes Wort oder Byte aus der ersten Speichereinheit, das zweite Byte aus der zweiten Speichereinheit das dritte Byte aus der ersten Speichereinheit usw. ausgelesen wird. Dies verringert die Energieverluste in dem dynamischen Direktzugriffspeicher und ermöglicht es. die Zellen mit möglichst geringer Temperatur zu betreiben. Die Schaltfrequenz ist so gewählt, daß jede Speichereinheit 94 und 95 während der Speicherperiode wieder aufgefrischt wird. Die Takttreibereinheit 98, die eine erhebliche Ansteueru.igsenergie erfordert wird wahlweise so abgeschaltet, daß der Energieverlust in dem Zeitraum möglichst gering ist, in dem weder die CPU 4t. noch die TV-Steuereinheit 29 mit dem Direktzugriffspeicher 28 in Verbindung steht.

Die Speicherchips 93 enthalten eine Matrix aus Speicherzellen für ungefähr 64 000 Bits (7000 Wörter für eine 256 χ 224-Bildschirmmatrix und 1000 Wörter für die CPU41). Jeder Speicherchip 93 hat eine Speicherkapazität von 4000 Bits. Die Speichereinheiten 94 und 95 sind für Bytes oder Wörter aus acht Bits ausgebildet, die acht benachbarte Abtasizeilcnpunkte 24 bilden. Eine Zeile hat eine Länge von 32 Bytes.

Eine Dateneingabelcitung 101 (eine Fortsetzung der Datenleitung 46) weist Schreibdatenbits-Eingangsleitungen 102 auf, die jeweils mit einem Eingangsdaten tor der Speicherchips 93 verbunden sind, um Daten in Speicherstellen einzugeben, die durch die CPU41 adressiert werden.

Die Horizontal- und VcrtikalzäMer 33, 34 Steuereinrichtung 29 (Fig.5) sind jeweils aus zwei Logikchips 104 und 105, z. B. vom Typ Intel 74161 oder 74 L5161. gebildet. Diese vier Chips werden über den Taktgeber 32 der Taktgebereinheit 74 aus einer gemeinsamen Taktimpulsquelle gesteuert.

Der Adressiermultiplexer 31 ist als 2-Zu-1-Logikschaltung dargestellt, die aus vier Chips 105 vom Typ 74157 oder 74 Z.5147 besteht und mit der Adressierleitung 100 der Zähler 33 und 34 sowie mit der CPU-Datenleitung 47 verbunden ist. Der Multiplexer 131 führt der /MM-Adressierlcitung 101 ein Adressenwort aus 13 Bits zu, wobei 12 Bits die verschiedenen Bit-Chips adressieren und ein Lcsc-Schreib-Bit dem Eingang 98 zugeführt wird.

Der Multiplexer 31 stellt ein einfaches und praktisches Mittel zur Verbindung der verschiedenen Hingänge und Ausgänge mit einem einzigen Tor dar. Jedoch können auch andere Vorrichtungen, z. B. Zwischenspeicher, verwendet werden. Wenn die CPU 4i genügend Tore bzw. Anschlüsse besitzt, können die Vorrichtungen auch direkt ohne Interface angeschlossen wurden, wobei der Prozessor so programmiert wird, daß die Tore abgefragt werden. Diese und andere ähnliche Möglichkeiten können im Rahmen des grundsätzlichen Prinzips, den Direktzugriffspeicher als Interface zwischen der TV-Spielvorrichtung und den Spieleingangssteuerungen zu verwenden, angewandt werden.

Der Zähler 104 hat eine Bit-Leitung 106, die mit der Parallel-Serien-Umsetzeinrichtung 35 über eine Logik schaltung 106a verbunden ist

Wie schon erwähnt wurde, wird die Takttreibereinheit 98 nur eingeschaltet, wenn der Direktzugriffspeicher 28 adressiert wird. Die Adresseneingangswörter des Speichers 28 umfassen Anfangsbitleitungen 107. die

:5 mit einer Treibcrleitung 108 aus der Steuereinrichtung 29 in einer Handsteuerlogikschaltung 109 der Takttreibeireinheit 98 des Direktzugriffspeichers verbunden sind.

Ein Wähleingang 110 des Multiplexers 31 ist mit einer

Zälhlerwählleitung 111 vom Zähler 33 verbunden, der bestimmt wann die TV-Anzeigeeinheh &? höchste Priorität besitzt Die CPU 41 wartet daher, bis die TV-Atraeigeeinheit den Direktzugriffspeicher 28 für eine Verbindung mit der CPU4\ freigibt. Die Steuereinrich lung 29 ist ferner mit einer Horizontalaustasteinheit 112 und einer Vertikalaustasteinheit 113 verbunden, um das Horizontal- und Vertikalaustastsignal während der Horizontal- und Vertikalrücklaufzeiten des Elektronenstrahls 22 zu erzeugen. Ein logisches Gatter 114 ver- knüpft die Signale zu einem Synchronisations- und Austasusignal. dem die Daten zugesetzt sind und das über eine Ausgangslcitung 115 (Fig.5a) übertragen wird, se daß sich ein aus einem Bild- und einem Synchronsignal zusammengesetztes Fernsehsignal ergibt das dem Steu-

J5 ereingang 22 der TV-Einhcit 21 zugeführt wird. Die Leitung 115 ist ferner mit dem Ausgang des Direktzugriffspeichers 28 über die Parallel-Serien-Umsetzeinrichtung 35 verbunden.

Der Direktzugriffspeichcr 28 und die CPU4X werden

durch getrennte Taktgeber 32 und 34 gesteuert, um sie unabhängig voneinander mit ihrer jeweils maximalen Geschwindigkeit betreiben zu können. Sie können dann nai:h praktischen Gesichtspunkten ausgelegt sein. ζ. Β nach Kosten-, Zuverlässigkeit*- und anderen Gesichts punkten, wobei sie völlig asynchron arbeiten. So kann der Direktzugriffspeichcr 28 mit einer Geschwindigkeil vom 800 Nanosckunden und die CPU 41 mit einer Geschwindigkeit von 500 Nanosckunden betrieben werden. Der Betrieb mit maximaler Geschwindigkeit ist er-

so wünscht, so daß der CPU 41 ein Maximum an Zeit zur Verfügung steht, um alle Aufgaben zur Erzeugung einer optimalen Darstellung abzuschließen.

Der Inhalt des Direktzugriffspeichers 28 wird dadurch der Datcnausgangsleitung % zugeführt, daß die Lesc-Schreib-Leitung 98 auf Lesen eingestellt wird. Die Lei :ung % stellt eine Verbindung zu einem Datenspci· cherglicd 117 der Bildauffangspeichereinrichtung 65 (F i g. 2) her. Das Datenauffangspeicherglicd 117 enthäli eine Parallel/Parallel-Auffangspeichercinheit, die au;

wi zwei Regisicrn vom Typ IS 174 besieht. Die Parallel-Scnen-Umsct/.cinrichtung 15 im ein Register vom Typ 166 mit einer Wiihllcitung 118, die über eine logische Schaltung 119 mil Taktzühlern 104 und 10¹J vcrbundcr isl. Kinc Takleingang.slciluiig 120 der KinricliliiMg 35 isl

h'i iibi:r eine logische l\inhcil 106.7 mil der Zahlerleitun^ ICNi· verbunden, durch die die Hinrichtung 35 freigegeben wird, um die iiehl Λη/eigcbils /υ speichern um seriell /ur Signalleilung IIS z.u übertragen.

Die Horizontal- und Vertikal-Austasteinheiten 112 und 113 enthalten Flip-Flop-Logikgatter und werden durch die Zähler gesetzt. Die Ausgangssignale werden durch das logische Gatter 114 verknüpft, um entsprechende Austastsignale zu erzeugen.

Im normalen Betriebsablauf adressieren und steuern die Taktzähler 33 und 34 den Direktzugriffspeicher 28, um Daten in den Speicher der Serien-Parallel-Umsetzeinrichtung35 zu übertragen, wonach der Direktzugriffspeicher 28 für die CPU41 freigegeben wird.

Die Daten im Speicher der Parallel-Serien-Umsetzeinrichtung 35 werden synchron mit dem TV-Synchron- und Austastsignal des logischen Gatters 114 ausgegeben, um die Übertragung der Intensitätsinformation mit der Positionierung des Abtaststrahl 22 zu synchronisieren. Am Ende dieser Übertragung wird der Direktzugriffspeicher 28 erneut adressiert und das nächste Anzeigedatenbyte in den Speicher der Parallel-Serien-Umsetzeinrichtung 35 für die Bildwiedergabe eingegeben, und so weiter.

Die Kcrizcrsialaustasicinhcit 1!2 enthält sin Füp-Flop-Register und stellt ein Austastsignal während der Horizontalrücklaufzeit ein, und danach beginnt ein neuer Abtastzeilenzyklus, wobei die Horizontal- und Vertikalzähler auf die Adressen für die neue Zeile eingestellt werden.

Die CPUAX arbeitet mit geringerer Geschwindigkeit als der Direktzugriffspeicher 28 und führt, nachdem sie Zugriff zum Direktzugriffspeicher 28 erhalten hat, diesen Zugriff tatsächlich nicht eher aus, als bis der Direkizugriffspeicher 28 ein Signal abgibt, das die Synchronität der Einheiten und insbesondere das Vorhandensein der Daten am Eingang des Dekodierers anzeigt. Es kann sein, daß die CPU 41 und die Steuereinrichtung 29 den Direktzugriffspeicher 28 gleichzeitig adressieren, doch verbindet der Multiplexer 31 die CW-Adressenlcitung 47 mit der Direktzugriffspeicher-Adressenleitung 97, so daß die entsprechenden acht Bits der Speicherdaten auf der Datenleitung 96 erscheinen, nachdem der Direktzugriffspeicher während des Rücklaufs oder zwischen Datenbytes freigegeben worden ist. Die Daten werden dann den Auffangspeichergliedern 117 zugeführt und durch eine logische Synchronisierschaltung 121 eingespeichert.

Die CPU 41 gibt die Synchronisierschaltung 121 frei, wenn Daten aus dem Direktzugriffspeicher angefordert werden. Nachdem die Daten in den Auffangspeichergliedern 117 gespeichert worden sind, führt die Synchronisicrschaltung 121 dem Bereitschaftsanschluß 70 der CPU 41 über eine Leitung 122 ein Bereitschaftssignal zu. Der entsprechende Befehl wird an den Dckodierer 80 weitergegeben, um die Daten über den Multiplexer^ zur CPUAX zu übertragen. Die CPUAX beendet dann den Wartezustand und setzt die Durchführung des Programms fort, für das die Daten angefordert wurden. Die beiden Auffangspcichergliedcr 117 (Register) bilden eine zusätzliche Eingabe/Ausgabe-Logik und zusätzliche Leitungen neben den acht Datenleitungen. Der verfügbare Teil der Auffangspeichereinrichtung signalisiert dem Synchronisieren den Zustand der Auffangspeicherglieder und insbesondere die Bereitschaft zur Übertragung von Daten an die CPUAX anzuzeigen.

Der Unterbrechungsanschluß 71 der CPU AX wird periodisch gesetzt, um eine Symboländerung wie folgt auszulösen. Eine Unterbrechungslogikschaliung 123 wird durch den Steuertakigeber der TV-Anzeigeeinheil angesteuert. Eine erste Unterbrechung erfolgt in der Mitte des dargestellten Bildes, um in der oberen Hälfte des Bildschirms dargestellte Symbole zu ändern, und eine zweite Unterbrechung am Ende des Bildes, um Symbole in der unteren Hälfte zu ändern. Die Unterbrechungslogikschaltung 123 erzeugt binär kodierte Unter- brechungssignale, die sie über Leitungen 124 und 125 den vierten Eingängen 88 des Dekodierers 80 zuführt. Eine weitere Ausgangsleitung 127 der Unterbrechungslogikschaltung 123 ist mit einem Unterbrechungsspeicher 126 verbunden, der als Flip-Flop vom Typ LS174 dargestellt und mit dem Unterbrechungsanschluß 71 der CPUAX verbunden ist.

Die CPU 41 liest das Unterbrechungseingangssignal des Dekodierers 80, um zu bestimmen, welche Unterbrechung verarbeitet wird, um die Symbole der Pisto- lenschützen 3 und 4 entsprechend zu ändern.

Der CPU AX steht die für die Bildwiedergabe im unteren Teil des Bildschirms erforderliche Zeit r;cz Ausführung der verschiedenen Aufgaben für die Wiedergabe der neuen Symbole zur Verfugung. So kann die CPU 41 während der TV-Leerlaufzeit mit dem Direktzugriffspcichcr in Verbindung treten. Der Arbeitszyklus für die Wiedergabe des nächsten Vollbildes wird für die Vervollständigung der Erneuerung bzw. der Änderung des einen Symbols verwendet. Wenn der obere Teil des Bildschirms kein Symbol aufweist, das geändert werden muß, bestätigt die CPUAX die Unterbrechung und geht zu anderen Aufgaben über. Bei Erzeugung des zweiten Unterbrechungssignals löst die CPUAX das Änderungsprogramm für den unteren Teil des Bildschirms 2 aus.

Durch die Ausnutzung der beiden Unterbrechungen wird daher die insgesamt zur Verfugung stehende Änderungszykluszeit verlängert.

Die Spiellogikplatte (Fig.6) für die Signalisierung von Änderungsinformationen enthält den Multiplexer

J5 87, der die Spieleingangssignale, z. B. der Steuerungen 15 und 16, zur CPUAX überträgt und Verstärkungsvorrichtungen 45a ansteuert. Eine Schiebeeinrichtung 128 für spezielle Datenbits dient zur wählbaren Verschiebung der Bits in einem Symbolbyte. Die durch den Spie- ler betätigbaren Steuerschalter 49 bis 54 und 60 bis 63 (F i g. 3—6) sind jeweils mit zwei Eingangsleitungen 129 und 130 des Multiplexers 87 verbunden, wobei dessen Ausgangsleitungen mit der Dekodiererleitung 86 verbunden sind. Ein dritter Eingang 132 erhält Spielzu- Standssteuerdaten aus einer Gruppe manuell einstellbarer Schalter 133. Die Schiebeeinrichtung 128 ist mit einem vierten Eingang 134 verbunden. Die Datenleitung 81a der CPUAX ist mit der Schiebeeinrichtung 128 und einem verstärkenden Speicherregister l.~v verbunden.

Adressierleitungen 136 steuern die Datenübertragung.

Zwe^: Adressicrleitungen 136 sind zur binären Kodierung des Multiplexers 87 angeschlossen und verbinden wählbar die Ausgangsleitungen 131 mit einer der acht Eingangsleitungen 129 bis 134. Dies ermöglicht, die Da ten nacheinander zur CPU und zurück zu übertragen. Die Leitungen 136 sind mit der Schiebeeinrichtung 128 und dem Speicher 135 durch logische Gatter 137 als Taktleitungen zur Übertragung von Daten zur CPU AX und zurück verbunden. Der Dekodierer oder Multiple-

bo xer 87 ist als aus vier Registereinheiten 139 vom Typ LS 153 gebildet dargestellt, von denen jede zwei von vier Eingangsdekodiereinheiten aufweist, die insgesamt acht Eingangssignalbits für jeden der vier Datenmultiplexeingängc bilden, und ein entsprechender 8-Bit-Ausgang ist mit den Leitungen 131 verbunden.

Die Steuerungen 15 und 16 erzeugen jeweils acht Eingangssignale durch geöffnet«: oder geschlossene Schalter. Diese Signale werden durch Impulsformer-

schaltungen 140. ζ. B. Optokoppler, den Eingangsleitungen 190 und 130 zugeführt Nachstehend wird die Steuerung 15 ausführlicher beschrieben.

Das Schließen des Schalters 61. der mit der entsprechenden ersten Eingangsleitung 129 verbunden ist. erzeugt einen Impuls als binäres Ausgangssignal. Der Schalter 63 ist mit der zweiten Eingangsleilung 129 verbunden, während die Schalter 60 und 62 mit der dritten und vierten Eingangsleitung 129 verbunden sind. Die Schalter52,53 und 54 sind jeweils mit der fünften, sechsten und siebten Eingangsieitung 129 verbunden. Die achte Eingangsieitung 129 ist mit dem Auslöseschalter 49 verbunden. Des Programm der CPU 41 liest Schritt für Schritt die Steuerung aus, und die Adressierleitungen 136 kodieren den Multiplexer 87, um die Signale an die erste Eingangsleitung 129 abzugeben. Die Daten werden über die Leitungen 131 und die Leitung 86 dem entsprechenden Eingang 84 des CPU-Kodierers 80' zugeführt. Die CPUAX liest die Daten über den Multiplexer 69 und die Datenlese- und -schreibleitungen 68 zum entsprechend«"*-Verarbeiten und Ändern des Inhalts des DirektzugriffspsicherE 28 aus.

Über die Eingangsleitungen 130 wird in ähnlicher Weise das Lesen der Steuerung 16 bewirkt.

Die acht weiteren Eingangsleitungen 132 des Multiplexers 87 sind mit Münz- und Spielzeitsteuerschaltern, wie beschrieben, verbunden und steuern die Bedingungen für das Ingangsetzen und Fortsetzen des Spiels.

Zwei Münzschalter 141 und 142 sind mit zwei der Eingangsleitungen 132 und mit einer logischen Versor- jn gung 143 verbunden, die die Kodierung des Spieles ermöglicht, um da.· Einführen von bis zu vier Münzen in den Münzempfänger 14 zu verlangen. Zwei Kreditschalter 144 und 145 sind jewews mit ck-r dritten und vierten Eingangsleitung 132 verbunüci«, um pine Kodierung von Spielkrediten für eine bestimmte Anzahl von Münzen vorzusehen. Die CPUAX kann dann die Anzahl der eingegebenen Münzen und der restlichen Spiele speichern.

Zwei Zeitschalter 146 und 147. die mit der fünften und sechsten Eingangsleitung 132 verbunden sind, ermöglichen ein Kodieren des Spiels in verschiedene Spielzeilen. Ein normales Spiel kann 60 Sekunden dauern, die auf 90 oder 120 Sekunden ausgedehnt werden können.

Die siebte und achte Eingangsleitung 132 ist jeweils mit Logiksignaleingängen 148 und 149 verbunden, die der Aufnahme einer entsprechenden Münze im Münzempfänger 14 und der Mikroprozessorauslösung zur Auslösung der Spielzeit zugeordnet sind.

Schließlich ist die vierte Eingangsleitung 134 des Multiplexers 87 mit 8-Bit-Ausgangsleitungen 150 der Schicbeeinrichtung 128 verbunden.

Die Schiebeeinrichtung 128 ermöglicht eine Verschiebung um eine programmgesteuerte, variable Anzahl von Bits in einem Datenwort oder Byte, so daß die Stellung der Symbole gegenüber der tatsächlichen Byteverteilung auf dem Bildschirm verschoben ist. Relativ große Symbole, wie die Pistolenschützen oder Wagen, können drei Bytes groß sein. Falls die Symbolseitenbegrenzung mit den Grenzen eines der drei Bytes zusammenfällt, kann das Symbol direkt in den Dircktzugriffspei- t>o eher eingegeben und aus ihm entnommen werden. Dies kann jedoch selten der Fall sein. Dagegen kann das Symbol um 1 bis 7 Bits verschoben werden, und die drei Symbolbytes sind über vier benachbarte Speicher- und Bildschirmbytes verteilt. Die Symbolbits müssen dann t>-> so verschoben werden, daß sie richtig im Direktzugriffspeicher 28 angeordnet werden. Die CPUAX könnte ein Schiebeprogramm aufweisen, doch würde dies die CPU weiterbelasten, so daß für einen optimalen Betrieb eine unzulässig lange Prozessorzeit beansprucht wird, insbesondere wenn es sich um einen langsamen Prozessor handelt.

Die Verschiebeeinrichtung 128 enthält Auffangspeicherstufen 151 und 152, in denen zwei aufeinanderfolgende Datenbytes nacheinander gespeichert werden. Aus den 16 Ausgangsbits dieser beiden Bytes leiten die Leitungen 150 ein Byte ab. dessen Bits verschoben sind. Der Verschiebungsbetrsg, bis zu 7 Bits, wird ia einer Speichereinheit 153 eingestellt, wie es durch die CPUAX berechnet und programmiert wurde. Die Speicherstufe 151 enthält vier getrennte Speicher 154 vom Typ L5175, von denen jeder bis zu sechs Eingänge aufweist, von denen zwei durch die CPU-Datenleitung 68 belegt weriJen. Ausgangsleitungen 155 der Stufe 151 sind mit Eingängen der Stufe 152 und über Leitungen 156 mit anderen Eingängen der Stufe 151 verbunden, um der zweiten Stufe 152 zusätzliche Eingangssignale zuzuführen. Die beiden Ausgänge der ersten Stufe 151 sind somit parallel zueinander, und der Ausgang der zweiten Stufe 152 bilde» alle !6 Bits benachbarter Anzeigcbytcs. Die zweite Stufe 152 enthält vier gleiche Dekodierer 157 vom Typ AMD25SX0. Die Dekodierer 157 haben drei Bitauswahl-Kodierlcitungen 158, die mit dem Speicher 153 verbunden sind, wobei fest verdrahtete Befehle derart erzeugt werden, daß die Signalbits, die an den jeweiligen Eingangstoren auftreten, als verschobenes Byte an einem anderen und entsprechend verschobenen Ausgangstor abgenommen und über den Multiplexer 87 zur CPU 41 übertragen werden. Dies ist eine besonders günstige Ausführung, wenn große Verschiebebeträge erforderlich sind, z. B. bei Verwendung einer großen Anzahl von Symbolen oder wenn jedes Symbol so groß ist,daß verhältnismäßig große Verschiebebeträge erforderlich sind. So kann ein Symbol bis zu 100 Datenbytes erfordern, von denen jedes verschoben werden muß. Bei dem dargestellten Ausführungsbeispiel wird der Speicher 153 beim Ändern des Inhalts des Direkt/.ugriffspeichcrs einmal gesetzt, während die Sj rsbolbytes jeweils unmittelbar entsprechend verschoben werden.

Die optischen und akustischen Ausgangssignale werden durch die Ausgabespeicher 135 übertragen.

Der eine Speicher 135 ist mit einem Dekodierer 159 verbunden, der sechs individuelle Treiberstufen für einen Tongeneralor 160 zur Ansteuerung zweier Lautsprecher 161 und 162 aufweist. So kann bei jedem Schuß ein programmierter Ton erzeugt werden. Ein zweiter Speicher 135 bewirkt die Ansteuerung verschiedener Aufzeichnungs- und Anzeigegeräte in Abhängigkeit vom Spielprogramm, wie das Ansteuern eines Münzzählers 163, eines Kreditzählers 164 und einer Spiel-A "s- Lampe 165.

Das bevorzugte Ausführungsbeispie! für das Pistolcnschützenspiel kann leicht zur Durchführung anderer Spiele abgewandelt werden, indem lediglich der CPU-Programmspeicher 42 entsprechend umprogrammiert wird und entsprechende Änderungen in den Spiellogikschaltungen für die Eingangs-und Ausgangssignale, die für ein derartiges Spiel erforderlich sind, durchgeführt werden.

Das dargestellte Ausführungsbeispiel hat verschiedene Merkmale, die bei einem Basissystem für viele verschiedene Spiele wesentlich sind. Verschiedene Abänderungen sind jedoch möglich. Falls weniger Prozessoraufgaben erforderlich sind oder ein schnellerer Prozessor verwendet wird, können alle Rasterbilder zur Anzeige verwende! werden, um ein höheres AuflösunKsver-

19

lg' mögen bei den Symbolen zu erzielen. Insgesamt können

rS verschiedene Prozessoren und Bildwiedergabe-Steue-

<fä rungen verwendet werden, die für einen im wesentli-

|5i chen unabhängigen Betrieb mit dem Interfacc-Direkt-

£? Zugriffspeicher geeignet sind. s

Si! Bei Verwendung nur des einen Direktzugriffspeichers

Is werden Schwarz-Weiß-Bilder erzeugt. Ein farbiges Bild

Φ kann erzeugt werden, wenn getrennte Speicherebenen

ff für die Grundfarben und ein Hauptsteuerwerk, das den

K; notwendigen und gewünschten Zusammenhang zwi-

t- sehen den Lesevorgängen der verschiedenen Ebenen

':H herstellt, verwendet werden. Grauschattierungen kön-

> f nen durch die Verwendung von mehr als einem Intensi-

f- tätsbit pro Bildpunkt im Direktzugriffspeicher erzielt

werden. In Farbe wurden drei Direktzugriffspeicher-

; ebenen für jede Farbe vorgesehen werden. Ferner kön-

;..': nen grundsätzlich verschiedene Prozessoren für ver-

■ . schiedene Funktionen verwendet werden, wobei die

; Aufgaben, je nach Schwierigkeitsgrad, logisch auf ein

'-' Hauptsteuerwerk und einen Prozessor aufgeteilt wer-

ν- den. So kann bei Mehrfachsystemen ein Mikroprozes-

:f sor zur Steuerung der Bitverschiebung in Abhängigkeit

i \ von der jeweils benötigten Zeit und den Kosten verwen-

, det werden.

/:..: Hierzu 5 Blatt Zeichnungen

J5

50 bO

b5

Claims (1)

1. Patentansprüche:

   1. Spielerbetriebene Spielvorrichtung für eine Bilclschirmeinrichtung (1,2,29) mit einer Intensitätssteuereinrichtung (29) zum Ändern der Intensitäten von Bildelementen zur Darstellung beweglicher Symbole (3, 4, 6, 8, 11) auf einem Bildschirm (2), dadurch gekennzeichnet, daß die Vorrichtung aufweist:

   a) eine spielerbetätigbare Einrichtung (15,16) mit durch einen Spieler betätigbaren Eingabeelementen (17,18, 20; 17', 18', 20') und Signalgebern (49,50,60-63), die durch die Eingabeele- mente (17,18,20; 17', 18', 20') betätigbar sind, um die Darstellung von Symbolen (3,4,6,8,11) zu bewirken und das Zusammenwirken des Spielen mit den Symbolen (3, 4, 6, 8, 11) auf dem Bildschirm (2) auszulösen;

   b) einen ttkektzugriffspeicher (28) zum Speichern eines Satzes digitaler Bits, die die zur Erzeugung eines Bildes auf dem Bildschirm (2) erforderlichen Intensitäten darstellen und die Lage der Symbole (3, 4,6,8,11) auf dem Bildschirm bestimmen;

   c) eine Bildsteuereinrichtung {31, 32, 33, 34) zum Adressieren des Direktzugriffspeichers (28) und Auslesen des Bitsatzes aus dem Direktzugriffspeicher (28) in zeitlich auseinanderliegenden Lesezeit?bs?hnitten, die durch Leseleerlaufabschnitte getrennt sind, wobei in jedem dieser Lesezeitabschnitte\:in ode,- mehrere Bits, die zu einem gewünschten OiId gehören, aus dem Direktzugriffspeicher (28) ausgv lesen werden, und wobei die Bildsteuereinrichtung (31 —34) an die Intensitätssteuereinrichtung (29) anschließbar ist, um der Intensitätssteuereinrichtung die zur Darstellung des gewünschten, in dem Direktzugriffspeicher (28) gespeicherten Bildes erfor- derlichen Bits zuzuführen;

   d) einen Mikroprozessor (30);

   e) eine Programmeinrichtung (42);

   f) eine Kommunikationstoreinrichtung (43) zum Verbinden der Signalgeber (49,50,60—63) der spielerbetätigbaren Einrichtung (15, 16) mit dem Mikroprozessor (30);

   g) in dem Mikroprozessor (30) eine Einrichtung (39, 41) zum Bewirken eines Zugriffs zur Programmeinrichtung (42) und eine Einrichtung (31, 39, 41, 46, 47, 65—68) zum Auslesen aus dem und Einschreiben in den Direktzugriffspeicher (28) zur Darstellung von Symbolen (3,4,6, 8, 11) in Abhängigkeit von den Signalgebern (49, 50, 60—63) und der Programmeinrichtung (42), wobei der Mikroprozessor (30) das Zusammenwirken der Symbole (3,4,6, 8,11) auf dem Bildschirm revidiert und steuert;

   h) eine dem Direktzugriffspeicher (28) während der Leseleerlaufzeitabschnitte mit dem Mikroprozessor (30) betriebsmäßig verbindende Steuereinrichtung (31), um den Inhalt des Direktzugriffspeichers (28) zwischen den Lcsezeitabschnitten zu ändern;

   i) eine Einrichtung (31 —35,68) zum Auslesen von dem gewünschten Bild zugeordneten Bits aus dem Direktzugriffspeicher (28) in parallelen Gruppen, die eine vorbestimmte Anzahl von Bits aufweisen, während jedes Lesezeitabschnitts;

   j) eine Parallel-Serien-Umsetzeinrichtung(35),die eine Gruppe paralleler Bits seriell zur Intensitätssteuereinrichtung (29) überträgt;

   k) in der Einrichtung (39, 41, 46, 47, 65—68) zum Auslesen aus dem und Einschreiben in den Direktzugriffspeicher (28) eine Einrichtung (31,39, 41,46,47) zum gleichzeitigen Einschreiben und Auslesen einer Gruppe paralleler Bits, so daß der Mikroprozessor (30) digitale Bits im Direktzugriffspeicher (28), und zwar eine Gruppe paralleler Bits gleichzeitig, ändert;

   I) eine betriebsmäßig mit dem Mikroprozessor (30) verbundene Schiebeeinrichtung (128) zur Aufnahme von Gruppen paralleler Bits aus diesem und zum Verschieben der Bits der Gmppen paralleler Bits um eine durch den Mikroprozessor (30) bestimmte Anzahl von Bitstellen; und

   m) eine Einrichtung (86,87) zum Übertragen der so verschobenen Gruppen paralleler Bits aus der Schiebeeinrichtung (128) in den Direktzugriffspeicher (28), so daß gleichmäßig erscheinende, kontinuierliche Bewegungen der Symbole (3,4, 6,8,11) auf dem Bildschirm (2) bewirkt werden.

   2. Vorrichtung iach dem Oberbegriff und den Merkmalen a) bis h) des Anspruchs 1, gekennzeichnet durch eine an dem Mikroprozessor (30) betriebsmäßig angeschlossene Verarbeitungseinrichtung (128) zur Aufnahme von Steuersignalen und ein auf dem Bildschirm (2) wiederzugebendes Symbol (3,4, 6, 8, 11) darstellenden Symbolsignalen aus dem Mikroprozessor (30), wobei die Steuersignale die Verarbeiiungscinrichtung dahingehend betätigen, daß sie die Symbolsignale derart umformt, daß sie ein anderes Symbol auf dem Bildschirm darstellen und eine gleichmäßig erscheinende- kontinuierliche Bewegung der Symbole (3, 4_r 6, 8, M) auf dem Bildschirm (2) bewirkt wird.

   3. Vorrichtung nach dem Oberbegriff und den Merkmalen a) bis h) des Anspruchs 1, gekennzeichnet durch eine Unterbrechungssignalerzeugungseinrichtung (40) zum Erzeugen zweier Unterbrechungssignale, die den Bildschirm (2) in zwei Teile unterteilen, und eine Einrichtung (40,41) zum Verbinden der Unterbrechungssignalerzeugungseinrichtung (40) mit dem Mikroprozessor (30), um die beiden Unterbrechungssignale zu diesem zu übertragen, so daß dem einen Teil des Bildschirms (2) zugeordnete digitale Bits im Direktzugriffspeicher (28) revidierbar sind, während dem anderen Teil des Bildschirms (2) zugeordnete digitale Bits im Direktzugriffspeicher (28) aus der Intensitätsstcuereinrichtung (29) ausgelesen werden.

   4. Vorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß während jedes Lesezeitabschnitts dem gewünschten Bild zugeordnete Bits in parallelen Gruppen, die eine vorbestimmte Anzahl von Bits aufweisen, aus dem Direktzugriffspeicher (28) ausgelesen werden.

   5. Vorrichtung nach einem der Ansprüche 1 ois 3. dadurch gekennzeichnet, daß die Bildstcucrcinrichtung (29) eine Speichcradresscncr/.eugungscinrichtung (33, 34) und einen Steuersignalgeber (32) /um Signalisieren des Anfangs eines Lcse/eitabschnilts aufwcisi; daß der Mikroprozessor (30) eine Speicheradressen-Mehrfachleitung und die Steuercin-

   richtung (21) einen Adressenmultiplexer (31) aufweist der betriebsmäßig mit dem Direktzugriffspeicher (28), der Speicheradressenerzeugungseinrichtung (33,34) der Bildsteuereinrichtung (29), der Speicheradressen-Mehrfachleitung des Mikroprozessors (30) und dem Steuersignalgeber (32) der Bildsteuereinrichtung (29) verbunden ist um das Verbinden des Direktzugriffspeichers (28) mit der Bildsteuereinrichtung (29) und dem Mikroprozessor (30) so zu steuern, daß die Bildsteuereinrichtung (29) den Direktzugriffspeicher (28) während der Lesezeitabschnitte adressieren kann und der Mikroprozessor (30) nur während der Leseleerlaufzeitabschnitte betriebsmäßig mit dem Direktzugriffspeicher (28) verbunden ist ts

   6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß jede Bitgruppe im Direktzugriffspeicher (28) eine Adresse hat und die Speicheradressen-Erzeugungseinrichtung (33,34) mehrere Zähler (33, 34) zum Erzeugen aufeinanderfolgender Speicheradressen aufweist so daß alle Bitgruppen adressiert und nacheinander ausgelesen werden können.

   7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet daß der Satz aus Bits in dem Direktzugriffspeicher (28) matrixformig angeordnet ist, so daß jede Vielzahl von Bits eine horizontale und eine vertikale Adresse aufweist, und daß die Zähler (33,34) einen Horizontalzähler (33) zum Erzeugen der Horizontaladresse und einen Vertikalzähler (34) zum Erzeugen der Vertikaladresse jeder Vielzahl von Bits aufweisen.

   8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Bildschirmeinrichtung (1, 2,29) einen Bildschirm (2) mit einem durch eine Vielzahl von Punkten gebildeten Matrixmuster aufweist, wobei die Vielzahl von Punkten jeweils Horizontal- und Vertikalkoordinaten auf dem Bildschirm (2) entsprechend den Horizontal- und Vertikaladressen der Vielzahl v^n Bits im Direktzugriffspeicher (2H) aufweisen.

   9. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Programmeinrichtung (42) eine Symbolspeichereinrichtung (42) mit einem Satz aus Bits aufweist die die zur Erzeugung aller Symbolbilder auf dem Bildrchirm erforderlichen Intensitäten darstellen.

   10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß ein Symbol (3,4,6,8,11) mehrere verschiedene Stellungen (Posen) hat, wobei die Symbolspeichereinrichtung (42) einen Satz digitaler Bits so enthält, die die zur Erzeugung eines Bildes der verschiedenen Symbolstellungen auf dem Bildschirm erforderlichen Intensitäten darstellen.

   11. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Bitgruppe ein Byte aufweist und zwei aufeinanderfolgende Bytes aus dem Mikroprozessor (30) zur Verschiebeeinrichtung (128) übertragen werden und daß die Verschiebeeinrichtung (128) eine Einrichtung (128) zum Verschieben der beiden Bytes und 2um Auswählen geeigneter Bits eo aus den beiden Bytes zur Bildung eines in den Direktzugriffspeicher (28) einzuspeichernden geeigneten Bytes aufweist.

   12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Symbole durch einen ausgewählten Block im Direl'.tzugriffspcicher (28) gebildet werden, daß von den Symbolen (3, 4, 6, 8, 11) und Blöcken mindestens eines bzw. einer mehrere Bytes lang ist daß die Schiebeeinrichtung (128) einen festverdrahteten Bitschieber (128) zum Verschieben der Bits in einem Byte zur Übertragung in einen Block im Direktzugriffspeicher (28) und eine Schiebeebeneneinrichtung (28) zur Einstellung der Anzahl der Bitverschiebungen für jedes Byte aufweist und daß der Mikroprozessor (30) mit der Schiebeebeneneinrichtung (28) verbunden ist und die Schiebeebeneneinrichtung (28) auf die Anzahl der Bitverschiebungen einstellt um die Bits in den richtigen Zugriffspeicherblöcken anzuordnen.

   13. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet daß die Bildsteuereinrichtung (29) eine Unterbrechungssignalerzeugungseinrichtung (40) aufweist daß der Mikrorechner (30) eine an die Unterbrechungssignalerzeugungseinrichtung (40) angeschlossene Unterbrechungsanschlußeinrichtung (41) aufweist und daß der Mikrorechner (30) in Abhängigkeit von der Unterbrechungssignalerzeugungseinrichtung (40) einem Synv, il (3, 4, 6, 8, 11) zugeordnete Bits in den Direktzugriffspeicher (28) einschreibt

   14. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Bildschirmeinrichtung (1, 2, 29) zt'UIich auseinanderliegende Bilder erzeugt und der Mikroprozessor (30) die einem Symbol (2,3,6,8, 11) zugeordneten Bits löscht und während der Dauer der einander abwechselnden Bilder einem Symbol zugeordnete Bits in den Direktzugriffspeicher (28) einschreibt

   15. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Bildsteuereinrichtung (29) eine Synchronisier- und Austastsignalerzeugungseinrichtung (36) zum Austasten des Abtaststrahls während des Horizontal- und Vertikalrücklaufs aufweist daß der Leerlauflesezeitabschnitt während des Horizontal- und Vertikalrücklaufs auftritt und eine Taktgebereinrichtung (32) zur Betätigung der Synchronisier- und Austastsignalerzeugungseinrichtung (36) und der Unterbrechungssignalerzeugungseinrichtung (40) an diese angeschlossen ist.

   16. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet daß sie eine Einrichtung (31) zum Betreiben der Bildsteuereirrichtung (29) mit einer ersten Geschwindigkeit und eine Einrichtung (31) zum Betreiben des Mikroprozessors (30) mit einer zweiten Geschwindigkeit aufweist, so daß der Mikroprozessor (30) mit verhältnismäßig geringer Geschwindigkeit arbeiten kann und gleichzeitig eine verhältnismäßig vollständige und genaue Darstellung eines sich auf einem mit verhältnismäßig hoher Abtastgeschwindigkeit abgetasteten Bildschirm bewegenden Symbols beibehalten wird.

   17. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet daß sie eine Auffangspeichereinrichtung (65) zum Auffangen mehrerer Bits bei der Übertragung vom Direktzugriffspeicher (28) in den Mikroprozessor '3O) sowie eine durch die Bildsteuereinrichtung (29) zum Laden der Auffangspeichereinriehtung (65) gesteuerte Synchronisiereinrichtung (31) aufweist daß der Mikroprozessor (30) einen in Abhängigkeit von einer Anforderung an den Direktzugriffspeicher (28) ausgebildeten Wartezustand und einen an Se Synchronisiereinrichtung (31) angeschlossenen Betriebsbereitanschluß (41) aufweist und daß die Synchronisiereinrichtung (31) eine an den Betriebsbereitanschluß (41) des Mikroprozessors (30) angeschlossene Einrichtung (31, 47) zur

   Erzeugung eines Bctriebsbereitsignals am Ende des Ladens der Auffangspeichereinrichtung (65) aufweist.

   !8. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Direktzugriffspeieher (28) mehrere zusätzliche, eine Zwischenspeichereinrichtung (48) bildende Speicherplätze aufweist.

   19. Vorrichtung nach Anspruch 18, dadurch gekennzeichnet, daß ein Symbol (3,4,6,8, ti) mehrere verschiedene Stellungen (Posen) aufweisen kann, von denen jede in Form von Bits in der Programmeinrichtung (42) gespeichert ist, und daß der Mikroprozessor (30) eine Einrichtung (64) zum Speichern einer Darstellung einer zuletzt eingeschriebenen Symbolstellung in der Zwischenspeichereinrichtung (48) aufweist, um eine neue Symbolstellung zu berechnen und die neue Symbolstellung darstellende Bits im Direktzugriffspeicher (28) zu speichern, so daß das Symbol (3,4,6,8, II) auf dem Bildschirm (2) in eine neue Stellung gebracht und neu dargestellt wird, um eine realistische Symbolbewegung (3,4, 6,

   8,11) zu simulieren.

   20. Vorrichtung nach Anspruch 19, dadurch gekennzeichnet, daß der Mikroprozessor(30) zum Ein- schreiben einer neuen Darstellung eines Symbols (3, 4, 6, 8, 11) in den Direktzugriffspeicher (28) eine Einrichtung (30) zum völligen Löschen der Bits des früheren Symbols (3,4,6,8,11) und zum Speichern der Bits der neuen Darstellung des Symbols (3,4,6, jo 8,11) aufweist.

   21. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Mikroprozessor (30) Vektormittel (64) zum Speichern von Bezugsdaten für ausgewählte Symbole (3, 4, 6, 8, 11) eines J5 vorhergehenden Schirmbildes und Mittel (64) zum Speichern von Bits, die ein neues Symbol (3, 4, 6, 8, 11) im Direktzugriffspeicher (28) darstellen, in Abhängigkeit von der Betätigung der Signalgeber (49, daß der Direktzugriffspeicher einen Taktgeber zur aufeinanderfolgenden und zyklischen Anwahl der Gruppen aufweist.

   26. Vorrichtung nach einem der Ansprüche I bis 3. dadurch gekennzeichnet, daß der Direktzugriffspcichcr (28) mehrere in Spalten angeordnete Speicherplatten (Speicherchips) aufweist, die in Spalten angeordnet sind, wobei jede Spalte eine Platte für jedes Bit der ausgclesenen Bitgruppe aufweist, daß die Speicherplatten dynamische Speicherplatten sind, daß an die Speicherplatten in jeder Spalte ein Treiber zum alternierenden Auffrischen und Freigeben der Speicherplatten-Spalten angeschlossen ist und daß eine Logikeinrichtung den Treiber mit der Adressiereinrichtung verbindet, um die Speicherplatten-Spalten während der Lesezeitabschnitte aufzufrischen und freizugeber, so daß während eines Lesezeitabschnitts eine Bitgruppc aus einer Speicherplatten-Spalte ausgelesen werden kann.