DE4332573C2 - Videographiksystem zum Anzeigen von Signalverläufen auf einem Videomonitor - Google Patents
Videographiksystem zum Anzeigen von Signalverläufen auf einem VideomonitorInfo
- Publication number
- DE4332573C2 DE4332573C2 DE4332573A DE4332573A DE4332573C2 DE 4332573 C2 DE4332573 C2 DE 4332573C2 DE 4332573 A DE4332573 A DE 4332573A DE 4332573 A DE4332573 A DE 4332573A DE 4332573 C2 DE4332573 C2 DE 4332573C2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- video
- resolution
- data
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 claims description 75
- 239000002131 composite material Substances 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 16
- 230000000875 corresponding effect Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 230000003068 static effect Effects 0.000 description 8
- 239000003086 colorant Substances 0.000 description 4
- 238000002156 mixing Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 230000008520 organization Effects 0.000 description 3
- 208000011726 slow pulse Diseases 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- MCSXGCZMEPXKIW-UHFFFAOYSA-N 3-hydroxy-4-[(4-methyl-2-nitrophenyl)diazenyl]-N-(3-nitrophenyl)naphthalene-2-carboxamide Chemical compound Cc1ccc(N=Nc2c(O)c(cc3ccccc23)C(=O)Nc2cccc(c2)[N+]([O-])=O)c(c1)[N+]([O-])=O MCSXGCZMEPXKIW-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000003796 beauty Effects 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 235000019640 taste Nutrition 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
- A61B5/00—Measuring for diagnostic purposes; Identification of persons
- A61B5/24—Detecting, measuring or recording bioelectric or biomagnetic signals of the body or parts thereof
- A61B5/316—Modalities, i.e. specific diagnostic methods
- A61B5/318—Heart-related electrical modalities, e.g. electrocardiography [ECG]
- A61B5/339—Displays specially adapted therefor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/123—Frame memory handling using interleaving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2380/00—Specific applications
- G09G2380/08—Biomedical applications
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Pathology (AREA)
- Molecular Biology (AREA)
- Biophysics (AREA)
- Multimedia (AREA)
- Biomedical Technology (AREA)
- Heart & Thoracic Surgery (AREA)
- Medical Informatics (AREA)
- Cardiology (AREA)
- Surgery (AREA)
- Animal Behavior & Ethology (AREA)
- General Health & Medical Sciences (AREA)
- Public Health (AREA)
- Veterinary Medicine (AREA)
- Controls And Circuits For Display Device (AREA)
Description
Diese Erfindung bezieht sich im allgemeinen auf ein Video
graphiksystem und im besonderen auf ein kostengünstiges Ver
fahren und eine Vorrichtung zum Verbinden von Text und
Graphiken mit relativ geringer Auflösung, die normalerweise
auf einem Heimcomputer-Videomonitor angezeigt werden, mit
Graphiken mit relativ hoher Auflösung, die normalerweise auf
einem Vektormonitor mit relativ hoher Auflösung angezeigt
werden.
Rasterabtastanzeigegeräte werden typischerweise verwendet,
um Text- und Graphikbilder mit relativ niedriger Auflösung
anzuzeigen. Wie es in Fachkreisen gut bekannt ist, tastet
der Elektrodenstrahl einer Kathodenstrahlröhre den gesamten
Monitorbildschirm Zeile für Zeile als Reaktion auf horizon
tale und vertikale Synchronisationssignale ab. Das Abtast
muster wird etwa 60-72 mal pro Sekunde wiederholt und das
resultierende Bild wird durch das menschliche Auge inte
griert. Ein typisches Rasterabtastbild kann eine Bildun
schönheit aufzeigen, die von der Größe der dargestellten
Pixel abhängt und durch unscharfe Kanten auf einem stark
geneigten Liniensegment, anstatt durch eine weiche Kante,
charakterisiert ist.
Vektoranzeigen werden typischerweise verwendet, um Bilder
mit relativ hoher Auflösung, die z. B. bei einem kardio
graphischen Elektrokardiogramm-Signalverlauf (EKG-Signalver
lauf) oder anderen biologischen Signalverläufen gefunden
werden, anzuzeigen. Wie es in Fachkreisen gut bekannt ist,
wird die Position des Elektronenstrahls der Kathodenstrahl
röhre durch orthogonale Platten gesteuert und kann von einem
Punkt auf dem Anzeigebildschirm zu jeglichem anderen Punkt
bewegt werden. Ein sich wiederholtender Signalverlauf kann
durch Steuerung mit einem Eingangssynchronisationssignalver
lauf, der das Eingangssignal selbst sein kann, oder mit an
deren Signalverläufen, wie z. B. dem Leistungsliniensignal
verlauf, ständig auf den Bildschirm geschrieben werden. Vek
torsignalverläufe zeigen keine Bildunschönheiten auf, da so
gar stark geneigte Liniensegmente aus einer einzelnen Ab
lenkung des Elektronenstrahls aufgebaut sind und nicht aus
aufeinanderfolgend abgetasteten Zeilen.
Text und Graphiken mit niedriger Auflösung, die durch einen
Heimcomputer bereitgestellt werden, sind mit den biologi
schen Signalverläufen mit relativ hoher Auflösung leicht
verbindbar, wenn eine teuere, hoch auflösende Rasterabtast
anzeige verwendet wird (eine Million Pixel oder mehr), ob
wohl einige Bildunschönheiten immer noch vorhanden sein kön
nen. Die zwei Graphikbilder mit verschiedener Auflösung sind
auf einer einzelnen Vektoranzeige typischerweise nicht ver
bindbar.
Dementsprechend bleibt ein Bedarf nach einem praktischen
Verfahren und einer Vorrichtung zum Verbinden von Text und
Graphiken mit niedriger Auflösung mit biologischen Signal
verläufen mit hoher Auflösung, ohne die Verwendung eines
teueren, hoch auflösenden Rasterabtastvideomonitors.
Die DE 38 04 460 C2 beschreibt ein System zum alternativen
oder gemeinsamen Anzeigen von Videodaten mit unterschied
lichen Normen bzw. Auflösungen auf einem gemeinsamen Moni
tor. Bei schnellen Videosignalen ist es jedoch möglich, daß
einige Pixel auf dem Anzeigebildschirm nicht ordnungsgemäß
beleuchtet werden.
Die US-A-4,439,762 beschreibt ein Videoanzeigespeichererwei
terungssystem, bei dem die Daten unterschiedlicher Videosy
steme in unterschiedlichen Speichern abgelegt und alternativ
über einen gemeinsamen Datenbus einem Parallel-Seriell-Wand
ler zugeführt werden, dessen Ausgang dem Digitaleingang ei
nes Monitors zugeführt wird.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein
Videographiksystem zu schaffen, bei dem Bilder mit verschie
denen Auflösungen auf einem einzelnen Rasterabtastmonitor
verbunden werden, so daß alle Pixel ausreichend beleuchtet
werden.
Diese Aufgabe wird durch ein Videographiksystem nach An
spruch 1 oder nach Anspruch 6 gelöst.
Es ist ein vorteilhaftes Merkmal der Erfindung, daß ein kom
biniertes Videobild angezeigt wird, das eine ausreichende
Auflösung hat, um Bildunschönheiten bei dem Bild mit höherer
Auflösung bedeutend zu reduzieren.
Ein weiteres vorteilhaftes Merkmal der Erfindung ist es, daß
eine erste Videoebene mit höherer Auflösung zum Anzeigen st
atischer Informationen und eine zweite Videoebene mit höher
er Auflösung zum Anzeigen sich bewegender Daten geschaffen
wird.
Ein weiteres vorteilhaftes Merkmal der Erfindung ist es, der
Vorrichtung, die dem Video mit höherer Auflösung zugeordnet
ist, zu erlauben, in Verbindung mit einer Standard-VGA-Karte
(VGA = Video Graphics Adapter = Video Graphik Adapter), als
auch mit einer Super-VGA-Karte und einer Ultra-VGA-Karte zu
arbeiten.
Die vorliegende Erfindung schafft ein Verfahren zum gleich
zeitigen Anzeigen von Bildern mit verschiedenen Auflösungen
auf einem einzelnen Rasterabtastvideomonitor, das mit dem
Schritt des Speicherns von Text- und Graphikdaten mit nied
riger Auflösung in einem ersten Speicher beginnt. Die Daten
in dem ersten Speicher werden verwendet, um einen ersten
Videorahmen mit N1 Pixeln pro Zeile zu erzeugen. Ein erster
Videodatenstrom wird aus dem ersten Speicher mit einer
ersten Rate, die im wesentlichen der Bandbreite des Video
monitors entspricht, erzeugt. Biologische Signalverlaufdaten
mit höherer Auflösung werden in einem zweiten Speicher ge
speichert. Die Daten in dem zweiten Speicher stellen einen
zweiten Videorahmen mit N2 Pixeln pro Zeile dar. Das Ver
hältnis der Anzahl von Pixeln pro Zeile, d. h. N2 geteilt
durch N1, ist etwa gleich der Auflösung des zweiten Video
stroms geteilt durch die Auflösung des ersten Videostroms.
Wenn es erwünscht ist, kann der zweite Speicher Daten für
stationäre und sich bewegende Bilder mit hoher Auflösung
einschließen. Ein zweiter Videodatenstrom wird von dem zwei
ten Speicher mit einer zweiten Rate erzeugt, die schneller
ist als die erste Rate. Das Verhältnis der zweiten Rate ge
teilt durch die erste Rate ist etwa gleich N2 geteilt durch
N1. Der erste und zweite Videodatenstrom werden verbunden,
um einen einzigen verbundenen Videodatenstrom zu erzeugen,
der auf dem Videomonitor angezeigt wird.
Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfin
dung wird nachfolgend unter Bezugnahme auf die beiliegenden
Zeichnungen näher erläutert. Es zeigen:
Fig. 1 ein Blockdiagramm des gesamten Videographiksystems
der vorliegenden Erfindung;
Fig. 2 ein genaueres Blockdiagramm eines Abschnittes des
Videographiksystems aus Fig. 1;
Fig. 3 ein Zeitverlaufsdiagramm, das dem Blockdiagramm aus
Fig. 2 zugeordnet ist;
Fig. 4 ein Zeitverlaufsdiagramm, das Videosignale mit
höherer und niedrigerer Auflösung gemäß der vor
liegenden Erfindung darstellt;
Fig. 5 einen vergrößerten Abschnitt eines Rasterabtastan
zeigebildschirms, der ein Liniensegment mit einer
Bildunschönheit und dasselbe Segment, angezeigt un
ter Verwendung des Verfahrens und der Vorrichtung
der vorliegenden Erfindung, zeigt;
Fig. 6 einen Rasterabtastanzeigenbildschirm gemäß der vor
liegenden Erfindung, der ein verbundenes Videobild
zeigt, das Text und Graphik mit niedrigerer Auflö
sung, ein stationäres EKG-Signalverlaufsfeld mit
hoher Auflösung und ein sich bewegendes EKG-Signal
verlaufsfeld mit hoher Auflösung enthält;
Fig. 7 ein genaueres Blockdiagramm des Videoweges mit
höherer Auflösung;
Fig. 8 eine Schnittstelle, die die Eingangs- und Ausgangs
signale zwischen der Videosteuerung und einem typi
schen VRAM (VRAM = Video-RAM; RAM = Speicher mit
wahlfreiem Zugriff) zeigt;
Fig. 9 ein Blockdiagramm für die Videosteuerung an der
Doppel-Tor-RAM-Schnittstelle;
Fig. 10 eine Schnittstelle zwischen der Videosteuerung und
dem RAMDAW (RAMDAW = RAM-Digital/Analog-Wandler);
Fig. 11 eine Schnittstelle zwischen dem VRAM und dem RAMDAW
mit einem Multiplexer zum Auswählen der dynamischen
und der statischen Pixelebene;
Fig. 12 eine Darstellung der Taktgeneratorschaltung aus
Fig. 7;
Fig. 13 ein Diagramm, das die VRAM-Zuordnung zu den ver
schiedenen Graphikebenen zeigt;
Fig. 14 ein Diagramm, das die Eingangs- und Ausgangssignale
der Videosteuerung aus Fig. 7 zeigt;
Fig. 15 ein Diagramm, das die VRAM-Organisation für eine
normale Schreib-Funktion zeigt; und
Fig. 16 ein Diagramm, das die VRAM-Organisation für eine
Block-Schreibfunktion zeigt.
Bezugnehmend auf Fig. 1 schließt das Blockdiagramm des ge
samten Videographiksystems 10 der vorliegenden Erfindung
eine schnelle Videographikkarte 12, eine langsame Graphik
karte 14, eine Datenerfassungskarte 16, eine Personalcom
puter-CPU 18 und einen Monitor 20 ein. Die Karten können
separate, geätzte Schaltungsplatinen sein, die in dem Per
sonalcomputer untergebracht sind. Die Graphikkarten 12 und
14 können auf einer einzelnen Graphikkarte kombiniert sein,
wenn erwünscht. Die Datenerfassungskarte 16 empfängt analoge
Daten, wie z. B. biologische Daten, von einem Patienten, der
durch EKG-Elektroden 38 überwacht wird. Die analogen Daten
werden in einem Analog/Digital-Wandler 40 digitalisiert und
an die Datenerfassungskarte 16 geliefert. Die digitalen
Daten können gefiltert sein oder es kann auf sie auf andere
Weise in der digitalen Signalverarbeitungsschaltung 42 (DSV-
Schaltung) eingewirkt werden. Sobald die digitalen Daten
verarbeitet sind, werden sie an einen Eingang des Datenspei
chers 46 durch Steuerung eines Mikroprozessors 44 geliefert.
Der Personalcomputer empfängt die verarbeiteten Daten von
der Datenerfassungskarte 16, speichert die Daten auf seiner
Festplatte, nachdem jegliche notwendige Formatierung durch
geführt wurde, und liefert die Daten direkt an die langsame
Videokarte 14 und durch den Schnittstellenspeicher 24 in
direkt an die Videosteuerung 26.
Sowohl die langsame als auch die schnelle Videokarte 12 und
14 schließen eine Videosteuerung, einen Videospeicher und
ein RAMDAW ein. Die Videosteuerung 32 auf der langsamen
Videokarte 14 empfängt zusammen mit begleitenden Anzeigebe
fehlen, die in dem 800 × 600 Videospeicher 34 gespeichert
sind, Daten direkt von der CPU. Andere Videospeicherkonfi
gurationen sind möglich, z. B. 1024 × 768 oder jegliche
andere gewünschte Konfiguration, abhängig von dem Betrag an
Videospeicher, der auf der langsamen Videokarte 14 verfügbar
ist. Der RAMDAW 36 wandelt den Datenstrom von dem Speicher
34 in analoge RGB-Ströme (Rot-Grün-Blau-Ströme) um, die an
einen der Eingänge der Summiererschaltung 22 geleitet
werden.
Auf ähnliche Weise empfängt die Videosteuerung 26 auf der
schnellen Videokarte 12, die z. B. eine 80960CA integrierte
Schaltung, hergestellt durch Intel Corporation aus Santa
Clara, Kalifornien, sein kann, indirekt Daten von der CPU 18
durch den Schnittstellenspeicher 24. Die Videosteuerung 26
führt jegliche zusätzlich notwendige Filterung der von der
CPU 18 ankommenden Daten durch, wandelt die Daten in Pixel-
Daten um und speichert die Pixel-Daten in dem Videospeicher
28. Die Videosteuerung 26 stellt ebenfalls fest, welche Da
ten auf dem Bildschirm angezeigt werden und steuert die Be
wegung und die Färbung des Bildes. Die Konfiguration des
Videospeichers 28 wird durch die erwünschte Auflösung fest
gelegt und wird sich abhängig von der ausgewählten Auflö
sung, z. B. 2000 × 600, 1700 × 768 oder jeglicher anderen
Konfiguration, verändern. Der RAMDAW 30 wandelt den Daten
strom aus dem Speicher 28 in analoge RGB-Ströme um, die an
den anderen der Eingänge der Summiererschaltung 22 geleitet
werden. Die Summiererschaltung 22 verbindet die analogen
RGB-Ströme in eine verbundene, analoge Videoausgabe, die auf
dem Rasterabtastmonitor 20 angezeigt werden.
Ein genaueres Blockdiagramm der Videokarten 12 und 14, des
Summierers 22 und des Monitors 20 ist in Fig. 2 gezeigt. Die
Videospeicher 28 und 34, die Daten und Steuersignale von den
jeweiligen Steuerungen 26 und 32 empfangen, sind wie in Fig.
1 gezeigt. Die Ausgänge der Videospeicher sind jeweils mit
den Eingängen der RAMDAWs 30 bzw. 36 durch einen entspre
chenden Mehr-Pixeldatenbus, z. B. einen 4-Pixeldatenbus, ge
koppelt. Jeder Pixel wird durch ein oder mehr Datenbits dar
gestellt, die die Farbinformationen kodieren. Die Anzahl von
Bits, die verwendet wird, wird durch die Anzahl von mögli
chen Farben festgelegt, die durch die Größe der Farbpalette
in dem RAMDAW festgelegt ist. Die Ausgänge der RAMDAWs 30
und 36 werden in der Summiererschaltung 22 kombiniert und
auf dem Rasterabtastmonitor 20 angezeigt.
Um sowohl eine horizontale als auch eine vertikale Synchro
nisation zwischen dem Videostrom mit niedriger Auflösung und
dem Videostrom mit hoher Auflösung zu schaffen, ist ein Sys
temtaktgenerator 48 erforderlich. Der Systemtaktgenerator
schafft einen Standard GUI-Punkttakt (GUI = Graphical User
Interface = Graphische Anwenderschnittstelle) und schafft
eine Anregung, aus der der vertikale Synchronisationsimpuls
Vsync und der horizontale Synchronisationsimpuls Hsync abge
leitet werden. Der Punkttakt des Videospeichers 34 wird aus
dem Punkttakt des RAMDAW 36 abgeleitet, der ein ganzzahliges
Vielfaches dessen ist, z. B. ein Vielfaches von vier. Ein
Synchronisationsgenerator 50 empfängt den GUI-Punkttakt, um
ein horizontales Hsync-Signal mit 48 kHz und mit vertikales
Vsync-Signal mit 72 Hz zum Abtasten der Videodaten über den
Videomonitorbildschirm zu erzeugen. Das Hsync-Signal wird
ebenfalls als ein Eingangssignal für eine Phasenregelkreis
schaltung 52 verwendet. Die Phasenregelkreisschaltung ver
wendet einen Frequenz-Spannungswandler und einen spannungs
gesteuerten Oszillator, wie es in Fachkreisen bekannt ist.
Der Phasenregelkreis erzeugt zwei schnelle Takte, die beide
mit dem Hsync-Impuls synchronisiert sind. Ein erster Takt
wird für den RAMDAW 30 geschaffen, und ein zweiter Takt (der
erste Takt geteilt durch ein ganzzahliges Mehrfaches, z. B.
vier) wird dem Videospeicher 28 bereitgestellt.
Ein Zeitdiagramm ist in Fig. 3 gezeigt, das die Beziehung
zwischen dem Takt und den Hsync-Signalen darstellt. Eine
Taktflanke des GUI-Punkttaktes wird verwendet, um das Hsync-
Signal auszulösen. Das Hsync-Signal ist typischerweise ein
Impuls, ist aber aufgrund der Ungleichheit der Frequenzen
zwischen dem Takt- und dem Synchronisationssignal in Fig. 3
als Stufenfunktion gezeigt. Eine Taktflanke des Hsync-Sig
nals löst ihrerseits die Takte für die hohe Auflösung für
den Videospeicher 28 und den RAMDAW 30 aus.
Die Verbesserung bei Bildunschönheiten und die resultieren
den hoch auflösenden Graphikbilder sind mit den Signalver
laufspaaren 54, 56 und 58, die in Fig. 4 gezeigt sind, dar
gestellt. Bei jedem Signalverlaufspaar ist der A-Signalver
lauf eine digitale Spannung oder analoge RGB-Stromvideodaten
und der B-Signalverlauf ist die Intensität des Bildes, wie
es tatsächlich auf dem Bildschirm des Videomonitors ange
zeigt wird. Beim Signalverlaufspaar 54 ist ein langsamer Im
pulszug mit einer minimalen Impulsbreite, die einem
individuellen Pixel entspricht, gezeigt, der geeignet ist,
auf einem Rasterabtastmonitor, wie z. B. dem eines Personal
computers, angezeigt zu werden. Der angezeigte Signalverlauf
ist aufgrund der Bandbreite des Videomonitors leicht gefil
tert und die resultierende Bildschirmintensität stellt ein
vollständig beleuchtetes Pixel dar, das mit einem vollstän
dig dunklen Pixel wechselt. Beim Signalverlaufspaar 56 ist
ein schneller Videoimpulszug gezeigt, bei dem jeder schnelle
Impuls eine minimale Impulsbreite hat, die kleiner als das
Minimum der langsamen Impulsbreite ist, aber aufgrund der
Bandbreite des Videomonitors ist die resultierende Bild
schirmintensität nicht ausreichend, um jedes schnelle Pixel
vollständig zu beleuchten. Beim Signalverlaufspaar 58 ist
wiederum ein Impulszug mit niedrigerer Frequenz gezeigt,
aber jeder Impuls in dem Impulszug umfaßt ein Paket von drei
schnellen Impulsen. Das resultierende Bildschirmbild kann
auf dem Bildschirm leicht dargestellt werden, nachdem die
minimale Impulsbreite jedes Pakets mindestens so groß wie
die minimale langsame Impulsbreite ist.
Obwohl in dem spezifischen Beispiel aus Fig. 4 drei schnelle
Pixelwerte für jeden gepackten Pixel verwendet werden, wird
die tatsächliche Anzahl von schnellen Pixeln pro Paket durch
das Verhältnis der Auflösung des Videostroms mit hoher Auf
lösung zu der Auflösung des Videostroms mit niedriger Auflö
sung festgelegt und kann deshalb im Durchschnitt eine nicht
ganzzahlige Zahl sein. Es ist wichtig festzustellen, daß die
schnellen Pakete leicht um eine oder mehrere schnelle Im
pulsbreiten phasenverschoben werden können, um das re
sultierende Bild bei der höheren Auflösung wieder auszurich
ten. Es wird darauf hingewiesen, daß das Phasenverschieben
um ein schnelles Pixel zwischen den Signalverlaufspaaren 54
und 58 in Fig. 4 gezeigt ist. Obwohl die Phasenverschiebung
von Abtastzeile zu Abtastzeile willkürlich kleingemacht wer
den kann, können die Pakete genau beleuchtet werden, wenn
genug schnelle Pixel zusammengepackt sind und die Video
datenstromfrequenz etwa gleich der Videobandbreite des Moni
tors ist.
Um die größere Anzahl von Pixelwerten pro Zeile, die in dem
schnellen Videospeicher 28 gespeichert sind, auf demselben
Videomonitor anzuzeigen, muß die Taktrate auf dem schnellen
Videoweg erhöht werden. Wenn der langsame Speicher 34 N1
Bits Datenspeicherung pro Videozeile hat, und der schnelle
Speicher hat N2 Bits Datenspeicherung, wird das Verhältnis
von N2 zu N1 wünschenswerterweise gleich dem Verhältnis der
schnellen Taktrate zu der langsamen Taktrate gemacht. Durch
Ändern der Taktraten für die jeweiligen Speicher und
RAMDAWs, wird die angezeigte Videozeile in jeder Graphik
ebene gleich. Bei dem bevorzugten Ausführungsbeispiel ist
der langsame Speicher 34 ein Videospeicher mit einem Spei
chergebiet von etwa 800 auf 600 Pixel, und der schnelle
Speicher 28 schließt zwei Speicherabschnitte ein, wobei je
der Abschnitt ein Speichergebiet von etwa 2000 auf 600 Pixel
hat. Das Verhältnis der schnellen Taktsignalfrequenz zu der
langsamen Taktsignalfrequenz wird deshalb ausgewählt, um
etwa 2,5 zu sein. Bei dem bevorzugten Ausführungsbeispiel
ist die tatsächliche langsame Taktsignalfrequenz etwa 50 MHz
geteilt durch vier - die Anzahl der Pixel in dem entsprech
enden Datenausgangswort - und die schnelle Taktsignal
frequenz ist etwa 125 MHz geteilt durch vier - ebenfalls die
Anzahl der Pixel in dem entsprechenden Datenausgangswort.
Die Taktfrequenz der RAMDAWs 36 und 30 ist 50 MHz bzw.
125 MHz.
In Fig. 5 ist ein angezeigtes Liniensegment 60 gezeigt, wie
es niedrig auflösenden Pixeln auf einem Videomonitor ent
spricht. Das tatsächliche Liniensegment 62 entspricht sechs
niedrig auflösenden Pixeln 64 bis 74. Bei dem herkömmlichen
Monitor können die Pixel nur um die Breite eines niedrig
auflösenden Pixels verschoben werden. Deshalb erscheint auf
grund der Diskontinuität zwischen dem Pixel 68 und 70 eine
unschöne, unscharfe Kante. Bei dem dargestellten Linienseg
ment 60', daß das Verfahren der vorliegenden Erfindung ver
wendet, kann jeder dargestellte Pixel in dem Liniensegment
um einen Bruchteil eines niedrig auflösenden Pixels verscho
ben werden. Der Bruchteil des niedrig auflösenden Pixels
wird durch die Anzahl der höher frequenten Pixelwerte, die
verwendet werden, um jeden Pixel aufzubauen, festgelegt. In
dem Beispiel in Fig. 5 werden drei separate höher auflösende
Pixelwerte verwendet, um jeden angezeigten Pixel zu erzeu
gen. Deshalb kann jeder dargestellte Pixel um ein Drittel
einer niedrig auflösenden Pixelbreite verschoben werden. Das
resultierende angezeigte Liniensegment 60' hat deshalb viel
weniger Bildunschönheiten, nachdem es dort keine einzelne
abrupte Diskontinuität zwischen dem Pixel 68' und 70' gibt.
Jeder Übergang von Abtastzeile zu Abtastzeile ist ein Drit
tel eines niedrig auflösenden Pixel. Das angezeigte Bild ist
durch das menschliche Auge viel einfacher zu integrieren und
wird für eine viel höhere Auflösung als die des angezeigten
Liniensegments 60 gehalten.
Fig. 6 zeigt einen Monitorbildschirm 76, der ein niedrig
auflösendes Feld 78 anzeigt, wie es auf einem Personalcompu
ter mit Text 80 und Graphiken 82, die beide mit einer vorher
festgelegten Auflösung dargestellt sind, vorgefunden würde.
Das Feld 78 kann sich über das gesamte Bildschirmgebiet 76
erstrecken oder es kann, wie gezeigt, begrenzt sein. Gleich
zeitig werden einer oder mehrere Kanäle von sich bewegenden
EKG-Signalverläufen 86A bis 86C mit einer zweiten vorher
festgelegten Auflösung, die größer als die erste Auflösung
ist, gemäß dem oben beschriebenen Verfahren dargestellt.
Eine oder mehrere stationäre EKG-Signalverläufe 84A und 84B
werden ebenfalls gleichzeitig mit der zweiten Auflösung
angezeigt. Die hoch auflösenden EKG-Signalverläufe können
für jegliche willkürliche Anzahl von Kanälen und an jeg
licher Position auf dem Bildschirm 76 angezeigt werden. Die
stationären EKG-Signalverläufe 84A und 84B können ein Durch
schnitt oder eine Momentaufnahme einer der angezeigten sich
bewegenden Signalverläufe sein, oder sie können ein Durch
schnitt oder eine Momentaufnahme eines weiteren nicht ange
zeigten Kanales sein. Bei dem bevorzugten Ausführungsbei
spiel schließt der Speicher 28 zwei unterschiedliche Spei
cherorte ein. Ein erster Speicherort wird verwendet, um
Daten für das sich bewegende EKG-Signalverlaufsbild zu spei
chern, und ein zweiter Speicherort wird verwendet, um Daten
für das stationäre EKG-Signalverlaufsbild zu speichern.
Es wurde gezeigt, daß das Verfahren zum gleichzeitigen An
zeigen von Bildern mit verschiedenen Auflösungen auf einem
Videomonitor die folgenden Schritte einschließt:
Speichern von Daten in einem ersten Speicher mit N1 Pixel orten pro Zeile,
Erzeugen von ersten Videodaten mit einer ersten Rate,
Speichern von Daten in einem zweiten Speicher mit N2 Pixel orten pro Zeile, und
Erzeugen eines zweiten Videodatenstroms mit einer zweiten Rate.
Speichern von Daten in einem ersten Speicher mit N1 Pixel orten pro Zeile,
Erzeugen von ersten Videodaten mit einer ersten Rate,
Speichern von Daten in einem zweiten Speicher mit N2 Pixel orten pro Zeile, und
Erzeugen eines zweiten Videodatenstroms mit einer zweiten Rate.
Das Verhältnis der zweiten Rate geteilt durch die erste Rate
ist wünschenswerterweise auf N2 geteilt durch N1 gesetzt.
Die Zahlen N2 und N1 sind ganze Zahlen, aber das Verhältnis
muß keine ganze Zahl sein. Der erste und der zweite Video
datenstrom werden verbunden und auf einem herkömmlich er
hältlichen Personalcomputervideomonitor angezeigt. Die Ver
besserung der Auflösung und die Reduzierung von Bildunschön
heiten bei den hoch auflösenden Bildern ist möglich, nachdem
nachfolgende Zeilen um Schrittweiten von einzelnen hoch auf
lösenden Pixeln leicht verschoben sind.
Ein genaueres Blockdiagramm des höher auflösenden Videoweges
ist in Fig. 7 gezeigt. Jeder der Blöcke und die damit ver
bundenen Funktionen in dem Blockdiagramm wird im folgenden
genauer beschrieben. Bei der Beschreibung des bevorzugten
Ausführungsbeispiels, die folgt, ist die Videosteuerung 26
der 80960CA, der durch die Intel Corporation hergestellt
wird. Andere Mikroprozessoren oder Mikrosteuerungen mit aus
reichender Rechenleistung können jedoch verwendet werden.
Die VRAM/DRAM-Steuerung 100 (DRAM = dynamisches RAM = dy
namischer Speicher mit wahlfreiem Zugriff) ist eine verbun
dene DRAM- und VRAM-Steuerung. Der erste Abschnitt der
VRAM/DRAM-Steuerung 100, die DRAM-Steuerung, steuert die
Schnittstelle zwischen der Videosteuerung 26 und zwischen
ihrem entsprechenden Speicher 150, bevorzugterweise ein
DRAM. Der zweite Abschnitt, die VRAM-Steuerung, steuert die
Schnittstelle zwischen der Videosteuerung 26 und dem VRAM
28. Der DRAM-Steuerungsabschnitt ist aus Kostengründen in
einer anwendungsspezifischen integrierten Schaltung (ASIC =
Application Specific Integrated Circuit) realisiert, kann
aber auch unter Verwendung einer Standard-DRAM-Steuerung,
die mit der Videosteuerung 26 kompatibel ist, realisiert
werden. Die getrennte VRAM-Steuerung ist wünschenswert, weil
das VRAM ein serielles Register und ein Farbregister hat,
die im DRAM nicht vorhanden sind. Zusätzliche Zeilen sind
vorhanden, um Übertragungen aus diesen Extraspeicherseg
menten durchzuführen. Im besonderen führt der VRAM-Steue
rungsabschnitt die folgenden Basisfunktionen durch: Über
tragen von Daten zwischen dem Hauptspeicher-Array des VRAMs
und seinem seriellen Register; Schreiben in das Farbre
gister; Anwenden des Farbregisters bei Schreibfunktionen;
und Ermöglichen der Verwendung der Schreibmaskenfunktionali
tät des VRAMs. Bei dem bevorzugten Ausführungsbeispiel ist
die VRAM-Steuerung ein DP8520, der von der National Semicon
ductor Corporation aus Santa Clara, Kalifornien, hergestellt
wird.
Die Übertragungen aus dem Hauptspeicher an das serielle Re
gister sind für die Videoverschiebungsaktualisierungsfunk
tion (VSUD = Video Shift Update) erforderlich. Die VSUD ist
ein kritischer Abschnitt der Fähigkeit, den Videospeicher
auf einem Bildschirm anzuzeigen. Sie besteht im wesentlichen
aus dem Auswählen einer gegebenen Reihe in dem VRAM-Speicher
und in der Übertragung dieser an das serielle Register. Das
serielle Register ist dann die Quelle des Pixelstroms, der
in analoge Videosignale (durch den RAMDAW 30 und den Video
mischer 22) umgewandelt wird. Mit der gegebenen kritischen
Zeitnatur der VSUD ist es erwünschenswert, die Prozedur kom
plett hardwaremäßig zu realisieren.
Ein Anzeigezeilenzähler, der in Fig. 7 nicht gezeigt ist,
ist in der Videosignalsteuerung 800, die unten beschrieben
wird, verfügbar, um festzulegen, welche Reihe des VRAMs
durch die VSUD angesteuert werden soll. Dieser Zähler wird
die Zeilennummer verfolgen, die als nächste auf der Anzeige
abgetastet werden wird. Um die Anzahl von Datenzeilen zwi
schen der VRAM/DRAM-Steuerung 100 und der Videosignalsteue
rung 800 zu reduzieren, wird letztere die Zeilennummer de
kodieren und die Signale Auswahl_D und Auswahl_S erzeugen.
Die Signale werden verwendet, um die Quellenspeicherbänke
für die dynamische bzw. statische Ebene zu schalten. Tat
sächlich werden diese Signale nicht durch die
VRAM/DRAM-Steuerung 100 an sich benutzt, sondern durch die
VRAM/RAMDAW-Schnittstelle 300. Die Eingangs- und Ausgangs
signale, die einem typischen VRAM zugeordnet sind, sind in
Fig. 8 gezeigt.
Zusätzlich erzeugt die VSUD-Hardware eine Hardware-Bewegung
(für die dynamische höher auflösende Ebene). Ein Teil der
VRAM/DRAM-Steuerung 100 besteht aus einem Bewegungs-Regis
ter, das die Anfangsadresse der Zeile der dynamischen Ebene
enthält. Dieses Register wird durch Software aktualisiert,
die auf der Videosteuerung 26 derart läuft, daß es zu der
notwendigen Bewegungsgeschwindigkeit (z. B. 25 mm/s oder
50 mm/s) führt. Der Bewegungswert wird dann verwendet, wenn
die VSUD für die dynamische Ebene durchgeführt wird.
Um dem VRAM die verschiedenen Schreibmodi zugänglich zu ma
chen, wird dasselbe VRAM mehrere Male auf dem Speicherplatz
abgebildet. Der Schreibmodus hängt dann davon ab, wohin der
Prozessor die Informationen schreibt. Die VRAM-Steuerung ist
deshalb zur ordnungsgemäßen Dekodierung der verschiedenen
Adressengebiete und zum Ausführen des entsprechenden Modes
tauglich. Das Lesen aus jeglichem der Gebiete wird dasselbe
sein, bestehend aus den Bit-Informationen in dem Speicher
(und nicht den Pixel-Informationen).
Die Schnittstelle zwischen dem Personalcomputerbus (PC AT-
Bus) und der Videosteuerung 26 erfolgt über ein 8 K × 16 Bit
Doppel-Tor-RAM (DPRAM) 24. Die derzeitige Bauelementauswahl
für das DPRAM ist ein IDT 7025, der von Integrated Device
Technology aus Sunnyvale, Kalifornien, hergestellt wird.
Dieses Teil schafft den Semaphor und die Unterbrecherlogik,
die durch das Schnittstellenprotokoll verwendet wird.
Der DPRAM-Teil wird in dem Videosteuerungsspeicherplatz im
Segment 9 an der Adresse $9000 0000H als 16 Bit Baustein
abgebildet. Die 8 Semaphor-Register werden in das Gebiet 8
an der Adresse $8000 0000H abgebildet. Der Ort $9000 3FFEH
in dem DPRAM kann durch die Videosteuerung 26 geschrieben
werden, um eine Unterbrechung auf dem PC AT-Bus zu veranlas
sen. Der Ort $9000 3FFCH wird durch den PC AT verwendet, um
die Videosteuerung 26 durch *XINT5 zu unterbrechen. Die Un
terbrechert lag in dem DPRAM wird in der Unterbrecherservice
routine durch Lesen oder Schreiben an den Ort $9000 3FFCH
gelöscht. Das Wartezustandsprofil für die Gebiete 8 und 9
basiert auf der Buszugriffszeit der Videosteuerung 26 und
auf der Wartezeit des DPRAM. Das Schaltungsdiagramm der
Videosteuerung an die Doppel-Tor-RAM-Schnittstelle ist in
Fig. 9 gezeigt.
(ROM = Read only Memory = nur Lesespeicher)
Das System-ROM 600 wird verwendet, um daraus zu starten, um
den anfänglichen Selbsttest durchzuführen und um dann den
Code, der ausgeführt werden soll, von dem PC in das System-
RAM zu laden. Dieser Code wird wünschenswerterweise auf
einem Minimum gehalten, um leichter in ein 32 K × 8 Bit-ROM
zu passen. Das ROM wird in das Gebiet E der Speichertabelle
der Videosteuerung 26 an die Adresse $EFFF 0000H und in das
Gebiet F an die Adresse $FFFF 0000H abgebildet. Das
Start-ROM ist für die Initialisierungs-Startroutine (IBR =
Initialization Boot Record) wünschenswerterweise bei $FFFF
FF00H angeordnet.
Die Videosignalsteuerung 800, wie in Fig. 14 gezeigt, steu
ert verschiedene unterschiedliche Funktionen. Ihre Aufgabe
ist es, die Video-Schwarzschultern (leere Bildschirmgebiete)
und die interne Synchronisationsquelle zu installieren. Die
se zwei Funktionen sind durch die Videosteuerung 26 gänzlich
programmierbar. Beim Einschalten oder beim Rücksetzen begin
nt die Steuerung mit vorher eingestellten Werten. Nur die
erforderlichen Register können reprogrammiert werden, währ
end der Rest seine vorher eingestellten Werte behält.
Die Schwarzschultern sind als die leeren Gebiete definiert,
die den adressierbaren Abschnitt des Bildschirms umgeben.
Das obere und das untere Gebiet entspricht den vertikalen
Schwarzschultern und die seitlichen Gebiete entsprechen den
horizontalen Schwarzschultern. Diese Schwarzschultern werden
unter Verwendung des BLANK-Signals des RAMDAWs erzeugt, das
verhindert, daß jegliche Daten, die durch das RAMDAW empfan
gen werden, angezeigt werden.
Die Definition der vier Schwarzschultern legt die adressier
bare Bildschirmgröße logisch fest. Tatsächlich wird mit dem
derzeitigen Funktionsmodus nicht alles des vorhandenen VRAMs
auf den Bildschirm abgebildet. Angenommen der Fall von
horizontalen Schwarzschultern. Der Video-RAM-Puffer inner
halb des VRAMs 28 schafft bis zu 2048 Pixel für jede Zeile.
Durch Definieren der Größe der zwei Schwarzschultern wird
ebenfalls die tatsächliche Anzahl von sichtbaren Pixeln auf
jeder Zeile definiert. Wenn die Schwarzschultern groß sind,
werden weniger Pixel auf jeder Zeile verwendet und es gibt
mehr leeres Gebiet auf der linken und der rechten Seite des
Bildschirms. Das Entsprechende ist für die vertikalen
Schwarzschultern gültig.
Der Schwarzschultergenerator besteht im wesentlichen aus
zwei Zählern; einer, der die Abtastzeilen zählt, und einer,
der die Pixel zählt, die auf der derzeitigen Zeile abge
tastet wurden. Die Schwarzschultern sind als eine gegebene
Anzahl von Zeilen (vertikal) oder Pixeln (horizontal) de
finiert. Folglich sind die zwei programmierbaren Werte die
Anzahl der Zeilen, die der oberen Schwarzschulter entspre
chen, und die Anzahl von Pixeln (geteilt durch 16) für die
linke Schwarzschulter.
Die Hardware aktiviert das BLANK-Signal, während die Zähler
Werte haben, die kleiner als die programmierten Werte sind.
Sobald die vorher definierten Werte erreicht sind, wird das
BLANK-Signal deaktiviert. Zusätzlich reaktiviert die Hard
ware das BLANK-Signal, wenn die Grenze der Auflösung plus
die erste Schwarzschulter angetroffen wird.
Im Fall von Video-Schwarzschultern besteht die Programmie
rung aus dem Definieren der Größe der vertikalen und der
horizontalen Schwarzschulter. Nachdem alle vier Schwarz
schultern - obere, untere, linke und rechte - programmiert
werden können, kann sich die adressierbare Bildschirmgröße
verändern. Folglich sollte darauf geachtet werden, die
Schwarzschultern derart zu definieren, daß eine geeignete
sichtbare Bildschirmgröße für das gegebene Format der ande
ren Videosignale erzeugt wird. Vier Speicherorte werden ver
wendet, um die Schwarzschulter-Installationen zu definieren.
Die interne Synchronisationsquelle wird verwendet, wenn es
erwünscht ist, das Graphiksystem in einem eigenständigen
Modus zu betreiben, entweder mit oder ohne eine begleitende
langsame Videokarte 14. In diesem Modus kann es keine exter
nen Synchronisationssignale zur Synchronisation geben. Folg
lich werden die Signale intern erzeugt. Die Charakteristika
dieser Signale sind komplett programmierbar.
Die Hardware, die erforderlich ist, um die interne Synchro
nisationsquelle auszuführen, besteht im wesentlichen aus
zwei Zählern, einer für die horizontale Synchronisation und
der andere für die vertikale Synchronisation. Ein vollstän
diger Zählstand entspricht einer Periode des entsprechenden
Signals. Wenn dieser erreicht ist, wird der Zähler zurückge
setzt und beginnt von vorne. Jeder Zähler arbeitet im
Gleichklang mit zwei Registern, um das geeignete Signal zu
erzeugen.
Die zwei Register definieren die Periode dieses Signals und
die Dauer des SYNC-Abschnitts des Signals (wodurch tatsäch
lich der Arbeitszyklus definiert wird). Wenn der Zähler
durch die Werte in den Registern fährt, wird das geeignete
Verhalten in dem resultierenden Signal erzeugt. Wenn der
Zähler z. B. über den Wert in dem "SYNC-Dauer"-Register geht,
wird das SYNC-Signal den Übergang von niedrig nach hoch
durchführen. Sobald die Periodendauer erreicht ist, wird der
Zähler zurückgesetzt und die SYNC-Signale machen den negati
ven Übergang.
Die vier Register werden in dem Mikroprozessorspeicherplatz
derart abgebildet, daß die SYNC-Signale vollständig program
miert werden können. Der Zeitverlauf des horizontalen Syn
chronisationssignals wird als eine gegebene Anzahl von
Perioden des Punkttakts geteilt durch 16 definiert. Das
vertikale Synchronisationssignal wird als die Anzahl von
Perioden des horizontalen Synchronisationssignals definiert.
Wenn z. B. ein Wert von vier in das SYNC-Horizontal-SYNC-Dau
er-Register plaziert wird, bedeutet dies, daß der SYNC-Ab
schnitt der horizontalen Synchronisation vier Perioden des
Punkttakts geteilt durch 16 ist, oder 64 Perioden des Punkt
takts, z. B. 125 MHz. Wenn ein solcher Wert in dem entsprech
enden vertikalen Register wäre, würde er eine SYNC-Vertikal-
Dauer von vier horizontalen Synchronisationsperioden er
zeugen.
Um die interne Synchronisationsquelle zu verwenden, ist es
erforderlich, die Perioden, die Arbeitszyklen und die Sig
nalpolarität des horizontalen und des vertikalen Synchro
nisationssignals zu definieren. Fünf Speicherorte sind für
diese Aufgabe vorhanden. Die Definition, daß eine externe
Synchronisationsquelle verwendet werden soll (wie in dem
eigenständigen Modus), erlaubt dem Anwender nicht, die ande
ren Steuerungseinstellungen zu ignorieren. Obwohl externe
Synchronisationssignale verwendet werden, muß die Video
signalsteuerung immer noch das BLANK-Signal erzeugen. Wenn
die internen Synchronisationssignale und Schwarzschultern
nicht ordnungsgemäß installiert sind, wird das BLANK-Signal
nicht in der erforderlichen Form erzeugt werden.
Das allgemeine Videoregister hat drei unterschiedliche Funk
tionen: Definition der vertikalen Synchronisationsperioden
verschiebung, Festlegung der Polarität der Synchronisations
signale und Auswählen des eigenständigen Betriebes gegenüber
einem kombinierten Betrieb mit einer S-VGA-Karte (S-VGA =
Super VGA). Wie bei allen anderen Registern hat dieses eben
falls einen vorher eingestellten Wert. Dieser Wert setzt die
vertikale Synchronisationsperiodenverschiebung auf 512, bei
de Synchronisationspolaritäten auf aktiv niedrig und be
treibt das Graphiksystem in Verbindung mit einer S-VGA-
Karte.
Die Polaritätsfunktion ist mit der gegebenen besonderen Aus
fährung der Videosignalsteuerung notwendig. Standardfunk
tionen nehmen an, daß sowohl das vertikale als auch das
horizontale Synchronisationssignal aktiv niedrig sind. Ver
schiedene Anwendungen können jedoch ein anderes Polaritäts
schema erfordern. Folglich wurden zwei Bits beiseite ge
stellt, um die Polarität der Signale zu definieren.
Die abschließende Funktion legt fest, ob das Graphiksystem
alleine oder mit einer S-VGA-Karte arbeiten wird. Dies wählt
grundsätzlich aus, ob die Synchronisationssignale der ande
ren Karte verwendet werden, oder ob die eigenen Synchroni
sationssignale der Steuerung verwendet werden. Auch wenn das
Graphiksystem installiert ist, um mit der S-VGA-Karte zu ar
beiten, sollte darauf hingewiesen werden, daß die Werte in
den anderen Registern immer noch wichtig sind. Dies ist
aufgrund der Tatsache, daß die Videosignalsteuerung immer
noch das BLANK-Signal erzeugen muß. Die Registerwerte müssen
in Einklang mit dem externen Synchronisationssignal arbei
ten, um das korrekte BLANK-Signal zu erzeugen. Die vorher
eingestellten Werte sollten für dieses Ziel ausreichend
sein.
Bezugnehmend auf Fig. 7, ist das RAMDAW 30 der Abschnitt des
Graphiksystems, der für die Übersetzung der digitalen Pixel
daten in analoge RGB-Signale verantwortlich ist. Als solcher
kann er in drei Hauptteile unterteilt werden: einen Multi
plexer, eine Farbpalette und den dreifachen Digital/Analog-
Wandler (DAW). Der Multiplexer nimmt vier oder fünf 8-Bit-
Pixel gleichzeitig und gibt diese eins nach dem anderen ab,
um auf die Farbpalette zuzugreifen. Der Pixelwert wird ver
wendet, um einen 24-Bit-Farbwert (8 Bit für jede Primär
farbe) auszuwählen, der dann in den dreifachen 8-Bit DAWs
verwendet wird, um das entsprechende rote, grüne und blaue
Analogsignal zu erzeugen. In dem bevorzugten Ausführungsbei
spiel wird ein Brooktree Bt458 RAMDAW verwendet.
Die programmierbare Farbpalette des RAMDAW ist der Schlüssel
zu dem Färbungsschema. Es besteht aus 16 Einträgen, jeder
24 Bits breit (8 Bit jeweils für das rote, grüne und blaue Ana
logsignal), von denen alle vollständig programmierbar sind,
um jeglichen erwünschten Farbwert zu haben. Die Verwendung
eines Farbpaletteneintrags wird durch die Daten in dem VRAM
getrieben. Diese Daten sind die tatsächlichen Palettenein
tragsnummern. Ein Wert von Null im VRAM zeigt folglich die
Verwendung der Farbe Null in der Palette an, was immer auch
der Farbwert ist. Der verwendete Eintrag wird jedoch durch
die VRAM-Daten sowohl für die statische als auch für die
dynamische Ebene festgelegt, wie in dem Graphikebenen-Misch
ungsabschnitt unten beschrieben wird.
Bezugnehmend auf Fig. 10 sind die Hauptfunktionen, die durch
die Videosteuerungs/RAMDAW-Schnittstelle, in Fig. 7 nicht
gezeigt, geschaffen werden: Installieren des Hauptbetriebs
modus (Multiplexerschema, Auswahl der Farbpalette, Blink
raten und Überlagerungsaktivierung); Installieren des Lese-
und Blinkmaskenregisters; Initialisieren der Farbpalette mit
den notwendigen Farbwerten; und Definieren der Überlage
rungsfarben, wenn sie verwendet werden.
Die Prozedur, um Daten aus dem RAMDAW zu lesen oder in die
ses zu schreiben, ist ein Zweistufen-Prozeß. Die erste Stufe
ist es, den entsprechenden Wert in das Adressenregister zu
schreiben, dann die Daten entweder von einem der anderen
Register zu lesen oder in dieses zu schreiben. Um z. B. den
Wert der Farbe 8 in der Farbpalette zu bestimmen, ist es
wünschenswert, den Wert 8 zuerst in das Adressenregister zu
schreiben, und dann die Information an den Farbpalettenort
zu schreiben.
Neben dem Adressen- und dem Farbpalettenregister gibt es
zwei andere Register: das Steuerungs- und das Überlagerungs
farbenregister. Das Steuerungsregister ist tatsächlich eine
Ansammlung von vier unterschiedlichen Registern, die be
nötigt werden, um den Funktionsmodus des RAMDAW 30 zu in
stallieren.
Der Mischungsmodus zwischen zwei Graphikebenen ist gesamt
heitlich durch die Farben in der Farbpalette des RAMDAWs
definiert. Folglich wird das Schreiben der dynamischen Ebene
"über" die statische Ebene oder der statischen "über" die
dynamische oder das Mischen der beiden zusammen software
mäßig ausgeführt.
Wie in anderen Abschnitten ersichtlich ist, sind die VRAM-
Farbdaten für jedes Pixel nur 2 Bit tief, während das
RAMDAW-Pixeltor 8 Bits groß ist. Was bei dem bevorzugten
Ausführungsbeispiel tatsächlich passiert, ist, daß Bit 2 und
3 des RAMDAW-Tors für die dynamische Ebene und Bit 0 und 1
für die statische Ebene sind (Bit 4 bis 7 liegen für dieses
Ausführungsbeispiel auf Masse). Daher wird die Verbindung
der 2 Pixel auf eine Farbe in der Farbpalette zugreifen.
Dieses Format ermöglicht programmierbare Mischmoden.
Angenommen, daß an einem gegebenen Ort des Bildschirms ein
blaues, z. B. mit dynamischer Farbe 01b, Pixel auf der dyna
mischen Ebene und ein rotes, z. B. mit statischer Farbe 10b,
Pixel auf der statischen Ebene ist. Diese Verbindung wird
auf die Farbe 00000110b, oder 6, zugreifen. Wenn ein Dyna
mik-Über-Statik-Schema erwünscht ist, dann muß die Farbe 6
der Palette als blau definiert sein. Für den umgekehrten
Modus sollte die Farbe rot sein und die Farbe 6 könnte tief
rot sein oder eine andere Farbe, wenn ein gemischter Modus
erwünscht ist.
Bezugnehmend auf Fig. 11 ist die VRAM/RAMDAW-Schnittstelle
300 zwischen dem VRAM und dem RAMDAW notwendigerweise fähig,
zwei Graphikebenen auszuführen. Im allgemeinen besteht das
VRAM aus drei verschiedenen Banken, aus denen zwei Ebenen
erzeugt werden. Jede Ebene empfängt Daten von einer der zwei
bestimmten Banken zu jeglicher gegebenen Zeit. Folglich be
steht die Hauptfunktionalität der Schnittstelle darin, die
geeignete Bank für jede Ebene auszuwählen.
Bezugnehmend auf Fig. 12 hat das Taktgenerator-Untersystem
900 und 950 die Verantwortlichkeit für verschiedene unter
schiedliche Funktionen. Die erste Funktion ist die Synchro
nisation des Punkttakts mit den externen Synchronisations
signalen. Andere Funktionen schließen die Bereitstellung der
Signale, die zum Austakten der Daten aus dem seriellen Tor
der VRAMs notwendig sind, zum Laden der Pixelströme in den
RAMDAW 30 und zum Takten des Pixelzählerabschnitts der
Videosignalsteuerung 800 ein. Der Punkttakt beträgt 125 MHz.
Der Punkttakt, der durch den Taktgenerator 950 erzeugt wird,
muß mit dem horizontalen Synchronisationssignal, das durch
den hoch auflösenden Videoabschnitt verwendet wird, synchro
nisiert sein. Wenn dieses Synchronisationssignal intern pro
duziert wird, ist die Synchronisation durch den Entwurf
garantiert. Wenn das Synchronisationssignal von einer ex
ternen Quelle kommt, wird ein Phasenregelkreis (PLL) 900
verwendet, um den ordnungsgemäßen Punkttakt zu erzeugen. In
diesem Fall kann dem Punkttakt erlaubt werden, bis zu 3 ns,
bezogen auf die horizontale Synchronisation, zu schwanken.
Der serielle Takt des VRAMs und das RAMDAW Ladesignal sind
ein Viertel der Punkttaktfrequenz, d. h. 31,25 MHz. Dieser
Wert basiert auf der Tatsache, daß vier Pixel gleichzeitig
von dem VRAM an den RAMDAW übertragen werden. Beide Signale
werden aus den Punkttakt abgeleitet, um die Synchronisation
zu bestätigen, das Ladesignal muß aber von dem seriellen
Takt verzögert sein. Letztere Bedingung ist aufgrund der der
VRAM/RAMDAW-Schnittstelle eigenen Laufzeitverzögerung not
wendig.
Das Signal für den Pixelzähler der Videosignalsteuerung wird
aus dem Punkttakt abgeleitet. Es muß jedoch nicht der Punkt
takt selbst sein, was folglich den Bedarf an mehr schnellen
Leiterspuren und Teilen vermeidet. Die derzeitige Lösung be
steht darin, den seriellen Takt des VRAMs zu verwenden, und
nur die Gruppen von 4 Pixeln zu zählen. Dies ist annehmbar
und es ist möglich, daß niedrigere Frequenzsignale für diese
Aufgabe verwendet werden können (z. B. Gruppen von 10 Pi
xeln).
Bei dem bevorzugten Ausführungsbeispiel ist der Taktgenera
tor 950 ein National DP8531 Taktgenerator, der von National
Semiconductor aus Santa Clara, Kalifornien, hergestellt
wird. Die Schnittstelle besteht aus einem 8-Bit-Register,
das am Ort $5090 0000H in der Videosteuerungsspeichertabelle
angeordnet ist. Dieses Schnittstellenregister ist der Durch
gang zu den 16 internen Registern des Taktgenerators. Die
ersten vier Bits des Schnittstellen-Registers bestimmen
eines der 16 Taktgeneratorregister, während die unteren vier
Bits die Daten, die in die internen Register geschrieben
werden, enthalten.
Bezugnehmend auf Fig. 13 besteht das VRAM 28 aus drei Ban
ken, von denen jede aus zwei 1 MBit-Chips besteht. Jedes VRAM
ist ein 512 × 512 Block, der vier Bits tief ist. Folglich
ist jede Bank ein 512 × 512 auf 8 Segment. Um einen 2000 ×
600 Bildschirm auszufüllen, umfaßt jede Graphikebene zwei
Banken. Eine Bank ist gleichmäßig zwischen den zwei Ebenen
derart aufgeteilt, daß jede Ebene tatsächlich 768 Zeilen
verfügbar hat, die verwendet werden können, um andere Ebe
nen-Organisationen, wie z. B. 1700 × 768, zu unterstützen.
Jeder Pixel besteht aus zwei Bits, die die Farbinformationen
bilden. Folglich können mit der gegebenen 8-Bit breiten
Natur des VRAMs bis zu vier aufeinanderfolgende Pixel in
einem normalen Schreibzyklus geschrieben werden. Bei einem
Blockschreibzyklus können bis zu 16 Pixel geschrieben wer
den.
Der Videomischer 22, auf den im Vorhergehenden als der Sum
mierer 22 in den Fig. 1, 2 und 7 Bezug genommen wurde, nimmt
die S-VGA-RGB-Signale und die hoch auflösenden RGB-Signale
und mischt oder verbindet diese, um einen Satz von RGB-Sig
nalen für den Monitor zu erzeugen. Die Mischung kann auf
eine Vielzahl von Arten durchgeführt werden (z. B. Hinzu
fügen, "maxing", "muxing", etc.), aber der Hinzufügungsmodus
wurde ausgewählt. Es ist jedoch für Fachleute offensicht
lich, daß die zwei RGB-Signale durch Multiplexen zwischen
den zwei Signalen verbunden werden können, abhängig davon,
ob das S-VGA-RGB-Signal oder das hoch auflösende RGB-Signal
angezeigt werden sollen. Wenn der S-VGA-Hintergrund genau
dieselbe Farbe wie die hoch auf lösenden EKG-Spuren hat, wer
den deshalb letztere bis zu einem bestimmten Ausmaß immer
noch sichtbar sein.
Der Videomischer 22 hat eine ordnungsgemäße Bandbreite, die
der Bandbreite der analogen RGB-Signale entspricht, als auch
eine Impendanzanpassung an alle drei Enden (S-VGA, hohe Auf
lösung und Monitor). Angenommen, daß der Punkttakt für die
hohe Auflösung 125 MHz ist, dann sollte die Bandbreite min
destens das doppelte sein, um die Schärfe der Signalkanten
beizubehalten. Eine größere Bandbreite als dies ist jedoch
wahrscheinlich nicht notwendig, weil sie die Bandbreite des
Videoverstärkers des Monitors selbst überschreiten würde.
Die Impedanzanpassung sollte derart sein, daß die Schaltung
an allen ihren Eingängen und Ausgängen 75 Ohm hat. Dies re
duziert die Reflektionen und verbessert das Verhalten. Idea
lerweise sollte der Videomischer 22 keine eigene Verstärkung
oder keine eigenen Verluste haben. Nachdem die Helligkeit
und der Kontrast an dem Monitor eingestellt werden kann, ist
jedoch ein Verlust oder eine Verstärkung akzeptierbar.
Das VRAM ist als ein 8-Bit-Speicher in zwei unterschiedli
chen Gebieten organisiert. Die zwei Gebiete bedecken dassel
be VRAM, führen aber zwei unterschiedliche Schreibverfahren
aus. Das erste Schreibverfahren ist in Fig. 15 dargestellt.
Dies wird das normale Schreibgebiet genannt, weil es jedes
Bit jedes Pixels zu schreiben hat. Nachdem jedes Pixel zwei
Bits ist, entsprechen die beiden niederwertigsten Bits (LSB
= least significant bit) dem ersten Pixel in den 8-Bit-Da
ten, die nächsten zwei Bits entsprechen dem zweiten Pixel,
usw.. Auf dem Bildschirm ist das zweite Pixel zu der Rechten
des ersten Pixels, das dritte zu der Rechten des zweiten und
das vierte Pixel zu der Rechten des dritten. Folglich wird
ein Schreiben in das normale Schreibgebiet vier aufeinander
folgende Pixel definieren.
Fig. 16 zeigt das Blockschreibgebiet des VRAMs. Ein Block
schreiben verwendet die Farbregister, um Daten in das VRAM
28 zu schreiben. Die Daten, die an das VRAM 28 geschickt
werden, werden als eine Maske verwendet, um festzustellen,
ob die Farbregister zu schreiben sind oder nicht. Dieses Ge
biet wird am besten verwendet, um Blockfüllungen von be
stimmten Mustern oder Farben durchzuführen. Ein VRAM-Schrei
ben kann bis zu 16 Pixeln festlegen. Die Daten werden auf
den Bildschirm von links nach rechts von Pixel 1 bis Pixel
16 angezeigt.
Das Farbregister hat eine schwierige Abbildung auf die
Pixel, die in einem Block-Gebietschreiben geschrieben wur
den. Das einfachste Verfahren der Darstellung ist es, eine
Tabelle vorzustellen, und den Leser diese mit Fig. 16 ver
gleichen zu lassen, um eine Art von Entsprechung zu erzeu
gen.
Farbregister-Bits | |
Betroffene Pixel | |
0, 1 | 1, 5, 9, 13 |
2, 3 | 2, 6, 10, 14 |
4, 5 | 3, 7, 11, 15 |
6, 7 | 4, 8, 12, 16 |
Zur weiteren Klarstellung wird angenommen, daß ein be
stimmtes Block-Gebietsschreiben das Bit 7 hoch hat. Dies
zeigt an, daß die Pixel 15 und 16 mit dem Farbregisterwert
geschrieben werden. Folglich hat Pixel 15 die Farbe ent
sprechend den Registerbits 4 und 5 und Pixel 16 wird die
Farbe, die durch die Bits 6 und 7 festgelegt ist, haben. Es
wird darauf hingewiesen, daß nachdem diese Art des Schrei
bens 16 Pixel an Daten bedeckt und jeder Adreßort 4 Pixeln
entspricht, daß es mehr als einen Weg gibt, um die gegebenen
Pixel zu schreiben. Ein gegebenes Pixel ist Pixel 1 in der
Adresse "x", Pixel 4 an die Adresse "x-1", Pixel 8 an die
Adresse "x-2", Pixel 12 an die Adresse "x-3" und Pixel 16 an
die Adresse "x-4".
Das Bewegungsregister wird verwendet, um die Bewegung der
dynamischen Ebene auszuführen. Eine Zeile/Linie der dynami
schen Ebene kann an jeglichem willkürlichen Ort angezeigt
werden. Das Bewegungsregister gibt diese Informationen an
die VRAM-Steuerung 100. Die Änderung des Wertes in dem Be
wegungsregister ändert deshalb die Position der VRAM-Daten
auf dem Bildschirm und kann, entsprechend verwendet, eine
bestimmte Bewegungsgeschwindigkeit erzeugen.
Der Wert in dem Register zeigt auf eine bestimmte Adresse in
einer VRAM-Zeile. Nachdem jeder Ort vier Pixel enthält
(siehe Fig. 15), kann die Bewegung auf der VRAM-Ebene nur in
Schritten von vier Pixeln erreicht werden. Nachdem eine
Zeile 2048 Pixel enthält, liegt der Wertebereich des Be
wegungsregisters zwischen 0 und 511. Werte über 511 werden
"herumgewickelt" (z. B. wird 512 tatsächlich als 0 ange
sehen). Nachdem das Bewegungsregister in einem 8-Bit-Spei
cher ist, gibt es zwei aufeinanderfolgende Speicherorte, die
erforderlich sind. Um eine Bewegung auszuführen, die feiner
als vier Pixelschritte ist, werden zwei Bits mehr in dem Be
wegungsregister verwendet. Diese Bits werden in der
VRAM/RAMDAW-Schnittstelle 300 verwendet, um das vier Pixel-
Paket zu verschieben. Wenn z. B. anfänglich alle vier Pixel
gerade durch die Schnittstelle zu dem RAMDAW 30 liefen, und
die Bewegungsregister-Bits waren eingestellt, um um Eins zu
bewegen, würde die VRAM/RAMDAW-Schnittstelle 300 nur den
zweiten, dritten und vierten Pixel des derzeitigen Pakets
erhalten, das nächste Pixel würde an das nächste Paket hin
ter dem vierten Pixel angehängt und das neu erzeugte Paket
würde an das RAMDAW 30 geschickt.
Die Ausführungen der Bewegungsfunktion erfolgt durch Ver
wendung des vertikalen Sync-Signals als Zeitgeber. Zu Beginn
jedes V-SYNC wird das Bewegungsregister um einen geeigneten
Wert erhöht. Für einen gegebenen Datensatz von z. B. 200 Ab
tastwerten/Inch und 25 mm/s Bewegungsgeschwindigkeit wird
das Bewegungsregister ca. 200 Pixels aktualisiert (unter
der Annahme eines Abtastwerts pro Pixel). Um den 200 Pi
xeln/s am besten zu entsprechen, wird das Bewegungsregister
um drei (Pixel) bei jedem V-SYNC erhöht, wenn die V-SYNC-
Frequenz 72 Hz ist.
Claims (10)
1. Videographiksystem zum Anzeigen von Signalverläufen auf
einem Videomonitor, der eine begrenzte Bandbreite auf
weist, die eine minimale Pulsbreite zum Beleuchten eines
Pixels definiert, mit folgenden Merkmalen:
einem ersten Speicher (34) zum Speichern eines ersten Videobildes mit einer ersten horizontalen Auflösung;
einer Einrichtung (48) zum Takten von Daten aus dem er sten Speicher (34) mit einer ersten Rate, um einen er sten Videodatenstrom zu schaffen, der eine erste Anzei gepixelpulsbreite aufweist, die mindestens so groß wie die minimale Pulsbreite ist;
einem ersten RAMDAW (36) mit einem digitalen Eingang zum Empfangen des ersten Videodatenstroms und mit einem ana logen RGB-Stromausgang (33);
einem zweiten Speicher (28) zum Speichern eines zweiten Videobildes mit einer zweiten horizontalen Auflösung;
einer Einrichtung (52) zum Takten von Daten aus dem zweiten Speicher mit einer zweiten Rate, die die Video bandbreite übersteigt, um einen zweiten Videodatenstrom zu schaffen;
einer Einrichtung zum Paketieren des zweiten Videodaten stroms in Anzeigepixel, von denen jedes eine zweite An zeigepixelpulsbreite aufweist, die mindestens so groß ist wie die minimale Pulsbreite, um einen zweiten an zeigbaren Videodatenstrom zu schaffen;
einem zweiten RAMDAW (30) mit einem digitalen Eingang zum Empfangen des zweiten anzeigbaren Videodatenstroms und mit einem analogen RGB-Stromausgang (31);
einer Einrichtung (50) zum Synchronisieren des ersten Videodatenstroms und des zweiten anzeigbaren Videodaten stroms; und
einer Einrichtung (22) zum Verbinden der analogen RGB- Stromausgaben des ersten und des zweiten RAMDAWs, um ei ne kombinierte, analoge RGB-Stromausgabe (35) zu bilden.
einem ersten Speicher (34) zum Speichern eines ersten Videobildes mit einer ersten horizontalen Auflösung;
einer Einrichtung (48) zum Takten von Daten aus dem er sten Speicher (34) mit einer ersten Rate, um einen er sten Videodatenstrom zu schaffen, der eine erste Anzei gepixelpulsbreite aufweist, die mindestens so groß wie die minimale Pulsbreite ist;
einem ersten RAMDAW (36) mit einem digitalen Eingang zum Empfangen des ersten Videodatenstroms und mit einem ana logen RGB-Stromausgang (33);
einem zweiten Speicher (28) zum Speichern eines zweiten Videobildes mit einer zweiten horizontalen Auflösung;
einer Einrichtung (52) zum Takten von Daten aus dem zweiten Speicher mit einer zweiten Rate, die die Video bandbreite übersteigt, um einen zweiten Videodatenstrom zu schaffen;
einer Einrichtung zum Paketieren des zweiten Videodaten stroms in Anzeigepixel, von denen jedes eine zweite An zeigepixelpulsbreite aufweist, die mindestens so groß ist wie die minimale Pulsbreite, um einen zweiten an zeigbaren Videodatenstrom zu schaffen;
einem zweiten RAMDAW (30) mit einem digitalen Eingang zum Empfangen des zweiten anzeigbaren Videodatenstroms und mit einem analogen RGB-Stromausgang (31);
einer Einrichtung (50) zum Synchronisieren des ersten Videodatenstroms und des zweiten anzeigbaren Videodaten stroms; und
einer Einrichtung (22) zum Verbinden der analogen RGB- Stromausgaben des ersten und des zweiten RAMDAWs, um ei ne kombinierte, analoge RGB-Stromausgabe (35) zu bilden.
2. Videographiksystem gemäß Anspruch 1, der ferner folgen
des Merkmal aufweist:
einen Videoanzeigemonitor (20) mit einem RGB-Eingang zum
Empfangen der kombinierten, analogen RGB-Stromausgabe.
3. Videographiksystem gemäß Anspruch 1 oder 2, bei dem
das Verhältnis der zweiten Rate zu der ersten Rate
gleich der zweiten horizontalen Auflösung geteilt durch
die erste horizontale Auflösung ist.
4. Videographiksystem gemäß einem der Ansprüche 1 bis 3,
bei dem
Daten, die in dem ersten Speicher gespeichert sind,
Text- und Graphikdaten (78) einer vorher festgelegten
Auflösung darstellen, die zur Anzeige auf einem Heim
computer-Anzeigeterminal geeignet sind.
5. Videographiksystem gemäß einem der Ansprüche 1 bis 4,
bei dem
der zweite Speicher zwei getrennte Speicherorte umfaßt,
wobei ein erster Speicherort Daten für ein Bewegungsbild
(86A, 86B, 86C) mit einer zweiten vorher festgelegten
Auflösung, die größer als die erste Auflösung ist,
speichert, und wobei ein zweiter Speicherort Daten für
ein stationäres Bild mit der zweiten Auflösung (84A,
84B) speichert.
6. Videographiksystem, mit folgenden Merkmalen:
einem Videomonitor (20), der eine begrenzte Bandbreite, die eine minimale Pulsbreite zum Beleuchten eines Pixels definiert, einen horizontalen und einen vertikalen Syn chronisationseingang und einen RGB-Eingang aufweist;
einem ersten Speicher (34) zum Speichern eines ersten Videobildes, das durch eine erste Anzahl von niedrig auflösenden Pixeln pro horizontaler Zeile dargestellt wird, wobei der erste Speicher einen Takteingang und einen Datenausgang hat;
einem ersten RAMDAW (36) mit einem digitalen Eingang, der mit dem Datenausgang des ersten Speichers gekoppelt ist, einem Takteingang und einem analogen RGB-Stromaus gang;
einem Synchronisationsgenerator (50) mit einem Taktein gang, einem horizontalen Synchronisationsausgang, der mit dem horizontalen Synchronisationseingang des Moni tors gekoppelt ist, und einem vertikalen Synchronisa tionsausgang, der mit dem vertikalen Synchronisations eingang des Monitors gekoppelt ist;
einem Systemtaktgenerator (48) zum Schaffen eines lang samen Takts an dem Takteingang des ersten Speichers, des ersten RAMDAWs und des Synchronisationsgenerators;
einem zweiten Speicher (28) zum Speichern eines zweiten Videobildes, das durch eine zweite Anzahl von hoch auf lösenden Pixeln pro horizontaler Zeile dargestellt ist, wobei der zweite Speicher einen Takteingang und einen Datenausgang hat, und wobei die hoch auflösenden Pixel eine Pulsbreite aufweisen, die kleiner als die minimale Pulsbreite ist;
einer Einrichtung zum Paketieren der hoch auflösenden Pixel in Anzeigepixel, die jeweils eine zweite Pixel pulsbreite aufweisen, die mindestens so groß wie die mi nimale Pulsbreite ist;
einem zweiten RAMDAW (30) mit einem digitalen Eingang, der mit dem Datenausgang des zweiten Speichers gekoppelt ist, einem Takteingang und einem analogen RGB-Stromaus gang;
einem Phasenregelkreis (52) mit einem Eingang, der mit dem horizontalen Synchronisationsausgang des Synchroni sationsgenerators gekoppelt ist, und mit einem Ausgang zum Schaffen eines schnellen Takts mit einer Frequenz, die die Videomonitorbandbreite übersteigt, an dem Takt eingang des zweiten Speichers und des zweiten RAMDAWs; und
einem Summierer (22) mit einem ersten und zweiten Ein gang zum Empfangen der analogen RGB-Stromausgänge des ersten und des zweiten RAMDAWs, und mit einem Ausgang, der mit dem RGB-Eingang des Monitors gekoppelt ist, zum Schaffen einer zusammengesetzten RGB-Stromausgabe (35).
einem Videomonitor (20), der eine begrenzte Bandbreite, die eine minimale Pulsbreite zum Beleuchten eines Pixels definiert, einen horizontalen und einen vertikalen Syn chronisationseingang und einen RGB-Eingang aufweist;
einem ersten Speicher (34) zum Speichern eines ersten Videobildes, das durch eine erste Anzahl von niedrig auflösenden Pixeln pro horizontaler Zeile dargestellt wird, wobei der erste Speicher einen Takteingang und einen Datenausgang hat;
einem ersten RAMDAW (36) mit einem digitalen Eingang, der mit dem Datenausgang des ersten Speichers gekoppelt ist, einem Takteingang und einem analogen RGB-Stromaus gang;
einem Synchronisationsgenerator (50) mit einem Taktein gang, einem horizontalen Synchronisationsausgang, der mit dem horizontalen Synchronisationseingang des Moni tors gekoppelt ist, und einem vertikalen Synchronisa tionsausgang, der mit dem vertikalen Synchronisations eingang des Monitors gekoppelt ist;
einem Systemtaktgenerator (48) zum Schaffen eines lang samen Takts an dem Takteingang des ersten Speichers, des ersten RAMDAWs und des Synchronisationsgenerators;
einem zweiten Speicher (28) zum Speichern eines zweiten Videobildes, das durch eine zweite Anzahl von hoch auf lösenden Pixeln pro horizontaler Zeile dargestellt ist, wobei der zweite Speicher einen Takteingang und einen Datenausgang hat, und wobei die hoch auflösenden Pixel eine Pulsbreite aufweisen, die kleiner als die minimale Pulsbreite ist;
einer Einrichtung zum Paketieren der hoch auflösenden Pixel in Anzeigepixel, die jeweils eine zweite Pixel pulsbreite aufweisen, die mindestens so groß wie die mi nimale Pulsbreite ist;
einem zweiten RAMDAW (30) mit einem digitalen Eingang, der mit dem Datenausgang des zweiten Speichers gekoppelt ist, einem Takteingang und einem analogen RGB-Stromaus gang;
einem Phasenregelkreis (52) mit einem Eingang, der mit dem horizontalen Synchronisationsausgang des Synchroni sationsgenerators gekoppelt ist, und mit einem Ausgang zum Schaffen eines schnellen Takts mit einer Frequenz, die die Videomonitorbandbreite übersteigt, an dem Takt eingang des zweiten Speichers und des zweiten RAMDAWs; und
einem Summierer (22) mit einem ersten und zweiten Ein gang zum Empfangen der analogen RGB-Stromausgänge des ersten und des zweiten RAMDAWs, und mit einem Ausgang, der mit dem RGB-Eingang des Monitors gekoppelt ist, zum Schaffen einer zusammengesetzten RGB-Stromausgabe (35).
7. Videographiksystem gemäß Anspruch 6, bei dem
das Verhältnis der schnellen Taktsignalfrequenz zu der
langsamen Taktsignalfrequenz gleich der zweiten Anzahl
von hoch auflösenden Pixeln pro Zeile geteilt durch die
erste Anzahl von niedrig auflösenden Pixeln pro Zeile
ist.
8. Videographiksystem gemäß Anspruch 6 oder 7, bei dem
der erste Speicher (34) einen Speicher umfaßt, der eine
Kapazität von etwa 800 auf 600 niedrig auflösenden
Pixeln hat, der zweite Speicher (28) einen Speicher
umfaßt, der eine Kapazität von etwa 2000 auf 600 hoch
auflösenden Pixeln hat, und das Verhältnis der schnellen
Taktsignalfrequenz zu der langsamen Taktsignalfrequenz
etwa 2,5 beträgt.
9. Videographiksystem gemäß einem der Ansprüche 6 bis 8,
bei dem
der erste Speicher (34) einen Speicher umfaßt, der eine
Kapazität von etwa 1024 auf 768 niedrig auflösenden
Pixeln hat, der zweite Speicher (28) einen Speicher um
faßt, der eine Kapazität von etwa 1700 auf 768 hoch auf
lösenden Pixeln hat, und das Verhältnis der schnellen
Taktsignalfrequenz zu der langsamen Taktsignalfrequenz
etwa 1,66 beträgt.
10. Videographiksystem gemäß einem der Ansprüche 6 bis 9,
bei dem
die langsame Taktsignalfrequenz bei dem ersten Speicher
etwa 50 MHz dividiert durch die Anzahl der niedrig auf
lösenden Pixel in einem entsprechenden Datenausgangswort
ist, und die schnelle Taktsignalfrequenz an dem zweiten
Speicher etwa 125 MHz geteilt durch die Anzahl von hoch
auflösenden Pixeln in einem entsprechenden Datenausgabe
wort ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/962,368 US5402148A (en) | 1992-10-15 | 1992-10-15 | Multi-resolution video apparatus and method for displaying biological data |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4332573A1 DE4332573A1 (de) | 1994-04-21 |
DE4332573C2 true DE4332573C2 (de) | 2001-02-01 |
Family
ID=25505759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4332573A Expired - Fee Related DE4332573C2 (de) | 1992-10-15 | 1993-09-24 | Videographiksystem zum Anzeigen von Signalverläufen auf einem Videomonitor |
Country Status (3)
Country | Link |
---|---|
US (1) | US5402148A (de) |
JP (1) | JP3452616B2 (de) |
DE (1) | DE4332573C2 (de) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05181443A (ja) * | 1991-07-01 | 1993-07-23 | Seiko Epson Corp | コンピュータ |
US5654738A (en) * | 1993-05-17 | 1997-08-05 | Compaq Computer Corporation | File-based video display mode setup |
US5524249A (en) * | 1994-01-27 | 1996-06-04 | Compaq Computer Corporation | Video subsystem power management apparatus and method |
US5583536A (en) * | 1994-06-09 | 1996-12-10 | Intel Corporation | Method and apparatus for analog video merging and key detection |
US5867178A (en) * | 1995-05-08 | 1999-02-02 | Apple Computer, Inc. | Computer system for displaying video and graphic data with reduced memory bandwidth |
US6558049B1 (en) * | 1996-06-13 | 2003-05-06 | Texas Instruments Incorporated | System for processing video in computing devices that multiplexes multiple video streams into a single video stream which is input to a graphics controller |
US6160561A (en) * | 1996-09-12 | 2000-12-12 | Micron Electronics, Inc. | Method for displaying data on a video display |
US6542260B1 (en) * | 1997-01-13 | 2003-04-01 | Hewlett-Packard Company | Multiple image scanner |
US6184905B1 (en) * | 1997-06-09 | 2001-02-06 | Ati Technologies | Method and apparatus for processing video graphics information at different operating rates |
US6157365A (en) * | 1998-03-24 | 2000-12-05 | Ati Technologies, Inc. | Method and apparatus for processing video and graphics data utilizing a higher sampling rate |
US6782138B1 (en) * | 1999-07-14 | 2004-08-24 | Purdue Research Foundation | Method and system for processing multidimensional data |
KR100334684B1 (en) * | 2000-09-26 | 2002-05-04 | Samsung Electronics Co Ltd | Apparatus and method for displaying picture in mobile terminal |
JP2002268867A (ja) * | 2001-03-13 | 2002-09-20 | Sony Corp | 表示装置及び表示方法、プログラム記録媒体並びにプログラム |
KR100574935B1 (ko) * | 2001-05-10 | 2006-04-28 | 삼성전자주식회사 | 디스플레이장치에서 영역들의 컨트라스트 및 샤프니스를제어할 수 있는 장치 및 방법 |
KR20030013933A (ko) * | 2001-08-10 | 2003-02-15 | 엘지.필립스 엘시디 주식회사 | 액정표시패널의 구동방법 |
JP2003241733A (ja) * | 2002-02-21 | 2003-08-29 | Seiko Epson Corp | 表示制御回路、半導体装置、及び携帯装置 |
US6903706B1 (en) * | 2002-03-20 | 2005-06-07 | Matrox Graphics Inc. | Method and apparatus for multi-display of digital visual interfaces |
US6922192B2 (en) * | 2002-11-13 | 2005-07-26 | Etron Technology, Inc. | Wide-range and balanced display position adjustment method for LCD controller |
US7304586B2 (en) | 2004-10-20 | 2007-12-04 | Electro Industries / Gauge Tech | On-line web accessed energy meter |
US9080894B2 (en) | 2004-10-20 | 2015-07-14 | Electro Industries/Gauge Tech | Intelligent electronic device for receiving and sending data at high speeds over a network |
US7747733B2 (en) | 2004-10-25 | 2010-06-29 | Electro Industries/Gauge Tech | Power meter having multiple ethernet ports |
US8160824B2 (en) | 2005-01-27 | 2012-04-17 | Electro Industries/Gauge Tech | Intelligent electronic device with enhanced power quality monitoring and communication capabilities |
US8190381B2 (en) | 2005-01-27 | 2012-05-29 | Electro Industries/Gauge Tech | Intelligent electronic device with enhanced power quality monitoring and communications capabilities |
US8620608B2 (en) | 2005-01-27 | 2013-12-31 | Electro Industries/Gauge Tech | Intelligent electronic device and method thereof |
US8121801B2 (en) * | 2005-01-27 | 2012-02-21 | Electro Industries/Gauge Tech | System and method for multi-rate concurrent waveform capture and storage for power quality metering |
JP2007065758A (ja) * | 2005-08-29 | 2007-03-15 | Toshiba Corp | 情報処理装置およびシステム制御方法 |
JP4932517B2 (ja) * | 2007-02-08 | 2012-05-16 | Necディスプレイソリューションズ株式会社 | 画像表示装置及びその周波数調整方法 |
US20130275066A1 (en) | 2007-04-03 | 2013-10-17 | Electro Industries/Gaugetech | Digital power metering system |
US11307227B2 (en) | 2007-04-03 | 2022-04-19 | Electro Industries/Gauge Tech | High speed digital transient waveform detection system and method for use in an intelligent electronic device |
US9989618B2 (en) | 2007-04-03 | 2018-06-05 | Electro Industries/Gaugetech | Intelligent electronic device with constant calibration capabilities for high accuracy measurements |
US10845399B2 (en) | 2007-04-03 | 2020-11-24 | Electro Industries/Gaugetech | System and method for performing data transfers in an intelligent electronic device |
US8115726B2 (en) * | 2007-10-26 | 2012-02-14 | Hewlett-Packard Development Company, L.P. | Liquid crystal display image presentation |
US12061218B2 (en) | 2008-03-13 | 2024-08-13 | Ei Electronics Llc | System and method for multi-rate concurrent waveform capture and storage for power quality metering |
US8363067B1 (en) * | 2009-02-05 | 2013-01-29 | Matrox Graphics, Inc. | Processing multiple regions of an image in a graphics display system |
JP2011188364A (ja) * | 2010-03-10 | 2011-09-22 | Xgi Technology Inc | 多画面信号処理装置及び多画面システム |
JP5276151B2 (ja) * | 2011-10-31 | 2013-08-28 | Necディスプレイソリューションズ株式会社 | 画像表示装置及びその周波数調整方法 |
TWI517137B (zh) * | 2013-06-05 | 2016-01-11 | 晨星半導體股份有限公司 | 將影像寫入記憶體的方法及其裝置 |
JP6708476B2 (ja) * | 2016-05-27 | 2020-06-10 | キヤノン株式会社 | 文書保存処理システム |
DE102018107012B4 (de) * | 2018-03-23 | 2019-12-19 | Schölly Fiberoptic GmbH | Initialisierungsverfahren und bildübertragendes System |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4439762A (en) * | 1981-12-28 | 1984-03-27 | Beckman Instruments, Inc. | Graphics memory expansion system |
DE3804460C2 (de) * | 1987-02-14 | 1992-04-23 | Ricoh Co., Ltd., Tokio/Tokyo, Jp |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3793626A (en) * | 1971-09-30 | 1974-02-19 | R Zambuto | Refreshed crt display with ecg |
US4435779A (en) * | 1979-01-08 | 1984-03-06 | Atari, Inc. | Data processing system with programmable graphics generator |
US4684936A (en) * | 1984-04-20 | 1987-08-04 | International Business Machines Corporation | Displays having different resolutions for alphanumeric and graphics data |
US4924522A (en) * | 1987-08-26 | 1990-05-08 | Ncr Corporation | Method and apparatus for displaying a high resolution image on a low resolution CRT |
US5005139A (en) * | 1988-08-16 | 1991-04-02 | Hewlett-Packard Company | Piece-wise print image enhancement for dot matrix printers |
US4847641A (en) * | 1988-08-16 | 1989-07-11 | Hewlett-Packard Company | Piece-wise print image enhancement for dot matrix printers |
US5027212A (en) * | 1989-12-06 | 1991-06-25 | Videologic Limited | Computer based video/graphics display system |
-
1992
- 1992-10-15 US US07/962,368 patent/US5402148A/en not_active Expired - Fee Related
-
1993
- 1993-09-24 DE DE4332573A patent/DE4332573C2/de not_active Expired - Fee Related
- 1993-10-15 JP JP28206893A patent/JP3452616B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4439762A (en) * | 1981-12-28 | 1984-03-27 | Beckman Instruments, Inc. | Graphics memory expansion system |
DE3804460C2 (de) * | 1987-02-14 | 1992-04-23 | Ricoh Co., Ltd., Tokio/Tokyo, Jp |
Also Published As
Publication number | Publication date |
---|---|
JPH07306672A (ja) | 1995-11-21 |
JP3452616B2 (ja) | 2003-09-29 |
US5402148A (en) | 1995-03-28 |
DE4332573A1 (de) | 1994-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4332573C2 (de) | Videographiksystem zum Anzeigen von Signalverläufen auf einem Videomonitor | |
DE68928744T2 (de) | Verfahren zum senkrechten Filtern bei rasterabgetasteten Anzeigevorrichtungen | |
DE69535693T2 (de) | Einzelrasterpufferbildverarbeitungssystem | |
DE69033156T2 (de) | Bildschirmanzeige an einem Fernsehempfänger | |
DE2932525C2 (de) | ||
DE69015536T2 (de) | Fensterdehnung für Farbfernsehen und Korrektur der Überabtastung für hochauflösende Rastergraphikanzeigen. | |
DE69020279T2 (de) | Mechanismus zur Sicherung von Bildelementen für Adapter für gemischte Darstellung von graphischen Signalen und Video. | |
DE69323228T2 (de) | Mehrnormen-Matrixanzeigevorrichtung und Verfahren zu seinem Betrieb | |
DE69211435T2 (de) | Komprimierter Rasterbildspeicher für hochauflösende Rasteranzeige mit voller Farbwiedergabe | |
DE69330397T2 (de) | Bildverarbeitungsgerät | |
DE2950712A1 (de) | Einrichtung zur erzeugung eines elektronischen hintergrundrasterfeldes | |
DE2935746C2 (de) | Farbgenerator für eine Einrichtung zur digitalen Steuerung einer Raster-Abtast-Bildwiedergabe | |
DE19915020A1 (de) | Steuerschaltung für ein Videoanzeigesystem und Verfahren zum Übertragen von Videodaten in einem Videoanzeigesystem | |
DE3804460A1 (de) | Anzeigesteuerung fuer ein datensichtgeraet | |
DE69211447T2 (de) | Rasterpuffer-Organisation und Steuerung für Echtzeit-Bilddekompression | |
DE3736195A1 (de) | Raster-scan-videoanzeigegeraet | |
DE2920227C2 (de) | Digitalprozessor für einen als Datensichtgerät zu verwendenden Fernsehempfänger | |
DE69412887T2 (de) | Verfahren zur Synchronisierung von Videomodulation mit konstanter Zeitbasis | |
DE3723590C2 (de) | Schaltungsanordnung zur Darstellung von Informationen auf einem Bildschirm durch Überlagerung mehrerer Einzelbilder | |
DE68911492T2 (de) | Verfahren und Einrichtung zur Erhöhung der Geschwindigkeit zum Generieren von Bildern für Rasteranzeige. | |
DE69718804T2 (de) | Graphische bildschirmanzeigevorrichtung | |
DE3248224A1 (de) | Generator fuer graphische effekte | |
EP0006131A1 (de) | Verfahren zur Übertragung von Aufzeichnungen mit gemischtem Darstellungsinhalt auf einen Sichtanzeigeschirm, insbesondere in Fernsprechanlagen | |
DE3223489C2 (de) | Schaltungsanordnung für die farbige Darstellung von Texten, Grafiken und Symbolen auf dem Bildschirm eines Monitors oder Farbfernsehempfängers | |
DE3516416C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |