DE69211447T2 - Rasterpuffer-Organisation und Steuerung für Echtzeit-Bilddekompression - Google Patents

Description

• Die vorliegende Erfindung betrifft hochleistungsfähige Anzeigesysteme und im besonderen einen Bildpuffer zur Verwendung in solchen hochleistungsfähigen Anzeigesystemen, wobei eine Bilddekomprimierung in Echtzeit erreicht wird.
• Für Benutzer, die mit großen Datenmengen arbeiten, sind Visualisierungen für das bessere Verständnis der Daten hilfreich. Diese Visualisierungen werden typischerweise auf großen Sumpercomputern berechnet und über ein Hochgeschwindigkeits-Netzwerk zur Ansicht an die Benutzer-Arbeitsplatzrechner gesendet. Zur Vertiefung des Verständnisses der Daten durch den Benutzer ist die Verwendung von Bewegung eine leistungsfähige Technik der Visualisierung. Durch Erzeugung von Animationen, welche verschiedene Oberflächen der betrachteten Daten zeigen und Sie in gleichförmigen Bewegungsfolgen darstellen, können mehr Informationen über die auszuwertenden Daten vermittelt werden.
• Mit wachsender Bildauflösung beim Benutzer wird es zunehmend schwieriger, genügend Daten über das Netzwerk zu senden, um die geforderte unterbrechungsfreie Bewegung bereitzustellen. Selbst mit einem Nachrichtennetz hoher Bandbreite ist es schwierig, ohne den Einsatz irgendeiner Form von Komprimierung und Dekomprimierung genügend Daten für eine unterbrechungsfreie Bewegung (30 Vollbilder pro Sekunde oder mehr) zu übertragen. Wenn jedes Bildelement durch 24 Bits repräsentiert wird, so daß jedes 8- bit-Byte eine Farbe darstellt, kann gezeigt werden, daß der für eine unterbrechungsfreie Bewegung erforderliche Datendurchsatz T =3HresVresFref Byte pro Sekunde ist, worin T der Durchsatz in Byte pro Sekunde, Hres die horizontale Auflösung oder Anzahl der Bildelemente pro Zeile ist, Vres die vertikale Auflösung oder Anzahl der Zeilen pro Vollbild ist und Fref die Bildfrequenz ist.
• Um die hohe Bandbreite für bewegte Videos in Echtzeit zu unterstützen, ist es erforderlich, ein Nachrichtennetz mit sehr hoher Bandbreite zu haben. Ein solches Netzwerk ist das HPPI (High Performance Parallel Interface). HPPI ist so ausgelegt, daß es über einen 32 bit breiten Datenbus eine maximale Datenrate von 100 Millionen Byte pro Sekunde unterstützen kann. Jedoch könnte für sich in Echtzeit unterbrechungsfrei bewegende, hochaufgelöste Bilder selbst die Bandbreite von HPPI nicht ausreichen. Zum Beispiel ist für die Darstellung eines Bildschirm-Vollbildes auf einem hochauflösenden Bildschirm mit einer Auflösung von 2048 x 1536 Bildelementen unter Verwendung eines 32 bit breiten HPPI Busses die maximal erreichbare Bildfrequenz
• Fref = Thppi/ (3HresVres)
• = 100.000.000/(3 2048 1536)
• = 10,6 Bilder pro Sekunde,
• worin Thppi der Durchsatz des HPPI von 100.000.000 Byte pro Sekunde ist.
• Mit nur 10,6 Bildern pro Sekunde bleibt jede zu betrachtende Bewegung eines Objektes ruckweise. Eine Möglichkeit, eine gleichförmige Bewegung zu erreichen, besteht darin, ein Nachrichtennetz mit noch höherer Bandbreite zu verwenden. Ein Nachrichtennetz mit einer derart hohen Bandbreite ist teuer. Für die meisten Benutzer ist das Kosten/Leistungsverhälthis nicht zu rechtfertigen. Eine alternative Möglichkeit, eine Nachrichtenübertragung für sich in Echtzeit bewegende Bilder zu erreichen, besteht darin, eine Bildkomprimierüngs/Dekomprimierungstechnik zu integrieren.
• Ein Vorteil des Einsatzes der Komprimierung und Dekomprimierung von Bildern besteht darin, daß die Größe des für die Aufzeich nung der Bildfolge benötigten Speichern an der Quelle reduziert wird. Ein Grafik-Server kann eine Bildfolge erzeugen, braucht aber nur die komprimierten Bilddaten zu speichern. Dies gestattet die Verwendung des DASD-Speichers (d.h. des Plattenspeichers) des Supercomputers als digitales Video-Speichergerät für wesentlich mehr Vollbilder, als es andernfalls möglich wäre. Ein weiterer Vorteil der Komprimierungidekomprimierung besteht darin, daß die für die Übertragung der Bilder erforderliche Bandbreite verringert wird.
• Ein vorzugsweise benutzter Algorithmus zur Komprimierung ist das Blockverkürzungsverfahren, das von Healy et al. in "Digital Video Bandwith Compression Using Truncation Coding", IEEE Trans. Comm., COM-9, Dezember 1981, Seiten 1809 bis 1823 detailliert beschrieben wird. Es stellt bei Text- und Grafikbildern eine qualitativ hochwertige Dekomprimierung und bei fernsehbildähnlichen natürlichen Bilder eine Dekomprimierung in vernünftiger Qualität bereit. Das Komprimierungsverfahren selbst ist für die vorliegende Erfindung nicht direkt von Bedeutung, und es werden nur bestimmte Aspekte betrachtet.
• Die grundlegende Idee des Algorithmus besteht darin, jeden Bereich von 4 mal 4 Bildelementen (48 Byte, unter der Voraussetzung von 3 Byte pro Bildelement) durch zwei Farben (6 Byte) und einer 16 bit breiten MASKE darzustellen. Die zwei Farben werden statistisch als beste Darstellung der Farbenverteilung des Bereiches der 4x4 Bildelemente berechnet. Die zwei Farben werden als HI-Farbe und LO-Farbe bezeichnet. Jedes MASKE-Bit bestimmt, ob das entsprechende Bildelement die HI- oder die LO-Farbe erhalten soll. Wenn MASKE gleich '1' ist, erhält das entsprechende Bildelement die HI-Farbe, und wenn MASKE gleich '0' ist, erhält das entsprechende Bildelement die LO-Farbe. Dies ist in Fig. 1 dargestellt, welche die Bit-Abbildung eines aus 4 x 4 Bildelementen bestehenden Bereiches 20 auf seine MASKE 22 zeigt. Da 4 x 4 Bildelemente durch Verwendung der HI- und LO-Farbe (jeweils 3 Byte) und einer 16-bit-MASKE (2 Byte) dargestellt werden können, ist das Komprimierungsverhältnis Rcmp = 48/(3+3+2) = 6.
• Das Dekomprimierungsverfahren ist einfacher als das Komprimierungsverfahren. Für jede 4x4 Bildelementemätrix empfängt ein Zielgerät zwei Farben (HI und LO) und eine 16-Bit- MASKE. Für jedes Bit der MASKE erhält das entsprechende Bildelement in der 4x4 Bildelementematrix entweder die HI-Farbe, wenn das Bit der MASKE '1' ist, oder die LO-Farbe, wenn das Bit der MASKE '0' ist. Fig. 2 zeigt das komprimierte Datenformat eines zufälligen 4x4 Bildelementebereiches 24, worin jedes Bildelement eine der zwei Farben A oder B hat.
• In einem typischen System werden die über das Netzwerk empfangenen Daten, bevor Sie in einem Bildpuffer gespeichert werden können, in einem FIFO-Speicher (first-in, first-out) vorrübergehend zwischengespeichert. Ein bevorzugter Bildpuffer besteht aus Videospeichern mit wahlfreiem Zugriff (VRAMs). Solche VRAMs werden in der schnellen Seitenbetriebsart betrieben, in der ein Speicherzyklus typischerweise 50 ns dauert.
• Es ist bekannt, daß die Dekomprimierung durch Speichern des komprimierten Datenformates in einen Bildpuffer und anschließende Dekomprimierung der Bildelementedaten zum Zeitpunkt des Videoauffrischens erfolgen kann. Ein anderes Verfahren besteht darin, ein Bild vor dessen Speichern in den Bildpuffer zu dekomprimieren. Wenn auch das erste Verfahren weniger Speicher für den Bildpuffer erfordert als das zweite, so bringt es Probleme mit sich, weil das Format der komprimierten Bildelementedaten nicht in einfacher Weise zur Manipulation der Daten verwendet werden kann und es fast jede solche Operation erforderlich macht, daß die Bildelementedaten vorher dekomprimiert werden. Des weiteren ist, wenn der Bildpuffer nur ein komprimiertes Datenformat speichert, ein anderer Bildpuffer erforderlich, um die unkomprimierten Bilder zu speichern. Die Lösung besteht darin, die Daten vor dem Speichern in den Bildpuffer zu dekomprimieren, so daß der Bildpuffer nur ein RGB-Bildelementeformat enthält.
• Im Zusammenhang mit der Dekomprimierung besteht eine Vielzahl von Problemen. Das erste liegt darin, daß die Dekomprimierung in Echtzeit durchgeführt werden muß, damit der Bildpuffer nicht das System bremst. Zum Beispiel benötigt die Übertragung von 4x4 Bildelementen in Form von komprimierten Daten über den HPPI-Bus nominal 80 ns. Damit der Bildpuffer nicht der Flaschenhals des Systems wird, muß er in der Lage sein, die Dekomprimierung in 80 ns pro komprimierten Datensatz durchzuführen. Die Dekomprimierung sollte auf kostengünstige Weise unter Verwendung von handelsüblichen Bauelementen erfolgen.
• Eine klassische Lösung, die die Speicherbandbreite verbessert, besteht darin, den Speicher zu verschachteln. Es gibt zwei Möglichkeiten, um den Speicher zu verschachteln. Eine besteht darin, parallel auf den verschachtelten Speicher zuzugreifen, so daß während einer Speicherzugriffszeit für einen N-fach verschachtelten Speicher N Operationen ablaufen. Die zweite besteht darin, auf einen verschachtelten Speicher in zeitserieller überlappender Weise zuzugreifen, so daß für einen N-fach verschachtelten Speicher ein neuer Speicherzugriff auf ein anderes Speichermodul nach dem 1/N-fachen eines Speicherzyklus gestartet werden kann.
• In beiden Fällen sollte der Bildpuffer so ausgelegt sein, daß die Dekomprimierungsbandbreite größer oder gleich der Bandbreite des Nachrichtennetzes ist, so daß der Bildpuffer nicht der Flaschenhals des Systems wird. Um die Bandbreite zu maximieren, sollte jedes Speichermodul einen ünabhängigen Datenpfad und separate Steuereinrichtungen besitzen, so daß alle Module parallel arbeiten können. Es ist zu beachten, daß, wie im vorhergehenden für den Fall eines HPPI Nachrichtennetzes beschrieben, alle 80 ns die Information für 16 Bildelemente übertragen wird (16 Bildelemente / 80 ns = 200 Millionen Bildelemente pro Sekunde). Wenn Speicherchips mit einer Bandbreite von 50 ns verwendet werden, muß N mindestens 10 sein (10 Bildelemente / 50 ns = 200 Millionen Bildelemente pro Sekunde). Wenn N gleich 16 ist, kann eine maximale Bandbreite von 320 Millionen Bildelementen pro Sekunde erreicht werden (16 Bildelemente / 50 ns 320 Millionen Bildelemente pro Sekunde). Obwohl das einfache Verschachteln des Speichers die beste Leistungsfähigkeit ergibt, sind die Komplexität und die Kosten einer Vielzahl von Speichermodulen, von denen jedes seinen separaten Datenpfad und seine separate Steuereinrichtung besitzt, nicht gerechtfertigt.
• Das zweite Problem besteht darin, daß ein örtlicher Arbeitsplatzrechner Zugriff auf den Bildpuffer haben muß. Des weiteren muß dieser Zugriff entweder im komprimierten oder im unkomprimierten Modus erfolgen können. Ein Zugriff im unkomprimierten Modus ist von Bedeutung, wenn die dekomprimierten Daten durch den örtlichen Arbeitsplatzrechner für die Bildmanipulation verwendet werden. Der Zugriff im komprimierten Modus gestattet eine Verbesserung der Leistungsfähigkeit des örtlichen Arbeitsplatzrechners.
• Das dritte Problem besteht darin, daß bei einem hochauflösenden Grafikbildschirm das serielle Ausgangssignal der VRAMs verschachtelt werden muß, um die Bandbreite bereitzustellen, die für diesen Bildschirm erforderlich ist. Da VRAMs derzeit Bandbreiten des seriellen Ausgangssignals von ungefähr 33 MHz haben, sind bei einem typischen Bildpuffer die seriellen Ausgangssignale in Abhängigkeit von dem ange.schlossenen Bildschirm verschachtelt. Zum Beispiel ist für einen Bildschirmauflösung von 1280 x 1024 die Videobandbreite 110 MHz. Somit ist ein verschachtelter serieller Vierfach-VRAM-Ausgang für eine solche Auflösung ausreichend. Bei einer Bildschirmauflösung von 2048 x 1536 ist jedoch die Videobandbreite 260 MHz. Dies erfordert eine achtfache Verschachtelung, da eine vierfache Verschachtelung solch EX Auslösung aus MHz oder 132 MHz, eine achtfache aber 64 MHz ergibt. Der Entwurf des Bildpuffers und der Dekomprimierung sollte in der Lage sein, Ausgangssignale mit flexibler Videobandbreite bereitzustellen, so daß die spezielle Auslegung nicht auf eine Bildschirmauflösung beschränkt ist.
• Nach dem Stand der Technik gibt es verschiedene Komprimierungs/Dekomprimierungsschemata.
• In dem U.S.-Patent Nr. 4 857 992 vom 15. August 1989 mit dem Titel "Image Display Apparatus and Method" von Richards wird ein Hardware-Komprimierungs/Dekomprimierungs-Mechanismus beschrieben, in welchem ein Bild durch zwei Sätze digitaler Daten beschrieben wird. Der erste Datensatz wird durch Tiefpaßfilterung des Originalbildes und daran anschließende Unter-Abtastung erhalten. Der zweite Datensatz ist ein pulscqdemodulierter Delta- Satz zwischen dem interpolierten Bild des ersten Satzes und dem Originalbild. Diese zwei Datensätze werden unter Verwendung von Lauflängen-Codiertechniken komprimiert.
• Im U.S.-Patent Nr. 4 975 771 vom 4. Dezember 1990 mit dem Titel "Method and Apparatus For TV Broadcasting" von Kassatly wird ein Verfahren beschrieben, in welchem mehrere Videokanäle: durch Komprimierung der Videodaten und anschließendes Zeitmultiplexen von Paketen auf dem Übertragungsmedium auf einem einzigen Kanalträger übertragen werden können. Dieses Patent zeigt grundlegend, wie ein Videosignalträger durch Übertragung von Mehrkanalvideos auf einem einzigen Träger effektiver benutzt werden kann.
• In dem U.S.-Patent Nr. 4 970 663 vom 13. November 1990 mit dem Titel "Method and Apparatus Formänipulating Digital Video Data" von Bedell et al. wird ein Verfahren zur Verbesserung der Bildqualität durch Verwendung eines Komprimierungsverfahrens beschrieben, bei welchem 15-bit-Rot-Grün-Blau-Quell-Bilddaten unter-abgetastet und dann in 8-bit-LUV-Helligkeits- und Farbwerte gewandelt werden. Auf einem Bildschirm werden die LUV- Format-Daten unter Verwendung einer Verwischtechnik auf die volle Auflösung erweitert.
• In dem U.S.-Patent Nr. 4 797 729 vom 10. Januar 1989 mit dem Titel "System Incorporating An Error Tolerant Picture Compression Algorithm" von Tsai wird ein Komprimierungs/Dekomprimierungsverfahren beschrieben, das auf einer Blockverkürzungstechnik beruht. Die Dekomprimierung wird durch Verwendung von Multiplexern und Registern seriell ausgeführt. Sowohl die HI- als auch die LO-Farbdaten werden in zwei Register geladen, und dann werden die HI- und LO-Daten auf der Grundlage einer Bit-MASKE in bildelement-serieller Reihenfolge ausgewählt. Das Patent offenbart die Verwendung von Y-, I-, Q-Farbsignalkomponenten und erfordert beispielsweise für die Y-Komponente 16 Zyklen, um die Dekomprimierung eines Satzes aus 4 x 4 Bildelementen auszuführen. Wegen der seriellen Natur der Dekomprimierung ist die Bandbreite eingeschränkt.
• In dem U.S.-Patent Nr. 4 580 134 vom 1. April 1986 mit dem Titel "Color Video System Using Data Compression and Decompression" von Campbell et al. wird ein System zum Codieren, Übertragen, Speichern und Erzeugen von Farbbildern beschrieben. Dieses Verfahren benutzt ebenfalls die Blockverkürzungstechnik, wobei die komprimierten Datenblöcke in einem Blockpufferspeicher gespeichert werden. Dann beschreibt das Patent die Verwendung einer "schnellen" seriellen Dekomprimierungslogik auf dem Videoausgabepfad. Dieses System erfordert sehr komplexe und teure Durchgangs-Decodierschaltungen, um die Datenübertragung für einen hochleisturigsfähigen Grafikbildschirm zu ermöglichen. Des weiteren kann es nicht zum Speichern unkomprimierter Bilder verwendet werden, da der Bildpuffer nur das komprimierte Datenformat speichert. Da die Blockverkürzungstechnik ein verlustbehaftetes Komprimierungs/Dekomprimierungsverfahren benutzt, ist ein unkomprimierter Modus wünschenswert, wenn die Qualität eines Bildes der ausschlaggebende Faktor ist.
• In dem U.S.-Patent Nr. 4 564 915 vom 14. Januar 1986 mit dem Titel "YIQ Computer Graphics System" von Evans et al. wird ein Cdmputergräfiksystem beschrieben, das ein Farbfernsehraster-Videoausgangssignal bereitstellt. Die darin gezeigte Architektur gestattet es, den Bildpuffer von einem einfachen Farbabbildungssystem auf ein RGB-System mit voller Farbauflösung aufzurüsten, erfordert jedoch zusätzlichen Speicher.
• In dem U.S.-Patent Nr. 4 541 010 vom 10. September 1985 mit dem Titel "Electronic Imaging Camera" von Alston wird eine elektronische Kamera beschrieben, die eine Matrix ladungsgekoppelter Bauelemente sowohl im Bilderfassungssystem als auch im Pufferspeicher verwendet. Ein Verfahren wird detailliert beschrieben, bei welchem im Voranzeige-Modus Darstellungen auf einem Bildschirm erfolgen können, ohne daß ein weiterer spezieller Puffer benötigt wird.
• Im IBM Technical Disclosure Bulletin vom August 1985, Seiten 958 bis 959 beschreibt Asano ein Bildkomprimierungs/Dekomprimierungsschema, worin eine Bilddekomprimierung vor dem Speichern in einem Bildpuffer erfolgt. Nachfolgend wird das gespeicherte Bild entsprechend einem Begleitbefehl zur Anzeige auf einen Speicher abgebildet, in dem alle Punkte adressierbar sind.
• Dementsprechend ist es eine Aufgabe der vorliegenden Erfindung, ein verbessertes Anzeigesystem bereitzustellen, welches vorzugsweise einen Bildpuffer darlegt, der in der Lage ist, Bilder in Echtzeit zu dekomprimieren.
• Die Aufgabe der Erfindung wird grundlegend durch die in den unabhängigen Ansprüchen dargestellten Merkmale gelöst.
• Die Erfindung stellt im besonderen ein verbessertes Anzeigesystem bereit, worin eine Bilddekomprimierung für ein scharfes Bild in Echtzeit erreicht wird, und speziell ein verbessertes Anzeigesystem, das in der Lage ist, allgemein handelsübliche Hardware zu benutzen, aber immer noch eine wesentlich verbesserte Systemleistungsfähigkeit zeigt.
• Es wird ein Anzeigesystem beschrieben, welches einen Speicher zum Empfang eines komprimierten Bildelementebildes enthält, das mindestens ein Paar codierter Farben anzeigt, und eine Bit-MASKE umfaßt, die definiert, welche Bildelemente innerhalb eines Bildelemente-Untersatzes des Bildelementebildes eine der Farben erhalten. Das System umfaßt eine Vielzahl Speichermodule. Die Bildelemente des Untersatzes sind in den Speichermodulen verschachtelt. Es wird ein Generator bereitgestellt, um Signale anzulegen, die bewirken, daß Daten parallel in jedes der Module geschrieben werden. Registermittel werden bereitgestellt, um die Daten, die die codierten Farben beschreiben, an die Module anzulegen. Eine Steuereinrichtung reagiert auf die MASKE-Bits, um den Generator anzusteuern, so daß die codierten Farbdaten parallel und in einem einzigen Speicherzyklus in alle Bildelementepositionen des Untersatzes geschrieben werden, denen durch die Werte der Bitpositionen der MASKE diese Farbe(n) zugewiesen ist (sind).
• Im folgenden wird eine bevorzugte Ausführungsform der Erfindung detaillierter beschrieben, wobei Bezug auf die Zeichnungen genommen wird, in welchen:
• Fig. 1 eine Darstellung einer 4x4-Bildelemente-Abbildung ist und zeigt, wie die einzelnen Bildelementepositionen dieser auf ein 16-bit-Muster der MASKE abgebildet werden, das verwendet wird, um die Farborte zu kennzeichnen;
• Fig. 2 ein komprimiertes Datenformat eines zufälligen. 4x4 Bildelementebereiches zeigt, wobei jedem Bildelement eine von zwei codierten Farben zugeordnet ist;
• Fig. 3 eine schematische Darstellung ist, die die Beziehung der Bildelemente auf einer Bildschirmoberfläche zu den Speicherpositionen eines 4x4-Modul-Bildpuffers verdeutlicht (und innerhalb eines der Module);
• Fig. 4 ein Blockschaltbild ist, das die Elemente einer Ausführungsform der Erfindung zeigt;
• Fig. 5 ein Blockschaltbild einer Schaltungsanordnung zur Erzeugung von CAS*-Signalen in Reaktion auf das Signal MASKE und auf Steuereingangssignale ist;
• Fig. 6 Zeitdiagramm ist, das die Arbeitsweise eines konventionellen VRAMs verdeutlicht;
• Fig. 7 den von der Erfindung verwendeten Dekomprimierungs- Speicherzyklus verdeutlicht;
• Fig. 8 ein Blockschaltbild einer Ausführungsform der Erfindung ist, die als Leistungsmerkmal eine erweiterte Videofrequenz ermöglicht;
• Fig. 9 ein Blockschaltbild einer Ausführungsforrn der Erfindung ist, die eine Verbindung mit Nachrichtennetzen höherer Bandbreiten ermöglicht;
• Fig. 10 ein Blockschaltbild einer Ausführungsforrn der Erfindung ist, die eine Arbeitsweise des Bildpuffers mit höherer Auflösung ermöglicht.
• Bezugnehmend auf Fig. 3 werden nachstehend die Beziehungen zwischen einer Anzeige 30, einem aus 16 Speichermodulen bestehenden Bildpuffer 32 und einem einzelnen Bildpuffer modul 34 erläutert. Die Anzeige 30 besteht beispielsweise aus 1024 x 1024 Bildelementen, die in Form eines Rasters dargestellt werden. Der erweiterte Unterbereich 36 zeigt die obere linke Ecke der Anzeige 30, umfaßt einen Untersatz aus 4 x 4 Bildelementen und zeigt die entsprechenden Adressen jedes darin enthaltenen Bildelementes. Jede Bildelementeadresse besitzt eine Spaltenkennzeichnung gefolgt von einer Zeilenkennzeichnung, wobei das Bildelement in der linken oberen Ecke die Adresse (0,0) hat, gefolgt von (1,0), (2,0) usw. in Zeile 0. Jedes Bildelement wird durch drei Byte (jedes aus 8 Bit bestehend) Farbinformation dargestellt.
• Zum Speichern der Bildelementeinformation für die Anzeige 30 wird ein verschachtelter 4x4 Bildpuffer 32 verwendet, der 16 Speichermodule M0 bis M15 umfaßt. Jedes Speichermodul besitzt 256 x 256 x 24 Bitpositionen. Die Bildelementeadressen werden im Bildpuffer 32 sowohl vertikal als auch horizontal verschachtelt, so daß jedes Bildelement einer 4x4-Bildelementematrix in einem anderen Speichermodul steht. Zum Beispiel stehen die Informationen über die in der Anzeige 30 gezeigte 4x4 Matrix 36 für die Adresse (0,0) im Speichermodul M0, für (1,0) im Speichermodul M1, für (2,0) in M2 usw. Genauso steht die Bildelementeadresse (0,1) im Speichermodul M4, (0,2) in Speichermodul M8 usw. In 34 ist eine vergrößerte Darstellung des Moduls M0 dargestellt, die zeigt, wie die Biidelementeadressei darin gespeichert werden. In der bekannten Weise fidet man. darin jede vierte Bildelementeadresse (sowohl bezüglich der Zeilen als auch der Spalten).
• Es ist somit ersichtlich, daß unter der Voraussetzung, daß ein Untersatz von 4x4 Bildelementen verarbeitet wird, die Speichermodule M0 bis M15 gleichzeitig betrieben werden können, um den Zustand der darinenthaltenen Bildelementedaten zu verändern. Wie hiernach ersichtlich wird, ermöglicht es die in Fig. 3 dargestellte Verschachtelung im Zusammenhang mit dem eingehenden Datenformat, daß eine Echtzeit-Dekomprimierung durchgeführt wird.
• Zur Wiederholung, die Daten werden in dem in Fig. 2 dargestellten Format empfangen, wobei in zwei aufeinanderfolgenden 32-bit- Worten komprimierte Bildelementedaten empfangen werden. Ein erstes Wort enthält 24Bits (0:23), die eine erste Farbe (A) anzeigen sowie eine 8-bit breite (24:31) HI-Wort-MASKE. Das nächste 32-bit-Wort enthält die darauffolgende Farbe (Farbe B) und eine 8 bit breite LO-Wort-MASKE. Die LO- und die HI-Wort-MASKE bilden in einem einzigen Dekomprimierungs-Speicherzyklus zusammen die Farben A und B auf die entsprechenden Positionen der Bildelementeabbildung ab.
• In der folgenden Beschreibung wird angenommen, daß der Bildpufferspeicher 32 aus VRRM-Chips besteht, die Zeilenanwahlsignale (RAS) und Spaltenanwahlsignale (CAS) benutzen. Wie dem Fachmann bekannt ist, sind solche Signale im invertierten Zustand aktiv, und dies wird in diesem Text durch eine Signalkennzeichnung RAS* oder CAS* angezeigt.
• Das in Fig. 4 dargestellte Bildpuffersystem umfaßt eine Zustandssteuereinrichtung 50, welche sowohl Adressen- als auch Zeitsteuersignale auf ihren Ausgangsleitungen bereitstellt. Die Zustandssteuereinrichtting so ist im wesentlichen eine Ablaufsteuerung, die durch einen Zentralprozessor (nicht dargestellt) organisiert wird. Das System enthält des weiteren einen FIFO- Speicher 52, welcher Daten an die Register R1, R2, R3, R4 und R5 gibt. Die komprimierten Daten werden über eine Dateneingabeleitung 54 in das FIFO 52 eingegeben. Ein CAS*-Generator 56 hat daran Teile der Bit-MASKE aus den Registern R4 und R5 und ein Paar Steuersignale CASHI* und CASLO* angelegt. Ein Arbeitsplatzrechner (WS) 58 ist ebenfalls mit dem CAS*Generator 56 und dem Register R2 verbunden, um so diesen Arbeitsplatzrechner 58 in die Lage zu versetzen, auf den Bildpuffer 32 zugreifen zu können. Der Bildpuffer 32 ist wie in Fig. 3 dargestellt organisiert und umfaßt eine 4x4-Matrix aus den Modulen M0 bis M15.
• In Fig. 5 sind Details des CAS*Generators 56 dargestellt. Sechzehn Multiplexer (MUX1 bis MUX16) empfangen als Eingangssignale CASLO* und CASHI*. Wie hiernach ersichtlich werden wird, werden die Signale CASLO* und CASHI* zu verschiedenen Zeitpunkten innerhalb eines einzelnen Speicherzyklusses aktiv. Zusätzlich wird ein Bitsignal aus dem Muster der 16-bit-MASKE als Steuereingangssignal an jeden Multiplexer angelegt und bewirkt, daß der entsprechende Multiplexer bei Auftreten des aktiven Zustandes an einem seiner Steuereingänge ein Ausgangssignal bereitstellt. Wenn der MASKE-Eingang eine 1 ist, wählt der entsprechende Multiplexer CASHI* aus, und wenn der MASKE-Eingang eine 0 ist, wählt der entsprechende Multiplexer. CASLO* aus. Da die Signale CASLO* und CASHI* innerhalb des Zyklusses zu anderen Zeiten aktiv werden, werden während eines einzelnen Speicherzyklusses 16 CAS*-Signale auf der Ausgangsleitung 60 erzeugt. Jedes CAS* -Signal steuert das Schreiben eines Farbwertes auf die entsprechende Bildelementeposition von einem der 16 Bildelemente innerhalb der 4x4.-Bildelementematrix.
• Zur Vereinfachung der Beschreibung wird das Schreiben der HI- Farbe so dargestellt, als ob es für einen gegebenen Satz komprimierter Daten vor dem Schreiben der LO-Farbe erfolgt. Dies ist jedoch keine Beschränkung der Erfindung, da eine beliebige Reihenfolge verwendet werden kann.
• Das hiernach beschriebene Verfahren zur Erzeugung der CAS* -Signale erlaubt einen Dekomprimierungszyklus von 80 ns. Das Verfahren vermindert die Zeit, die benötigt wird, um zwei CAS-Signale, CASHI* und CASLO* zu aktivieren, wobei CASHI* verwendet wird, um die HI-Farbe zu laden, und CASLO* wird verwendet, um die LO-Farbe zu laden. Alle HI-Farben eines komprimierten Datensatzes werden unter Verwendung derselben Zeilen- und Spaltenadressen in die VRAMs gespeichert und innerhalb eines einzelnen Speicherzyklusses während der Aktivierungszeit von CASHI* geladen. Wenn CASLO* während des Speicherzyklus später aktiv wird, werden alle LO-Farben geladen, wodurch es möglich wird, innerhalb eines einzelnen Speicherzyklusses 16 Bildelementepositionen mit beiden Farben zu laden.
• Fig. 6 zeigt die Spezifikation eines typischen Zeitdiagramm eines VRAMs. Die Zeitsteuerinformation entspricht einem Mitsubishi 1-Mbit-VRAM, Artikelnummer M5M442256JL-8. Diese Zeitsteuerinformation bestimmt die Leistungsfähigkeit des Bildpuffers.
• * tpc Zykluszeit der schnellen Seitenbetriebsart, minimal 50 ns,
• * tcas CAS-Impulsbreite, minimal 25 ns,
• * TCP CAS-Vorladezeit für die schnelle Seitenbetriebsart, minimal 10 ns,
• * tdsc Dateneinstellzeit, minimal 0 ns,
• * tdhc Datenhaltezeit, minimal 25 ns,
• * tasc Einstellzeit für Spaltenadresse, minimal 5 ns,
• * tcak Haltezeit für Spaltenadresse, minimal 20 ns.
• Fig. 7 zeigt das Zeitdiagramm eines Speicherzyklusses in der schnellen Seitenbetriebsart im komprimierten Modus, wie er durch die vorliegende Erfindung angewandt wird Bei Verwendung eines VRAMs mit einer tpc von 50 ns wird ein Zyklus von weniger von als 100 ns (2tpc) erreicht. Wie in dem Zeitdiagramm dargestellt wird, können sich die Signale CASHI* und CASLO* überlappen. Die ist möglich, weil für einen Speicherzyklus im komprimierten Modus nur ein CAS* ausgewählt wird, je nachdem CASHI* und CASLO* aber niemals beide gleichzeitig. M HI und M LO auf der DATEN- Leitung zeigen an, wann die HI- und LO-Farben innerhalb eines Speicherzyklus durch das Register R2 beschrieben werden. Die minimal mögliche Zykluszeit für die Dekomprimierung ist, Tcmp = t&sub1; + t&sub2;, worin t&sub1; tdhc (Datenhaltezeit) und t&sub2; tpc (Seitenbetriebsartzyklus) sind.
• Es sollte beachtet werden, daß t benötigt wird, damit die Datenhaltezeit für das Schreiben der ersten Farbe nicht gestört wird. Die Zeit t&sub2; wird aufgrund der Speicherarbeitsweise benötigt, wobei ein Speichermodul einen komprimierten Modus für die LO-Farbe, gefolgt von einem komprimierten Modus für die HI-Farbe, besitzt. Der Abstand zwischen den beiden aufeinanderfolgenden fallenden CAS*-Flanken muß mindestens tpc betragen.
• Wie oben dargestellt, besitzt ein Mitsubishi 1-Mbit-VRAM ein tdhc von 25 ns und ein tpc von 50 ns. Somit ergibt sich im Idealfall ein tcmp von 75 ns. Bei einer Dekomprimierungszeit von 75 ns können über den HPPI-Bus komprimierte Daten mit der vollen Übertragungsrate empfangen werden. Da die für die Dekomprimierung erforderliche Zeitspanne von 100 ns auf 75 ns vermindert wird, ergibt sich beim Zwei CAS-Verfahren eine Verbesserung der Leistungs fähigkeit von R2cas = 100/75 = 1,33.
• Damit der Bildpuffer nicht der Flaschenhals eines Netzwerkes wird, muß die Beziehung T ≤ NP wahr bleiben, worin T der Durchsatz des Netzwerkes, N die Anzahl der verschachtelten 4x4-Speichermodule und P die Leistungsfähigkeit der Bildpuffer-Dekomprimierung für einen 4x4-Speichermodul sind. Für HPPI gilt T = 200 Millionen Bildelemente pro Sekunde. Wenn nicht ein Zwei- CAS*-Verfahren verwendet wird, benötigt jede Dekomprimierung mit einem einzelnen 24 bit-breiten RGB-Datenpfad bei der Verwendung eines 50 ns VRAMs 100 ns. Dies führt zu P = 160 Millionen Bildelemente pro Sekunde. Deshalb muß, damit der Bildpuffer nicht der Flaschenhals des Systems wird, N ≥ 2 sein. Es wird ein weiteres, parallel arbeitendes 4x4-Speichermodul benötigt. Alternativ kann ein teures Verfahren für ie Verschachtelung angewandt werden, bei welchem jedes Speichermodul seinen eigenen separaten Datenpfad und eigene Steuereinrichtungen besitzt. Wenn jedoch ein Zwei-CAS*-Verfahren angewandt wird, können P = 213 Millionen Bildelemente pro Sekunde erreicht werden. Deshalb wird nur ein 4x4-Speichermodul mit einem einzelnen 24 bit breiten RGB-Datenpfad benötigt.
• Jetzt wird, wiederum bezugnehmend auf Fig. 4 in Verbindung mit Fig. 7, die Arbeitsweise des on-line.Dekomprimierungs/Puffersystems beschrieben. Aufeinanderfolgende 32-bit-Datenworte werden über einen Dateneingang 54 in den FIFO-Speicher 52 eingegeben. Durch die Zustandssteuereinrichtung 50 wird ein freilaufender Systemtakt (SYSCLK) erzeugt, der die Arbeitsweise des FIFO 52 sowie die Synchronisation der übrigen Komponenten des Systems steuert. Wenn in dem FIFO 52 genügend Daten empfangen worden sind, wird das RDY*Signal des FIFO aktiviert, um anzuzeigen, daß in dem FIFO 52 Daten enthalten sind, die verarbeitet werden sollen. Die Zustandssteuereinrichtung 50 erkennt dieses Signal und geht für den Speicherzugriff in die schnelle Seitenbetriebsart über, indem das Signal für den Kommunikationsmodus COM MODE* sowie RD FIFO aktiviert werden, bis bei Erkennen des Signals für "FIFO fast leer" (FIFO AE*) die schnelle Seitenbetriebsart des Speicherzugriffs abgebrochen wird. Die Zustandssteuereinrichtung 50 erzeugt bei jedem zweiten SYSCLK während der Dauer von RD FIFO* zudem ein Aktivierungssignal zum Laden der Maske (LD.MASK*). Es ist zu beachten, daß, da die komprimierten Daten immer ein Paar 32-bit-Worte umfassen, die Dauer von RD FIFO* immer ein Vielfaches von zwei SYSCLK-Zyklen ist.
• 24 bit Farbdaten (23:0) werden aus dem FIFO 52 ausgelesen und in die Register:R1 und R2 eingeschoben. Die Bits der HI MASKE (15:8) werden ebenfalls aus dem FIFO 52 gelesen für eine Taktperiode vorübergehend in das Register R3 geschrieben, und dann in das Register R4 geladen, und zwar wahrend derselben Taktperiode, während derer. die Bits der LO MASKE (7:0) in das Register R5 geladen werden. Die 16 MASKE-Bits (15:0) werden in den Registern R4 und R5 abgelegt, während die HI- und LO-Farbdatenbits aufeinanderfolgend in das Register R2 geladen und in die Speichermodule 32 geschrieben werden.
• Der Speicher 32 ist, wie oben beschrieben, aus 4x4-Speichermodulen aufgebaut, wobei die Bildlemente darin sowohl in horizontaler als auch in vertikaler Richtung in einem 4x4- Muster verschachtelt sind. Der CAS*Generator stellt während eines Speicherzyklusses 16 CAS*-Signale bereit, deren Pegel durch die Farb-MASKE gesteuert werden. Während des ersten Abschnitts des Dekomprimierungszyklusses (d.h. während CASHI*) wird eine 24-bit HI-Farbe vom Register R2 an die Speichermodule 32 gesendet, und der CAS*Generator 56 erzeugt aktive Pegel an den entsprechenden seiner Ausgangsleitungen, die Bitpositionen entsprechen, die einen 1-Pegel in der Bit-MASKE aufweisen. Dies gestattet es, daß die HI-Farbdaten parallel in ausgewählte Bildelemente geschrieben werden, die den hochwertigen MASKE-Bitpositionen entsprechen, welche auf "1"-Pegel liegen. lm zweiten Teil des Dekomprimierungszyklus (d.h. während CASLO*) werden die Bildelemente mit LO-Farbe unter Steuerung der 0-Bits der Bit-MASKE geschrieben, womit ein Dekomprimierungszyklus beendet wird.
• Die oben dargestellte Operation wird teilweise in Fig. 7 verdeutlicht, wobei, wenn CASHI* in den aktiven Zustand übergeht, die 1-Bits in der MASKE bewirken, daß CAS*-Signale an dem Speicher 32 angelegt werden, so daß die HI-Farbbits, die von dem Register R2 ausgehen, in die 16 Bildelementepositionen geschrieben werden. Auf gleiche Weise werden,wenn CASLO* in den aktiven Zustand Übergeht, die LO-Farbbits in die Bildelementepositionen geschrieben, die den 0-Bits der MASKE entsprechen.
• Der Arbeitsplatzrechner 58 (siehe Fig. 4) hat über die Busse 60 und 62 ebenfalls Zugriff auf den Pufferspeicher 32. Durch geeignete Positionierung der MASKE-Bits auf dem Bus 60 und der Farbdaten auf dem Bus 62, kann man über die Signale CASHI* und CASLO* erreichen, daß die Farbdaten, wie oben erwähnt, in die Speichermodule 32 geschrieben werden.
• Wenn ein Bildpuffer mit sehr hoher Auflösung gewünscht wird, kann die Videotaktfrequenz nicht unbeachtet bleiben. Zum Beispiel besitzt ein VRAM einen seriellen Anschluß, der mit 33 MHz betrieben werden kann. Für einen Grafikbildschirm mit einer Auflösung von 2048 x 1536 Bildelementen und einer Bildfrequenz von 60 Hz liegt die Frequenz des Videotaktes über 260 MHz. Es ist ersichtlich, daß 260 MHz / 33 MHz 7,88 ergibt. Um die Anforderung des Videotaktes zu erfüllen, muß der VRAM mindestens 8fach verschachtelt werden, um eine genügende serielle Ausgangsbandbreite für den hochauflösenden Bildschirm bereitzustellen. Der in Fig. 4 dargestellte Aufbau ist modular, und die Video-Ausgangsbandbreite kann auf das 4P-fache eines einzelnen seriellen VRRM-Ausgangs erhöht werden, wobei P eine positive, ganze Zahl ist, die die Anzahl der verwendeten Sätze aus 4x4-Speichermodulen repräsentiert. Dies gestattet es, daß der Durchsatz des Videoausgangs des Systems so weit erhöht wird, daß er die Anforderungen eines hochauflösenden Bildschirms erfüllt. Ein 60-Hz- Bildschirm mit einer Auflösung von 2048 x 2048 Bildelementen erfordert eine Videotaktfrequenz von 360 MHz. Da 360/33 10,9 ergibt, könnte mit P = 3 eine ausreichende Videobandbreite bereitgestellt werden.
• Wie in Fig. 8 dargestellt, kann dies erreicht werden, indem mehrere 4x4-Speichermodule demselben Hauptbus hinzugefügt werden. Ein Modul besteht aus CASGEN* und einem Bildpuffer (FB). Die 4x4-Speicherelemente selbst sind verschachtelt. Anders ausgedrückt, ein erstes Modul hat die Bildelemente 0 bis 3, ein zweites Modul hat die Bildelemente 4 bis 7, bis ein j-tes Modul die Bildelemente 4(j-1) bis 4(j-1) + 3 besitzt. Die Zustandssteuereinrichtung (SM) muß auf eine solche Weise modifiziert werden, aß Sie den richtigen Generator CASGEN* und den entsprechenden Bildpuffer ausgewählt, wenn Speicheranforderungen bedient werden. Unter Verwendung dieses modularen 4x4-Ansatzes kann der Videodurchsatz unbegrenzt erweitert werden, um durch einen beliebigen Bildschirm entstehende Anforderungen an die Frequenz des Videotaktes erfüllen zu können.
• Wenn die Systemgestaltung eine Ankopplung an Nachrichtennetze mit noch höheren Bandbreiten erfordert, kann Sie derart modifiziert werden, daß durch paralleles Verzweigen des Eingangs höhere Durchsätze von seiten des Netzwerkes verarbeitet werden können. Dies kann erreicht werden, indem mehrere FIFOs, CASGENs und FBs bei einer geringfügigen Modifikation der vorhandenen SM hinzugefügt werden. Figur 9 zeigt ein Beispiel, worin drei Sätze aus FIFOs, CASGENs und FBs verwendet werden. Mit dieser Anordnung ergibt sich eine parallele Verzweigung zwischen drei Modulen, um die Leistungsfähigkeit um den Faktor 3 zu erhöhen. Aufgrund des modularen Verfahrens kann die Anzahl der hinzuzufügenden FIFOs, CASGENs und FBs unbegrenzt erhöht werden, um eine Anpassung an jede beliebige Netzbandbreite zu gewährleisten.
• Die Auflösung des Bildpuffers kann ebenfalls erweitert werden.
• Zum Beispiel werden, wenn jedes Speichermodul unter Verwendung von 1 Million bit VRAMs aufgebaut und so konfiguriert ist, daß es 512 Zeilen und 512 Spalten zujeweils 4 Bit enthält, die 4x4- Speichermodule mittels 4 Bitebenen in. Form von 2048 Zeilen mal 2048 Spalten angeordnet. Dies kann erweitert werden, so daß jede Systemanfgrderung erfüllt werden kann. Zuerst können durch Hinzufügen von mehr VRAMs mehrere Bitebenen pro Bildelement erreicht werden. Wenn zum Beispiel ein 30-bit-RGB-Datenformat verwendet wird, können acht 1 Mbit RAMs pro Speichermodul verwendet werden (diese Konfiguration kann bis zu 32 Bitebenen bereitstellen) . Wenn auch ein Bildpufferauflösüng von 2048 x 2048 für die meisten Anwendungen ausreicht, gibt es Situationen wie doppeltes Puffern, Verschieben der Anzeige in Echtzeit oder Bildschirme mit höherer Auflösung, in denen noch größere Bildpuffer benötigt werden.
• Die Erfindung kann sowohl in horizontaler als auch in vertikaler Richtung unbegrenzt erweitert werden, um Bildpuffer beliebiger Größe aufzunehmen. Wenn der Bildpuffer horizontal erweitert werden soll, können mehrere 4x4-Module hinzugefügt werden, wie in Fig. 10 dargestellt, worin P 4x4-Speichermodule in horizontaler Richtung vorhanden sind, welche insgesamt 2048P horizontale Bildelemente bereitstellen. Wenn der Bildpuffer vertikal erweitert werden soll, können mehrere horizontale Zeilen aus P 4x4- Modulen wie dargestellt vertikal hinzugefügt werden, wobei vertikal N 4x4-Speichermodule vorhanden sind, welche insgesamt 2048N vertikale Bildelemente bereitstellen.
• Es sollte verstanden werden, daß die vorstehende Beschreibung nur zur Verdeutlichung der Erfindung dient. Durch den Fachmann können verschiedene Alternativen und Modifikationen abgeleitet werden, ohne daß das Gebiet der Erfindung verlassen wird. Dementsprechend ist beabsichtigt, daß die vorliegende Erfindung all jene Alternativen, Modifikationen und Varianten mit einschließt, welche in, das Gebiet der abhängigen Ansprüche fallen.

Claims (10)

1. Anzeigesystem Speichermittel umfassend, die so ausgelegt sind, daß Sie komprimierte Bildelementebilddaten, die mindes tens ein Paar codierter Farben anzeigen, und eine Bitmaske empfangen, wobei die Bitmaske Bitpositionen mit zugeordneten Werten umfaßt, die definieren, welche Bildelemente innerhalb eines Bildelemente-Untersatzes des Bildelementebildes eine der Farben erhalten, wobei das System des weiteren umfaßt:

eine Vielzahl Speichermodule zum Speichern der Bildelemente, wobei die Speichermodule so ausgelegt sind, daß Sie die Bildelemente in dem Bildelemente-Untersatz in verschachteiter Form speichern, so daß jedes Bildelement des Bildelemente-Untersatzes in einem anderen Speichermodul steht;

Generatormittel zum Anlegen von Signalen, die bewirken, daß die Daten parallel in die Vielzahl Module geschrieben werden;

Registermittel zum Anzeigen der codierten Farbdaten; und

Mittel zum Steuern der Generatormittel, um die Farbdaten, welche durch die komprimierten Bildelementebilddaten und die Bitmaske codiert sind, in alle Bildelementepositionen des Bildelemente-Untersatzes zu schreiben, denen durch Bitpositionen in der Maske diese Farbe zugewiesen ist,

2. Anzeigesystem gemäß Anspruch 1, dadurch gekennzeichnet, daß das Paar codierter Farben während eines einzelnen Speicherzyklus parallel in die Speichermodule geschrieben wird, jede Bitposition der Bitmaske auf ein spezielles Speichermodul abgebildet wird und das System des weiteren umfaßt:

Steuerungsmittel zum Aktivieren eines ersten Signals zur Ansteuerung der Generatormittel während des einzelnen Speicherzyklus, um unter Steuerung eines ersten auf den Bitpositionen der Maske stehenden Wertes erste codierte Farbdaten in die Speichermodule zu schreiben, und zum Aktivieren eines zweiten Signals während des einzelnen Speicherzyklus, um unter Steuerung eines zweiten auf den Bitpositionen der Maske stehenden Wertes zweite codierte Farbdaten in die Speichermodule zu schreiben.

3. Anzeigesystem gemäß Anspruch 2, dadurch gekennzeichnet, daß die ersten und zweiten Signale so aktiviert werden, daß Teile derer überlappen.

4. Anzeigesystem gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Speichermodule eine Matrix aus 4x4 Modulen umfassen, wobei 4x4 Bildelementdaten-Untersätze in den Modulen so verschachtelt werden, daß jedes Bildelement in einem der 4x4 Bildelementdaten-Untersätze in einem anderen Modul der Matrix steht.

5. Anzeigesystem gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jedes der Module ein Videospeicher mit wahlfreiern Zugriff ist, der gleichzeitig angelegte Zeilenanwahlsignale (RAS*) und Spaltenanwahlsignale. (CAS*) benutzt, um das Schreiben der Daten auszuführen, und dadurch, daß die Generatormittel durch das erste Signal veranlaßt werden, Spaltenanwahlsignale (CAS*) an die Bildelemente-Speicherplätze anzulegen, die Bitpositionen der Maske entsprechen, welche einen ersten Bitwert anzeigen, und einen zweiten Satz Spaltenanwahlsignale (CAS*) an die Bildelemente-Speicherplätze anzulegen, die Bitpositionen der Maske entsprechen, welche einen zweiten Bitwert anzeigen.

6. Anzeigesystem gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Registermittel während eines ersten Teils des Speicherzyklus die erste aus dem Paar codierter Farben anzeigen und während eines zweiten Teils des Zyklus die zweite aus dem Paar codierter Farben anzeigen, wobei das Farbenpaar während des einzelnen Speicherzyklus in alle 4x4 Bildelemente-Untersätze der Module geschrieben wird.

7. Anzeigesystem gemäß einem der vorhergehenden Ansprüch, wobei die Bitmaske Bitpositionen mit zugeordneten Werten enthält, die definieren, welche Bildelemente in einem n x m Bildelemente-Untersatz des Bildelementebildes eine der Farben erhalten, wobei innerhalb der Vielzahl der Speichermodule jedes Modul aus einem Satz Untermodule besteht, wobei eine Zeile aus n Bildelementen in einem Bildelemente-Untersatz in verschachtelter Form in einer Zeile aus n Untermodulen des Speichermoduls gespeichert wird, wobei zusätzliche Folgen aus n Bildelementen in Bildelemente-Untersätzen innerhalb der Zeile in verschachtelter Form in Untermodulen aufeinanderfolgender Speichermodule gespeichert werden und alle Speichermodule parallelgeschaltet sind;

wobei jedem Speichermodul Generatormittel für die Spaltenanwahlsignale (CAS*) zugeordnet sind, um Spaltenanwahlsignale (CAS*). anzulegen, die die Daten zum Einschreiben in Untermodule des zugeordneten Speicherrnoduls freigeben;

wobei Steuerungsmittel bewirken, daß die Generatormittel für die Spaltenanwahlsignale (CAS*) unter Steuerung der Werte der Bitpositionen der Bitmaske die codierten Farbdaten in Speicherbereiche innerhalb der Untermodule schreiben, die den Bildelemente-Untersatz speichern, wobei ein Farbwert parallel in eine Vielzahl Speichermodule geschrieben wird.

8. Anzeigesystem gemäß Anspruch 7, dadurch gekennzeichnet, daß alle Speichermodule zu dem Anzeigemittel parallelgeschaltet sind.

9. Anzeigesystem gemäß einem der Ansprüche 7 oder 8, desweiteren umfassend:

eine zusätzliche Vielzahl Speichermodule, die an die Anzeigemittel angeschlossen sind, wobei die Speichermodule in Zeilen und Spalten angeordnet sind und die Steuerungsmittel das Schreiben der Farbdaten in verschachtelte Bildelemente- Speicherplätze der Speichermodule freigeben.

10. Anzeigesystem gemäß einem der Ansprüche 7 bis 9, desweiteren umfassend:

zusätzliche Mittel zum Anzeigen der codiertenFarbdaten, wobei alle Mittel zum Anzeigen der codierten Farbdaten, die codierten Farbdaten parallel anzeigen, jedes der Anzeigemittel parallel an eine Vielzahl Speichermodule angeschlossen ist und wobei die Steuerungsmittel so betrieben werden, daß sie bewirken, daß alle farbcodierenden Daten parallel und in verschachtelter Form in die angeschlossenen Speichermodule geschrieben werden.