KR930003756A - 디스플레이 시스템 - Google Patents

디스플레이 시스템 Download PDF

Info

Publication number
KR930003756A
KR930003756A KR1019920010809A KR920010809A KR930003756A KR 930003756 A KR930003756 A KR 930003756A KR 1019920010809 A KR1019920010809 A KR 1019920010809A KR 920010809 A KR920010809 A KR 920010809A KR 930003756 A KR930003756 A KR 930003756A
Authority
KR
South Korea
Prior art keywords
pixel
memory
module
data
subset
Prior art date
Application number
KR1019920010809A
Other languages
English (en)
Other versions
KR950005619B1 (ko
Inventor
최성민
루멜스키 레온
웨슬리 피버즈 앨런
루이스 피타스 죤
Original Assignee
죤 디. 크레인
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 죤 디. 크레인, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 죤 디. 크레인
Publication of KR930003756A publication Critical patent/KR930003756A/ko
Application granted granted Critical
Publication of KR950005619B1 publication Critical patent/KR950005619B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/04—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using circuits for interfacing with colour displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Input (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Image Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Color Television Systems (AREA)

Abstract

내용 없음.

Description

디스플레이 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 실시예의 소자를 도시하는 블록 다이어그램,
제5도는 MASK와 제어 입력에 대해 CAS*신호를 발생하기 위한 회로의 블록 다이어그램,
제7도는 본 발명에 의해 사용되는 압축해제 메모리 사이클의 파형 다이어그램,
제8도는 확장된 비데오-율 성능을 가능하게 하는 본 발명의 실시예의 블록 다이어그램,
제9도는 더욱 높은 대역폭 통신 네트워크에 대한 인터페이싱을 가능하게 하는 본 발명의 실시예의 블록 다이어그램,
제10도는 더욱 높은 해상도 프레임 버퍼 동작을 가능하게 하는 본 발명의 실시예의 블록 다이어그램.

Claims (10)

  1. 적어도 한쌍의 엔코드된 칼라와, 픽셀 영상의 픽셀 서브세트내의 어느 픽셀이 상기 칼라중의 하나를 수신하는지 한정하는 할당된 값을 갖는 비트 위치를 포함하는 비트 MASK를 나타내는 압축된 픽셀 영상 데이타를 수신하기 위한 저장 수단을 포함하는 디스플레이 시스템에 있어서, 상기 픽셀 서브세트내의 픽셀이 인터리브 형식으로 저장되는 다수의 메모리 모듈과, 데이타가 상기 다수의 모듈내에 평행하게 기록되게 하기 위해 신호를 적용하기 위한 발생기 수단과, 상기 엔코드된 칼라 데이타를 표시하기 위한 레지스터 수단과, 상기 MASK비트 위치에 의해 상기 칼라에 대해 지정된 상기 픽셀 서브세트의 모든 픽셀 위치에 상기 엔코드된 칼라 데이타를 기록하기 위해 상기 발생기 수단을 제어하기 위한 수단을 포함하는 것을 특징으로 하는 디스플레이 시스템.
  2. 제1항에 있어서, 상기 적어도 한쌍의 엔코드된 칼라는 단일 메모리 사이클로 상기 메모리 모듈내에 병렬로 기록되고, 상기 각각의 비트 MASK 비트 위치는 특정 메모리 모듈상에 맵핑되며, 상기 MASK 비트 위치의 제1값 표시의 제어하에 제1엔코드된 칼라 데이타를 상기 메모리 모듈내에 기록하기 위해서 상기 발생기 수단을 작동시키기 위해 상기 단일 메모리 사이클 동안 제1신호를 활성화시키고, 상기 MASK 비트 위치의 제2값 표시의 제어하에 제2엔코드된 칼라 데이타를 상기 메모리 모듈내에 기록하기 위해서 상기 단일 메모리 사이클 동안 제2신호를 활성화시키기 위한 제어 수단을 추가로 포함하는 것을 특징으로 하는 디스플레이 시스템.
  3. 제2항에 있어서, 상기 제1 및 제2신호는 그 일부분이 중첩되도록 활성화되는 것을 특징으로 하는 디스플레이 시스템.
  4. 제2항에 있어서, 상기 메모리 모듈은 4×4어레이의 모듈을 포함하고, 상기 4×4픽셀 데이타 서브세트내의 각각의 픽셀은 상기 어레이의 상기 모듈중의 다른 모듈내에 존재하도록 상기 모듈내의 4×4픽셀 데이타 서브세트는 인터리브되는 것을 특징으로 하는 디스플레이 시스템.
  5. 제4항에 있어서, 상기 각각의 모듈은 데이타 기록을 달성하기 위해 동시에 적용된 RAS*와 CAS*신호를 사용하는 비데오 랜덤 액세스 메모리이고, 상기 발생기 수단은 제1종류 비트값을 표시하는 MASK 비트 위치에 대응되는 픽셀 저장 위치에 CAS*신호를 적용하고 또한 제2종류 비트값을 표시하는 MASK 비트 위치에 대응되는 픽셀 저장 위치에 제2세트의 CAS*신호를 적응하기 위해 상기 제1신호에 의해 여기되는 것을 특징으로 하는 디스플레이 시스템.
  6. 제5항에 있어서, 상기 레지스터 수단은 상기 메모리 사이클의 제1부분 동안에 상기 제1쌍의 엔코드된 칼라를 표시하고 상기 사이클의 제2메모리 부분동안에 상기 단일 메모리 사이클내에서 상기 모듈내의 모든 4×4 픽셀 서브세트에 기록되는 것을 특징으로 하는 디스플레이 시스템.
  7. 적어도 한 쌍의 엔코드된 칼라와, 피셀 영상의 n×m픽셀 서브세트내의 어느 픽셀이 상기 칼라중의 하나를 수신하는지 한정하는 할당된 값을 갖는 비트 위치를 포함하는 비트 MASK를 나타내는 압축된 픽셀 영상 데이타를 수신하기 위한 저장 수단을 포함하는 디스플레이 시스템에 있어서, 픽셀 서브세트내의 한 열의 R개의 픽셀은 인 터리브 방식으로 메모리 모듈내의 한 열의 H개의 서브모듈에 걸쳐 저장되고, 상기 열 내의 픽셀 서브세트내의 부가적 시리즈의 n개의 픽셀은 인터리브 방식으로 연속 메모리 모듈내의 서브모듈내에 저장되며, 각각 한 세트의 서브모듈로 구성되고 모두 병렬로 연결된 다수의 메모리 모듈과, 데이타가 상기 관련 메모리 모듈내의 서브모듈내에 기록될 수 있게 하기 위한 CAS*신호를 적용하기 위해 각각의 메모리 모듈과 연관된 CAS*발생기 수단과, 상기 엔코드된 칼라 데이타를 표시하기 위한 수단과, 상기 비트 MASK 비트 위치값의 제어하에 상기 엔코드된 칼라 데이타를 상기 픽셀 서브세트를 저장하는 상기 서브모듈내의 저장 영역내에 기록하여 칼라값이 병렬로 다수의 상기 메모리 모듈에 걸쳐 기록되도록 CAS*발생기 수단을 제어하기 위한 제어수단을 포함하는 것을 특징으로 하는 디스플레이 시스템.
  8. 제7항에 있어서, 상기 모든 메모리 모들은 상기 표시 수단에 병렬 접속된 것을 특징으로 하는 디스플레이 시스템.
  9. 제8항에 있어서, 상기 표시 수단에 접속되고, 상기 제어 수단이 칼 데이타를 인터리브된 픽셀 저장위치에 기록되게 하도록 행 및 열로 배열된 추가적인 다수의 메모리 모듈을 추가로 포함하는 것을 특징으로 하는 디스플레이 시스템.
  10. 제8항에 있어서, 상기 엔코드된 칼라 데이타를 병렬로 표시하며, 상기 제어수단이 상기 엔코드된 칼라 데이타를 인터리브 방식으로 또한 병렬로 상기 접속된 메모리 모듈에 기록되게 하도록 상기 다수의 메모리 모듈에 병렬 접속된 상기 엔코드된 칼라 데이타와 추가적 표시 수단을 추가로 포함하는 것을 특징으로 하는 디스플레이 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920010809A 1991-07-22 1992-06-22 디스플레이 시스템 KR950005619B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US73394491A 1991-07-22 1991-07-22
US733,944 1991-07-22

Publications (2)

Publication Number Publication Date
KR930003756A true KR930003756A (ko) 1993-02-24
KR950005619B1 KR950005619B1 (ko) 1995-05-27

Family

ID=24949716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920010809A KR950005619B1 (ko) 1991-07-22 1992-06-22 디스플레이 시스템

Country Status (7)

Country Link
US (1) US5420608A (ko)
EP (1) EP0528152B1 (ko)
JP (1) JP2878022B2 (ko)
KR (1) KR950005619B1 (ko)
CN (1) CN1068924A (ko)
CA (1) CA2067418C (ko)
DE (1) DE69211447T2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585824A (en) * 1991-07-22 1996-12-17 Silicon Graphics, Inc. Graphics memory apparatus and method
US5657423A (en) * 1993-02-22 1997-08-12 Texas Instruments Incorporated Hardware filter circuit and address circuitry for MPEG encoded data
US5642139A (en) * 1994-04-29 1997-06-24 Cirrus Logic, Inc. PCMCIA video card
JP2637920B2 (ja) * 1994-08-11 1997-08-06 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータ・グラフィック・システム及びフレーム・バッファ使用方法
JPH08123953A (ja) * 1994-10-21 1996-05-17 Mitsubishi Electric Corp 画像処理装置
US5959637A (en) * 1995-06-23 1999-09-28 Cirrus Logic, Inc. Method and apparatus for executing a raster operation in a graphics controller circuit
US5764963A (en) * 1995-07-07 1998-06-09 Rambus, Inc. Method and apparatus for performing maskable multiple color block writes
US6556209B2 (en) * 1995-10-13 2003-04-29 Sony Corporation Memory apparatus of digital video signal
US5818405A (en) * 1995-11-15 1998-10-06 Cirrus Logic, Inc. Method and apparatus for reducing flicker in shaded displays
US9519915B1 (en) * 1996-12-23 2016-12-13 Catalina Marketing Corporation System and method for providing shopping aids and incentives to customer through a computer network
US5995080A (en) * 1996-06-21 1999-11-30 Digital Equipment Corporation Method and apparatus for interleaving and de-interleaving YUV pixel data
US6091850A (en) * 1997-04-30 2000-07-18 Fujitsu Microelectronics, Inc. Method of compressing and decompressing graphic images
US7245304B2 (en) 2001-11-16 2007-07-17 Lockheed Martin Corporation System and method for managing compressed graphic image data
US6870542B2 (en) * 2002-06-28 2005-03-22 Nvidia Corporation System and method for filtering graphics data on scanout to a monitor
US7202872B2 (en) * 2003-10-29 2007-04-10 Via Technologies, Inc. Apparatus for compressing data in a bit stream or bit pattern
JP2007249791A (ja) * 2006-03-17 2007-09-27 Sony Corp 画像処理装置および画像処理方法、並びにプログラム
US8438484B2 (en) * 2009-11-06 2013-05-07 Sony Corporation Video preview module to enhance online video experience
US11461535B2 (en) 2020-05-27 2022-10-04 Bank Of America Corporation Video buffering for interactive videos using a markup language
US11237708B2 (en) 2020-05-27 2022-02-01 Bank Of America Corporation Video previews for interactive videos using a markup language

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51144131A (en) * 1975-06-06 1976-12-10 Hitachi Ltd Video information recorder
US4564915A (en) * 1980-04-11 1986-01-14 Ampex Corporation YIQ Computer graphics system
JPS57127364A (en) * 1981-01-31 1982-08-07 Nippon Telegr & Teleph Corp <Ntt> Processing system of halftone facsimile signal
JPS58103063A (ja) * 1981-12-16 1983-06-18 Hitachi Ltd マトリクス記憶装置
US4559535A (en) * 1982-07-12 1985-12-17 Sigmatron Nova, Inc. System for displaying information with multiple shades of a color on a thin-film EL matrix display panel
US4580134A (en) * 1982-11-16 1986-04-01 Real Time Design, Inc. Color video system using data compression and decompression
US4591842A (en) * 1983-05-26 1986-05-27 Honeywell Inc. Apparatus for controlling the background and foreground colors displayed by raster graphic system
US4541010A (en) * 1983-06-17 1985-09-10 Polaroid Corporation Electronic imaging camera
US5163024A (en) * 1983-12-30 1992-11-10 Texas Instruments Incorporated Video display system using memory with parallel and serial access employing serial shift registers selected by column address
JPS61151689A (ja) * 1984-12-26 1986-07-10 株式会社ピーエフユー メモリ書き込み制御方式
US4893114A (en) * 1985-06-10 1990-01-09 Ascii Corporation Image data processing system
GB2199461B (en) * 1986-12-24 1991-03-13 Philips Electronic Associated Image display apparatus
US4808986A (en) * 1987-02-12 1989-02-28 International Business Machines Corporation Graphics display system with memory array access
US4797729A (en) * 1988-02-05 1989-01-10 Eastman Kodak Company System incorporating an error tolerant picture compression algorithm
US4821119A (en) * 1988-05-04 1989-04-11 Bell Communications Research, Inc. Method and apparatus for low bit-rate interframe video coding
FR2632436B1 (fr) * 1988-06-01 1991-02-15 Commissariat Energie Atomique Procede d'adressage d'un ecran matriciel fluorescent a micropointes
US5068650A (en) * 1988-10-04 1991-11-26 Bell Communications Research, Inc. Memory system for high definition television display
US4975771A (en) * 1989-02-10 1990-12-04 Kassatly Salim A Method and apparatus for TV broadcasting
GB2229059B (en) * 1989-03-07 1993-08-04 Sony Corp Obtaining access to a two-dimensional portion of a digital picture signal
US4970663A (en) * 1989-04-28 1990-11-13 Avid Technology, Inc. Method and apparatus for manipulating digital video data
DE69029065T2 (de) * 1989-07-28 1997-03-06 Texas Instruments Inc Logische Schaltung und Verfahren zum Wiederordnen für einen graphischen Videoanzeigespeicher
US5261049A (en) * 1991-07-22 1993-11-09 International Business Machines Corporation Video RAM architecture incorporating hardware decompression

Also Published As

Publication number Publication date
DE69211447D1 (de) 1996-07-18
CN1068924A (zh) 1993-02-10
US5420608A (en) 1995-05-30
EP0528152A1 (en) 1993-02-24
CA2067418C (en) 1998-05-19
DE69211447T2 (de) 1996-12-05
KR950005619B1 (ko) 1995-05-27
JP2878022B2 (ja) 1999-04-05
CA2067418A1 (en) 1993-01-23
EP0528152B1 (en) 1996-06-12
JPH0627917A (ja) 1994-02-04

Similar Documents

Publication Publication Date Title
KR930003756A (ko) 디스플레이 시스템
US5129059A (en) Graphics processor with staggered memory timing
US5587726A (en) Method and apparatus for increasing the speed of operation of a double buffered display system
KR930011726A (ko) 모션보상 텔레비젼과 같은 피드백 시스템용 다중 시리얼 억세스 메모리
JP2612475B2 (ja) カラー表示パネルの表示制御装置
KR890007102A (ko) 디스플레이 패널 구동장치
KR920013133A (ko) 출력 디스플레이에 가속화된 수직라인의 기록을 제공하기 위한 vram의 액세스 배열용 방법 및 장치
KR940024653A (ko) 액정디스플레이의 구동장치
KR960009655A (ko) 텔레비전 수상기용 비트 사상 온-스크린-디스플레이 장치
JPS60145595A (ja) 集積回路ランダム・アクセス・メモリ装置
GB8328551D0 (en) Addressing liquid crystal displays
EP0279228A3 (en) A frame buffer in or for a raster scan video display
KR860000591A (ko) 그래픽스 표시장치
JPH0141994B2 (ko)
GB2112256A (en) Memory apparatus
KR940008488A (ko) 병렬 구조를 갖는 기억 장치
WO1995012164A3 (en) Frame buffer system designed for windowing operations
KR900702499A (ko) 비디오 신호를 발생시키기 위한 방법 및 장치
KR950704744A (ko) 프레임 버퍼내에 고속 멀티-컬러 저장장소를 제공하기 위한 방법 및 장치(method and apparatus for providing fast multi-color storage in a frame buffer)
US4591845A (en) Character and graphic signal generating apparatus
EP0145320A2 (en) Method for multiplexing a memory data bus
KR860001377A (ko) 영상표시 제어장치
EP0530761B1 (en) Partitioned frame memory for spatial light modulator
KR960700481A (ko) 윈도우잉 동작용으로 설계된 프레임버퍼 시스템의 다중 블록모드동작(multiple block mode operations in a frame buffer system designed for windowing operations)
KR100472478B1 (ko) 메모리 억세스 제어방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee