CN1068924A

CN1068924A - 实时图像去压缩的帧缓存组织的控制

Info

Publication number: CN1068924A
Application number: CN92104948A
Authority: CN
Inventors: 桑·明·乔伊; 利昂·卢麦尔斯基; 阿兰·韦斯利·皮维斯; 约翰·路易丝·皮塔斯
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1991-07-22
Filing date: 1992-06-22
Publication date: 1993-02-10
Also published as: EP0528152B1; DE69211447T2; JP2878022B2; KR950005619B1; JPH0627917A; KR930003756A; DE69211447D1; CA2067418A1; EP0528152A1; US5420608A; CA2067418C

Abstract

描述了一种显示系统，它包括接收至少呈现一种编码颜色的已压缩象元图象的存贮装置和确定图象象元子集内的哪个象元接收象元颜色之一的比特屏蔽码。它包括多个存贮模块。子集内的象元交叉地贮存在模块内。一发生器提供的信号可把数据并行写入模块内。寄存器装置可把表现编码颜色的数据送给这些模块。控制装置根据其屏蔽位控制发生器把编码的颜色数据在一存贮周期内并行地写入由屏蔽位置值所指定的颜色的子集内的所有象元位置。

Description

本发明涉及高性能显示系统，尤其是实时完成图像去压缩的这种高性能显示系统中所用的帧缓冲存贮器。

科学地显形有助于更好地理解所处理的大量数据。一般这种显形是在大形高级计算机上计算并通过高速网传到观察用的用户工作站。一种这类显形的绳有力的技术是利用运动来加强用户对数据的理角。通过显示被观察数据的各种外观的移动并以匀滑的运动序列来显示它们，可显现出被研究数据的许多信息。

随着用户显示的分辨率的增加，通过传输网来传送足够的数据以得到所需的匀滑运动的难度也增加。若不使用某种形式的压缩和去压缩技术，即使用高带宽的通信网，要传送匀滑运动所需的足够数据（每秒30帧或更高）也是困难的。若每一像元用24比特来表示，每一8比特的字节表示颜色，则可以看出，表示运动所要求的数据通过量是T＝3Hres Vres Fref字节/秒，其中，T是以每秒字节表示的数据通过量，Hres是水平分辨率或者每扫描行的像元数，Vres是垂直分辨率或者每帧的扫描行数，而Fref是帧速率。

为了支持实时运动图像的高带宽，必需要有一非常高带宽的通信网。一种这类网是高性能并行接口（HPPI）。HPPI是用32比特宽的数据总线以支持每秒100兆字节的最大数据速率而设计的。但是，即使HPPI的带宽对于高分辨率、实时的匀滑运动图象仍是不够的。比如，为了用32比特宽的HPPI总线在2048×1536的高分辨率显示器上显示满幅图像，可达到的最大帧速率是

Fref＝Thppi/（3Hres Vres）

＝1，000，000/（3×2048×1536）

＝10.6帧/秒

其中，Thppi是HPPI上每秒100兆字节的通过量。

对于每秒10.6帧的帧速率，目标的任何运动都会显示成跳动。达到较匀滑运动的一种方法是用更高带宽的通信网。然而这种高带宽通信网是昂贵的。对于大多数用户来说，其价格/性能比是不合理的。达成实时运动图像通信的另一方法是采用图像压缩/去压缩技术。

采用图像压缩和去压缩技术的一个优点是源端记录图像序列所要求的存贮容量减小。图形服务器可产生一电影序列，但只贮存压缩的图像数据。这可以使用高级计算机DASD（即，磁盘）存贮器作为数字视频记录器，它可比其它方法可能存贮的图像帧要多。压缩/去压缩的另一优点是传送图像所需的带宽减少。

一种较好的压缩算法是块截法，详见Healy等的“采用裁断编码的数字图像带宽压缩”，IEEE trans comm.，COM-9，1991年12月，1809到1823页。它提供高质量的文字和图形图像去压缩，并得到较好的类似电视的自然图像质量。压缩方法本身与本发明无直接联系，我们只是复习一下其某些方面的概念。

该算法的基本思想是用两种颜色（6字节）加一16比特的MASK（屏蔽码）来表示每一4×4的像元区域（若每像元3字节，则共计48字节）。这两种颜色由统计计算出的能最好地表征该4×4像元区内的颜色分布。这两种颜色称为HI（高）颜色和LO（低）颜色。每一MASK比特决定相应像元是取HI颜色还是LO颜色。若MASK是“1”，则相应像元取HI颜色;若其是“0”，则对应像元取LO颜色。这用图1说明，它给出了4×4像元区20对其MASK22的比特映象图。因为4×4像元可用HI颜色和LO颜色（每个3字节）以及16比特MASK（2字节）表示，所以压缩率是R_OMP＝48/（3+3+2）＝6。

去压缩的机理类似于压缩原理。对于每个4×4像元的矩阵，目标设备接收这两种颜色（HI和LO）以及一16比特MASK。对于MASK的每一比特，4×4像元矩阵的对应像元在该MASK为“1”对取HI颜色，或者在该MASK是“0”时，其取LO颜色。图2给出了任意4×4像元区24的压缩数据格式，其中，每一像元可以是两种颜色A或B的任何一种。

在一典型的系统中，通过网接收的数据在其准备好存入帧缓存之前被暂时缓存于-FIFO（先入后出）存贮器中，较好的帧缓存是由视频随机存取存贮器（CRAM）构成。这种CRAM以快速页面方式操作，其典型的存取周期是50ns。

大家知道，去压缩可通过如下方法来实现，即先把已压缩的数据存入帧缓存内，再在视频图像刷新时对像元数据去压缩。另一种方法是先对像元去压缩而后再存入帧缓存内。尽管第一种方法比第二种所用的帧缓存容量较少，其问题是已压缩数据不容易进行数据操作，而几乎任何这种操作都要求先把像元数据去压缩。并且，若用帧缓存只贮存压缩格式的数据。就需要另一个帧缓存来贮存去压缩的图像。解决办法是在存入其帧缓存之前就把数据去压缩，这样，帧缓存内将只包含红、绿、兰格式的像素。

去压缩涉及许多问题。首先是，为使帧缓存不致成为系统的瓶颈，去压缩必需实进行。比如，对HPPI总线，传送4×4像元的已压缩数据通常要80ns。为使帧缓存不致成为难题，必须对每已压缩数据组在80ns内完成去压缩。去压缩应采用流行的部件以工程经济的方法来完成。

改善存贮器带宽的经典方法是交叉存贮。有两种存贮交叉方法。一是并行存取交叉存贮器：在一个存贮器存取时间内，对N路交叉的存贮器将有N个操作。第二种方法是以时间串序重迭的方式存取交叉存贮器，对于N路交叉存贮器，另一存贮器存取一不同的模块可在/N存贮周期后开始。

无论哪种情况，帧缓存的设计应使去压缩带宽大于或等于通信＊的限制。

先前的文献提供了许多图像压缩/去压缩方案。

去1989年8月15日发布的美国专利号4，857，922作者Richards，标题为“图像显示装置和方法”，描述了一种硬件压缩/去压缩方法，其中，图像用两组数字数据来表征。第一组数据是通过对原始图像低通滤波再对其二次抽样得到的。第二组数据是在其第一组内插图像与其原始图像间的增量脉码调制的数据组。这两组数据用游程编码技术来压缩。

在1990年12月4日发布的美国专利号4，975，771中，Kassat-ly的题为“电视广播方法与装置”中，描述了这样一种方法，多通道视频可在一单通道载波上广播发送，它是对视频数据压缩然后按数据包的形式在广播介质上时分复用。基本上，该专利给出了怎样更有效地利用一个视频信号载波，以便在单载波上发送多通道视频信号。

在1990年11月13日发布的美国专利号4，970，663的题为“操作数字视频数据的方法和装置”中，Bedell等描述了用压缩法改善图像质量的一种方法，他们将15比特的红、绿、兰源图像数据二次抽样而后变成8比特的LUV亮度和色彩值。在显字器，再把这种LUC格式数据用抖动技术扩展成全分辨率信号。

在1989年1月10号发布的题为“具有容错图像压缩算法的系统”、美国专利号4，797，729中，Tsai描述了一种基于块截技术的压缩/去压缩方法。去压缩是通过采用复用器和寄存器串序完成的。HI色数据和LO色数据都被装入两个寄存器，然后，根据一比特MASK以像元串序选取HI数据及LO数据。该专利揭示了Y、I、Q彩色信号分量的使用，比如，对于Y分量，对于4×4的像元组要用16个周期来完成去压缩。由于去压缩是串行完成的，其带宽将受限制。

在1986年4月1日发布的美国专利号4，580，134的题为“用数据压缩和去压缩的彩色视频系统”中，Cambell等描述了一种对彩色图像编码、传输、存贮及生成的系统。该专利也使用块截技术，其已压缩的数据块被贮存在块缓冲存贮器中。然后该专利描述了在其视频路径中采用“快速”串行去压缩逻辑。该系统要求用非常尖端而昂贵的高速译码电路以便把数据传送给高性能图形显示器。进而，因为其帧缓存只贮存已压缩数据，它不能用于贮存非压缩数据。由于块裁技术采用有损失的压缩/去压缩方法，在图像质量是最重要因素的场合，就期望用非压缩的方式。

在1986年1月14日发布的美国专利号4，564，915的题为“YIQ计算机图形系统”中，Evans等描述了一种提供彩色电视栅状扫描视频输出的计算机图形系统。其所述结构原理允许把帧缓冲存贮器由单色映射制升级成RGB全色分辨率系统，但它需要附加的存贮装置。

1985年9月10日发布的题为“电子成像摄像机”的美国专利4，541，010中，Alston描述了一种利用电荷耦合器件阵列作为图像检测装置又用作缓冲存贮器的电子摄像机。它详述了一种方法，其中，一种予演方式可在不要求另一专用缓存的情况下在-CRT监视器上以视频形式显示出来。

IBM技术发明公报1985年8月号第958-959页，。Asano描述了一种图像压缩/去压缩方案，它先将图像去压缩之后再存贮在图像缓存内。此后，所存贮的图像再映射到一全点可寻址的存贮器内以根据伴随命令来显示。

因此，本发明的一个目的是提供一种具有可对图像进行实时去压缩的帧缓冲存贮器的改进的显示系统。

本发明的另一目的是提供一种可对高分辨率显示图像进行实时去压缩的改进的显示系统。

本发明的又一目的是提供一种能用现成硬件实现并对系统性能重大改善的视频显示系统。

总之，本发明将描述一种显示系统，它包括存贮装置和一比特MASK，该存贮装置贮存至少能显示一对编码的颜色的已压缩像元图像，一比特MASK定义了像元图像的一个像元子集的哪一个像元是哪种颜色。该系统具有许多存贮器模块。子集的像元交叉地存贮在存贮模块内。一发生器产生一系列信号以使数据并行地写入每一模块。寄存器装置提供加到存贮器模块的表征编码颜色的数据。控制装置根据这些MASK位来控制发生器把编码的颜色数据以并行方式、在一个存贮周期内写入由MASK比特的位置值颜色所指定的＊网带宽才可解决帧缓存成为系统的瓶颈的问题。为了增大带宽，每一存贮器模块应有独立的数据路径机单独的控制以使所有模块并行操作。注意，如前所述，对于HPPI通信网，每80ns传送16个像元信息（16像元/80ns＝200兆像元/秒）。若存贮器模块内采用50ns带宽的存贮芯片，则N必需至少是10（10像元/50ns＝200兆像元/秒）。若N是16，则可得到每秒320兆像元的最大带宽（16像元/50ns）。尽管简单的存贮器交叉可得到最好的性能，但多重存贮器模块、且每模块都有其单独的数据路径和控制线，其复杂性和造价和很难说是合理的。

第二个问题是必需从本地工作站存取该帧缓存。并且这种存取必须以非压缩方式或者以压缩方式进行。若去压缩数据被用于本地工作站的图象操作，则非压缩方式存取是重要的。而已压缩方式存取也可增加本地工作站的性能。

第三个问题是，对于高分辨率监示器，必需交叉其VRAM的串行输出以提供其监示器必需的带宽。由于现行VRAM的串行带宽约为33MHz，一般帧缓存设计都使其串行输出口根据所接的显示器来交叉。比如，对于1280×1024的监示器分辨率，其视频带宽是110MHz。所以，四路VRAM串行输出交叉对这种分辨率已足够。但是对于2048×1536的监示器分辨率，其视频带宽是260MHz，即132MHz，而八路可得到264MHz。因此，帧缓存和去压缩的设计应能提供灵活的视频输出带宽以使其设计不致于成为对监示器分辨率一像元地址都有一个列表示，后面是行表示，比如，对于左上角的第0行，其地址是（0，0），此后是（1，0），（2，0）等。每一像元用3字节（每字节8比特）的颜色信息表征。

4×4交叉帧缓存32用以贮存从显示器30来的像元信息，它包括16个存贮器模块M0-M15。每一存贮器模块有256×256×24比特位置。像元地址按照水平和垂直交叉存贮在帧缓存32内，以使4×4像元矩阵的每一像元存入不同的存贮模块。比如，对显示器30所示的4×4矩阵36，地址（0，0）贮存存贮模块M0;（1，0）存入模块M1;（2，0）存入模块M2，…。同样，像元地址（0，1）存入存贮模块M4;（0，2）存入模块M8，…。34是存贮模块M0的展开图，它表示了其中存贮的像元地址。以上述方式，从中可以找到每隔四个（包括行或列）像元的地址。

若要对4×4的像元矩阵子集进行操作，这种方式可以对存贮模块M0-M15同时操作以改变其中贮存的像元数据的状态。后面将会看清，图3所示的交叉存贮结合输入数据格式，可以进行实时去压缩。

应强调指出，接收的数据是图2所示的格式，它是两个连续32比特字的已压缩像元数据。第一数据字包含表示第一种颜色（A）的24比特（0∶23）和一8比特（8∶31）HI字MASK。第二个32比特字包括接续色（颜色B）和一8比特LO字MASK。并且，该LO和HI字MASK在一个去压缩存贮周期内，把两种颜色A和B映射到对应像元的映象位置。

在下面的说明中，假定帧缓冲存贮器32是由利用行地址选通（RAS）信号和列地址选通（CAS）信号的VRAM存贮芯片所组成的。熟悉的人都知道，这些信号是低电平状态有效，当本文中把信号表示成RAS＊或CAS＊时，就表示这种情况。

图4所示的帧缓存系统包括一状态机50，其输出线上提供地址和定时控制信号。该状态机50实质上是一由中央处理器（未画出）来组织的序列发生器。该系统还包括-FIFO存贮器52，它向寄存器R1，R2，R3，R4和R5提供数据。已压缩数据经电缆54的数据进入FIFO52。CAS＊发生器56上加有从寄存器R4和R5来的比特MASK部分以及一对控制信号CASHI＊和CASLO＊。工作站58也与CAS＊发生器56和寄存器R2相连接，以使工作站58也能存取帧缓存32。帧缓存32按图3组织，并由模块M0-M15的4×4矩阵构成。

图5给出了CAS＊发生器的详图。16个复用器（MU×1到MU×16）接收CASLO＊和CASHI＊输入信号。后面将会看出：CASLO＊和CASHI＊将在一个存贮器周期的不同时间变成有效。此外，16比特MASK码型来的某一比特电平被加到每一复用器以作为控制输入，并在该控制输入之一变为有效状态时使相应的复用器产生一个输出。若其MASK输入为1，则相应的复用器选择CASHI＊，而在其MASK输入是0时，相应的MOX发挥CASLO＊。由于CASLO＊和CASHI＊在一存贮周期的不同时间有效，就在一个存贮周期内在输出电缆60上产生16个CAS＊电平。每一CAS＊电平可控制把一种颜色值写入4×4像元矩阵内16个像元之一的对应像元位置中。

为说明简便起见，对于一组给定的已压缩数据，HI颜色写将出现在LO颜色写之前。但是，这并不是对本发明的限制，因为可以用任何一种写入顺序。

下面将说明的产生CAS＊信号的方法可得到80ns的去压缩周期。该方法减少了使两个CAS信号CASLO＊和CASLO＊，有效的时间，而CASHI＊用于写入HI颜色而CASLO＊用于写入LO颜色。一组压缩数据的所有HI颜色用同一行地址和列地址存入VRAM，并在一个存贮周期的稍后CASLO＊变成有效时，写入所有的LO颜色，从而可在一个存贮周期内把两种颜色装入16个像元位置。

图6是典型的VRAM定时图。该定时图出自三菱公司的1兆位VRAM部件M5M442256JL-8。该定时信息决定了帧缓存的性能。

·tpc-快速页方式周期，最小50ns。

·t_cas-CAS脉宽，最小25ns。

·t_cp-快页面方式下的CAS予充电时间，最小10ns。

·t_dsc-数据建立时间，最小0ns。

·t_dhc-数据保持时间，最小25ns。

·t_asc-列地址建立时间，最小5ns。

·t_cah-列地址保持时间，最小20ns。

图7是本发明所用的快压缩方式同方式周期的定时图。用50nst_pc的VRAM芯片可得到小于100ns（2t_pc）的存取周期。如该定时图所示的那样，CASHI＊和CASLO＊可以重迭。这之所以可能，是因为对于压缩方式存贮周期来说，只选择一个CAS＊，而不管它是CASHI＊或者CASLO＊，而不会两者同时选中。数据线上的MHI和MLO表示寄存器R2在一个存贮周期内的什么时候表示HI颜色及LO颜色。去压缩的最小可能的周期是T_CMP＝t1+t2，其中，t1是数据保持时间t_dhc，而t2是页面方式周期t_pc。

应注意，t1是必需的，因为不能违背第一颜色写周期的数据保持时间。而对于一存贮模块的LO颜色压缩方式后面紧跟-HI颜色压缩方式的存贮器操作时，t2也是必需的。这两个连续的CAS＊下降沿之间的间隔至少必需是t_pc。

如上所述，三菱公司的1兆位VRAM的t_ahc＝25ns而t_pc＝50ns。这样，理想情况下t_cmp＝75ns。用75ns去压缩，可按全传输速率接收HPPI压缩数据。由于去压缩所需时间从100ns减为75ns，采用两个CAS方法的性能改善是T_ZCAS＝100/75＝1.33。

为使帧缓存不致成为网的瓶颈，必需满足条件T≤NP，这里T是该网的通过量，N是交叉的4×4存贮模块的数目，P是4×4存贮模块帧缓存去压缩的性能（Performance）。对HPPI，T是每秒200兆像元。若不采用两个CAS＊法，则对于单个24比特的红、绿、兰数据路径，用50ns的VRAM，每次去压缩要用100ns。这得到P＝160兆像元/秒。因此，为使帧缓存不致成为瓶颈，N必须大于等于2。必须要另一4×4存贮模块，它要能并行操作。另一种方法是昂贵的交叉法，其每一存贮模块有其自己的单独的数据路径和控制线。但是，若采用两个CAS＊法，则可达到P＝213兆像元/秒。因而只需要一个4×4存贮模块且只需单一24比特红、绿、兰数据路径。

现回头参看图4和图7，将说明在线去压缩/缓存系统的工作。连接32比特数据字经数据输入54送入FIFO存贮器52。一自由运转的系统时钟（sysclk）由状态机50产生并控制FIFO52的操作以与系统的其余部件相同步。

当FIFO52中收到足够的数据时，就使FIFO RDY＊信号有效。以通告FIFO52内已存好了待理的数据。状态机50识别该信号，并通过发出通信方式（COM MODE＊）信号和RD FIFO＊（读FIFO）而进入快页面存贮器存贮器存取方式，直到检测到FIFO将要空（FIFO AE＊）信号时，它放弃快页面存贮器方式存取。状态机50也在RD FIFO＊有效期间每隔一个SYSCLK产生一装入MASK允许信号（LD MASK＊）。注意，由于已压缩数据总是由一对32比特字组成，RD FIFO＊的持续期总是两个SYSCLK的倍数。

从FIFO52读出的24比特颜色数据（23∶0）被传送到寄存器R1和R2。HIMASK比特（15∶8）也从FIFO52读出并经寄存器R3暂存一个时钟周期，然后当LOMASK比特（7：0）被装入寄存器R5的同一时钟周期，HIMASK比特被从R3装入R4。这16比特MASK（15∶0）被保持在寄存器R4和R5，而HI和LO颜色数据比特被相继装入寄存器R2并再装入存贮模块32。

如上所述，存贮器32被配置成4×4存贮模块，并且其像元按4×4的形状以水平和垂直两个方面交叉存贮。在一存贮周期内，CAS＊发生器56提供16个CAS＊信号，这些信号的电平受颜色MASK的控制。在一去压缩周期的第一部分时间内（即CASKHI＊），-24比特的HI颜色从寄存器R2广播传送到存贮模块32，并且CAS＊发生器在其MASK比特为1的比特位置所对应的那些输出线上产生有效电平。这就使HI颜色数据并行地写入其相应的高阶MASK位是1电平所选的像元位置。在该去压缩周期的第二部分（即CASLO＊），在其比特MASK为0的位的控制下，把LO颜色像元写入，从而完成一去压缩周期。

上述操作在图7有部分说明，当CASHI＊降到有效状态时，MASK中的1比特使CAS＊信号加到存贮器32，以使寄存器R2发出HI颜色比特被写入16个像元存贮位置。以类似方式，当信号CASLO＊降到有效电平时，LO颜色比特被写入相应的MASK为0的比特所对应的像元位置。

工作站58（见图4）也可通过总线60和62存取缓冲存贮器32。通过把MASK比特适当放置在总线60，而把颜色数据适当放置到总线62上，CASHI＊和CASLO＊信号可以把颜色数据写入存贮模块32，如上所述。

当期望非常高分辨率的帧缓存时，就不可忽视视频时钟速度。比如，-VRAM具有一可工作在33MHz的串行口。但对于-60Jz，2048×1536分辨率的监视器，视频时钟速度超过260MHz。可看出260MHz＝7.88。为与视频时钟匹配，VRAM最少应8路交叉以提供足够的串行输出带给高分辨率监视器。图4所示的设计是模块式的，并且其视频输出带宽可增加到单个VRAM串行输出的4P，这里P是表示所用的4。4存贮模块数目的正整数。这一方法可使系统的视频通过能力增加到能与任何分辨率的监视器相匹配。-60Hz，2048×2048分辨率的监视器需要360MHz的视频速率。由于360/33＝10.9，则P＝3将能提供足够的视频带宽。

如图8所示，这可通过在主总线上加入多个4×4存贮模块来实现。一个存贮部件本身是相互交叉的。换句话说，第一个模块将具有像元0到3，第二个模块将有像元4到7，直到第j个模块将有像元4（j-1）+3。控制用状态机（SM）必须作如下修正以便有存贮器请求时，它能选择正确的CASGEN＊和帧缓存。用这种4×4模块法，视频输出的通过量可以“无限地”扩展以适应任何监视器的任何视频速率。

当需要与埸高带宽的通信网相连接时，可修改其设计：通过使输入并行化以接受从网来的更大的通过量。这可通过加入更多的FI-＊

·t_asc-列地址建立时间，最小5ns。

·t_cah-列地址保持时间，最小20ns。

图7是本发明所用的快压缩方式同方式周期的定时图。用50nst_pc的VRAM芯片可得到小于100ns（2t_pc）的存取周期。如该定时图所示的那样，CASHI＊和CASLO＊可以重迭。这之所以可能是因为对于压缩方式存贮周期来说，只选择一个CAS＊，而不管它是CASHI＊或者CASLO＊，而不会两者同时选中。数据线上的MHI和MLO表示寄存器R2在一个存贮周期内的什么时候表示HI颜色及LO颜色。去压缩的最小可能的周期是T_CMP＝t1+t2，其中，t1是数据保持时间t_dhc，而t2是页面方式周期t_pc。

为使帧缓存不致成为网的瓶颈，必需满足条件T≤NP，这里T是该网的通过量，N是交叉的4×4存贮模块的数目，P是4×4存贮模块帧缓存去压缩的性能（Performance）。对HPPI，T是每秒200术人员可作各种替代和修正而不背离本发明。因此，只要它们落入附属权利要求的范围，本发明将包括所有这些替代、修改和派生。

Claims

1、一种具有存贮装置和一比特MASK的显示系统，该存贮装置接收至少表征一对编码颜色的已压缩像元图象数据，而该比特MASK包括具有指定值的比特位置，其值决定了所述像元图象在像元子集内的哪个像元将接收所述颜色的一种，该系统的特征是包括：多个存贮模块，所述像元子集内的像元以交叉的方式贮存在所述模块内；施加上信号以使数据并行地写入其多个存贮模块内的发生器装置；呈现所述编码的颜色数据的寄存器装置；以及控制所述发生器装置的装置，以使编码的颜色数据被写入由其MASK比特位置所指定该颜色的像元子集内的所有像元位置。

2、权利要求1的显示系统，其中，所述编码颜色对是在单一存贮周期内并行地写入其存贮模块的，每一所述比特MASK的比特位置被映射到指定的存贮模块内，该系统的特征在于：它有一控制装置，该装置在所述单存贮周期内使第一信号有效，以便在所述MASK比特位置呈现第一值的控制，操作其发生器装置把第一种编码的颜色数据写入其存贮模块内，并在该存贮周期内启动第一信号，以在所述MASK比特位置呈现第二种值的控制下把第二种已编码颜色数据写入其存贮模块内。

3、权利要求2的显示系统，其特征是其第一信号和第二信号的有效时间有部分重迭。

4、权利要求2的显示系统，其特征在于其存贮模块具有4×4的模块阵，在所述模块内的4×4像元数据子集是这样交叉存贮的，它使其4×4像元数据子集内的每个像元存贮在该阵的不同模块内。

5、权利要求4的显示系统，其特征是：每一所述模块是某种视频随机存取存贮器，它利用同时加RAS＊和CAS＊信号来完成数据的写入，并且其发生器装置通过其第一信号把CAS＊信号加到相应于呈现第一种比特值的MASK比特位置的像元存贮位置，并把第二组CAD＊信号加到其MASK比特位置呈现第二种比特值的对应的像元存贮位置。

6、权利要求5的显示系统，其特征是其寄存器装置在其存贮周期的第一部分时间内呈现其一对编码颜色的第一种，而在该存贮周期有第二存贮时间内呈现其一对编码颜色的第二种，从而可在单一存贮周期内把其一对编码颜色写入其存贮模块内的全部4×4像元子集内。

7、一种具有存贮装置和一比特MASK的显示系统，其存贮装置接收表现至少一对编码颜色的已压缩像元图象数据，其比特MASK包括具有指定值的比特位置，由它决定其像元图像的一n×m像元子集内的哪个一个像元将接收所述编码颜色的一种，该系统的特征是包括：

多个存贮模块，每一模块包括一组子模块，一像元子集内的一行几个像元以交叉方式贮存一存贮模块的一行几个子模块内，该行内像元子集的另外一串几个像元以交叉方式贮存在接续存贮模块的子模块内，所有存贮模块并行相连;

与每一存贮模块相关联的CAS＊发生装置，以便CAS＊信号把数据定入其相关存贮模块的子模块内;

呈现所述编码颜色数据的装置;以及

在所述比特MASK比特位置值的控制下，使其CAS＊发生装置把已编码颜色数据写入贮存像元子集的子模内的存贮区内的控制装置，从而通过多个存贮模块把一种颜色值并行写入。

8、权利要求7的显示系统，其特征是其所有存贮模块是并行连接到其呈现装置的。

9、权利要求8的显示系统，特征是还包括：

被连接到所述呈现装置的附加的多个所述存贮模块，这些存贮模块安行和列安排，因而其控制装置能把颜色数据定入该存贮装置的交叉像元存贮位置。

10、权利要求8的显示系统，特征是还有：

呈现所述已编码的颜色数据的附加装置，所有呈现装置并行地指示其编码的颜色数据，每一该呈现装置并行地与多个存贮模块相连，因而其控制装置的工作可使每一颜色的编码数据以并行及交叉的方式写入其连接的存贮模块内。