DE69736693T2

DE69736693T2 - Bildsignalverarbeitungsvorrichtung und -verfahren

Info

Publication number: DE69736693T2
Application number: DE1997636693
Authority: DE
Inventors: Hidenori Ohta-ku Hoshi
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-07-19
Filing date: 1997-07-18
Publication date: 2007-02-01
Anticipated expiration: 2017-07-19
Also published as: EP0820199A3; EP0820199B1; US6374033B2; DE69736693D1; JPH1084532A; JP3825888B2; US20010055477A1; EP0820199A2

Description

ALLGEMEINER STAND DER TECHNIK
Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf eine Bildsignalverarbeitungsvorrichtung, die eine derartige Verarbeitung wie das Codieren, Decodieren oder dergleichen verschiedener Arten von Daten, das heißt, Bilddaten und dergleichen ausführt.
Zum Stand der Technik
Verschiedene Geräte sind entwickelt worden, die verschiedene Datenarten bei großem Datenaufkommen in herkömmlicher Art zum Reduzieren des Datenumfangs codieren und das Senden in relativ niedrigen Senderaten ermöglichen.
In einem Digital-VTR, das Bilddaten auf ein Aufzeichnungsmedium aufzeichnet, wie auf ein Magnetband oder dergleichen, sind Normen zum Aufzeichnen von Eingangsbilddaten von etwa 124 Mbps als Beispiel auf das Magnetband entwickelt worden, durch Komprimieren dieser in einem Verhältnis von nahezu 1/5 (über 25 Mbps) und durch Wiedergeben der komprimierten Daten.
Im Digital-VTR, das mit derartigen Normen zu Rande kommt, werden Eingabedaten DCT-transformiert (DCT = diskrete Kosinustransformation), und die transformierten Daten werden quantisiert. Dann werden die quantisierten Daten einer längenvariablen Codierung unterzogen, um die Datenkompression zu erzielen. Der Quantisierungsschritt nach Quantisieren der Daten wird auf der Grundlage verschiedener Parameter weiterhin variiert, und eine Ratensteuerung erfolgt zum Erzielen konstanten Datenumfangs nach der längenvariablen Codierung.
MPEG-Normen, die Eingangsbilddaten unter Verwendung von Zwischenrahmen oder zwischenfeldbewegungskompensierte Prädiktivcodierung komprimieren und weiterhin die prädiktiv codierten Daten unter Verwendung der zuvor erwähnten DCT-Quantisierung komprimieren, sowie längenvariables Codieren sind vorgeschlagen worden. Verschiedene Vorrichtungen, wie CD-ROM und dergleichen, die derartigen Normen entsprechen, sind entwickelt worden.
In den zuvor erwähnten Vorrichtungen, wie dem Digital-VTR, dem CP-ROM und dergleichen müssen verschiedene Signalverarbeitungsarten in Echtzeit ausgeführt werden. Um eine derartige Echtzeitverarbeitung zu realisieren, werden eine Vielzahl von Speichern entsprechend verschiedener Signalverarbeitungsarten verwendet, was zu einem Kostenanstieg der Gesamteinrichtung führt.
Unter den zuvor beschriebenen Umständen ist es eine Aufgabe der vorliegenden Erfindung, eine Bildsignalverarbeitungsvorrichtung und ein -verfahren zu schaffen, das eine Kostenreduzierung und ein kleiner Bauen der Gesamteinrichtung unter Verringerung von Speichern erreicht.
Die europäische Patentanmeldung Nr. EP-A-0710029 offenbart einen Signalprozessor mit einer Anzahl unterschiedlicher Verarbeitungsschaltungen und eine Steuerschaltung, die den Zugriff zwischen Schaltungen über einen gemeinsamen Speicher steuert.
Nach der vorliegenden Erfindung vorgesehen ist eine Signalverarbeitungsvorrichtung, wie sie im Patentanspruch 1 angegeben ist, und ein Verfahren zum Speichern von Bilddaten in einem Speicher, wie es im Patentanspruch 8 angegeben ist.
Andere Merkmale und Vorteile der vorliegenden Erfindung werden aus der nachstehenden detaillierten Beschreibung in Verbindung mit der beiliegenden Zeichnung deutlich.
KURZE BESCHREIBUNG DER ZEICHNUNG
1 ist ein Blockdiagramm, das die Anordnung einer Bildsignalverarbeitungsvorrichtung nach dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
2A und 2B sind ein Blockdiagramm beziehungsweise eine Karte, die die Anordnung eines SDRAM im ersten Ausführungsbeispiel zeigen;
3 ist eine Ansicht, die die Zugriffsbeziehung zwischen individuellen Verarbeitungsblöcken in Hinsicht auf den SDRAM vom ersten Ausführungsbeispiel zeigt;
4 ist eine Ansicht zur Erläuterung der Datenumsetzung für den SDRAM im ersten Ausführungsbeispiel;
5 ist eine Ansicht, die das Format von Y-Signalen in einem Vollbild im NTSC-Schema zeigt;
6 ist eine Ansicht zur Erläuterung von Zugriffen auf einen VM-Bereich im SDRAM vom ersten Ausführungsbeispiel;
7 ist eine Ansicht, die Speicherbereiche für Audiodaten in einem TM-Bereich vom SDRAM zeigt, nach der vorliegenden Erfindung;
8 ist eine Ansicht, die den Speicherbereich der Videodaten im TM-Bereich vom SDRAM zeigt, nach der vorliegenden Erfindung;
9A, 9B und 9C sind Ansichten zur Erläuterung von bildschirmaktuellen Anzeigedatengrößen;
10A und 10B sind Blockdiagramme, die die Anordnung zum Realisieren eines Mittels zum Multiplizieren von Videodaten mit OSD-Daten zeigt, und die Ausgabe der Multiplexdaten;
11 ist ein Blockdiagramm, das die Anordnung einer Adreßumsetzschaltung 13 in Einzelheiten zeigt;
12A, 12B, 12C, 12D, 12E, 12F, 12G, 12H, 12I, 12J, 12K und 12L sind Zeitdiagramme, die die Zeitvorgaben von Signalen einer in 11 gezeigten Adreßschaltung zeigen;
13 ist ein Blockdiagramm, das die Anordnung zum Realisieren einer Interpolation im ersten Ausführungsbeispiel zeigt;
14 zeigt Zugriffszustände verschiedener Verarbeitungsblöcke auf einen Speicher bei der Interpolation vom ersten Ausführungsbeispiel;
15 ist ein Blockdiagramm, das eine Signalverarbeitungsvorrichtung nach dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
16 ist ein Diagramm zur Erläuterung von Taktsignalen, die im zweiten Ausführungsbeispiel Verwendung finden;
17 ist ein Blockdiagramm, das eine Bild-I/O-Einheit 204 in Einzelheiten zeigt;
18A, 18B, 18C, 18D, 18E, 18F, 18G, 18A', 18B', 18C', 18D', 18E' und 18F' sind Zeitdiagramme zur Erläuterung von Zeitvorgaben beim Multiplexen und Demultiplexen in Einzelheiten in der Bild-I/O-Einheit 204 mit der in 17 gezeigten Anordnung;
19 ist eine Ansicht zur Erläuterung des Umsetzens vom Speicherbereich in einem Puffer 205;
20A, 20B, 20C, 20D, 20E, 20F, 20G, 20H, 20I, 20J, 20K und 20A' sind Zeitdiagramme zur Erläuterung der Zeitvorgaben von Signalen, die nach Codieren aus dem/in den Puffer 205 derselben zu lesen/schreiben sind;
21A, 21B, 21C, 21D, 21E, 21F, 21G, 21H, 21I, 21J und 21K sind Zeitdiagramme zur Erläuterung der Zeitvorgaben von Signalen, die nach dem Decodieren aus dem/in den Puffer 205 zu lesen/schreiben sind;
22 ist eine Ansicht zur Erläuterung des Umsetzens vom Speicherbereich in einen Hauptspeicher 206;
23A und 23B zeigen die Formate der Leuchtdichte und der Farbdifferenzdaten für ein Vollbild im NTSC-Schema;
24A und 24B zeigen die Formate der Leuchtdichte- und der Farbdifferenzdaten für ein Vollbild im PAL-Schema;
25 zeigt das Format eines DCT-Blocks nach Codieren/Decodieren;
26 ist eine vergrößerte Ansicht vom Bereich A in 22, um den Umwandlungszustand von Y-Daten zu zeigen;
27A und 27B sind Ansichten zur Erläuterung einer Bank 0 in einem Cr/Cb-Bereich im Hauptspeicher 206;
28 ist eine vergrößerte Ansicht der Ban 0 vom Cr-Bereich in 27A, um den Umsetzzustand von Cr-Daten zu zeigen;
29 ist eine vergrößerte Ansicht vom Cr-Bereich in 27B, um den Umsetzzustand von Y-Daten zu zeigen; und
30 ist ein Blockdiagramm, das die Anordnung zeigt, die Verwendung findet bei der Signalverarbeitungsvorrichtung vom ersten oder zweiten Ausführungsbeispiel im Einsatz in einer Kamera, die im Typ VTR eingebaut ist.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
Das erste Ausführungsbeispiel der vorliegenden Erfindung ist nachstehend anhand 1 bis 10B beschrieben.
1 ist ein Blockdiagramm einer Signalverarbeitungsvorrichtung nach dem ersten Ausführungsbeispiel der vorliegenden Erfindung, wobei diese in einem Digital-VTR eingesetzt ist.
In diesem Ausführungsbeispiel, wie es in 1 gezeigt ist, werden verschiedene Verarbeitungsblockzugriffe eines Speichers zu Zeiten unter Steuerung der internen und externen CPU gewünscht, und diese Zugriffsanforderungen werden willkürlich von einer Speichersteuerung angefordert, um die Operationen der Verarbeitungsblöcke zu garantieren.
Die individuellen Verarbeitungsblöcke dieses Ausführungsbeispiel können eine Echtzeitverarbeitung von SD-kompatiblen Bild- und Audiodaten durchführen. In diesem Ausführungsbeispiel sind derartige Verarbeitungseinheiten parallel vorgesehen, und Bild- und Audiodaten werden im Zeitmultiplexverfahren an die jeweiligen Verarbeitungsschaltungen geliefert, so daß HD-kompatible Bild- und Audiodaten verarbeitet werden können mit einem Datenumfang pro Vollbild, das das doppelte der SD-Bilddaten ist, und zwar in Echtzeitverarbeitung.
Wie in 1 gezeigt, enthält die Verarbeitungsschaltung einer jeden Verarbeitungseinheit hauptsächlich einen Daten-I/O-Block 1 zur Verarbeitung von Daten, wie Eingangsdaten aus einer Kamera, Ausgangsdaten an einen EVF, Leitungs-I/O-Daten und dergleichen, einen Bilddaten-I/O-Block 3, der eine Verarbeitung wie die Y/C-Trennung oder dergleichen von Eingangsdaten ausführt, einen Audioverarbeitungsblock 5, einen Codier-/Decodierblock 7, der längenvariables Codieren/Decodieren von Bilddaten unter Verwendung von DCT ausführt, einen Fehlerkorrekturblock 9, einen I/O-Block 11 für codierte Daten zum Umsetzen der codierten Daten in das Bandformat nach Aufzeichnen und zum Ausführen des Deformatierens nach Wiedergabe, und einen elektromagnetischen Verarbeitungsblock 25, der die elektromagnetische Umsetzung nach Aufzeichnen/Wiedergeben ausführt. Diese Blöcke tauschen Daten mit einem externen Speicher 17 über eine Adreßumsetzschaltung 13 und eine Speicherschnittstelle 15 aus.
Die Arbeitsweisen dieser Verarbeitungsschaltungen werden gesteuert durch vorbestimmte Befehle, die eine Systemsteuer-CPU 19 liefert, die die Verarbeitung des internen elektrischen Systems über einen CPU-Bus CBS2 und vorbestimmte Befehle aus einer externen Servesystem-CPU 23 über CPU-Bus CBS1, über eine Schnittstelle 21 und über den Bus CBS2 steuert, um so eine Zeitmultiplexverarbeitung der parallel geordneten Blöcke zu erzielen.
Der Speicher 17 in diesem Ausführungsbeispiel verwendet einen SDRAM (Synchron-DRAM), der eine Burstübertragung von Daten synchron mit der Vorderflanke eines Takts ausführen kann. Der SDRAM 17 verfügt über zwei Speicheranordnungen M1 und M2, wie aus 2A ersichtlich. Ein externer Oszillator 27 (1) mit jitterfreier Frequenz liefert ein Taktsignal von beispielsweise 27,5 MHz an einen Frequenzvervielfacher 29 in der Einheit, und der Vervielfacher 29 erzeugt ein Bezugstaktsignal von 67,5 MHz durch Multiplizieren des Eingangssignals mit einer vorgegebenen Konstante und liefert das Signal an den SDRAM 17. Der Bezugstakt (MCLK) von 67,5 MHz wird auf ein ganzzahliges Vielfaches (5-Faches) von 13,5 MHz gebracht, die verriegelt sind mit einem H_Sync-Signal, das ein Frequenzoszillator 31 erzeugt. Der SDRAM 17 verfügt des weiteren über eine Modussteuerung 82 zum Einstellen des Lese-/Schreibmodus' von Speicheranordnungen auf der Grundlage von Steuersignalen und Adreßsignalen aus der Adreßumsetzschaltung 13 und der Speicher-I/F 15 in 1, über eine Adreßsteuerung 83 zum Bestimmen von Adressen in den Speicheranordnungen auf der Grundlage der gelieferten Adreßdaten, über ein Schieberegister 84 zum Ausführen einer Serien-Parallel-Umsetzung und über einen I/O-Pufferspeicher 85.
Die Speicheranordnungen M1 und M2 in einem derartigen Speicher 17 verfügen jeweils über Speicherzellen (DRAM) 86A beziehungsweise 86B und über Leseverstärker 87A und 87B, die unabhängig voneinander in diesen Speicherzellen untergebracht sind. Durch Burstübertragung eines vorbestimmten Umfangs von Daten, die in diesen Leseverstärkern synchron mit Takten gehalten sind, können die Übertragungsrate außerhalb des Speichers und die Arbeitsgeschwindigkeit der Innenbanken unabhängig voneinander eingestellt werden, und Hochgeschwindigkeitslese-/-schreibzugriffe können insgesamt bewerkstelligt werden.
Beide Leseverstärker 87A und 87B in diesem Ausführungsbeispiel haben des weiteren eine Kapazität für acht (8 × 8) Pixel, wie in 2B gezeigt, und können die Burstübertragung in Einheiten von 8 Pixeln ausführen.
Der Speicherplatz jeder der Speicherzellen 86A und 86B im Speicher 17 ist festgelegt durch einen Videospeicherbereich (VM-Bereich) mit einer Kapazität für ein Vollbild und durch einen Spurspeicherbereich (TM-Bereich) mit einer Kapazität zum Speichern codierten Daten für ein Vollbild. Die Speicherzelle in jedem Bereich kann entweder in den Schreibmodus oder in den Lesemodus in Einheiten von Vollbildern versetzt werden, und die individuellen Verarbeitungsblöcke tauschen Daten mit dem VM- oder mit dem TM-Bereich über die Leseverstärker 87A und 87B entsprechend ihrer Verarbeitungsmodi aus.
Genauer gesagt, wie in 3 gezeigt, tauscht der Bilddaten-I/O-Block 3 exklusiv Daten mit dem VM-Bereich aus. Der Codier-/Decodierblock 7 tauscht sowohl mit dem VM- als auch mit dem TM-Bereich aus. Das bedeutet, nach Codieren liest der Codier-/Decodierblock 7 Daten aus dem VM-Bereich aus und schreibt codierte Daten in den TM-Bereich. Nach Decodieren liest der Codier-/Decodierblock 7 Daten aus dem TM-Bereich aus und schreibt decodierte Daten in den VM-Bereich.
Gleichermaßen tauschen der Audioverarbeitungsblock 5, der Fehlerkorrektorblock 9 und der I/O-Block 11 für codierte Daten exklusiv Daten mit dem TM-Bereich aus.
Die Adreßstellen in den individuellen Zonen haben die in 3 gezeigten Formate.
Genauer gesagt, Bilddaten (Y, Cr, Cb) vor Codieren werden in Einheiten von Pixeln in den VM-Bereich geschrieben, und diese Bilddaten (720 Horizontalpixel × 480 Vertikalpixel pro Vollbild bei der NTSC-Norm) werden verteilt auf 50 (5 Horizontalblöcke × 10 Vertikalblöcke) Supermakroblöcke (werden nachstehend als SMB bezeichnet), die jeweils aus 27 Makroblöcken (werden nachstehend als MB bezeichnet) bestehen, die jeweils aus vier DCT-Blöcken von Leuchtdichtedaten und aus einem DCT-Block für alle Farbdifferenzdaten aufgebaut sind.
Angemerkt sei, daß jeder DCT-Block aus 8 × 8 Pixeln aufgebaut ist.
Bilddaten für ein Vollbild, das die oben erwähnte Anzahl von Pixeln beinhaltet, werden andererseits über 10 Spuren des Magnetbands in der NTSC-Norm (12 Spuren in der PAL-Norm) aufgezeichnet, nachdem sie codiert worden sind. In Bilddaten vor dem Codieren entsprechen Daten für fünf SMB, die in Horizontalrichtung ausgerichtet sind, einer Spur.
Als Adressen für den Zugriff des VM-Bereichs werden somit vorzugsweise h beziehungsweise v entsprechend den Horizontal- und Vertikalrichtungen eines jeden Pixels, die Spurnummer Tr, eine SMB-Nummer in jeder Spur, eine MB-Nummer in jedem SMB und eine DCT-Nummer in jedem MB verwendet.
Auf dem TM-Bereich werden andererseits codierte Bilddaten und Fehlerkorrekturcodes und dergleichen verteilt und auf den erwähnten 10 Spuren (12 Spuren in der PAL-Norm) aufgezeichnet, und 149 Synchronblöcke (werden nachstehend als SB bezeichnet) werden auf einem Bereich entsprechend einer jeden Spur aufgezeichnet.
Audiodaten und Fehlerkorrekturcodes und dergleichen (nicht dargestellt) werden gleichermaßen auf 10 Spuren (12 Spuren in der PAL-Norm) unabhängig vom Bilddatenbereich verteilt und aufgezeichnet, und 14 SB werden auf einem Bereich entsprechend einer jeden Spur aufgezeichnet.
Jeder SB von Bilddaten/Audiodaten ist mit Synchronisationsdaten aufgebaut (werden nachstehend als SY bezeichnet), die den Kopf vom SB, ID-Daten (werden nachstehend als ID bezeichnet), die die Adressen, Eigenschaften und dergleichen eines Signals aufzeigen, und effektive Daten (Bild/Ton) und Paritätsdaten beinhalten.
Als Adressen nach Zugriff auf diesen TM-Bereich werden vorzugsweise die Spurnummer Tr, eine SB-Nummer in jeder Tr und eine Symbolnummer (wird nachstehend als SMB bezeichnet) in jedem SB verwendet.
Zugriffe der individuellen Verarbeitungsblöcke auf den oben beschriebenen Speicher 17 werden der willkürlichen Steuerung und der Adreßsteuerung durch die Adreßumsetzschaltung 13 unterzogen.
Obwohl nicht dargestellt, empfängt die Adreßumsetzschaltung 13 Befehle zum Benennen der Arten und dergleichen verschiedener Betriebsmodi, wie Wiedergabemodus, Aufnahmemodus und dergleichen, aus den internen und externen CPU 19 und 23 über den Bus CBS2 oder empfängt die Modi direkt durch vorbestimmte Bis von Adressen der individuellen Blöcke, und listet die Prioritätsreihenfolge der Datenübertragung gemäß einer derartigen Information auf. Die Schaltung 13 entscheidet auch die Datenübertragung zwischen den individuellen Verarbeitungsblöcken und dem Speicher 17 gemäß Zugriffsanforderungen (werden nachstehend als Req bezeichnet) aus den Blöcken.
Die Befehle werden bestimmt, wenn die interne und die externe CPU den Betriebsmodus festgestellt haben, den die jeweiligen Schalter vom Einrichtungsgrundkörper (nicht dargestellt) eingestellt haben, und entsprechen beispielsweise den verschiedenen Betriebsmodi, wie einem Codiermodus und einem Decodiermodus, oder einem speziellen Wiedergabemodus und dergleichen in einem VTR.
Angemerkt sei, daß die von den Befehlen benannten Betriebsmodi nicht auf jene speziellen zuvor beschriebenen Modi beschränkt sind und verschiedene Operationen wie Editierarbeiten, wie beispielsweise Bildzusammensetzung, nach Aufzeichnen, Einfügen und dergleichen, Kopieren und dergleichen enthalten.
Die Adreßumsetzschaltung 13 erzeugt vorbestimmte Adressen, die später zu beschreiben sind, in Einheiten von Verarbeitungsblöcken, um so eine Adressierung optimaler Dateneinheiten entsprechend den Verarbeitungsmodi der individuellen Blöcke und dem Adreßraum des Speichers 17 zu erzielen.
Die Adreßerzeugungsoperation in der Adreßumsetzschaltung 13 wird in variabler Weise auf der Grundlage der Parameter entsprechend den Bildarten eingestellt, die die interne und die externe CPU liefern. Beispielsweise erzeugt die Schaltung 13 unterschiedliche Adressen entsprechend der Tatsache, ob die zu verarbeitenden Bilddaten SD- oder HD-Daten oder die Bildart (Größe) wie NTSC, PAL oder dergleichen sind.
Die individuellen Blöcke einer jeden Verarbeitungsschaltung empfangen jeweils erforderliche Takte und arbeiten synchron mit diesen Takten.
Diese Takte werden auf der Grundlage von Synchronisationssignalen H_Sync und V-Sync und einem internen Bezugstakt und dergleichen erzeugt, die aus einem Eingangssignal ausgelesen wurden, und beinhalten einen ersten Takt (13,5 MHz in diesem Ausführungsbeispiel), der an den Bilddaten-I/O-Block 3 geliefert wird und mit dem Eingangssignal synchronisiert wird, einen zweiten Takt (nicht dargestellt; 48 kHz in diesem Ausführungsbeispiel) der an dem Audioverarbeitungsblock 5 zur Audiodatenverarbeitung zugeführt wird, einen dritten Takt (67,5 MHz in diesem Ausführungsbeispiel), der dem Codier-/Decodierblock 7, dem Fehlerkorrekturblock 9, der Adreßumsetzschaltung 13, der Speicher-I/F 15 und dem Speicher 17 zugeführt wird, und einen vierten Takt (41,85 MHz in diesem Ausführungsbeispiel), der aus dem elektromagnetischen Verarbeitungsblock dem I/O-Block 11 für codierte Daten synchron mit der Trommeldrehung zugeführt wird und zum Aufnehmen/Wiedergaben auf ein Aufzeichnungsmedium verwendet wird. Die individuellen Verarbeitungsblöcke führen die Verarbeitungsoperationen entsprechend den angelieferten Takten aus.
Nachstehend detaillierte beschrieben ist eine Speicheranordnung in der oben beschriebenen Verarbeitungsschaltung, die die szenenweise Aufzeichnung berücksichtigt.
4 zeigt den Vollbereich vom Speicher des (2 Mbyte × 8 Bit)-SDRAM. Absolutadressen 0 bis 2047 können in Zeilenrichtung zugewiesen werden, und Absolutadressen 0 bis 1023 können in Spaltenrichtung zugewiesen werden. Wie schon zuvor beschrieben, werden in Hinsicht auf die Informationsmengen in SD-(NTSC/PAL)/HD-Daten die VM- und TM-Bereiche unterteilt, wie in 4 gezeigt.
Die Speicheraufteilungsregeln für den VM-Bereich sind nachstehend beschrieben.
Hinsichtlich NTSC- und PAL-Daten wird der VM-Bereich in 512 Zeilen in zwei Bereichen unterteilt, die jeweils mit Bank 0 (wird nachstehend als BS0 bezeichnet) und mit Bank 1 (wird nachstehend als BS1 bezeichnet) festgelegt sind. Grundsätzlich werden die Bereiche von BS0 und BS1 gleichermaßen unterteilt, und BS0 ist nachstehend erläutert.
Die Leuchtdichtesignale (werden nachstehend als Y-Signale bezeichnet) der NTSC-Daten werden einem Bereich für 720 Spalten zugewiesen, und die Y-Signale der PAL-Daten werden einem Bereich für 864 Spalten zugewiesen.
Andererseits werden die Farbdifferenzsignale (werden nachstehend als C-Signale bezeichnet) von NTSC-Daten einem Bereich für 360 Spalten zugewiesen, die den Y-Signale von PAL-Daten benachbart sind, und gleichermaßen werden die C-Signale von PAL-Daten einem Bereich für 432 Spalten zugewiesen.
Hinsichtlich HD-Daten bilden zwei Bänke BS0 und BS1 eine Einzelbank. Die Y-Signale werden einem Bereich für 1024 Spalten zugewiesen, und die C-Signale werden einem Bereich für 384 Spalten zugewiesen, die den Y-Signalen benachbart sind.
5 zeigt Y-Signale für ein Vollbild in NTSC-Norm, dessen Vollbild aus 480 Zeilen (Zeile 0 bis Zeile 479) aufgebaut ist, di jeweils 720 Pixel beinhalten.
6 ist eine vergrößerte Ansicht vom Bereich C in 4. In 6 bilden 64 Spalten einen jeden Zeilenblock (wird nachstehend als RB bezeichnet), und gleichermaßen bilden 64 Zeilen einen jeden Spaltenblock (wird nachstehend als CB bezeichnet).
Angemerkt sei, daß die Bilddaten für eine Zeile in 5 unterteilt sind in 12 Blöcke in Einheiten von 64 Pixeln, und daß die 12 unterteilten Blöcke von Zeile 0 sequentiell in Zeilenrichtung gespeichert werden, wie in einem Bereich (RB0, CB0) in 6 dargestellt. In analoger Weise werden Daten in Zeile 1 sequentiell in einem Bereich (RB0, CB1) gespeichert. Dasselbe gilt für Bilddaten der restlichen Zeilen.
Die Speicheraufteilungsregeln des TM-Bereichs sind nachstehend erläutert.
Der TM-Bereich speichert komprimierte/codierte Bilddaten in zwei Bankbereichen Video0 und Video1, wie in 4 gezeigt, und es werden Audiodaten in vier Bankbereichen Audio0, Audio1, Audio1 und Audio3 gespeichert. Alle diese Bänke sind maximal in 12 Spuren unterteilt, in denen jeweils Daten in Einheiten von Synchronblöcken gespeichert werden, wie in 3 dargestellt. In diesem Ausführungsbeispiel werden Daten in Einheiten von 88 Bytes gespeichert, mit Ausnahme eines 2-Byte-Synchronsignals.
7 zeigt in Einzelheiten eine Bank vom Audiodatenbereich im TM-Bereich. Fünf SB werden sukzessive adressiert und unter einer Zeilenadresse in Spaltenrichtung gespeichert. Von daher werden 14 SB an Audiodaten in einer Spur über drei Zeilenadressen gespeichert. Angenommen wird, daß Audiodaten für ein Vollbild aus 12 Spuren bestehen, und so wird ein Bankbereich einem Bereich aus 36 Zeilen × 88 Byte × 5 SB zugewiesen. In diesem Ausführungsbeispiel werden derartige Bereiche für vier Bänke aufbereitet.
In derselben Art und Weise zeigt 8 in Einzelheiten eine Bank vom Videodatenbereich im TM-Bereich. Fünf SB werden sukzessive adressiert und unter einer Zeilenadresse in Spaltenrichtung gespeichert. Von daher werden 149 SB Videodaten in einer Spur über 30 Zeilenadressen gespeichert. Angenommen wird, daß Videodaten für ein Vollbild aus 12 Spuren bestehen, und so wird ein Bankbereich einem Bereich aus 360 Zeilen × 88 Byte × 5 SB zugewiesen. In diesem Ausführungsbeispiel werden derartige Bereiche für zwei Bänke aufbereitet.
Jeder Spurbereich in den Audio-/Videobänken in diesem Ausführungsbeispiel hat einen Leerbereich für einen SB (14-ter SB im Audiobereich, 149-ter SB im Videobereich). Der in 1 gezeigte Fehlerkorrekturblock schreibt in diesem Bereich beispielsweise Fehlerinformationen in Einheiten von SB, und der Codier-/Decodierblock 7 schlägt die gespeicherte Information nach Decodieren zum Überprüfen nach, ob Daten decodierbar sind.
In diesem Ausführungsbeispiel wird ein Bereich aus 88 Byte (mit Ausnahme eines 2-Byte-Synchronsignals pro SB) × 5 Bereichen in Spaltenrichtung gesichert, aber der Multiplizierer kann ein anderer ganzzahliger Vervielfacher als 5 sein.
Ein gestrichelter Bereich D in 4 ist ein Extrabereich der oben erwähnten Verarbeitung und wird verwendet zum Speichern von anderen Daten als den Eingabebilddaten und Eingabeaudiodaten in diesem Ausführungsbeispiel.
In einem in die Kamera eingebauter VTR können beispielsweise Bildschirmanzeigedaten (OSD-Daten) zum Steuern von Zeichenanzeigen (Zähler, Zeit, Datum und dergleichen) im EVF oder im Monitor und zum Drucken von Zeichen (Zeichen, Datum und dergleichen) auf ein Videoband unter Steuerung beispielsweise eines Mikrocomputer in diesem Bereich gespeichert werden.
9A zeigt die Datengröße von Bildschirmanzeigedaten SD. In diesem Ausführungsbeispiel ist die Bildschirmdatengröße 1/2 sowohl in Horizontal- als auch in Vertikalrichtung in Hinsicht auf diese Videodaten (720 Pixel × 480 Pixel). Die Bildschirmanzeigedaten sind daher 360 Daten × 240 Daten, und ein OSD-Datenwert wird durch 4 Bits ausgedrückt. Da aus diesem Grund zwei Daten mit einem 1 Byte dargestellt werden können, muß lediglich ein Datenbereich von 180 × 240 gesichert werden, wie in 9B gezeigt. Da im aktuellen OSD-Zugriffsmodus der in 1 gezeigte Bilddaten-I/O-Block 3 hauptsächlich Hochgeschwindigkeitszugriffe in Einheiten von 64 Byte ausführt, werden 180 Daten in Zeilenrichtung unterteilt in drei Blöcke in Einheiten von jeweils 64 Daten (der letzte Block enthält Leerdaten), und 64 Daten werden wiederholt in Spaltenrichtung zugewiesen, womit ein OSD-Bereich von 240 Daten × 192 Daten (64 Daten × 3) gesichert wird, wie in 9C gezeigt.
10A ist ein einfaches Blockdiagramm, das Verwendung findet, wenn OSD-Daten dem Multiplexverfahren unterzogen und abgegeben werden. Aus einem VM-Bereich 50 gemäß 4 ausgelesene Bilddaten und aus einem in 9C gezeigten OSD-Bereich 52 ausgelesene OSD-Daten beaufschlagen einen Multiplexer 54. Der Multiplexer 54 wählt Bilddaten allein oder solche Bilddaten aus, die mit den OSD-Daten gemäß einem Steuersignal 56 dem Multiplexverfahren unterzogen sind, welches beispielsweise aus der Systemsteuer-CPU 19 geliefert wird, und gibt die ausgewählten Daten an einen Ausgangsanschluß 58 ab.
10B zeigt die Innenschaltung des Multiplexers 54, und dieselben Bezugszeichen in 10B bedeuten dieselben Teile wie in 10A. Bilddaten, abgegeben aus dem VM-Bereich und eingegeben über einen Eingangsanschluß 60, werden an einen SW und auch an einen Addierer 64 geliefert. Die Bilddaten werden den Bilddaten hinzugefügt, die aus dem OSD-Bereich ausgegeben und einem Eingangsanschluß 62 eingegeben wurden, und die Summendaten werden dem SW zugeführt. Der SW wählt einen der eingegebenen Datenwerte gemäß dem Steuersignal aus der CPU aus und gibt die ausgewählten Daten ab.
Angemerkt sei, daß die Zugriffe bei der obigen Verarbeitung realisiert werden durch Zugriffsanforderungsentscheidung und Adreßumsetzung von der Adreßumsetzschaltung 13 (1) und durch die Zugriffsverarbeitung bezüglich des Hauptspeichers über die Speicher-I/F 15.
Die Entscheidung der Speicherzugriffsanforderungen aus den individuellen Blöcken und Zugriffsadresse und Modusausgabemittel in der zuvor erwähnten Adreßumsetzschaltung sind nachstehend anhand 11 und anhand der 12A bis 12L erläutert. Angenommen wird, daß zwei Verarbeitungsblöcke A und B zur Vereinfachung der Darstellung individuelle Zugriffe haben.
11 ist ein Blockdiagramm, das die Anordnung der Adreßumsetzschaltung zeigt. JK-Flipflops 100 und 102 werden mit einem Haupttaktsignal synchronisiert, das nachstehend als MCLK bezeichnet wird, empfangen Zugriffsanforderungssignale Req_A und Req_B aus den beiden Verarbeitungsblöcken A und B an deren K-Anschlüssen und empfangen Zugriffsbestätigungssignale Ack_A und Ack_B entsprechend den Zugriffsanforderungssignalen an deren J-Anschlüssen. Die Ausgangssignale aus diesen JK-Flipflops werden an einen ausgangssignalgesteuerten Zwischenspeicher 104 geliefert. Das Ausgangssignal vom Zwischenspeicher 104 wird von einem Signal gesteuert, das nachstehend als Complete bezeichnet wird, das die Speicher-I/F 15 gemäß 1 liefert und das den Bereitschaftszustand zur Annahme der nächsten Zugriffsanforderung aufzeigt, nachdem der Speicherbus freigegeben worden ist. Das heißt, der Zwischenspeicher 104 speichert zeitweilig die Zustände der Signale Req zu der Zeitvorgabe des Signals Complete und gibt die zwischengespeicherten Zustände ab. Das ausgangsseitige Req_A-Signal des Zwischenspeichers 104 wird an einen D-Flipflop 106 sowie an ein ODER-Glied 112 geliefert, und das Ausgangssignal vom ODER-Glied 112 wird zum Zugriffsbestätigungssignal Ack_A für das Signal Req_A.
Das ausgangsseitige Req_B-Signal des Zwischenspeichers 104 wird andererseits an ein ODER-Glied 108 gemeinsam mit dem invertierten ausgangsseitigen Req_A-Signal geliefert, und das Ausgangssignal vom ODER-Glied 108 wird an einen D-Flipflop 110 und an ein ODER-Glied 114 geliefert. Die Ausgangssignale aus dem ODER-Glied 114 werden zum Zugriffsbestätigungssignal Ack_B aus dem Signal Req_B. Angemerkt sei, daß das ODER-Gate 108 erforderlich ist, weil die Prioritätsreihenfolge vom Zugriffsanforderungssignal Req_B niedriger als diejenige des Signals Req_A ist.
Logische Adressen Addr_A und Addr_B adressieren in unabhängiger Weise aus den Realadressen des Hauptspeichers und zeigen die Kopfadressen von Burstübertragungsdaten an (beispielsweise 64 Bytes). Diese logischen Adressen werden an Zwischenspeicher 116 und 118 geliefert, und eine dieser wird unter Steuerung der Signale Ack_A und Ack_B abgegeben. Die Ausgabeadresse wird geliefert an eine Umsetztabelle 120 und umgesetzt in eine Realadresse für einen Speicherzugriff entsprechend den Zuständen der Signale Ack_A und Ack_B. Die Umsetztabelle 120 liefert auch ein Modussignal, das die Burstlänge und dergleichen von Daten aufzeigt, die Lese-/Schreibzugriff auf die Speicher-I/F 15 gemäß 1 haben.
Die Speicher-I/F 15 inkrementiert die Realadresse vom Kopf übertragener Daten um die Burstlänge unter Verwendung eines nicht dargestellten Zählers und greift zu auf den Hauptspeicher.
12A bis 12L zeigen die Zeitvorgaben der zuvor erwähnten Verarbeitungsoperation.
In den 12A bis 12L sind A und C die Zugriffsanforderungssignale Req_A und Req_B aus den individuellen Blöcken, und B und D sind Logikadressen aus den individuellen Blöcken, die sich abhängig von den Signalen Req_A und Req_B ändern. E und F sind die Ausgangssignale der JK-Flipflops 100 und 102, die auf L-Pegel von den Signalen Req_A und Req_B zurückgesetzt werden, und sie werden auf H-Pegel von den Signalen Ack_A und Ack_B gebracht. G ist das Signal Complete, das die Speicher-I/F 15 liefert, wie schon zuvor beschrieben, womit die nächste Zugriffsanforderungsannahmezeit festgelegt ist. Das heißt, wenn sich das Signal Complete auf L-Pegel ändert, werden die Signale E und F zwischengespeichert, und ein weniger aktives Zugriffsbestätigungssignal Ack_A oder Ack_B wird abhängig von der Prioritätsreihenfolge abgegeben, wie mit H und I aufgezeigt.
J ist auch die Adresse aus den Zwischenspeichern 116 und 118, die die Zugriffsbestätigungssignale Ack_A und Ack_B ermöglicht haben, und K und L sind in die Realadresse umgesetzte Adressen, und durch das Modussignal, das von der Umsetztabelle 120 kommt.
Der Betrieb zum Zugriff von Anforderungen aus den beiden Blöcken ist in diesem Ausführungsbeispiel beschrieben worden. Dasselbe gilt für die Anforderungen aus N Blöcken.
2. Speichersteuerung nach Interpolation
Nachstehend in Einzelheiten beschrieben ist die gemäß der vorliegenden Erfindung realisierte Speichersteuerung nach Interpolation.
13 ist ein Blockdiagramm, das die Anordnung zum Realisieren der Interpolation verlorengegangener Bilddaten nach Wiedergabe der zuvor beschriebenen Systemanordnung zeigt. In diesem Falle erfolgt die Interpolation auf der Grundlage komprimierter Daten vor Codierung im TM-Bereich. Im obigen Ausführungsbeispiel wird der TM-Bereich für zwei Vollbilder gesichert. Um jedoch in diesem Ausführungsbeispiel die Interpolation vom vorherigen Bild zu erzielen, wird ein TM-Bereich für ein anderes Vollbild in einem Leerbereich des Speichers gesichert. Das heißt, die Interpolation erfolgt unter Verwendung eines TM-Bereichs, der aus drei Bänken besteht. Der Betrieb nach Wiedergabe ist nachstehend dargestellt.
Anschluß 140 ist ein Eingangsanschluß aus dem I/O-Block 11 für codierte Daten gemäß 1, und Anschluß 142 ist ein Eingangsanschluß vom Fehlerkorrekturblock 9 gemäß 1. Diese Anschlüsse empfangen die Adresse, die in die Realadresse vom Speicher durch die Adreßumsetzschaltung 13 gemäß 1 umgesetzt wurde, welche Speicherzugriffsanforderungen in der zuvor beschriebenen Weise und Bilddaten vor Codierung entscheidet. Vollbildspeicher 144 und 146 des zuvor beschriebenen TM-Bereichs entsprechen BK0 und BK1, und Speicher 148 für ein weiteres Vollbild ist gesichert zum Realisieren der Interpolation unter Verwendung des vorherigen Vollbilds und entspricht BK2. Lese-/Schreibzugriffe auf diese drei BK-Bereiche werden gesteuert durch Anliefern von BK-Informationen aus der in 1 gezeigten Systemsteuer-CPU 19 an die individuellen Verarbeitungsblöcke und durch Wiedergeben derartiger Informationen in oberen Adressen. SW 150 wird gesteuert durch Lieferung von Bilddaten, die aus den Speicherbereichen BK0, BK1 und BK2, an die individuellen Verarbeitungsblöcke als BK-Information unter Steuerung der Systemsteuer-CPU 19 gemäß
1, und durch Wiedergeben derartiger Information in oberen Adressen. Das Ausgangssignal aus dem SW 150 wird geliefert an den Codier-/Decodierblock über beispielsweise Anschluß 152 und wird in den Wiedergabemodus ausgedehnt, der in einen vorbestimmten Bereich im VM-Bereich zu schreiben ist.
14 zeigt die Operationen der individuellen Verarbeitungsblöcke im Wiedergabemodus bei der zuvor beschriebenen Speicheranordnung. Die Ordinate zeigt die Adresse, und den jeweiligen BK-Bereichen werden die Spurnummer, die Symbolblocknummer und Symbolnummer in Einheiten von Bytedaten zugewiesen. Die Abszisse zeigt die Zeit, und Vollbild 0 bis Vollbild 3 stellt die Vollbildzeiten von 1/30 sec dar. Eine durchgehende Linie 154 stellt die Schreiboperation von Wiedergabedaten durch den I/O-Block für codierte Daten dar, der auf jeweilige BK-Bereiche durch Linearadressierung zugreift. Eine gestrichelte Linie 156 stellt die Leseoperation für Syndromberechnungen und Wiedergabedaten dar, die vom I/O-Block für codierte Daten durch den Fehlerkorrekturblock geschrieben sind. In diesem Falle greift der Fehlerkorrekturblock auf die jeweiligen BK-Bereiche durch Linearadressierung zu, die um die Zeit entsprechend einer Spur in Hinsicht auf die Schreibphase des I/O-Blocks für codierte Daten verzögert ist. Eine Rechteckpunktlinie 158 stellt folgende Operation dar. Das heißt, nach Verzögerung um eine Spur in Hinsicht auf die Leseoperation für die Syndromberechnungen, wenn Fehler aus den Berechnungsergebnissen festgestellt sind, wird ein spezieller Block, der diese Fehler hervorgerufen hat, ausgelesen und korrigiert durch Hinzufügen von Korrekturdaten. Danach werden die korrigierten Daten unter der Originaladresse auf den Speicher geschrieben. In diesem Falle ist die Verarbeitung von Daten in einer Spur innerhalb einer Spurzeit garantiert. Wenn Fehler vor der Fehlerkorrekturausführung aufgetreten sind, wird ein Interpolationskennzeichen in Einheiten von MB hinzugefügt, um später eine Interpolationsverarbeitung zu ermöglichen.
Eine gestrichelte Blockzeile 160 stellt folgende Verarbeitungsoperation dar. Das heißt, der Codier-/Decodierblock liest komprimierte Bilddaten vor Decodierung aus, die durch Ausführen einer Fehlerkorrekturverarbeitung der Wiedergabedaten aus einem vorbestimmten BK-Bereich nach einer Verzögerung um ein Vollbild gewonnen wurden, und decodiert die ausgelesenen Bilddaten in Einheiten von 5 MB. Da der Umordnungsprozeß für den abwechselnden Zugriff von 5 MB der gradzahligen Spuren und von 5 MB der ungradzahligen Spuren erfolgt, sind jedoch Spuren, auf die kein Zugriff erfolgt, hinsichtlich der Zeit vorhanden, wie in 14 gezeigt.
Wenn das Interpolationskennzeichen während der Codierverarbeitung vom BK1-Bereich während der Vollbild-2-Periode vom Codier-/Decodierblock festgestellt werden kann, erzielt der Codier-/Decodierblock die Interpolationsverarbeitung lediglich durch Ändern der BK-Adresse auf diejenige des vorherigen Vollbildes, um so die Gegenstandsdaten mit den MB-Daten an der identischen Stelle des vorherigen Vollbilds zu ersetzen. Die Adreßphasenbeziehung unter den Verarbeitungsblöcken wird simultan von der oben beschriebenen Systemsteuer-CPU 19 verarbeitet. Tabelle 1 faßt die BK-Phasenbeziehung der oben beschriebenen Verarbeitung zusammen. Während der Vollbild-0-Periode werden der I/O-Block für codierte Daten und der Fehlerkorrekturblock zum Zugriff auf BK0 gesteuert, die Normalverarbeitung des Codier-/Decodierblocks wird zum Zugriff auf BK2 gesteuert, und die Interpolationsverarbeitung vom Codier-/Decodierblock wird zum Zugriff auf BK1 gesteuert. Während der Perioden des Vollbilds 1 und des Vollbilds 2 werden die individuellen Verarbeitungszugriffe außerdem so gesteuert, sich nicht zu behaupten und auch nicht die Übernahme von Lese-/Schreibzugriffen innerhalb einer identischen Zeitdauer zu verursachen. Tabelle 1
Das zweite Ausführungsbeispiel der vorliegenden Erfindung ist nachstehend anhand der 15 bis 29 beschrieben.
15 ist ein Blockdiagramm einer Signalverarbeitungsvorrichtung nach einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
In diesem Ausführungsbeispiel, wie es in 15 gezeigt ist, greifen verschiedene Verarbeitungsblöcke oder Verarbeitungseinheiten auf einen Speicher zu gewünschten Zeiten unter Steuerung der Systemsteuereinheit zu, und diese Zugriffsanforderungen werden von der Systemsteuereinheit entschieden, um die Arbeitsweisen der individuellen Verarbeitungseinheiten sicherzustellen.
Die Verarbeitungsschaltungen in den Verarbeitungseinheiten arbeiten folgendermaßen.
Anschlüsse 201, 202 und 203 sind jeweils I/O-Anschlüsse von Digitalkomponentensignalen eines D1-Formats, in dem das Verhältnis eines Leuchtdichtesignals (wird nachstehend als Y-Signal bezeichnet) und Farbdifferenzsignalen (werden nachstehend als Cr- und Cb-Signale bezeichnet) beträgt 4:2:2. Eine Bild-I/O-Einheit 204 bestimmt Farbdifferenzsignale der Daten aus den zuvor erwähnten Anschlüssen nach Codierung zum Umsetzen des Verhältnisses vom Leuchtdichtesignal und den Farbdifferenzsignalen auf 4:1:1 im NTSC-Modus oder auf 4:2:0 im PAL-Modus. Die Bild-I/O-Einheit 204 gibt des weiteren eine Datensequenz ab (wird nachstehend als MUX_DATA bezeichnet), die gewonnen wird, indem die umgesetzten Y-, Cr- und Cb-Signale dem Multiplexverfahren unterzogen werden, und erzeugt Adressen Y_RA und C_RA sowie Aktivierungssignale Y_EN und C_EN, die zum zeitweiligen Puffern von Y- und Cr-/Cb-Daten in den MUX_DATA verwendet werden, sowie Adressen Y_MA und C_MA und Speicherzugriffsanforderungssignale ReqY und ReqC für den Zugriff eines Hauptspeichers 206.
Nach Codieren erzeugt die Bild-I/O-Einheit 204 ähnliche Signale. Zur selben Zeit liest die Bild-I/O-Einheit 204 die MUX_DATA aus dem Puffer 205 aus, setzt diese um in Digitalkomponentensignale von 4:2:2 und gibt diese Signale an die Anschlüsse 201, 202 und 203 ab. Der Puffer 205 puffert die MUX_DATA sowie Leuchtdichtesignale (sind nachstehend als Y_MD bezeichnet) und Farbdifferenzsignale (sind nachstehend als C_MD bezeichnet), die einzuschreiben/einzulesen sind in/aus dem Hauptspeicher in Einheiten vorbestimmter Datenlängen gemäß Adreßsignalen (Y_RA, C_RA, YM_RA, CM_RA) aus den Periphereinheiten, sowie Lese-/Schreibsteuersignale (Y_En, C_En, YM_En, CM_En). Der Hauptspeicher 206 wird Datenlese-/-schreibzugriffen synchron mit Systemtakten unterzogen. Eine Kompressions- und Dekompressionseinheit 207 greift auf den Hauptspeicher 206 zu, um Bilddaten unter Verwendung der DCT- Transformation (Diskrete Kosinustransformation) längenvariable zu codieren/decodieren.
Die Systemsteuereinheit 208 steuert das Gesamtsystem einschließlich Hauptspeicher gemäß Adressen und Speicherzugriffssignalen aus den individuellen Einheiten zum Hauptspeicher.
Der Hauptspeicher 206 in diesem Ausführungsbeispiel verwendet einen SDRAM (Synchron-DRAM), der Hochgeschwindigkeitslese-/-Schreibzugriffe durch Burstübertragungsdaten synchron mit der Vorderflanke eines Taktsignals realisiert.
Als an den SDRAM geliefertes Taktsignal sendet ein externer Oszillator 290 jitterfreier Frequenz, der in 16 gezeigt ist, ein Taktsignal von beispielsweise 27,5 MHz an einen Frequenzvervielfacher 292, der ein Taktsignal von 67,5 MHz durch Multiplizieren des Eingangssignals mit einer vorgegebenen Konstante erzeugt und dieses an den SDRAM als Bezugstaktsignal liefert. Das Bezugstaktsignal von 67,5 MHz wird als ganzzahliges Vielfaches (5-Faches) von 13,5 MHz eingesetzt, verriegelt mit einem Horizontalsynchronsignal (nicht dargestellt), das ein Frequenzoszillator 294 erzeugt hat. Das Taktsignal von 13,5 MHz, das der Frequenzoszillator 294 liefert, entspricht der Abtastfrequenz von Y-Signalen, und ein Signal von 3,375 MHz, gewonnen durch Frequenzteilung des Signals von 13,5 MHz durch 4 in einem Frequenzteiler 296, entspricht der Abtastfrequenz von Cr- und Cb-Signalen nach Umsetzung dieser in Digitalsignale von 4:1:1 oder von 4:2:0.
Die Arbeitsweise zur Multiplexverarbeitung der Y-, Cr- und Cb-Signale in der in 15 dargestellten Bild-I/O-Einheit 204 ist nachstehend detailliert anhand 17 beschrieben.
Angemerkt sei, daß dieselben Bezugszeichen in 17 dieselben Teile wie in 15 bedeuten.
Ein Normalfilter 240 setzt Bilddaten Y, Cr und Cb, eingegeben im Format 4:2:2, in Bilddaten EX_Y, EX_Cr und EX_Cb im Format 4:1:1 oder im Format 4:2:0 durch Dezimieren nach Codierung um. Nach Decodieren interpoliert das Filter 240 andererseits die Farbdifferenzsignale der Bilddaten EX_Y, EX_Cr und EX_Cb in das Format 4:1:1 oder in das Format 4:2:0, um die Bilddaten Y, Cr und Cb wiederherzustellen, die im Format 4:2:2 eingegeben wurden, und es erfolgt die Ausgabe der wiederhergestellten Bilddaten. Angemerkt sei, daß Daten EX_Y synchronisiert sind mit der oben erwähnten Frequenz von 13,5 MHz, und Daten EX_Cr und EX_Cb werden mit der zuvor genannten Frequenz von 3,375 MHz synchronisiert. Bidirektionalflipflops 242, 244 und 246 werden mit 67,5 MHz angesteuert. Diese Flipflops 242, 244 und 246 erzeugen mit 67,5 MHz synchronisierte MUX-DATA, indem die Bilddaten EX_Y, EX_Cr und EX_Cb nach Codierung dem Multiplexverfahren unterzogen werden, und erzeugen Bilddaten EX_Y, EX_Cr und EX_Cb durch Demultiplexen der MUX_DATA nach Decodierung. Derartiges Decodieren wird durch die Aktivierungssignale MUX_Y, MUX_Cr und MUX_Cb gesteuert, die ein Zeitgenerator 248 liefert und die mit 67,5 MHz synchronisiert sind.
Der Zeitgenerator 248 erzeugt Adressen Y-RA, C-RA, Y-MA, C-MA, Aktivierungssignale Y_En, C_En und Speicherzugriffsanforderungssignale ReqY und ReqC, die mit 67,5 MHz synchronisiert sind, zusätzlich zu den oben aufgeführten Aktivierungssignalen, und liefert diese an die Periphereinheiten.
18A bis 18G und 18A' bis 18F' sind Zeitdiagramme, die die Zeitvorgaben des Multiplexens und des Demultiplexens in Einheiten in der Anordnung gemäß 17 zeigen. 18A bis 18G zeigen die Multiplexzeitvorgaben mit Beispieldaten, die in Signale von 4:1:1 umgesetzt sind. 18A zeigt Leuchtdichtedaten EX_Y, die mit 13,5 MHz synchronisiert sind, 18B zeigt Farbdifferenzdaten EX_Cr, die mit 3,375 MHz synchronisiert sind, und 18C zeigt Differenzdaten EX_Cb, die mit 3,375 MHz synchronisiert sind. 18D bis 18F zeigen Aktivierungssignale, die mit 67,5 MHz synchronisiert sind. Die Daten EX_Y in 18A werden zwischengespeichert und mit 67,5 MHz abgegeben, wenn das Signal MUX_Y in 18D auf L-Pegel ist, Daten EX_Cr in 18B werden zwischengespeichert und mit 67,5 MHz abgegeben, wenn das Signal MUX_Cr in 18E auf L-Pegel ist, und Daten EX_Cb in 18C werden zwischengespeichert und mit 67,5 MHz abgegeben, wenn das Signal MUX_Cr in 18F auf L-Pegel ist, wodurch Multiplexdaten MUX_DATA erzeugt werden, wie in 18G gezeigt. 18G und 18A' bis 18F' zeigen die Demultiplexzeitvorgaben. 18D', 18E' und 18F' zeigen Aktivierungssignale MUX_Y, MUX_Cr und MUX_Cb, die dem Demultiplexen dienen. Sind diese Aktivierungssignale auf L-Pegel, werden MUX_DATA zwischengespeichert und mit 67,5 MHz abgegeben, womit Demultiplexdaten EX_Y (18A'), EX_Cr (18B') und EX_Cb (18C') erzeugt werden. Natürlich ist die Datensequenz EX_Y mit 13,5 MHz synchronisiert, und die Datensequenzen EX_Cr und EX_Cb sind mit 3,375 MHz synchronisiert.
19 zeigt die Speicherkarte vom Puffer 205 gemäß 15. Der Puffer 205 hat eine Gesamtkapazität von 256 Byte. Die Farbdifferenzsignale EX_Cr und EX_Cb werden unter Adressen 0 bis 127 verzeichnet, und Leuchtdichtesignale EX_Y werden unter Adressen 128 bis 255 verzeichnet. Alle Farbdichte- und Farbdifferenzsignalbereiche werden des weiteren in Bänken in Einheiten von 64 Byte unterteilt. Angemerkt sei, daß Adressen 0 bis 63 Bank 0, werden nachstehend als C_BO bezeichnet, für die Farbdifferenzsignale festlegen, daß Adressen 64 bis 127 Bank 1, werden nachstehend als C_B1 bezeichnet, für die Farbdifferenzsignale festlegen, daß Adressen 128 bis 191 Bank 0, werden nachstehend als Y_B0 bezeichnet, für das Leuchtdichtesignal und daß Adressen 192 bis 255 Bank 1, werden nachstehend als Y_B1 bezeichnet, für das Leuchtdichtesignal festlegen. Der Puffer 205 wird von der Systemsteuereinheit 208 gesteuert, um einen Konkurrenzbetrieb zwischen Lese-/Schreibzugriffen der Bild-I/O-Einheit 204 und dem Hauptspeicher 206 gemäß 15 zu vermeiden.
20A bis 20K und 20A' zeigen in Einzelheiten Lese-/Schreibzeitvorgaben in Hinsicht auf den Puffer 205 nach Codieren. 20A zeigt Multiplexdaten MUX-DATA aus der in 15 gezeigten Bild-I/O-Einheit 204. 20B und 20D zeigen Aktivierungssignale, die zum Auslesen von Leuchtdichtesignalen XY0, XY1, ... und von Farbdifferenzsignalen XCr0, XCb0, XCr1, XCb1, ... aus den Daten MUX-DATA und zum Schreiben der zugehörigen Bereiche des in 19 gezeigten Puffers verwendet werden, und 20C und 20E zeigen Schreibadressen zu dieser Zeit. Angemerkt sei, daß die Schreibadresse Y_RA in 20C ausgewählt wird, wenn das Signal Y_En in 20B auf L-Pegel ist, und die Schreibadresse C_RA in 20E wird ausgewählt, wenn das Signal C_En in 20E auf L-Pegel ist. Zu dieser Zeit wechseln die Signale Y_En und C_En niemals gleichzeitig auf L-Pegel.
Die Leuchtdichtesignale werden von daher in der Reihenfolge von Adresse 128 von Y_B0 in 19 geschrieben, und die Farbdifferenzsignale werden gleichermaßen in der Reihenfolge von der Adresse 0 von C_B0 geschrieben. Angemerkt sei, daß die Signale mit 67,5 MHz für 20 Takte ein Paket bilden, und
20A' zeigt Daten in Einheiten von Paketen. Ein Paket enthält daher Leuchtdichtedaten für 4 Byte und Cr- und Cb-Komponenten von Farbdifferenzdaten jeweils für 1 Byte.
20F und 20G zeigen Speicherzugriffssignale, die die Bild-I/O-Einheit 204 der Systemsteuereinheit 208 liefert, und diese Signale werden jedesmal ausgegeben, wenn Leuchtdichte- und Farbdifferenzdaten immer für 64 Byte im Puffer gespeichert werden. Das Speicherzugriffsanforderungssignal der Leuchtdichtedaten wird von daher abgegeben, wenn das in 20A' gezeigte Paket Nummer P15 im Puffer gespeichert wird.
Andererseits wird das Speicherzugriffssignal der Farbdifferenzdaten ausgegeben, wenn das in 20A' gezeigte Paket Nummer P31 im Puffer gespeichert wird. Zu dieser Zeit enthalten die Farbdifferenzdaten für 64 Bytes Cr-Komponenten für 32 Bytes und Cb-Komponenten für 32 Bytes, und die Cr- und Cb-Komponenten werden jeweils unter gradzahligen und ungradzahligen Adressen des Puffers eingeschrieben.
Angemerkt sei, daß dies für den NTSC-Modus gilt, jedoch nicht für andere Modi.
20I und 20K zeigen Aktivierungssignale YM_En und CM_En, die als Ergebnis der Entscheidung von Speicherzugriffssignalen erzeugt werden, die die individuellen Einheiten in der Systemsteuereinheit 208 gemäß 15 liefern. 20H zeigt Leuchtdichtedaten Y_MD, ausgelesen aus dem Puffer während der L-Pegelperiode vom Signal YM_En. Auf dieselbe Weise zeigt 20J Farbdifferenzdaten C_MD, die aus dem Puffer während der L-Pegelperiode vom Signal CM_En ausgelesen wurden. Angemerkt sei, daß die gelesenen Adressen zum Auslesen von Daten aus der Bank erzeugt werden, die eine andere als die Bank ist, in der die Bild-I/O-Einheit gemäß 15 Daten in Echtzeit schreibt.
Die gradzahligen und ungradzahligen gelesenen Adressen für die Farbdifferenzdaten C_MD in diesem Ausführungsbeispiel werden separat erzeugt, um so auf den SDRAM zum Auslesen sowohl der Cr-Komponenten als auch der Cb-Komponenten in Einheiten von 32 Bytes zuzugreifen.
21A bis 21K zeigen in Einzelheiten die Lese-/Schreibzeitvorgaben in Hinsicht auf den Puffer 205 nach Decodieren. Die Speicherzugriffssignale ReqY gemäß 21A und ReqC gemäß 21B werden aus der Bild-I/O-Einheit 204 gemäß 15 an den Systemsteuerblock 208 gemäß 15 geliefert, und der Zeitgenerator 248 gemäß 17 erzeugt diese. Das Signal ReqY wird erzeugt mit Perioden von 1/13,5 MHz × 64 Byte in Nanosekunden zum Leuchtdichtedatenzugriff, und das Signal ReqC gemäß 21B wird mit Perioden von 1/6,75 MHz × 64 Byte in Nanosekunden zum Zugriff auf Farbdifferenzdaten erzeugt. Leuchtdichtedaten Y_MD gemäß 21C und Farbdifferenzdaten C_MC gemäß 21D werden ausgelesen durch Anliefern der Leseadressen an den Hauptspeicher 206 in 15 als Ergebnis einer Entscheidung der Speicherzugriffsanforderungssignale von der Systemsteuereinheit 208 in 15.
Nach Speicherzugriff im vorliegenden Ausführungsbeispiel beträgt die Burstlänge wie beim Codieren 64 Bytes. Angemerkt sei, daß ein Mittel zum Berechnen der Burstlänge nach Zugriff später detailliert beschrieben wird.
Aktivierungssignale YM_En gemäß 21D und CM_En gemäß 21F werden verwendet zum Schreiben von Daten, die aus dem Hauptspeicher in Einheiten der Burstlängen in den Speicher 205 in 15 gelesen wurden. Während der L-Pegelperioden dieser Signale werden die zugehörigen Daten in den Puffer geschrieben.
Obwohl nicht dargestellt, liefert die Systemsteuereinheit 208 in 15 die Schreibadressen zum Puffer 205. Wie zuvor beschrieben, werden die Schreibadressen bankgesteuert und so erzeugt, daß kein Konkurrenzbetrieb mit der Verarbeitung anderer Einheiten verursacht wird.
Aktivierungssignale Y_En gemäß 21G und C_En gemäß 21I und ausgelesene Adressen Y_RA gemäß 21H und C_RA gemäß 21J werden aus der Bild-I/O-Einheit 204 in 15 an den Puffer 205 geliefert, wie zuvor in Verbindung mit dem Codieren beschrieben. Eine Datensequenz MUX_DATA gemäß 21K wird erzielt durch Multiplexen der Leuchtdichte- und Farbdifferenzdaten, die gemäß den Signalen Y_En gemäß 21G und C_En gemäß 21I und den gelesenen Adressen Y_RA gemäß 21H und C_RA gemäß 21J zwischengespeichert und abgegeben werden, und diese Datensequenz wird an die Bild-I/O-Einheit 204 in 15 geliefert.
Die Verzeichnisverarbeitung im Hauptspeicher 206 in 15 ist nachstehend detailliert beschrieben.
22 zeigt den Speicherplatz vom Hauptspeicher 206 in 15, und der Speicherplatz ist aufgebaut aus einem Videospeicherbereich (VM)-Bereich und BS0 und BS1 mit einer Kapazität von zwei Vollbildern, und andere Bereiche haben eine Kapazität zum Speichern anderer Daten.
Speicherzellen in jedem Bereich können im Schreib- und Lesemodus in Einheiten von Vollbildern eingesetzt werden und Daten lassen sich mit den VM-Bereich oder dem anderen Bereich erforderlichenfalls austauschen.
Genauer gesagt, wie in 15 gezeigt, tauscht die Bild-I/O-Einheit exklusiv Daten mit dem VM-Bereich aus. Die Kompressions- und Dekompressionseinheit 207 tauscht Daten mit dem VM-Bereich aus, um Codedaten aus dem VM-Bereich auszulesen und die codierten Daten an die Einheit für nachfolgende Verarbeitung nachcodieren zu liefern und die eingegebenen codierten Daten zu decodieren und die decodierten Daten nach Decodieren dieser in den VM-Bereich zu schreiben. Zu dieser Zeit werden Adressen als Zeilenadressen und als Spaltenadressen erzeugt, die nachstehend als col abgekürzt sind, und zwar von der Systemsteuereinheit 208 gemäß 15.
Das Verfahren zum Berechnen der Burstlänge nach Zugreifen auf den Hauptspeicher 206 ist nachstehend beschrieben.
23A zeigt das Format von Leuchtdichtedaten, die nachstehend als Y-Daten bezeichnet werden, für ein Vollbild im NTSC-Modus, umgesetzt in das Format 4:1:1, und die Leuchtdichtedaten für ein Vollbild enthält 720 Pixel horizontal × 480 Zeilen vertikal. 23B zeigt das Format der Farbdifferenzdaten, die nachstehend als Cr- und Cb-Daten bezeichnet werden, für ein Vollbild im NTSC-Modus umgesetzten Format 4:1:1, und alle Cr- und Cb-Daten für ein Vollbild enthalten 180 Pixel horizontal und 480 Zeilen vertikal.
24A zeigt das Format von Leuchtdichtedaten, die nachstehend als Y-Daten bezeichnet sind, für ein Vollbild im PAL-Modus, umgesetzt in das Format 4:2:0, und die Leuchtdichtedaten für ein Vollbild enthalten 720 Pixel horizontal × 576 Zeilen vertikal. 24B zeigt das Format der Farbdifferenzdaten, die nachstehend als Cr- und Cb-Daten bezeichnet werden, für ein Vollbild im PAL-Modus, umgesetzt in das Format 4:2:0, und alle Cr- und Cb-Daten für ein Vollbild enthalten 360 Pixel horizontal × 288 Zeilen vertikal.
25 zeigt einen DCT-Block, der Verwendung findet, wenn die Kompressions- und Dekompressionseinheit 207 gemäß 15 das Codieren/Decodieren ausführt. Normalerweise besteht der DCT-Block aus n Pixeln × m Pixeln, aber n = m = 8 wird in diesem Ausführungsbeispiel angewandt. In der vorliegenden Erfindung wird die Burstlänge nach Zugriff auf den Hauptspeicher bestimmt nach der folgenden Formel: (m × N) × n ≤ COL (1)Burstlänge = m × N

N:: natürliche Zahl
COL:: Kapazität einer Bank (BS0 und BS1) in Spaltenrichtung

Da in diesem Ausführungsbeispiel COL = 512, wird die Formel (1) folgendermaßen geschrieben: 8N × 8 ≤ 512 (2)und von daher ist N ≤ 8. Die Burstlänge entspricht somit einem Vielfachen von 8, das gleich oder größer als 8 Bytes und gleich oder kleiner als 64 Bytes ist. Um in effizienter Weise mit Hochgeschwindigkeit auf den SDRAM zugreifen zu können, ist es wünschenswert, die Zeilenadresse zu fixieren und den Zugriff auf den SDRAM mit der größtmöglichen Burstlänge auszuführen. In diesem Ausführungsbeispiel wird die Burstlänge auf 64 Bytes eingestellt.
Das Zugriffsverfahren von Y-Daten im Modus 4:1:1 in Hinsicht auf den VM-Bereich ist nachstehend detailliert beschrieben.
26 ist eine vergrößerte Ansicht eines Bereichs A in 22 und zeigt den Zustand, bei dem die aktuellen Bildschirmdaten auf dem Speicher zugeordnet sind.
Angemerkt sei, daß CBL0 bis CBL7 Spaltenblöcke aufzeigen, die in Einheiten von 64 unterteilt sind, und RN zeigt die Anzahl von Teilungen in einer Horizontalzeile auf. Wie zuvor beschrieben, werden die Bilddaten einer Zeile gemäß 23A unterteilt in 12 Blöcke in Einheiten von 64 Pixeln, und die 12 unterteilten Blöcke von Zeile 0 werden sequentiell im Bereich CBL0 in 26 gespeichert, während die col-Adresse nach jedem Block, das heißt nach jeder Burstlänge in Zeilenrichtung gespeichert wird (Adresse 0 bis Adresse 11). Es läßt sich verstehen, daß die Burstlänge tatsächlich ein Wert ist, der anfänglich in Horizontalrichtung (Zeilenrichtung) der unterteilten Bilddaten anstieg. Gleichermaßen werden die Daten von Zeile 1 sequentiell im Bereich CBL1 gespeichert. Dasselbe gilt für Bilddaten der restlichen Zeilen.
Der Bereich CBL0 speichert sequentiell Daten in der (8n+0)-ten Zeile (n ist ein positiver Wert gleich oder größer als 0) in 23A, und der Bereich CBL1 speichert Daten sequentiell in der (8n+1)-ten Zeile, der Bereich CBL2 speichert sequentiell Daten in der (8n+2)-ten Zeile, der Bereich CBL3 speichert sequentiell Daten in der (8n+3)-ten Zeile, der Bereich CBL4 speichert sequentiell Daten in der (8n+4)-ten Zeile, der Bereich CBL5 speichert sequentiell Daten in der (8n+5)-ten Zeile, der Bereich CBL6 speichert sequentiell Daten in der (8n+6)-ten Zeile, und der Bereich CBL7 speichert sequentiell Daten in der (8n+7)-ten Zeile.
Bei einer identischen Spaltenadresse des Speicherraums, gespeichert in der zuvor beschriebenen Weise, sind acht DCT-Blöcke gemäß 25 mit 8 Pixel × 8 Pixel in Horizontalrichtung des Bildschirms vorhanden.
Wenn die Kompressions- und Dekompressionseinheit 207 in 15 derartige Daten ausließt und diese codiert, lassen sich gewünschte DCT-Blockdaten 8 Pixel × 8 Pixel durch sukzessives Auslesen von acht Daten aus den Kopfadressen der Blöcke CBL0 bis CBL7 erreichen.
Nach Decodieren werden andererseits im Gegensatz zum Codieren Daten mit 8 Pixeln × 8 Pixeln von der Kompressions- und Dekompressionseinheit 207 gemäß 5 sukzessive in die Blöcke CBL0 bis CBL7 geschrieben, während die col-Adresse um 8 versetzt wird, wodurch Daten gespeichert werden, wie in 26 gezeigt. Die Bild-I/O-Einheit 204 in 15 ließt sukzessive die Daten in Einheiten von 64 Bursts aus, während die Zeilenadresse sequentiell versetzt wird. Im Modus 4:2:0 erfolgt dieselbe Verarbeitung.
Das Zugriffsverfahren von Cr und Cb-Daten in Hinsicht auf den VM-Bereich ist nachstehend in Einzelheiten beschrieben.
Die Speicherzugriffoperation der Bild-I/O-Einheit 204 gemäß 15 ist als erstes beschrieben.
Wie in 23B gezeigt, werden die Farbdifferenzdaten im Modus 4:1:1 auf 1/4 in Horizontalrichtung dezimiert, und Cr- und Cb-Daten sind in jeder Zeile simultan vorhanden. Das DCT-Blockformat der Farbdifferenzdaten beträgt 8 Pixel × 8 Pixel wie in den Leuchtdichtedaten, und die Bankkapazität in COL-Richtung beträgt 512 Bytes. Die Burstlänge in einem Zugriff umfaßt von daher 64 Bytes wie bei den Leuchtdichtedaten. Aufgrund der Natur der Farbdifferenzdaten im Modus 4:1:1 umfaßt in diesem Falle die Burstlänge mit 64 Bytes in einem Zugriff 32 Bytes für die Cr-Daten und 32 Bytes für die Cb-Daten.
24B zeigt Bank 0 im Cr/Cb-Bereich gemäß 22 im Modus 4:1:1. Cr- und Cb-Daten werden durch col-Adressen unterteilt, so daß ein Cr-Bereich durch col-Adressen 0 bis 255 gebildet wird, und ein Cb-Bereich wird von col-Adressen 256 bis 511 gebildet. CBL0 bis CBL15 zeigen Spaltenblöcke auf, die man erhält durch Unterteilen der Cr- und Cb-Bereiche in Einheiten von 32 Spalten. Sowohl beim Lese- als auch beim Schreibmodus werden 64 Bytes von Farbdifferenzdaten in der Weise ergriffen, daß ein Zugriff für 32 Bytes von Cr-Daten auf CBL0 erfolgt, und ein Zugriff für 32 Bytes von Cb-Daten erfolgt auf CBL8. Jedes Mal, wenn sich die Gegenstandszeile verschiebt, verschiebt sich der Zugriffsbereich wie CBL1 und CBL8, CBL2 und CBL10, ...
28 ist eine vergrößerte Ansicht von Bank 0 im Cr-Bereich gemäß 27A und zeigt die Verarbeitung in Einzelheiten.
Angemerkt sei, daß RN die Anzahl von Unterteilungen einer Horizontalzeile aufzeigt, und Rn = 5 im Falle der Farbdifferenzdaten. Wie zuvor beschrieben, werden alle Cr- und Cb-Daten von Bilddaten für eine Zeile gemäß 23B unterteilt in sechs Blöcke in Einheiten von 32 Pixeln. Die sechs unterteilten Blöcke von Zeile 0 werden im Falle von Cr-Daten sequentiell verarbeitet, wie im Bereich CBL0 gezeigt, während das Inkrementieren der col-Adresse um die Burstlänge in Zeilenrichtung (Adresse 0 bis Adresse 5) erfolgt. Gleichermaßen werden sechs Blöcke von Cb-Daten in Hinsicht auf den Bereich CBL8 verarbeitet.
Auch werden Cr- und Cb-Daten von Zeile 1 gleichermaßen in Hinsicht auf die Bereiche CBL1 und CBL9 verarbeitet. Dasselbe gilt für Bilddaten der restlichen Zeilen. Von daher werden Cr- und Cb-Daten in der (8n+0)-ten (n ist eine positive Zahl gleich oder größer als 0) Zeile in 23B jeweils auf den Bereichen CBL0 beziehungsweise CBL8 verarbeitet, Cr- und Cb-Daten werden in der (8n+1)-ten Zeile auf den Bereichen CBL1 beziehungsweise CBL9 verarbeitet, Cr- und Cb-Daten werden in der (8n+2)-ten Zeile auf den Bereichen CBL2 beziehungsweise CBL10 verarbeitet, Cr- und Cb-Daten werden in der (8n+3)-ten Zeile auf den Bereichen CBL3 beziehungsweise CBL11 verarbeitet, Cr- und Cb-Daten in der (8n+4)-ten Zeile werden auf den Bereichen CBL4 beziehungsweise CBL12 verarbeitet, Cr- und Cb-Daten (8n+5)-ten Zeile werden in den Bereichen CBL5 beziehungsweise CBL13 verarbeitet, Cr- und Cb-Daten in der (8n+6)-ten Zeile werden auf den Bereichen CBL6 beziehungsweise CBL14 verarbeitet, und Cr- und Cb-Daten in der (8n+7)-ten Zeile werden auf den Bereichen CBL7 beziehungsweise CBL15 verarbeitet.
Als nächstes beschrieben ist die Speicherzugriffsoperation der Kompressions- und Dekompressionseinheit 207 gemäß 15.
Unter einer identischen Zeilenadresse des Speicherraums, in dem beispielsweise die Cr- und Cb-Daten im Modus 4:1:1 in der zuvor beschriebenen Weise beschrieben sind, sind acht DCT-Blöcke mit 8 Pixeln × 8 Pixeln gemäß 25 für Cr- und Cb-Daten in Horizontalrichtung vom Bildschirm vorhanden.
Wenn von daher die Kompressions- und Dekompressionseinheit 207 in 15 derartige Daten ausließt und diese codiert, lassen sich Cr-Daten gewünschter DCT-Blöcke mit 8 Pixeln × 8 Pixeln durch sukzessives Auslesen von acht Daten aus den Kopfadressen der Blöcke CBL0 bis CBL7 erzielen. Gleichermaßen kann die Einheit 207 Cb-Daten der gewünschten DCT-Blöcke mit 8 Pixeln × 8 Pixeln durch sukzessives Auslesen von acht Daten aus den Kopfadressen der Blöcke CBL8 bis CBL15 erreichen.
Acht Daten werden sukzessive nacheinander ausgelesen, während ein Versetzen der col-Adresse um 8 in Hinsicht auf die Blöcke CBL0 bis CBL7 und CBL8 bis CBL15 erfolgt, wodurch sequentiell DCT-Blöcke von Cr- und Cb-Daten geschaffen und verarbeitet werden.
Nach dem Decodieren, anders als beim Codieren, werden andererseits acht Daten mit 8 Pixeln × 8 Pixeln von der Kompressions- und Dekompressionseinheit 207 gemäß 15 sukzessive in die Blöcke CBL0 bis CBL7 und in die Blöcke CBL8 bis CBL15 geschrieben, während das Versetzen der col-Adresse um 8 erfolgt, wodurch die Daten gespeichert werden, wie in 28 gezeigt. Die Bild-I/O-Einheit 204 in 15 ließt sukzessive Daten in Einheiten von 64 Bursts aus, die jeweils über 32 Bytes von Cr-Daten und über 32 Bytes von Cb-Daten verfügen, während sequentiell das Verschieben der Zeilenadresse erfolgt.
Die Verarbeitungsoperation im Modus 4:2:0 ist nachstehend erläutert.
Wie in 24B gezeigt, werden die Farbdifferenzdaten im Modus 4:2:0 auf 1/2 in Vertikalrichtung dezimiert, und entweder Cr- oder Cb-Daten sind abwechselnd in jeder Zeile vorhanden. Das DCT-Blockformat von Farbdifferenzdaten besteht aus 8 Pixeln × 8 Pixeln wie bei den Leuchtdichtedaten, und die Kapazität pro Bank in COL-Richtung beträgt 512 Bytes.
Die Burstlänge eines Zugriffs für alle Cr- und Cb-Daten beträgt von daher 64 Bytes, wie bei den Leuchtdichtedaten. 27B zeigt Bank 0 im Cr/Cb-Bereich gemäß 22 im PAL-Modus. Cr- und Cb-Daten werden von col-Adressen unterteilt, so daß ein Cr-Bereich durch die col-Adressen 764 bis 1079 entsteht, und ein Cb-Bereich wird von col-Adressen 1080 bis 1294 gebildet. CBL0 bis CBL15 zeigen Spaltenblöcke auf, die gewonnen werden durch Unterteilen der Cr- und Cb-Bereiche in Einheiten von 64 Spalten.
Sowohl im Lese- als auch im Schreibmodus von Cr-Daten erfolgt ein Zugriff von 64 Bytes Farbdifferenzdaten im Falle von gradzahligen Zeilen, die in 24B dargestellt sind. Im Falle der Zeile 0 erfolgt beispielsweise ein Zugriff von 64 Bytes von Cr-Daten auf CBL0. Jedes Mal, wenn die Gegenstandszeile sich verschiebt, verschiebt sich der Zugriffsbereich innerhalb des Bereichs bis zu CBL7. Die detaillierte Verarbeitungsoperation wird anhand 25 beschrieben.
29 ist eine vergrößerte Ansicht des Cr-Bereichs in 27B und zeigt den Zustand, bei dem die aktuellen Bildschirmdaten auf dem Speicher zugeordnet sind.
Angemerkt sei, daß CBL0 bis CBL7 Spaltenblöcke aufzeigen, die in Einheiten von 64 Spalten unterteilt sind, und RN zeigt die Anzahl von Unterteilungen einer Horizontalzeile auf. Wie schon zuvor beschrieben, werden die Bilddaten einer Zeile gemäß 24B in sechs Blöcke in Einheiten von 64 Pixeln unterteilt, und diese sechs unterteilten Blöcke von Zeile 0 werden sequentiell im Bereich CBL0 gemäß 29 gespeichert, während die col-Adresse um die Burstlänge in Zeilenrichtung inkrementiert wird (Adresse 0 bis Adresse 5). Daten von Zeile 1 werden gleichermaßen sequentiell im Bereich CBL1 gespeichert. Dasselbe gilt für die Bilddaten der übrigen Zeilen.
Der Bereich CBL0 speichert von daher sequentiell Daten in der (8n+0)-ten Zeile (n ist ein positiver Wert gleich oder größer als 0) gemäß 24B, die Daten des Bereichs CBL1 in der (8n+2)-ten Zeile, der die Daten im Bereich CBL2 in der (8n+4)- ten Zeile, die Daten im Bereich CBL3 in der (8n+6)-ten Zeile, die Daten im Bereich CBL4 in der (8n+8)-ten Zeile, die Daten im Bereich CBL5 in der (8n+10)-ten Zeile, die Daten im Bereich CBL6 in der (8n+12)-ten Zeile und die Daten im Bereich CBL7 in der (8n+14)-ten Zeile.
Obwohl nicht dargestellt, speichert bezüglich des Cb-Bereichs der Bereich BCL0 sequentiell Daten in der (8n+1)-ten Zeile (n ist ein positiver Wert gleich oder größer als 0) gemäß 24B, die Daten vom Bereich CBL1 in der (8n+3)-ten Zeile, die Daten im Bereich CBL2 in der (8n+5)-ten Zeile, die Daten im Bereich CBL3 in der (8n+7)-ten Zeile, die Daten im Bereich CBL4 in der (8n+9)-ten Zeile, die Daten im Bereich CBL5 in der (8n+11)-ten Zeile, die Daten im Bereich CPL6 in der (8n+13)-ten Zeile und die Daten im Bereich CPL7 in der (8n+15)-ten Zeile. Die Speicherzugriffe der Kompressions- und Dekompressionseinheit 207 in 15 erfolgen ebenso wie in den anderen Modi, und Cr- und Cb-Daten werden jeweils in Einheiten der gewünschten DT-Blöcke mit 8 Pixeln × 8 Pixeln verarbeitet.
Angemerkt sei, daß die Bereichsunterteilungen für Cr und Cb gemäß der 27A und 27B lediglich Beispiele sind. Die Cr- und Cb-Bereiche gemäß 27A können beispielsweise alternativ unterteilt werden in col-Adressrichtung in Einheiten von 32 Bytes. Das heißt, die Cr- und Cb-Bereiche müssen nur von den col-Adressen unterteilt werden, und sukzessive Daten für die Burstlänge, die nach der Formel berechnet worden sind, müssen nur auf identische Adressen zugeordnet werden. In 27B müssen die Cr- und Cb-Bereiche nur von den Zeilenadressen unterteilt werden, und nachfolgende Daten der Burstlänge, die nach der Formel berechnet worden sind, müssen nur auf identische Zeilenadressen zugeordnet werden.
Wenn eine eingebaute Kamera des Digitalvideotyps die Signalverarbeitungsvorrichtung dieses Ausführungsbeispiels enthält, wie in 30 gezeigt, kann die erforderliche Speicherkapazität verringert werden, und es läßt sich eine Kostenverringerung herbeiführen.
Das in 30 gezeigte Digitalvideo verfügt über eine Kameraeinheit 301, die Bilddaten erzeugt durch Umsetzen eines Gegenstandsbilds in elektrische Signale und über eine Signalverarbeitungseinrichtung 302, die die zum ersten oder zweiten Ausführungsbeispiel beschriebene Verarbeitung ausführt.
Das Digitalvideo verfügt auch über eine Aufnahme- und Wiedergabeeinheit 303 zum Aufnehmen/Wiedergeben von Bilddaten, die die Signalverarbeitungseinrichtung 302 verarbeitet hat, auf ein/aus einem Aufzeichnungsmedium, wie Magnetband, und über eine Monitoreinheit 304 zum Anzeigen der Bilddaten, die die Signalverarbeitungseinrichtung 302 unter Verwendung eines Flüssigkristallmonitors oder dergleichen verarbeitet hat.
Nachstehend beschrieben ist die Arbeitsweise der in das Digitalvideo eingebauten Kamera mit der oben beschriebenen Anordnung.
Ein von der Kameraeinheit 301 aufgenommenes Videosignal wird der Signalverarbeitungseinrichtung 302 eingegeben und vom zuvor beschriebenen ersten oder zweiten Ausführungsbeispiel bearbeitet. Aufgenommene Bilddaten können auf der Monitoreinheit 304 dargestellt werden.
Die Bilddaten, die die Signalverarbeitungseinrichtung 302 codiert hat, werden auf das Aufzeichnungsmedium von der Aufnahme- und Wiedergabeeinheit 303 aufgezeichnet.
Die auf das Aufzeichnungsmedium aufgezeichneten Bilddaten werden von der Aufnahme- und Wiedergabeeinheit 303 wiedergegeben und von der oben beschriebenen Verarbeitung gemäß dem ersten oder zweiten Ausführungsbeispiel in der Signalverarbeitungseinheit 302 decodiert. Die decodierten Bilddaten werden an die Monitoreinheit 304 abgegeben und dort dargestellt.
Mit anderen Worten, die vorstehende Beschreibung der Ausführungsbeispiele dient lediglich dem Zweck der Veranschaulichung, und keineswegs soll der Umfang der Erfindung eine Beschränkung erfahren, sondern sie ist entsprechend den anliegenden Patentansprüchen festgelegt.

Claims

Signalverarbeitungsvorrichtung zum Ausführen einer Signalverarbeitung von Bilddaten in Einheiten von Blöcken, die jeweils aus n Vertikalpixeln × m Horizontalpixeln bestehen, mit: a) einem Speicher (17) zum Speichern der Bilddaten; b) einem Unterteilmittel (3) zum Unterteilen von Bilddaten in einer Horizontalperiode der Bilddaten in Burstlängen, dadurch gekennzeichnet, daß jede der Burstlängen m × N ist, wobei N die größte natürliche Zahl ist, die der Bedingung (m × N) × n < COL genügt, und wobei COL die Kapazität einer Rechteckfläche in Spaltenrichtung im Speicher zum Speichern der Bilddaten ist; und mit c) einem Zuordnungsmittel (13) zum Zuordnen der Speicherburstlängen der Bilddaten einer jeden Horizontalzeile in aufeinanderfolgende Spalten, so daß die Daten in einer einzelnen Burstlänge der einen Horizontalperiode dieselbe Spaltenadresse durch Inkrementieren der Spaltenadresse hat, nachdem eine jede Burstlänge zugeordnet ist, so daß die nachfolgende Burstlänge der nächsten Spalte zugeordnet werden kann, bis die gesamte Horizontalzeile im Speicher als Block zugeordnet ist.
Vorrichtung nach Anspruch 1, deren Zuordnungsmittel zum Zuordnen der Burstlängen einer jeden nächsten Horizontalzeile eingerichtet ist, so daß die erste Burstlänge der nächsten Horizontalperiode derselben Spalte wie die erste Burstlänge der vorangehenden Zeile zugeordnet ist, bis die gesamte Spalte mit den ersten Burstlängen aufeinanderfolgender Zeilen zugeordnet ist.
Vorrichtung nach Anspruch 2, deren Speicher über einen SDRAM (Synchron-DRAM) verfügt.
Vorrichtung nach einem der vorstehenden Ansprüche, deren Signalverarbeitungsvorrichtung eingerichtet ist zur Eingabe von Bilddaten einer Vielzahl von Fernsehnormen als die Bilddaten.
Vorrichtung nach einem der vorstehenden Ansprüche, die des weiteren ausgestattet ist mit einem Codiermittel, das die Bilddaten in Einheiten von Blöcken codiert.
Vorrichtung nach Anspruch 5, die des weiteren ausgestattet ist mit einem Aufzeichnungsmittel, das die vom Codiermittel codierten Bilddaten auf ein Aufzeichnungsmedium aufzeichnet.
Vorrichtung nach Anspruch 5 oder 6, die des weiteren ausgestattet ist mit einem Bildaufnahmemittel zum Aufnehmen eines Gegenstandsbilds und zum Abgeben der Bilddaten zum Codieren vom Codiermittel.
Verfahren zum Speichern von Bilddaten in einem Speicher, so daß eine Bildsignalverarbeitung in Einheiten von Blöcken erfolgen kann, die jeweils aus n Vertikalpixeln × m Horizontalpixeln Pixeln bestehen, mit den Verfahrensschritten: a) Unterteilen der Bilddaten in eine Horizontalperiode der Bilddaten in Burstlängen, dadurch gekennzeichnet, daß jede der Burstlängen m × N gleicht, wobei N die größte natürliche Zahl ist, die der Bedingung (m × N) × n
COL genügt, und wobei COL die Kapazität einer Rechteckfläche in Spaltenrichtung im Speicher zum Speichern der Bilddaten ist; und b) Zuordnen der Speicherburst-Längen der Bilddaten einer jeden Horizontalzeile in aufeinanderfolgende Spalten, so daß die Daten in einer einzelnen Burstlänge der einen Horizontalperiode durch Inkrementieren der Spaltenadresse dieselbe Spaltenadresse haben, nachdem eine jede einzelne Burstlänge so zugeordnet ist, daß die nachfolgende Burstlänge in der nächsten Spalte zugeordnet werden kann, bis die gesamte Horizontalzeile im Speicher als Block zugeordnet ist.
Verfahren nach Anspruch 8, mit dem Verfahrensschritt des Eingebens von Bilddaten aus einer Vielzahl von Fernsehnormen.