DE3814627C2

DE3814627C2 -

Info

Publication number: DE3814627C2
Application number: DE3814627A
Authority: DE
Inventors: Fujio Yokohama Jp Okamura; Keizo Yokosuka Jp Nishimura; Shigemitsu Fujisawa Jp Higuchi; Takashi Yokohama Jp Furuhata
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-09-25
Filing date: 1988-04-29
Publication date: 1993-03-11
Also published as: JPH0793584B2; DE3814627A1; JPS6482711A; US4907081A

Description

Die Erfindung betrifft eine Kodieranordnung zum Übertragen digitaler Signale (zeitsequentiell abgetasteter Daten), die durch Abtasten und Quantisieren analoger Videosignale in Form von kodierten Signalen erzeugt werden, nachdem die Anzahl der quantisierten Bits für eine Gruppe von Abtastdaten reduziert worden ist.

Im Fall, wenn analoge Videosignale (Bildsignale) als durch Abtasten und Quantisieren erzeugte digitale Signale übertragen werden, wird angenommen, daß gewöhnlicherweise 7 oder 8 Bits notwendig sind für die lineare Quantisierung als Anzahl der Quantisierungsbits pro Gruppe von Abtastdaten (die unten auch als "Bilddaten" bezeichnet werden). Wenn die Bildsignale mit dieser linearen Quantisierung digitalisiert werden, ist eine Übertragungsrate von ungefähr 100 Mbps für diese digitalen Signale notwendig für den Fall von Signalen entsprechend dem Standard-Fernsehsystem und für Signale entsprechend einem Fernsehsystem mit hoher Qualität, das von einigen Leuten vorgeschlagen wird, ist eine Übertragungsrate erforderlich, die zweimal so groß wie die oben erwähnte ist.

In einer Vorrichtung ist, wie die oben beschriebenen übertragenen Bildsignale in der Form von digitalen Signalen magnetisch aufnimmt bzw. wiedergibt (nachfolgend als digital-VTR = digitaler Videorecorder bezeichnet), da die Übertragungsrate extrem hoch ist, die Aufzeichnungsdichte auf dem Band wesentlich erniedrigt verglichen zu der, die bei einem herkömmlichen VTR, der einem analogen Aufzeichnungssystem entspricht, erhalten wird, und deshalb kann keine zufriedenstellende Aufzeichnungszeit erreicht werden. Weiterhin ist das Frequenzband der Signale, um die es sich hier handelt, sehr breit und die Arbeitsgeschwindigkeit der Digital-Signalverarbeitungsschaltung weist ebenfalls Probleme auf, was zu technischen Schwierigkeiten und einem ernstzunehmenden Hindernis für die Breitenanwendung dieses Digital-VTR im Heimgebrauch usw. führt.

Um dieses Problem zu lösen, ist dafür ein sogenanntes Kodierverfahren mit hoher Effizienz (bei dem zu übertragende Bilddaten vermindert werden, indem sie so kodiert werden, daß die Übertragungsrate erniedrigt wird) untersucht worden. Ein Beispiel dafür ist im Detail in der Literatur beschrieben ["Processing of image digital signals" (in Japanisch) von Takahiko FUKINUKE, veröffentlicht von Nikkan Kogyo Shimbunsha (Daily Industrial Newspaper Publishing Co.)].

Wie in dieser Literatur (Kapitel 9) beschrieben wird, ist eine sogenannte Differenzpulskodemodulation (DPCM) vorgeschlagen worden und sehr gut bekannt als ein Verfahren zum Reduzieren der für ein Bildelementdatum bzw. eine Bildelementinformation (Bildelement = Pixel) notwendigen Anzahl von Bits, bei der der Wert eines relevanten Bildelements zu einem Moment auf der Basis von Bildelementwerten vorhergesagt wird, die bereits kodiert worden sind, und die notwendige Anzahl von Bits wird vermindert, indem die Differenz (Fehler) zwischen dem Vorhersagewert und dem Wert des relevanten Bildelements zu diesem Moment kodiert wird.

Entsprechend dieser Differenzpulskodemolulation ist es möglich, die Anzahl der Bits eines Bildelements auf ungefähr 4 oder 5 zu reduzieren, was ungefähr die Hälfte von der entspricht, die entsprechend des linearen Quantisierungsverfahrens erforderlich ist.

Jedoch hat das oben beschriebene DPCM-Verfahren hauptsächlich ein Problem, das gelöst werden sollte, nämlich daß Einflüsse eines Kodierfehlers, der in dem Übertragungssystem erzeugt wird, sich auf andere Kodierungen, einem nach dem anderen, fortpflanzt (sogenannte Fehlerfortpflanzung bzw. Fehlerausbreitung). Da die Rückkopplungsform im allgemeinen an die Differenzpulskodemodulation angepaßt ist, wird Quantisierungsrauschen rückgekoppelt und hat Einfluß auf die folgenden Bildelemente oder Vibrationsrauschen, genannt Fehlkonturmuster (leak contour pattern), wird erzeugt, das zu Verschlechterungen, Fluktuationen usw. des Bildkonturteils führt, verschlechtert extrem die Bildqualität usw. Insbesondere auf Vorrichtungen, in denen eine hohe Bildqualität erforderlich ist, war es schwierig, das oben beschriebene, herkömmliche DPCM-Verfahren anzupassen und es für den praktischen Gebrauch aufzubereiten.

In der US-PS 43 23 916 ist ein digitales Fernsehsystem beschrieben, bei dem die Datenrate zur Übertragung eines Fernsehsignals dadurch reduziert wird, daß nur die Hälfte der abgetasteten Bildpunkte bzw. die Hälfte der Abtastwerte des Fernsehsignals übertragen werden. Zu jedem zweiten übertragenen Abtastwert werden zusätzlich Steuerbits erzeugt, die darüber Auskunft geben, wie der nachfolgende nicht übertragene Abtastwert im Decoder wiedergewonnen werden kann.

Die Aufgabe dieser Erfindung besteht darin, mit Hinsicht auf den oben be schriebenen Stand der Technik, eine Kodieranordnung anzugeben, die fähig dazu ist, Signalverschlechterungen (Fehlerausbreitung usw.), die die Kodierung begleiten, auf ein Minimum zu unterdrücken und zudem die notwendige Durchschnittsanzahl von Bits pro abgetastetes Datum zu reduzieren.

Entsprechend dieser Erfindung werden die folgenden Maßnahmen durchgeführt, um die oben stehende Aufgabe zu erfüllen.

N Digitalsignale (zeitsequentiell abgetastete Daten), die durch Abtasten und Quantisieren analoger Videosignale erzeugt werden, werden zusammen in eine Gruppe (N ist eine ganze Zahl größer als 2) gebracht und kodiert. Unter diesen N Abtastdaten dient zumindest eines als Referenz, das mit einer Anzahl von Quantisierungsbits n kodiert wird, die so groß ist, daß Fehler auf Grund der Quantisierung vernachlässigt werden können, und für die anderen Abtastdaten wird die Differenz zwischen dem Referenzabtast datum und jedem von ihnen komprimiert und kodiert. Dies mit einer Anzahl von Bits, die kleiner als n ist. Auf diese Art und Weise werden, sogar wenn ein Kodierfehler erzeugt wird, dessen Einflüsse innerhalb der Gruppe begrenzt, wo er erzeugt wird, und sie greifen nicht auf andere Gruppen über. Demnach tritt die Fehlerausbreitung nicht auf. Entsprechend einer Art der Realisation der Erfindung werden in einer Kodieranordnung, in der jede der Gruppen, die durch ein Unterteilen der Abtastdaten so erzeugt werden, daß jede von ihnen aus N Abtastdaten besteht, komprimiert und kodiert wird, Bildsignale übertragen, wobei ein Teil der oben erwähnten N Abtastdaten für jede Zeile ausgedünnt bzw. ausgesondert werden, so daß sie sich nicht gegenseitig innerhalb M Zeilen der Bildsignale überlappen, die eine relativ große Bildkorrelation innerhalb des gleichen Halbbildes, zwischen verschiedenen Halbbildern, zwischen verschiedenen Vollbildern usw. haben, und alle N Abtastwerte werden offensichtlich durch Interpolieren der ausgedünnten Abtastwerte innerhalb dieser M Linien bzw. Zeilen übertragen, indem die Bildkorrelation eingesetzt wird.

Oder unter den N Abtastdaten (N ist eine ganze Zahl größer als 3) der Videosignale dient zumindest eines als Referenzabtastdatum mit n Bits; zumindest eines wird nicht kodiert (d. h. nicht übertragen); und die übrigen Abtastdaten werden komprimiert und kodiert, indem die Differenz zwischen den Abtastdaten und dem Vorhersagewert, der auf dem Referenzabtastdatum bzw. den Referenzabtastdaten mit einer Anzahl von Bits beruht, kodiert wird, die kleiner als n ist. Auf diese Art und Weise wird eine Dekodierung ebenfalls erreicht durch ein Berechnen der Abtastdaten, die nicht kodiert werden, durch eine Interpolation, wobei die anderen kodierten und übertragenen Abtastdaten verwendet werden.

Wenn diese beiden Prozesse kombiniert werden, dient innerhalb der N Abtastdaten (N ist eine ganze Zahl größer als 3) des Videosignals zumindest eines als Referenzabtastdatum mit n-Bits, und zumindest eines wird nicht kodiert und für die übrigen Abtastdaten wird die Differenz zwischen jedem der Abtastdaten und dem Vorhersagewert, der auf dem Referenzabtastdatum beruht, komprimiert und kodiert mit einer Anzahl von Bits, die kleiner als n ist. Danach wird ein Teil der so kodierten N Abtastdaten, die sich nicht gegenseitig innerhalb M Zeilen des Bildsignals überlappen, das eine relativ große Bildkorrelation innerhalb eines Halbbilds, zwischen verschiedenen Halbbildern und zwischen verschiedenen Vollbildern usw. hat, für jede Zeile übertragen und interpoliert, indem die Bildkorrelation verwendet wird, und die Abtastdaten, die nicht kodiert werden, werden mit einer Berechnung auf der Basis der übrigen, kodierten Abtastdaten interpoliert. Auf diese Art und Weise wird die Anzahl der Bits bedeutend reduziert. Weiterhin kann eine Kodierung, bei der die Kodierfehler bei einer kleinen Anzahl von Bits klein sind und nur eine geringe Verschlechterung der Bildqualität auftritt, erreicht werden, wenn das Optimum-Interpolations-Berechnungs-Verfahren, das kleine Fehler erzeugt, vorher durch ein Verfahren erhalten wird, bei dem der Fehler zwischen einer Vielzahl von Arten von interpolierten Werten und den Referenzabtastdaten bei der Kodierung für die Abtastdaten ermittelt wird, die nicht kodiert werden usw., und ein Kennzeichensignal (flag signal), das sie anzeigt, wird übertragen.

Als nächstes wird aus den N Abtastdaten einer ausgewählt als das Referenzdatum und für jeden der übrigen Abtastdaten wird eine Vielzahl von Vorhersagewerten gebildet. Danach wird einer von ihnen ausgewählt. Die übrigen Abtastdaten werden kodiert auf der Basis von Differenzdaten zwischen dem ausgewählten Vorhersagewert und den anderen und komprimiert zu Daten, die eine Anzahl von m Bits haben, die kleiner ist als die Anzahl der Bits n der vorher beschriebenen Referenzdaten, die übertragen (oder aufgezeichnet) werden.

Im Fall des Fernsehsignals des NTSC-Systems 2, werden Vorhersagewerte für jeden der übrigen Abtastdaten erzeugt. Untenstehend wird dafür der Grund erklärt. Wenn die Frequenz des Farbhilfsträgers mit f_sc bezeichnet wird, kann man sich ein Verfahren vorstellen, bei dem das Abtasten mit einer Abtastfrequenz von 4 f_sc bewirkt wird; der Wert des Bildelements, das einem relevanten Bildelement mit 4 Bildelementen vorhergeht, die in Phase mit dem Farbhilfsträger sind, wird als Vorhersagewert (erster Vorhersagewert) verwendet; und der Wert des benachbarten Bildelements wird als ein anderer Vorhersagewert verwendet (zweiter Vorhersagewert). Innerhalb eines gleichen Bildmusters ist die Korrelation höher, wenn der erste Vorhersagewert verwendet wird, als wenn der zweite Vorhersagewert verwendet wird, weil der erste in Phase mit dem Farbhilfsträger ist. Folgerichtig sind die Differenzdaten deshalb klein und somit ist der erstere von Vorteil mit Hinsicht darauf, daß die notwendige Anzahl von Bits bei der Kodierung reduziert werden kann. Jedoch, wenn das Bildelement, das dem relevanten Bildelement um 4 Bildelemente vorhergeht, über einem Randteil des Bildmusters vorkommt, ist es in solch einem Fall besser, den zweiten Vorhersagewert zu verwenden, der den Wert des benachbarten Bildelements entspricht, weil der erste Vorhersagewert keine Korrelation aufweist.

Auf diese Art und Weise werden zwei Vorhersagewerte für jedes der übrigen Abtastdaten gebildet und der Wert der von ihnen vorteilhafter ist, wird verwendet. Das ist der Grund, warum zwei Vorhersagewerte erzeugt werden. Der Wert, der vorteilhafter ist, kann ermittelt werden, indem Differenzdaten für jeden Vorhersagewert erzeugt werden und diese verglichen werden. D. h., daß es ausreicht, den Vorhersage-Wert zu verwenden, dessen Differenzdaten kleiner sind. Obwohl der Umriß der Erfindung obenstehend erklärt worden ist, wird diese Erfindung noch einmal unten mit anderen Worten erklärt, d. h. um die obenstehende Aufgabe zu erfüllen, entsprechend dieser Erfindung, wird mindestens eine Probe bzw. ein Abtastwert mit einer Anzahl von Quantisierungsbits n kodiert, die so groß ist, daß Quantisierungsfehler vernachlässigt werden können, für alle N (N ist eine Zahl größer als 2) Abtastwerte des zu übertragenen Videosignals, und übertragen oder aufgezeichnet, wobei der Abtastwert die Differenz ist. Für die übrigen Abtastwerte wird eine Vielzahl von vorhergesagten Werten, von denen jeder zu jedem der übrigen Abtastwerte zugeordnet ist, berechnet auf der Basis des Referenzabtastwertes. Die übrigen, oben angegebenen Abtastwerte werden in Daten mit eine Anzahl von m Bits umgesetzt, die kleiner ist als die Anzahl der oben beschriebenen n Bits auf der Basis von Differenzdaten zwischen jedem der Vorhersagewerte und des Referenzabtastwerts.

Die Daten mit der Anzahl von m Bits, die mit Hilfe der Vorhersagewerte erzeugt werden, werden erweitert und umgesetzt in Daten mit einer Anzahl von Bits, die gleich ist zu der der Differenzdaten, auf der Basis der Daten mit Hilfe einer Umsetzeinrichtung, die äquivalent zu der ist, die bei der Kodierung eingesetzt wird, und jeder der Vorhersagewerte, die jedem der erweiterten und umgesetzten Daten zugeordnet sind, wird diesen hinzugefügt. D. h., daß beim Kodieren ein vorläufiges Dekodieren bewirkt wird. Als nächstes wird ein Vorhersagewert ausgewählt, der vorläufig dekodierte Daten erzeugen kann, für die der Wertunterschied zwischen jedem der addierten Daten mit der Anzahl von n Bits, das den vorläufig dekodierten Daten entspricht, und den ursprünglichen Abtastwerten am kleinsten wird, wobei ihr Pegel bzw. Niveau bzw. Wert (level) verglichen wird. Auf der anderen Seite wird für die übrigen Abtastwerte die Differenz zwischen dem ausgewählten Vorhersagewert und jedem von ihnen komprimiert und kodiert mit einer Anzahl von m Bits, die kleiner ist als n, und danach übertragen oder aufgezeichnet.

Entsprechend der Erfindung tritt keine Anhäufung von Quantisierungsfehlern aufgrund der Differenzpulskodemodulation auf, wegen der Tatsache, daß für N Abtastwerte ein Referenzabtastwert und komprimierte Abtastwerte, für die die Differenz zwischen dem Referenzabtastwert und jedem der Vorhersagewerte quantisiert wird, kodiert werden. Weiterhin wird es vermieden, daß die Fehlerausbreitung aufgrund von Kodierfehlern, die auf dem Übertragungsweg erzeugt werden, über einen langen Zeitabschnitt sich fortsetzt und auf diese Art und Weise ist es möglich, Verschlechterungen der Bildqualität auf ein Minimum zu unterdrücken.

Zudem ist es nach dieser Erfindung möglich, da der Kodierer in dem Vorwärtskopplungsformalismus (feed forward formalism) aufgebaut sein kann, die vorher beschriebene Rauscherzeugung zu verhindern, die zu dem Problem in dem bekannten Rückkopplungskodierer geführt hat. Auf der anderen Seite ist es möglich, die Durchschnittsanzahl von Bits pro Bildelement durch ein Ausdünnen bemerkenswert zu vermindern, so daß sie sich nicht zwischen verschiedenen Zeilen überlappen, und N Abtastwerte für jede der M Bildsignalzeilen, die eine große Bildkorrelation aufweisen, zu übertragen. Die ausgedünnten Abtastdaten können erhalten werden durch eine Interpolation, die andere Zeilen aus den M Bildsignalzeilen verwendet. Weiterhin ist es möglich, die Durchschnittsanzahl von Bits pro Bildelement ebenfalls durch die Tatsache zu vermindern, daß ein Teil der N Abtastdaten weder kodiert noch übertragen wird, und sie werden erhalten durch Interpolation, indem ein Wert eingesetzt wird, der auf Basis der anderen kodierten und übertragenen Abtastdaten der N Abtastdaten berechnet wird. Auf diese Art und Weise ist ein Dekodieren mit geringen Fehlern bei einer kleinen Anzahl von Bits möglich, weil für diesen interpolierten Wert eine Vielzahl von Interpolationsberechnungsverfahren vorher bestimmt sind; Interpolationsfehler entsprechend einem von diesen Verfahren werden beim Kodieren erzeugt, ein Kennzeichen, das angibt, welches Verfahren die kleinsten Fehler ergibt, wird übertragen; und das Optimum-Interpolationsverfahren kann beim Dekodieren bestimmt werden mit Bezug auf das oben erwähnte Kennzeichen.

Zudem kann eine bemerkenswerte Erniedrigung der Bitanzahl realisiert werden, indem das Ausdünnen von Abtastdaten für jede der M Bildsignalzeilen mit dem Verfahren kombiniert wird, durch das eine Interpolation bei den N Abtastdaten bewirkt wird.

Auf der anderen Seite können die Fehler, die bei der Komprimierung und Erweiterung erzeugt werden, auf ein Minimum gehalten werden, indem eine Vielzahl von Vorhersagewerten für die Abtastwerte berechnet wird, die komprimiert und kodiert werden; sie werden vorläufig dekodiert, indem jeder dieser Vorhersagewerte beim Kodieren verwendet wird; Auswählen eines Vorhersagewertes, der die vorläufig dekodierten Daten angibt, für die die Wertdifferenz zwischen dem Vorhersagewert und den ursprünglichen Abtastdaten am kleinsten ist, und Komprimieren und Kodieren der Differenz zwischen diesem ausgewählten Vorhersagewert und dem Referenzabtastwert.

Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit der Zeichnung. Darin zeigt

Fig. 1 ein Blockdiagramm, das eine Ausführungsform der Kodieranordnung, entsprechend dieser Erfindung zeigt;

Fig. 2A und 2B den Zeitablauf von verschiedenen Abtastdaten in der Kodieranordnung nach Fig. 1;

Fig. 3 Kodier- und Dekodierkennlinien;

Fig. 4 ein Blockdiagramm, das eine Dekodieranordnung für die Signale, die von der Kodieranordnung nach Fig. 1 kodiert worden sind, zeigt;

Fig. 5 ein Zeitdiagramm zum Erklären der Funktion der Dekodieranordnung nach Fig. 4;

Fig. 6 ein Blockdiagramm eines Beispieles, bei dem diese Erfindung eingesetzt wird;

Fig. 7 ein Blockdiagramm, das eine Ausführungsform der Dateninterpolationsanordnung nach dieser Erfindung zeigt;

Fig. 8A und 8B Zeitdiagramme zum Erklären der Funktion der Anordnung nach Fig. 6;

Fig. 9 ein Blockdiagramm, das eine andere Ausführungsform der Kodieranordnung nach dieser Erfindung zeigt;

Fig. 10A und 10B jeweils einen Signalverlauf und ein Zeitdiagramm zum Erklären der Funktion der Anordnung nach Fig. 9;

Fig. 11 ein anderes Beispiel der Kodier- und Dekodierkennlinien;

Fig. 12 ein Blockdiagramm, das ein Beispiel der Dekodieranordnung für die Signale zeigt, die mit der Anordnung nach Fig. 9 kodiert werden;

Fig. 13 ein Zeitdiagramm zum Erklären der Funktion der Anordnung nach Fig. 12;

Fig. 14A und 14B Zeitdiagramme zum Erklären noch einer anderen Ausführungsform der Kodieranordnung nach dieser Erfindung;

Fig. 15 bis 21 Diagramme, die Beispiele der Struktur von verschiedenen Abtastwerten zeigen, die mit der Kodieranordnung entsprechend dieser Erfindung kodiert worden sind;

Fig. 22 ein Blockdiagramm, das ein Beispiel angibt, bei dem noch eine andere Kodieranordnung entsprechend dieser Erfindung angewendet wird;

Fig. 23 ein Blockdiagramm, das eine Ausführungsform der Kodieranordnung nach dieser Erfindung zeigt, die bei der Anordnung nach Fig. 22 verwendet wird;

Fig. 24 ein Zeitdiagramm zum Erläutern der Funktion der Anordnung nach Fig. 23;

Fig. 25A und 25B Signalverläufe zum Erklären des Prinzips der Funktion der Anordnung nach Fig. 23;

Fig. 26 ein Blockdiagramm, das ein konkretes Beispiel der Dekodieranordnung für die Kodieranordnung nach Fig. 23 zeigt;

Fig. 27 den Zeitablauf von Signalen in verschiedenen Teilen der Schaltung nach Fig. 26;

Fig. 28 ein Blockdiagramm, das ein konkretes Beispiel der Auswahlschaltung für die Vorhersagewerte nach Fig. 23 zeigt;

Fig. 29 den Zeitablauf von Signalen in verschiedenen Teilen der Schaltung nach Fig. 28 zum Erklären deren Funktion;

Fig. 30 ein Blockdiagramm, das ein anderes, konkretes Beispiel der Auswahlschaltung für den Vorhersagewert nach Fig. 23 zeigt;

Fig. 31 Signalverläufe zum Erklären des Prinzips der Funktion eines anderen, konkreten Beispieles der Vorhersagewertberechnungsschaltung;

Fig. 32 einen Signalverlauf zum Erklären des Prinzips der Funktion einer anderen Ausführungsform dieser Erfindung; und

Fig. 33 Signalverläufe zum Erklären des Prinzips der Funktion von noch einer anderen Ausführungsform dieser Erfindung.

Im weiteren wird diese Erfindung genauer erklärt werden, indem die bevorzugten Ausführungsformen verwendet werden. Fig. 1 ist ein Blockdiagramm, das eine Ausführungsform der Kodieranordnung nach der Erfindung zeigt; die Fig. 2A und 2B zeigen einen Signalverlauf bzw. einen Zeitablauf zum Erklären deren Funktion; Fig. 3 zeigt ein Beispiel zu den Kodierkennlinien; Fig. 4 ist ein Blockdiagramm, das eine Ausführungsform der Dekodieranordnung für die Signale zeigt, die entsprechend dieser Erfindung kodiert worden sind; und Fig. 5 ist ein Zeitdiagramm zum Erklären deren Funktion.

In Fig. 1 bezeichnet 101 einen Eingangsanschluß, an dem digitale Bildsignale, die nacheinander abgetastet und kodiert werden müssen, eingegeben werden; 102 und 105 sind Verzögerungsschaltungen, von denen jede eine Verzögerungszeit gleich der Abtastperiode τ aufweist; 106 bis 110 sind Datenspeicher bzw. Pufferspeicher (data latches); 111 und 112 sind Subtrahierer; 113 und 114 sind ROMs, die die Kompression und das Kodieren bewirken; 115 ist eine Durchschnittswertberechnungsschaltung; 116 ist eine Interpolationswertberechnungseinrichtung; 117 ist eine Kennzeichenerzeugungsschaltung, die das Kennzeichen zum Anzeigen des Optimuminterpolationsverfahrens anzeigt; 118 ist ein Datenauswähler; 119 ist eine Kontrollschaltung, die den Datenauswähler steuert; und 120 ist ein Ausgangsanschluß für kodierte Signale.

Ein digitales Signal A_i (i ist eine ganze Zahl) mit n Bits, das durch ein hintereinanderfolgendes Quantisieren des Bildsignals V erzeugt wird, das in der Fig. 2A mit einer Periode τ gezeigt ist, wird an dem Eingangsanschluß 101 eingegeben. Hier ist die Anzahl der Quantisierungsbits n ein Wert, der so groß ist, daß Fehler, die bei der sie verwendenden Quantisierung erzeugt werden, vernachlässigbar klein sind, und in dieser Ausführungsform, wo Bildsignale verarbeitet werden, wird z. B. n = 7 gesetzt.

Nach der Erfindung wird der Kodiervorgang für jede Gruppe von N Abtastdaten (N ist eine ganze Zahl größer 2) bewirkt. Die Fig. 1, 2A und 2B zeigen eine Ausführungsform, in der N = 4 ist. In dieser Ausführungsform werden innerhalb von vier Abtastdaten, die mit (A_4i-1, A_4i, A_4i+1, A_4i+2) dargestellt sind, wie in Fig. 2A gezeigt wird, die Abtastdaten A_4i, gekennzeichnet durch eine Marke o, ausgewählt als die Referenzabtastwerte und kodiert mit n Bits. Im nachfolgenden werden diese Referenzabtastdaten durch das Symbol A_4i angegeben. Zudem werden die Abtastdaten A_4i+1, die durch die Marke x angegeben sind, nicht kodiert und deshalb nicht übertragen. Diese Abtastdaten, die nicht kodiert werden, werden beim Dekodieren mit einer Interpolationsberechnung ermittelt, die andere Abtastdaten verwendet. Für die anderen zwei Abtastdaten A_4i-1 und A_4i+2, die mit der Marke Δ gekennzeichnet sind, wird die Differenz zwischen einem Vorhersagewert, der aus dem Referenzabtastdatum A_4i und jedem der abgetasteten Daten ermittelt wird, komprimiert und kodiert. In dieser Ausführungsform werden das Referenzabtastdatum A_4i und die Differenzen davon erzeugt, indem die folgenden Gleichungen verwendet werden:

Diese zwei Differenzen werden mit einer Anzahl von Bits m (< n) kodiert. In dieser Ausführungsform werden die beiden Differenzdaten B_4i-1 und B_4i+2 kodiert, um die Differenzdaten C_4i-1 und C_4i+2 mit m = 4 zu komprimieren. Weiter wird in dieser Ausführungsform, um die Interpolationsfehler für die Abtastdaten A_4i+1 zu vermindern, die nicht kodiert werden, ein Kennzeichen F_4i+1 übertragen, das das Optimuminterpolationsverfahren anzeigt. In diesem Beispiel werden zwei Arten von Interpolationsverfahren verwendet und die Anzahl der Bits von F_4i+1 ist 1. Auf diese Art und Weise werden 16 Bits (7 + 4 × 2 + 1) für N = 4 Abtastdaten verwendet und deshalb ist die Durchschnittsanzahl der Bits für ein Bildelement gleich ¹⁶/₄ = 4. Demnach ist die Anzahl der Bits auf ⁴/₇ reduziert mit Hinsicht auf die, die bei dem Verfahren erforderlich ist, bei dem jedes Bildelement mit 7 Bits kodiert wird.

Die Abnahme der Anzahl der Bits, die auf dem oben beschriebenen Prinzip beruht, wird wie nachfolgend bewirkt. Ein digitales Bildsignal a (a in Fig. 2B) mit n Bits, das am Eingangsanschluß 101 in Fig. 1 zugeführt wird, wird den Verzögerungsschaltungen 102 bis 105 nacheinander zugeführt und zur gleichen Zeit den Datenspeichern 106 bis 110 zusammen mit den Ausgangssignalen der Verzögerungsschaltungen 102 bis 105 zugeführt. Die Daten werden aus den Datenspeichern 106 bis 110 in einem Intervall herausgenommen, das viermal so lang ist wie die Abtastperiode τ, und ihre Ausgaben b bis f sind in Fig. 2B jeweils angegeben. Aus ihnen werden die Referenzabtastdaten (A_4i) aus dem Datenspeicher 109 herausgenommen und dessen Ausgabe e (e in Fig. 2B) wird dem Datenselektor 118 und den beiden Subtrahierern 111 und 112 zugeführt. Das nächste auf das Referenzdatum (A_4i) folgende Abtastdatum (A_4i+2) wird aus dem Datenspeicher 107 herausgenommen und dessen Ausgabe c (c in Fig. 2B) wird dem Subtrahierer 111 zugeführt. Der Subtrahierer 111 erzeugt die Differenz zwischen den Ausgängen c und e und eine Differenzausgabe g (g in Fig. 2B) von n + 1 Bits wird erzeugt. Das Abtastdatum (A_4i-1), das dem Referenzabtastdatum (A_4i) vorhergeht, wird aus dem Datenspeicher 110 herausgenommen und dessen Ausgabe f (f in Fig. 2B) wird dem Subtrahierer 112 zugeführt. Der Subtrahierer 112 erzeugt die Differenz zwischen den Ausgängen f und e und eine Differenzausgabe h (h in Fig. 2B) mit n + 1 Bits wird erhalten. Die Ausgänge g und h dieser Subtrahierer 111 und 112 werden dem ROM 113 bzw. dem ROM 114 zugeführt und in komprimierte Differenzdaten i und j (i und j in Fig. 2B) mit m (= 4) Bits umgesetzt. Fig. 3 zeigt ein Beispiel zu den Umsetzkennlinien des ROM 113 und des ROM 114 für n = 7 und m = 4.

16 (d. h. äquivalent zu 4 Bits) Daten werden im ganzen entsprechend zu a₀, a₁, . . ., a₇ und b₀, b₁, . . ., b₇, wie in Fig. 3 angegeben, in den ROM 113 und den ROM 114 eingeschrieben. Aus diesen Daten werden jene, deren Adressen bestimmt sind, entsprechend den Ausgaben g und h mit n + 1 (= 8) Bits von den Substrahierern 111 und 112 ausgelesen. Zum Beispiel, wie in Fig. 3 gezeigt wird, wenn der Wert von g oder h (d. h. der Wert des Differenzdatums B_i) zwischen 46 und 62 liegt, dann wird das Datum C_i entsprechend a₅ von dem ROM ausgegeben.

Des weiteren wird die Ausgabe c des Speichers 107 und die Ausgabe e des Speichers 109 der Durchschnittswertberechnungseinrichtung 115 zugeführt, die einen Mittelwert k (k in Fig. 2B) ausgibt. Deren Ausgabe D_4i+1 ist angegeben durch:

Zudem werden die Ausgabe b (b in Fig. 2B) des Speichers 106, die Ausgabe c des Speichers 107, die Ausgabe e des Speichers 109 und die Ausgabe f des Speichers 110 der Interpolationswertberechnungsschaltung 116 zugeführt, die einen interpolierten Wert berechnet, der ein Datum ist, das der Ausgabe d (d in Fig. 2B) des Speichers 108 zugeordnet ist, auf der Basis von diesen Werten. In dieser Ausführungsform wird ein Mittelwert l (l in Fig. 2B) eines extrapolierten Wertes, der auf den Ausgaben von b und c beruht, und eines extrapolierten Wertes, der auf den Ausgaben e und f beruht, ausgegeben. D. h. deren Ausgabe E_4i+1 ist gegeben durch:

Die Ausgabe k der Mittelwertberechnungseinrichtung 115, die Ausgabe l der Interpolationswertberechnungseinrichtung und die Ausgabe d des Speichers 108 werden der Kennzeichenerzeugungsschaltung 117 zugeführt. Die Kennzeichenerzeugungsschaltung 117 berechnet einen Fehler, der in dem von der Mittelwertberechnungseinrichtung 115 erzeugten Wert D_4i+1 aus A_4i+1 enthalten ist, und einen Fehler, der in dem aus A_4i+1 durch die Interpolationswertberechnungseinrichtung 116 erzeugten interpolierten Wert E_4i+1 enthalten ist, und gibt ein Ergebnis, das durch ein Vergleichen dieser Größen erzeugt wird, als die Kennzeichenausgabe m (m in Fig. 2B) aus. Das heißt in dieser Ausführungsform ist die Kennzeichenausgabe F_4i+1 ein Kennzeichendatum mit 1 Bit, das 0 ist, wenn der Fehler von D_4i+1 kleiner ist, und 1 ist, wenn der Fehler von E_4i+1 kleiner ist.

Die Ausgabe e des Datenspeichers 109, die Ausgabe i des ROMs 113, die Ausgabe j des ROMs 114 und die Ausgabe m der Kennzeichenerzeugungsschaltung 117 werden dem Datenauswähler 118 zugeführt. Der Datenauswähler 118 wählt sie nacheinander aus, was von der Anzahl der Bits von jeder der Signalausgaben abhängt, antwortend auf die Befehle der Steuerschaltung 119, und dessen Ausgabe n (n in Fig. 2B) wird an dem Ausgangsanschluß 120 für kodierte Signale ausgegeben. Das Ausgangssignal n besteht aus z. B. C_4i-1 mit 4 Bits, A_4i mit 7 Bits, F_4i+1 mit 1 Bit und C_4i+2 mit 4 Bits in der Reihenfolge, die in Fig. 2B mit n angegeben ist. Andere Bildelemente werden auf die gleiche Art und Weise behandelt und deren Signale werden ausgegeben. In Abhängigkeit von der Struktur des Systems ist es weiterhin möglich, das Steuersignal von der Steuerschaltung 119 zu modifizieren und die Reihenfolge des Ausgangssignals n des Datenauswählers so abzuändern, daß die Signale in Einheiten von 8 Bits, z. B. 8 Bits für C_4i-1 und C_4i+2 und 8 Bits für A_4i und F_4i+1 verarbeitet werden. Wie oben erklärt, ist es mit Hilfe dieses Kodierers möglich, die Anzahl der Bits von 7 Bits für jedes der 4 Bildelemente zu reduzieren, d. h. 28 Bits im gesamten auf 16 Bits, d. h. um den Faktor von ⁴/₇. Hier in der Ausgabe des Datenauswählers 118, der mit n in Fig. 2B angegeben ist, gegen die Position und die Länge von z. B. C_4i-1, A_4i, F_4i+1 und C_4i+2 nach der Figur nicht richtig die Beziehung zwischen verschiedenen Signalen in dem Ausgabezeitablauf, der Anzahl der Bits usw. an.

Im folgenden wird der Betrieb der Dekodieranordnung entsprechend dieser Erfindung erklärt mit Bezug auf die Fig. 4 und 5. In der in Fig. 4 gezeigten Ausführungsform wird das Signal dekodiert, das von dem Kodierer in der oben erklärten und in Fig. 1 gezeigten Ausführungsform kodiert worden ist und dessen Anzahl von Bits um den Faktor ⁴/₇ in einer Einheit von 4 Bildelementen mit jeweils 7 Bits reduziert wird.

In Fig. 4 gibt das Bezugszeichen 401 einen Signaleingangsanschluß an, an dem das kodierte Signal, dessen Anzahl von Bits pro Bildelement reduziert ist, eingegeben wird; 402 ist eine Datenverteilungsschaltung, die Signaldaten, die jeweils einem Bildelement zugeordnet sind, verteilt; 403 bis 406 und 412 bis 415 sind Datenspeicher; 407 und 408 sind ROMs, die die komprimierten und kodierten Daten ausdehnen bzw. erweitern; 409 und 410 sind Addierer zum Dekodieren von Differenzdaten; 411 ist ein Kennzeichendekodierer, der das Kennzeichen, das das Optimuminterpolationsverfahren angibt, dekodiert und ein Datenauswahlsignal ausgibt; 416 ist eine Interpolationswertberechnungseinrichtung; 417 ist eine Mittelwertberechnungseinrichtung; 418 ist ein Interpolationswertauswähler, der den optimuminterpolierten Wert auswählt und ausgibt; 419 ist ein Datenauswähler, der Daten von den Bildelementen übernimmt und diese nacheinander ausgibt; und 420 ist ein Ausgangsanschluß für das dekodierte Signal.

Ein Signal, das mit o in Fig. 5 angegeben ist, dessen Bitanzahl durch den Kodierer reduziert worden ist, ein Beispiel dazu ist in Fig. 1 angegeben, wird am Signaleingangsanschluß 401 eingegeben. Dieses Eingangssignal o wird in eine Vielzahl von Datengruppen, die den Bildelementen zugeordnet sind, durch die Datenverteilungsschaltung 402 unterteilt, die jeweils den Datenspeichern 403 bis 406 zugeführt werden. In dieser Ausführungsform, da die Anzahl der Abtastdaten einer bearbeiteten Gruppe mit N = 4 kodiert ist, werden die in vier Gruppen unterteilten Daten jeweils in die Datenspeicher 403 bis 406 eingegeben. Die Datenspeicher 403 bis 406 holen die Daten innerhalb einer Periode heraus, die viermal so lang wie die Abtastperiode ist, und deren Ausgänge p bis s sind in der Fig. 5 angegeben. Aus diesen nimmt der Datenspeicher 405 das Referenzabtastdatum (A_4i) heraus, das mit n (= 7) Bits von dem Dekodierer quantisiert worden ist, und dessen Ausgabe r (r in Fig. 5) wird dem Datenspeicher 414 und den beiden Addierern 409 und 410 zugeführt. Der Datenspeicher 403 nimmt das komprimierte Differenzdatum (C_4i+2) heraus, das dem Abtastdatum zugeordnet ist, das als übernächstes auf das Referenzabtastdatum (A_4i) folgt, und dessen Ausgang p (p in Fig. 5) wird dem ROM 407 zugeführt. Der Datenspeicher 406 nimmt das komprimierte Differenzdatum (C_4i-1) heraus, das dem Referenzabtastdatum (A_4i) vorhergehenden Abtastdatum zugeordnet ist, und dessen Ausgabe s (s in Fig. 5) wird dem ROM 408 zugeführt. Weiterhin nimmt der Datenspeicher 404 das Kennzeichendatum (F_4i+1) heraus, daß das Optimuminterpolationsverfahren für die Abtastdaten (A_4i+1) angibt, die nicht kodiert worden sind und deshalb nicht übertragen worden sind, und dessen Ausgabe g (g in Fig. 5) wird dem Kennzeichendekodierer 411 zugeführt.

Die ROMs 407 und 408 weiten bzw. erweitern die komprimierten Daten mit m (= 4) Bits auf Daten mit n + 1 (= 8) Bits entsprechend den Kennlinien aus, die in Fig. 3 angegeben und oben erklärt worden sind. Wenn die Ausgaben p und s der Datenspeicher 403 und 406, die komprimierte Differenzsignale sind, dorthin als Adressen gegeben werden, werden Differenzdaten (B_4i+2, B_4i-1) ausgeweitet auf 8 Bits von ihnen jeweils ausgegeben. Als Beispiel, wenn die Ausgangsdaten (C_i) des Datenspeichers 403 oder 406 einen Wert entsprechend a₅ haben, werden Daten (B_i) mit einem Wert von 54 als Ausgabe t oder u (t oder u in Fig. 5) des ROMs 407 oder 408 ausgegeben. Die Ausgaben t und u der ROMs 407 und 408 werden den Addierern 409 und 410 jeweils zugeführt, wo die Referenzabtastdaten (A_4i), die die Ausgabe r des Datenspeichers 405 sind, hinzuaddiert werden. Der Addierer 409 und der Addierer 410 bewirken Operationen, die durch die folgenden Gleichungen angegeben werden:

und auf diese Art und Weise werden die Abtastdaten, die mit dem Kodierer differenzkodiert worden sind, dekodiert. Die Ausgaben v und w (v und w in Fig. 5) der Addierer 409 und 410 werden den Datenspeichern 412 und 415 jeweils zugeführt. Weiterhin wird die Ausgabe w des Addierers 410 auch der Interpolationswertberechnungseinrichtung 416 zugeführt. Der Kennzeichendekodierer 411 dekodiert das Kennzeichendatum (F_4i+1), das aus dem Datenspeicher 404 genommen wird und gibt ein Interpolationswertauswahlsignal an den Datenspeicher 413 aus.

Die Datenspeicher 412 bis 415 speichern die Eingangsdaten innerhalb einer Periode von 4τ (τ ist die Abtastperiode) ab. Deren Ausgaben werden um 4τ in bezug auf die jeweiligen Eingangsdaten verzögert. Deshalb sind die Ausgaben x, y und z der Datenspeicher 412, 414 und 415 jeweils x, y und z in Fig. 5 bezeichnet. Diese Ausgaben der Datenspeicher 412, 414 und 415 werden dem Datenauswähler 419 zugeführt. Zur gleichen Zeit werden die Ausgaben x und y der Datenspeicher 412 und 414 der Interpolationswertberechnungseinrichtung 416 und der Durchschnittswertberechnungseinrichtung 417 zugeführt und der Ausgang y des Datenspeichers 414 wird der Interpolationswertberechnungseinrichtung 416 zugeführt.

Die Interpolationswertberechnungseinrichtung 416 ist die gleiche wie die Interpolationswertberechnungseinrichtung 416 in dem Kodierer, der bereits erklärt worden ist, mit Bezug auf Fig. 1, und deren Ausgabe α hat einen Wert (E_4i+1), der auf der obenstehenden Gleichung (3) beruht, wie in Fig. 5 mit α angegeben ist. Weiterhin ist die Durchschnittswertberechnungseinrichtung 417 die gleiche wie die Durchschnittswertberechnungseinrichtung 115 des Kodierers und deren Ausgang β hat einen Wert (D_4i+1) , der auf der oben erwähnten Gleichung (2) beruht, wie in Fig. 5 als β angegeben ist. Die Ausgabe α der Interpolationswertberechnungseinrichtung 416 und die Ausgabe β der Mittelwertberechnungseinrichtung 417 werden dem Interpolationswertauszähler 418 zugeführt. In dem Interpolationswertauswähler 418 wird ein Signal zum Auswählen und Ausgeben eines der Interpolationswertauswahlsignale, das um 4τ durch den Datenspeicher 413 verzögert ist, eingegeben, d. h. die Ausgabe α der Interpolationswertberechnungseinrichtung 416, die dem Interpolationswertauswähler 418 zu dieser Zeit eingegeben wird, und die Ausgabe β der Mittelwertberechnungseinrichtung, von der angenommen wird, daß sie kleinere Interpolationsfehler beim Kodieren hat. Demnach stellt die Ausgabe γ (γ in Fig. 5) des Interpolationswertauswählers 418 das optimuminterpolierte Datum dar, das kleine Fehler hat und das als interpolierter Wert (A_4i+1) dem Datenauswähler 419 zugeführt wird. Dann gibt der Datenauswähler 419 die Ausgaben x, y, z und γ der Datenspeicher 412, 414 und 415 und des Interpolationsauswählers 418 jeweils nacheinander in der ursprünglichen Reihenfolge innerhalb des ursprünglichen Intervalls am Ausgangsanschluß für dekodierte Signale 420 aus. Diese Ausgabe δ ist ein Signal, das die Reihenfolge vor dem Kodieren und die Abtastperiode τ aufweist, und die Bitanzahl ist ebenfalls auf n (= 7) wiederhergestellt, wie durch δ in Fig. 5 angezeigt ist.

Wie oben erläutert, entsprechend dieser Erfindung, obwohl ein Teil der Abtastdaten nicht übertragen wird, um die Anzahl der Bits pro Bildelement zu reduzieren, die die Verschlechterung der Bildqualität relativ gering mit Hinsicht auf die Reduktionsrate der Bitanzahl, weil die Interpolation mit einer hohen Genauigkeit ausgeführt wird.

Als nächstes wird eine Ausführungsform mit Bezug auf Fig. 6 erläutert, für den Fall, wenn diese Erfindung bei einer magnetischen Aufzeichnungs-/Wiedergabevorrichtung, wie einem VTR, angewendet wird. In Fig. 6 gibt das Bezugszeichen 601 einen Videosignaleingangsanschluß an; 602 ist ein A/D-Wandler; 603 ist ein Kodierer, für den ein Beispiel mit Bezug auf Fig. 1 beschrieben worden ist; 604 ist ein PCM-Prozessor; 605 ist ein Speicher; 606 ist ein Aufzeichnungsmodulator; 607 ist ein Aufzeichnungsverstärker; 608 ist ein Magnetkopf; 609 ist ein Magnetband; 610 ist ein Wiedergabeverstärker; 611 ist ein Demodulator; 612 ist eine Einrichtung zur Dateninterpolation zwischen Zeilen; 613 ist ein Dekodierer, für den ein Beispiel mit Bezug auf Fig. 4 beschrieben worden ist; 614 ist ein D/A-Wandler; und 615 ist ein Videosignalausgangsanschluß. Anhand dieser Ausführungsform wird ein Fall beschrieben, bei dem ein Verfahren, bei dem M Zeilen, die eine große Bildkorrelation haben, in einem Satz zusammengebracht bzw. zusammengestellt werden und Abtastdaten so ausgedünnt werden, daß die übertragenen Abtastdaten sich über verschiedene Zeilen nicht überlappen, zusätzlich zu dem oben beschriebenen Kodieren verwendet wird. Im weiteren wird in dieser Ausführungsform ein Fall erläutert, in dem M = 2 ist. Die Anzahl der Quantisierungsbits n, die Anzahl der komprimierenden und kodierenden Bits m und die Anzahl N der Abtastdaten eines Satzes sind identisch zu jenen, die in der Ausführungsform nach den Fig. 1 und 4 verwendet werden, d. h. es wird angenommen, daß n = 7, m = 4 und N = 4. Zusätzlich wird die Erläuterung gemacht, daß angenommen wird, daß das Bildsignal, um das es sich handelt, ein NTSC zusammengesetztes Farbvideosignal ist.

Ein Bildsignal V, das an dem Videosignaleingangsanschluß 601 eingegeben wird, wird in ein digitalisiertes Signal a mit einer Anzahl von Quantisierungsbits n durch den A/D-Wandler 602 umgesetzt. Das digitale Signal a mit n Bits wird mit dem Kodierer 603 entsprechend dieser Erfindung passend kodiert, von dem ein Beispiel in Fig. 1 vorher beschrieben worden ist. Jedoch wird in der Ausführungsform in Fig. 6 die Anzahl der übertragenen Bits pro Bildelement weiter reduziert, im Vergleich zu der in der Ausführungsform nach den Fig. 1 und 4 verwendeten, indem die Signale in einem Satz von M (= 2)-Zeilen ausgedünnt werden. Demnach führt die Steuerschaltung (111 in Fig. 1) des Kodierers 603 die Schaltsteuerung so aus, daß der Ausgang des Datenauswählers (118 in Fig. 1) n′ oder n′′ in einer vorgegebenen Einheit von zwei Zeilen ist. Auf diese Art und Weise werden, durch die Ausgabe n des Kodierers 603, für eine Zeile in einem vorgegebenen Satz von zwei Zeilen A_4i und F_4i+1 von den Daten ausgegeben, z. B. C_4i-1, A_4i, F_4i+1, C_4i+2 und für die andere Zeile werden C′_4i-1 und C′_4i+2 von den anderen Daten ausgegeben, die ähnlich sind mit C′_4i-1, A′_4i+1, C′_4i+2. Hier in dieser Ausführungsform, da es sich um das NTSC zusammengesetzte Videosignal handelt, ist der vorgegebene Satz von zwei Zeilen zusammengesetzt aus Signalen, z. B. aus zwei Zeilen, die die gleiche Zeilennummer haben, die voneinander jeweils zwei Vollbilder entfernt sind, für die die Korrelation des Bildsignals groß ist und die Phase des Farbhilfsträgers identisch ist. Das Steuersignal dafür kann erzeugt werden, indem ein Vollbildzähler und ein Zeilenzähler in der Steuerschaltung (119 in Fig. 1) angeordnet werden.

Die Ausgabe n (des weiteren einfach n genannt), die wie oben beschrieben, mit dem Kodierer 603 kodiert worden ist, wird nacheinander in den Speicher 605 durch den PCM-Prozessor 604 eingeschrieben. Wenn die Daten in den Speicher 605 eingeschrieben werden, wird ein Adreßzeichen, das die Adresse angibt, ein sogenanntes Paritätszeichen zur Fehlerfeststellung und Korrektur (etc.) hinzuaddiert, als Notwendigkeit für jeden Block, der aus einer vorgegebenen Bitanzahl der Daten n durch den PCM-Prozessor 604 besteht. Die Daten f, die in den Speicher 605 eingeschrieben worden sind, und die als Notwendigkeit hinzuaddierten Zeichen werden wieder von dem PCM-Prozessor 604 ausgelesen und je nach den Umständen einem Mischen und einem Verkämmen unterzogen. Ein Synchronisationszeichen zum Aufrufen des Datenblocks, ein Fehlerfeststellungs- und Korrekturzeichen als Notwendigkeit bzw. wenn notwendig, ein Start-Stop-Zeichen, das passend vor oder nach jeder Datenfolge angeordnet ist, usw. werden dem Signal hinzugefügt, das auf diese Weise von dem Speicher 605 ausgelesen wird, und sie werden von dem PCM-Prozessor ausgegeben.

Diese Ausgangsdatenfolge von dem PCM-Prozessor 604 wird mit dem Modulator 606 zu kodierten Signalen moduliert, die für eine magnetische Aufzeichnung geeignet sind, und danach wird dessen Ausgabe nacheinander auf das Magnetband 609 mit dem Magnetkopf 608 über den Aufnahmeverstärker 607 aufgezeichnet.

In dem Wiedergabesystem wird ein Signal, das von dem Magnetkopf von dem Magnetband 609 wiedergegeben worden ist, dem Demodulator 611 über den Wiedergabeverstärker 610 zugeführt. Der Demodulator 611 gibt ein Signal aus, das äquivalent zu der Datenfolge ist, die dem oben erwähnten Modulator 606 zugeführt worden ist, nachdem das wiedergegebene Signal geeignet entzerrt worden ist. Diese Ausgangsdatenfolge von dem Demodulator 611 wird dem PCM-Prozessor 604 zugeführt und in den Speicher 605 eingeschrieben, nachdem das Einreihen der Daten mit Hilfe des Synchronisationszeichens, das der Datenfolge hinzugefügt worden ist, das Dekodieren des Fehlerfeststellungs- und Korrekturzeichens usw. ausgeführt worden sind. Die in dem Speicher eingeschriebenen Daten werden von dem PCM-Prozessor ausgelesen, nachdem er das Mischen und Verkämmen, das beim Aufzeichnen ausgeführt worden ist, entfernt hat. Dann wird die Fehlerkorrektur durch den Einsatz des Paritätszeichens ausgeführt, und danach werden redundante Zeichen entfernt und schließlich werden sie der Dateninterpolationseinrichtung 612 zugeführt. Die Dateninterpolationseinrichtung 612 ist z. B. so aufgebaut, wie es in der Fig. 7 gezeigt ist. In Fig. 7 gibt das Bezugszeichen 701 einen Signaleingangsanschluß an; 702 ist eine Datenverteilungsschaltung; 703 und 704 sind Speicher; 705 ist eine RAM-Steuerschaltung, die das Einschreiben und Ausschreiben der Speicher steuert; 706 ist eine Adreß-Steuerschaltung, die das Schreiben und Lesen von Adressen für die Speicher steuert; 707 ist ein Datenauswähler; und 708 ist ein Signalausgangsanschluß. Die Fig. 8A und 8B sind Zeitdiagramme zum Erläutern von Signalen an verschiedenen Stellen in der beispielhaften Dateninterpolationseinrichtung nach Fig. 7.

Ein Signal n′ (n′ in Fig. 8A), das äquivalent zu dem Signal n′ (n′ in Fig. 2B) ist, das von dem Kodierer 603 beim Aufzeichnen ausgegeben wird, wird über den Signaleingangsanschluß der Dateninterpolationseinrichtung 612 eingegeben. Das eingegebene Signal n′ wird verteilt und den Speichern 703 und 704 von der Datenverteilerschaltung 702 zugeführt. Die Speicher 704 und 703 werden von der RAM-Steuerschaltung 705 und der Adreß-Steuerschaltung 706 gesteuert, wie in Fig. 8A mit aa und bb angegeben ist. D. h. die Daten in dem Signal n′ werden abwechselnd in die Speicher paarweise bei einer zugeordneten Adresse eingeschrieben, so daß C_4i-1, C_4i-2 bei einer Adresse X-1 in den Speicher 704 eingeschrieben werden; A_4i, F_4i+1 bei einer Adresse X in den Speicher 703; C_4i+3, C_4i+6 bei einer Adresse X in den Speicher 704i, . . . In dieser Ausführungsform sind die komprimierten Differenzdaten wie C_4i-5, C_4i-2, C_4i+3, C_4i+6, usw. aus 4 Bits zusammengesetzt. Die Referenzabtastdaten wie A_4i usw. sind aus 7 Bits zusammengesetzt; und das Optimuminterpolationskennzeichen, wie F_4i+1, usw., besteht aus 1 Bit. Somit ist jedes Paar der Daten aus 8 Bits zusammengesetzt. Demnach sind die Speicher 703 und 704 in der Dateninterpolationseinrichtung nach Fig. 7, z. B. aus 8 Bits pro Wort zusammengesetzt.

Des weiteren wird ein Signal, wie es in n′′ in Fig. 2B dargestellt ist, für die andere Signalzeile eingegeben, die mit der Bildsignalzeile gepaart ist, deren Daten in die Speicher 703 und 704 eingeschrieben worden sind, wie oben beschrieben, d. h. die gleiche Zeile nach zwei Vollbildern in dieser Ausführungsform. Unter der identischen Steuerung werden Daten in die Speicher 703 und 704 eingeschrieben, so daß A′_4i-4 und F′_4i-3 bei einer Adresse X-1+2 Vollbilder in dem Speicher 703 eingeschrieben werden; C′_4i-1 und C′_4i+2 werden bei einer Adresse X + 2 Vollbilder in den Speicher 704 eingeschrieben; A′_4i-4 und F′_4i-3 werden bei einer Adresse X+2 Vollbilder in den Speicher 703 eingeschrieben; . . .

Das Auslesen der Daten aus dem Speicher 703 und 704 wird parallel zu dem oben beschriebenen Einschreiben der Daten ausgeführt. Jedoch ist die Adresse für das Lesen so gesteuert, daß sie zumindest vor der Adresse für das Schreiben der Daten liegt. Das bedeutet, wenn die Adresse für die geschriebenen Daten X ist, daß die Adresse für das Lesen Werte annimmt, die nicht größer als X-1 bzw. X-1-2 Vollbilder sind. Deshalb wird in der nachfolgenden Erläuterung, um das Verstehen der Zuordnung der Auslesedaten zu den eingeschriebenen Daten zu erleichtern, wie oben erläutert, bei der Erläuterung des Auslesens der Daten das Einschreiben bei einer Adresse größer als X+2 Vollbilder in dem Moment ausgeführt.

Das Auslesen der Daten aus den Speichern 703 und 704 wird unter der Steuerung der RAM-Steuerschaltung 705 und der Adreß-Steuerschaltung 706 auf gleiche Art und Weise wie beim Schreiben ausgeführt. Wie mit aa und bb in Fig. 8B angegeben ist, wird das Auslesen der Daten simultan aus den Speichern 703 und 704 ausgeführt. D. h., gleichzeitig zum Auslesen der Daten bei der Adresse X-1 aus dem Speicher 704, daß die Daten bei der Adresse X-1+2 Vollrahmen, die zwei Vollrahmen nach der vorhergehenden liegt, ausgelesen werden, aus dem Speicher 703. Dann werden die Daten bei der Adresse X in dem Speicher 703 und jene bei der Adresse X+2 Vollrahmen in dem Speicher 704 und nachfolgend jene bei der Adresse X in dem Speicher 704 und jene bei der Adresse X+2 Vollrahmen in dem Speicher 703, . . . ausgelesen. Auf diese Art und Weise werden die Speicher so gesteuert, daß die Daten bei einem Paar von Adressen, die zwei Vollbilder voneinander entfernt sind, abwechselnd nacheinander ausgelesen werden. Unter solch einer Steuerung ist die Ausgabe o′′ C_4i-5, C_4i-2, C′_4i-1, C′_4i+2, C_4i+3, C′_4i+5, . . ., wie durch o′′ in Fig. 8B angegeben ist, wohingegen die Ausgabe o′′′ gleich A′_4i+4, F_4i-3, A_4i, F_4i+1, A′_4i+4, F′_4i+5, . . . ist wie bei o′′′ in Fig. 8B angegeben ist, und beide werden dem Datenauswähler 707 zugeführt. Der Datenauswähler 707 wählt und gibt den Ausgang o′′ des Speichers 703 und die Ausgabe o′′′ des Speichers 704 in einer vorgegebenen Folge bzw. Ordnung aus. Seine Ausgabe o′ ist eine Datenfolge, die zwischen zwei Zeilen interpoliert worden ist, und bei o′ in Fig. 8B angegeben ist, und die wieder über den PCM-Prozessor 604 über den Signalausgangsanschluß 708 zugeführt werden.

In dieser Ausführungsform, da die übertragenen Daten abwechselnd so angeordnet sind, daß C′_4i-1 und C′_4i+2 mit der Zeile übertragen werden, die zwei Vollbilder später ist als die Zeile, die A_4i und F_4i+1 überträgt, und da A′′_4i und F′′_4i+1 mit der Zeile übertragen werden, die nach zwei weiteren Vollbildern erfolgt, ist es möglich, die Daten sowohl immer mit Daten nach zwei Vollbildern als auch immer mit Daten vor zwei Vollbildern zu interpolieren. Zudem kann die Interpolation mit geeignetem Umschalten der Daten nach zwei Vollrahmen und der Daten vor zwei Vollbildern ausgeführt werden. Z. B. ist es möglich, auch die Daten so umzuschalten, daß die Daten mit einer größeren Korrektur erhalten werden, was von dem Aufkommen an Bewegung in dem Bild abhängt. Das alles wird durch ein Variieren der Struktur der RAM-Steuerschaltung 705 und der Adreß-Steuerschaltung 706 ermöglicht. Des weiteren ist es möglich, ein Paar von zwei Zeilen festzulegen, die voneinander zwei Vollrahmen entfernt sind, um die Interpolation zwischen ihnen auszuführen. In diesem Fall, wie oben erwähnt, ist es nicht notwendig, daß die übertragenen Daten nach zwei Vollbildern A′′_4i und F′′_4i+1 sind. Obwohl in der Ausführungsform nach Fig. 7 zwei Speicher angeordnet sind, kann diese Erfindung mit Einsatz eines Speichers realisiert werden, indem die Adresse geeignet modifiziert wird. Weiterhin, obwohl diese Ausführungsform so aufgebaut ist, daß die Referenzabtastwertdaten und das Kennzeichen immer in dem Speicher 703 gespeichert sind, und die komprimierten und kodierten Differenzwerte immer in dem Speicher 704 gespeichert sind, kann dies auch gemischt in den Speichern vorkommen. Z. B. können sie so aufgebaut sein, daß alle Daten einer bestimmten Zeile in den Speicher 703 eingeschrieben werden und alle Daten in einer Zeile, die zwei Vollbilder von der anderen entfernt ist, in den Speicher 704 eingeschrieben werden. Das kann realisiert werden, ohne jeden Einfluß auf das Wesentliche dieser Erfindung. Die Dateninterpolation wird zwischen den unterschiedlichen Zeilen, wie oben beschrieben, ausgeführt und die in dem PCM-Prozessor 604 eingegebenen Daten werden dem Dekodierer 613 in Form der Daten o eingegeben, die identisch mit den vom Kodierer 603 ausgegebenen Daten n sind. Der Dekodierer 613 dekodiert die eingegebenen Daten, wie in der Ausführungsform erklärt wird, in bezug auf Fig. 4, und gibt ein digitales Signal γ mit n (= 7) Bits an den D/A-Wandler 614 aus. Der D/A-Wandler 614 stellt aus dem digitalen Signal γ ein analoges Videosignal V′ her, das am Videosignalausgangsanschluß 615 ausgegeben wird.

Wie oben beschrieben, ist es möglich, bei der Verwendung eines Kodierers, eines Dekodierers und einer Interpolationseinrichtung entsprechend dieser Erfindung, die Bitanzahl der aufgezeichneten Signale mit einer hohen Effizienz in einem digitalen VTR zu vermindern und die kodierten Daten genau zu dekodieren.

In der erläuterten Ausführungsform der Erfindung nach den Fig. 1 bis 8 ist für die Abtastdaten, die nicht mit dem Kodierer kodiert worden sind, ein Kennzeichen mit einem Bit, das angibt, welche von zwei Arten von Interpolationsverfahren zu kleineren Interpolationsfehlern führt, übertragen worden und der Dekodierer hat eines der Interpolationsverfahren auf Basis dieses Kennzeichens ausgewählt. Diese Interpolationsverfahren sind jedoch nicht auf zwei Arten beschränkt, vielmehr ist es auch möglich, die Anzahl der Arten zu erhöhen, indem eine vorangehende Wert-Speicherung, Interpolation mit einer Kurve zweiter Ordnung usw., dem oben beschriebenen hinzugefügt wird. In diesem Fall ist es notwendig, die Anzahl der Bits in Abhängigkeit von der Art der Interpolation zu erhöhen. Auf der anderen Seite, wenn die Interpolation auf eine Art eingestellt ist, kann auf die Übertragung dieses Kennzeichens verzichtet werden, was den Effekt hat, daß die Anzahl der übertragenen Bits reduziert wird. In jedem Fall ist es, um die Interpolation mit einer hohen Genauigkeit auszuführen, effizient, die Abtastdaten so anzuordnen, die nicht kodiert werden aber durch Interpolation ermittelt werden, wie in der oben beschriebenen Ausführungsform erläutert wird, daß sie nicht hintereinander folgen. Wenn das Interpolationsverfahren ein Verfahren ist, bei dem der interpolierte Wert als Durchschnitt der extrapolierten Werte dargestellt wird, die auf benachbarten Abtastdaten und jenen beruhen, die übernächst benachbart auf beiden Seiten sind, d. h. durch die vorher beschriebene Gleichung (3), ist eine genaue Interpolation möglich, ganz gleich, ob das Videosignal ein zusammengesetztes Signal oder ein Komponentensignal ist. In diesem Fall ist es jedoch notwendig, daß die abgetasteten Daten, die benachbart oder übernächst benachbart sind, zu jenen, die interpoliert werden, jene sind, die kodiert und übertragen werden, wie es durch die Signalform nach Fig. 2A angegeben ist.

In dem Kodierer und Dekodierer entsprechend dieser Erfindung, die jeweils in den Fig. 1 bis 4 angegeben sind, werden alle abgetasteten Daten (C_4i-1, C_4i+2) für die Differenzwerte mit Bezug auf das Referenzabtastdatum (A_4i) komprimiert und kodiert und mit der gleichen Bitanzahl m (= 4) kodiert. Weiterhin sind gleiche Komprimierungs- und Erweiterungskennlinien dafür eingesetzt worden. Im Fall jedoch, daß die Entfernungen von den Referenzabtastdaten derart unterschiedlich sind, daß der eine benachbart und der andere übernächst benachbart ist, wie in Fig. 2 angegeben wird, ist es effizient für das Vermindern von Kodierfehlern, die Anzahl der Kodierbits der Abtastdaten zu erhöhen, die weiter entfernt sind, oder die Komprimierungs- und Erweiterungskennlinien zu ändern. Im Fall, wenn die Größe der Gruppe von Abtastdaten, um die es sich handelt, mit 4 kodiert werden, wie in der Ausführungsform nach den Fig. 1 und 4, ist es auch möglich, die Abtastdaten, deren Differenzwert komprimiert und kodiert wird, so anzuordnen, daß sie benachbart zu den Referenzabtastdaten auf beiden Seiten sind, und die Abtastdaten, die weder kodiert noch übertragen werden, so angeordnet werden, daß sie übernächst benachbart zu den Referenzabtastdaten sind. In diesem Fall, da die Entfernungen zwischen den beiden Abtastdaten, die komprimiert und kodiert werden, und den Referenzabtastdaten gleich sind, ist es nicht notwendig, bestimmte unterschiedliche Anzahlen von Kodierbits oder unterschiedliche Komprimierungs- und Erweiterungskennlinien für zwei Abtastdaten, die komprimiert und kodiert werden, zu verwenden. Jedoch ist es effizient, wenn man eine Erhöhung in der Interpolationsgenauigkeit der Abtastdaten in Betracht zieht, die weder kodiert noch übertragen werden und die auf der Basis von kodierten Abtastdaten in der Nachbarschaft interpoliert werden, die Referenzabtastdaten so anzuordnen, daß sie benachbart zu den Abtastdaten sind, die weder kodiert noch übertragen werden, oder die Anzahl der Kodierbits der komprimierten und kodierten Abtastdaten zu erhöhen, die benachbart zu den Abtastdaten sind, die weder kodiert noch übertragen werden.

Als nächstes wird als eine andere Ausführungsform des Kodierers und des Dekodierers entsprechend dieser Erfindung ein Beispiel erläutert, in dem Rücksicht auf die Verminderung von Kodierfehlern und die Erhöhung der Interpolationsgenauigkeit, wie oben erwähnt, gemacht wird mit Bezug auf die Fig. 9, 10A, 10B, 11 und 12. Hier wird als ein Interpolationsverfahren nur ein Durchschnittswert von extrapolierten Werten auf beiden Seiten verwendet, wobei die Abtastdaten eingesetzt werden, die benachbart oder übernächst benachbart auf beiden der Seiten sind [siehe Gleichung (3)] und ein Kennzeichen zum Anzeigen des Optimuminterpolationsverfahrens wird nicht übertragen.

Fig. 9 ist ein Blockdiagramm, das eine andere Ausführungsform der Kodieranordnung entsprechend dieser Erfindung angibt; Fig. 10A zeigt einen Signalverlauf und Fig. 10B ist ein Zeitdiagramm zum Erläutern des Betriebs der Anordnung nach Fig. 9; Fig. 11 zeigt ein anderes Beispiel von Kodierungs- und Dekodierungskennlinien; Fig. 12 ist ein Blockdiagramm, das ein Beispiel der Dekodieranordnung entsprechend der Erfindung zeigt; und Fig. 13 ist ein Zeitdiagramm zum Erläutern des Betriebs der Anordnung nach Fig. 12.

In Fig. 9 gibt das Bezugszeichen 901 einen Eingangsanschluß für zu kodierende digitale Bildsignale an, die nacheinander abgetastet worden sind; 902 ist eine Verzögerungsschaltung mit einer Verzögerungszeit, die zweimal so lang ist wie die Abtastperiode τ; 903 ist eine Verzögerungsschaltung mit einer Verzögerungszeit, die so lang wie die Abtastperiode ist; 904 bis 906 sind Datenspeicher (data latches); 907 und 908 sind Datensubstrahierer; 909 und 910 sind Komprimierungs- und Kodierungs-ROMs; 911 ist ein Datenauswähler; und 912 ist ein Ausgangsanschluß für kodierte Signale. Weiterhin wird, obwohl eine Steuerschaltung hier eingesetzt wird, die den Datenauswähler nach der Ausführungsform nach Fig. 1 steuert, von ihrer Beschreibung in dieser Ausführungsform nach Fig. 9 abgesehen.

Ein digitales Signal A_i (i ist eine ganze Zahl) mit n Bits, das durch ein hintereinanderfolgendes Quantisieren des Bildsignals V nach Fig. 10A mit einer Periode τ ermittelt wird, wird an dem Eingangsanschluß 901 eingegeben. Hier ist z. B. n = 1 gesetzt, genauso wie in der Ausführungsform nach Fig. 1. Weiterhin ist diese Ausführungsform ein Beispiel, in dem die Größe N der Gruppe von Abtastdaten, um die es sich hier handelt, zum Kodieren ebenfalls 4 ist. In dieser Ausführungsform werden aus den vier Abtastdaten, die durch (A_4i-1, A_4i, A_4i+1, A_4i+2), wie in Fig. 10A angegeben, repräsentiert sind, die Abtastdaten A_4i, die mit der Marke o versehen sind, als Referenzabtastdaten ausgewählt und mit n Bits kodiert. Im nachfolgenden werden diese Abtastdaten durch das gleiche Symbol A_4i dargestellt, genauso wie in der Ausführungsform nach Fig. 1. Zusätzlich werden die Abtastdaten A_4i+1, die mit der Marke x bezeichnet sind, nicht kodiert, aber beim Dekodieren durch eine Interpolationsberechnung ermittelt, wobei die Referenzabtastdaten verwendet werden, die dazu benachbart sind usw. Für die anderen zwei Abtastdaten A_4i-1 und A_4i+2, die mit den Marken Δ angegeben werden, wird die Differenz zwischen einem Vorhersagewert, der aus den Referenzabtastdaten A_4i und jedem der Abtastwerte ermittelt wird, komprimiert und kodiert. In dieser Ausführungsform also, genauso wie in der Ausführungsform nach Fig. 1, vorausgesetzt, daß der Vorhersagewert der Referenzabtastdaten A_4i ist, wie oben angegeben, werden die Differenzen davon durch Verwendung der oben beschriebenen Gleichung (1) ermittelt und diese zwei Differenzdaten B_4i-1 und B_4i+2 werden komprimiert und kodiert. Hier sind die Differenzdaten B_4i-1 Abtastdaten, die benachbart zu den Referenzabtastdaten A_4i sind und die komprimiert auf m (< n) Bits werden. Weiterhin, da die Differenzdaten B_4i+2 übernächst benachbart sind zu den Referenzabtastdaten A_4i, ist deren Entfernung von den Referenzabtastdaten A_4i größer als die der Differenzdaten B_4i-1. Weiterhin, da es benachbart zu den Abtastdaten ist, die weder kodiert noch übertragen werden, aber interpoliert werden, wird es komprimiert auf eine Bitanzahl l, die größer ist als m, wie oben erwähnt, um die Kodierungsfehler und Interpolationsfehler zu reduzieren. In dieser Ausführungsform werden die Differenzdaten B_4i-1 kodiert zu komprimierten Differenzdaten C_4i-1 mit m=4 Bits und die Differenzdaten B_4i+2 werden kodiert zu komprimierten Differenzdaten C_4i+2 mit l=5 Bits. Auf diese Art und Weise ergibt sich die Durchschnittsanzahl der Bits pro Bildelement zu 16/4=4 und ist auf 4/7 gegenüber dem Verfahren reduziert, bei dem jedes Bildelement mit 7 Bits kodiert wird.

Ein digitales Bildsignal a (a in Fig. 10B) mit n Bits, das an dem Eingangsanschluß 901 in Fig. 9 eingegeben wird, wird den Verzögerungsschaltungen 902 und 903 nacheinander zuge führt und zur gleichen Zeit den Datenspeichern 904 bis 906 zusammen mit den Ausgängen der Verzögerungsschaltungen 902 und 903 zugeführt. Die Daten werden aus den Datenspeichern 904 bis 906 innerhalb eines Intervalls herausgenommen, das viermal so lang ist wie die Abtastperiode τ, und ihre Ausgaben c′, e′ und f′ werden in Fig. 10B jeweils mit c′, e′ und f′ angegeben. Aus ihnen werden die Referenzabtast daten (A_4i) aus dem Datenspeicher 905 herausgenommen und dessen Ausgang e′ (e′ in Fig. 10B) wird dem Datenauswähler 911 und den beiden Subtrahierern 907 und 908 zugeführt. Das übernächste Abtastdatum (A_4i+2) nach dem Referenzabtastdatum wird aus dem Datenspeicher 904 herausgenommen und dessen Ausgang c′ (c′ in Fig. 10B) wird dem Subtrahierer 907 zugeführt. Das Abtastdatum (A_4i), das dem Referenzabtastda tum (A_4i) vorangeht, wird aus dem Datenspeicher 906 heraus genommen und dessen Ausgabe f′ (f′ in Fig. 10B) wird dem Subtrahierer 908 zugeführt. Der Subtrahierer 908 führt eine Differenzoperation zwischen der Ausgabe c′ des Datenspeichers 904 und der Ausgabe e′ des Datenspeichers 905 aus und eine Differenzausgabe g′ (g′ in Fig. 10B) mit n+1 Bits wird erzeugt. Ebenso führt der Subtrahierer 908 eine Differenz operation zwischen der Ausgabe f′ des Datenspeichers 906 und der Ausgabe e′ des Datenspeichers 905 aus und eine Diffe renzausgabe h′ (h′ in Fig. 10B) mit n+1 Bits wird erzeugt. Diese Ausgaben g′ und h′ der Subtrahierer 907 und 908 werden dem ROM 909 bzw. dem ROM 910 eingegeben. Der ROM 909 ist vorgesehen, um die Differenzdaten (B_4i+2) der Abtastdaten zu komprimieren und zu kodieren, die von den Referenzabtastdaten (A_4i) entfernt sind und benachbart zu den Abtastdaten (A_4i+1), die nicht kodiert werden, und die Differenzausgabe g′ mit n+1 Bits wird in komprimierte Differenzdaten i′ (i′ in Fig. 10B) mit l=5 Bits umge setzt. Fig. 11 zeigt ein Beispiel zur Umsetzkennlinie des ROMs 909 für n=7 und l=5.

32 (d. h. äquivalent zu 5 Bits) Daten im Ganzen, die a₀, a₁, . . ., a₁₅ und b₀, b₁, . . ., b₁₅ angegeben in Fig. 11 entspre chen, werden in den ROM 909 eingeschrieben. Die Adresse dieser Daten wird bestimmt, indem auf die Ausgabe g′ mit n+1 (=8) Bits von dem Subtrahierer 907 geantwortet wird, und sie werden ausgelesen. Als Beispiel nach Fig. 11, wenn der Wert von g′ (d. h. der Wert des Differenzdatums B_i) 60 beträgt, wird das Datum C*_i entsprechend a₁₁ von dem ROM ausgegeben.

Weiterhin, genauso wie die ROMs 113 und 114, die in der Ausführungsform nach Fig. 1 beschrieben worden sind, setzt der ROM 910 die Ausgabe h′ mit n+1 Bits des Subtrahierers 908 in komprimierte Differenzdaten j′ mit m (=4) Bits (j′ in Fig. 10) um. Ein Beispiel zu den Umsetzkennlinien ist bereits in Fig. 3 angegeben worden.

Die Ausgabe e′ des Datenspeichers 905, die Ausgabe i′ des ROMs 909 und die Ausgabe j′ des ROMs 910 werden dem Datenauswähler 911 zugeführt, der sie nacheinander auswählt in Abhängigkeit von der Anzahl der Bits jedes dieser Signal ausgaben, und gibt sie aus. Als Ergebnis besteht die Ausgabe n* des Datenauswählers 911 aus z. B. C_4i-1 mit 4 Bits, A_4i mit 7 Bits und C_4i+2 mit 5 Bits, wie mit n* in Fig. 10B angegeben ist. Andere Bildelemente werden in der gleichen Art und Weise behandelt und die Signale werden an dem Ausgangsanschluß 912 für kodierte Signale ausgegeben.

Im nachfolgenden wird der Betrieb der Dekodieranordnung entsprechend der Erfindung und der Kodieranordnung nach Fig. 9 erläutert mit Bezug auf die Fig. 12 und 13. In der Dekodieranordnung nach der Ausführungsform wird das Signal, das mit dem Kodierer kodiert worden ist, der oben stehend und in Fig. 9 erläutert worden ist, und dessen Bitanzahl um den Faktor 4/7 in einer Einheit von 4 Bildele menten à 7 Bit reduziert worden ist, dekodiert.

In Fig. 12 gibt das Bezugszeichen 1201 einen Signalein gangsanschluß an, an dem das kodierte Signal, dessen Bitan zahl pro Bildelement reduziert worden ist, eingegeben wird; 402 ist eine Datenverteilerschaltung, die Signaldaten, die jedem Bildelement zugeordnet sind, verteilt; 1203 bis 1205 und 1210 bis 1212 sind Datenspeicher; 1206 und 1207 sind ROMs, die die komprimierten und kodierten Daten erweitern; 1208 und 1209 sind Adressen zum dekodieren von Differenzda ten; 1213 ist eine Interpolationswertberechnungseinrichtung; 1214 ist ein Datenauswähler, der Daten der Bildelemente übernimmt und diese nacheinander ausgibt; und 1215 ist ein Ausgangsanschluß für dekodierte Signale.

Ein Signal, das mit o* in Fig. 13 angegeben ist, und dessen Bitanzahl mit dem Kodierer vermindert worden ist, von dem ein Beispiel in Fig. 9 angegeben ist, wird an dem Signal eingangsanschluß 1201 eingegeben. Dieses Eingangssignal o* wird in eine Vielzahl von Datengruppen, die den Bildelementen zugeordnet sind, mit der Datenverteilerschaltung 1202 unterteilt, die jeweils zu den Datenspeichern 1203 bis 1205 gesendet werden. In dieser Ausführungsform, da die Anzahl der Abtastdaten einer Gruppe dekodiert werden muß, gleich N=4 ist und eine dieser Abtastdaten nicht kodiert ist, werden sie in drei aufgeteilten Daten den Datenspeichern 1203 bis 1205 zugeführt. Die Datenspeicher 1203 bis 1205 (data latches) nehmen die Daten innerhalb einer Periode, die viermal länger als die Abtastperiode τ ist heraus und deren Ausgaben p′, r′ und s′ werden in Fig. 13 mit p′, r′ und s′ angegeben. Von ihnen nimmt der Datenspeicher 1204 die Referenzabtastdaten (A_4i), die mit n (=7) Bits mit dem Kodierer quantisiert worden sind, und dessen Ausgabe r′ (r′ in Fig. 13) wird sowohl dem Datenspeicher 1211 als auch den beiden Addierern 1208 und 1209 zugeführt. Der Datenspeicher 1203 nimmt die komprimierten Differenzdaten (C_4i+2) mit l (=5) Bits heraus, die den Abtastdaten zugeordnet sind, die übernächst benachbart zu den Referenzabtastdaten (A_4i) sind, und dessen Ausgabe p′ (p′ in Fig. 13) wird dem ROM 1206 eingegeben. Weiterhin nimmt der Datenspeicher 1205 die komprimierten Differenzdaten (C_4i-1) mit m (=4) Bits, die den Abtastdaten entsprechen, die den Referenzabtastdaten (A_4i) vorhergehen, und dessen Ausgabe s′ (s′ in Fig. 13) wird dem ROM 1207 zugeführt.

Der ROM 1206 erweitert die komprimierten Daten mit m (=4) Bits auf Daten mit n+1 (=8) Bits entsprechend den Kennlinien nach Fig. 11 (oben erläutert). Wenn die Ausgabe p′ des Datenspeichers 1203, die komprimierte Differenzsignale sind, ihm als eine Adresse gegeben werden, werden Differenzdaten (B_4i+2), die auf 8 Bits erweitert sind, von ihm ausgegeben. Als Beispiel, in dem Fall, wenn die Ausgangsdaten (C*_i) des Datenspeichers 1203 einen Wert entsprechend a₁₁ haben, werden Daten (B_i) mit einem Wert 60 als eine Ausgabe t′ (t′ in Fig. 13) des ROM 1206 ausgegeben. Der ROM 1207 erweitert die komprimierten Daten mit m (=4) Bits auf Daten mit n+1 (=8) Bits entsprechend den Kennlinien nach Fig. 3 (oben erläutert). Auf die gleiche Art und Weise, wie oben beschrieben, wenn die Ausgabe s′ des Datenspeichers 1205, die ein komprimiertes Differenzsignal ist, an ihn als eine Adresse ausgegeben wird, werden Differenzdaten (B_4i-1), die auf 8 Bits erweitert sind, von ihm als Ausgabe u′ (u′ in Fig. 13) ausgegeben.

Die Ausgaben t′ und u′ der ROMs 1206 und 1207 werden dem Addierer 1208 bzw. dem Addierer 1209 zugeführt, wo die Referenzabtastdaten (A_4i) hinzugefügt werden, die der Ausgabe r′ des Datenspeichers 1204 entsprechen. Der Addierer 1208 und der Addierer 1209 führen die Operationen, die durch die Gleichung (4) (obenstehend) dargestellt werden, aus und auf diese Art und Weise werden die Abtastdaten dekodiert, die mit dem Kodierer differenz-kodiert worden sind. Die Ausgaben v′ und w′ (v′ und w′ in Fig. 13) der Addierer 1208 und 1209 werden jeweils den Datenspeichern 1210 und 1212 zugeführt. Weiterhin wird die Ausgabe w′ des Addierers 1209 auch der Interpolationswertberechnungseinrichtung 1213 zugeführt.

Die Datenspeicher 1210 bis 1212 speichern (latch) die Eingangsdaten innerhalb einer Periode von 4 τ (τ ist die Abtastperiode). Deren Ausgabe ist um 4 τ mit Bezug auf die jeweiligen Eingangsdaten verzögert. Deshalb werden die Ausgaben x′, y′ und z′ der Datenspeicher 1210, 1211 und 1212 mit x′, y′ und z′ in Fig. 13 angegeben. Diese Ausgaben x′, y′ und z′ der Datenspeicher 1210 bis 1212 werden dem Datenauswähler 1214 eingegeben und zur gleichen Zeit der Interpolationswertberechnungseinrichtung 1213 eingegeben.

Die Interpolationswertberechnungseinrichtung 1213 ist gleich der Interpolationswertberechnungseinrichtung 116 oder 416 nach den Ausführungsformen in den Fig. 1 und 4 und deren Ausgabe α′ hat einen Wert (E_4i+1), der auf der Gleichung (3) beruht (oben beschrieben), wie in Fig. 13 mit α′ angegeben. In dieser Ausführungsform wird der interpolierte Wert (E_4i+1) als A_4i+1 anstatt der Abtastdaten verwendet, die nicht kodiert worden sind. Die Ausgabe α′ der Interpola tionswertberechnungseinrichtung 1213 wird dem Datenauswähler 1214 (data selector) zugeführt. Der Datenauswähler 1214 gibt die Ausgaben x′, y′, z′ und α′ der Datenspeicher 1210 bis 1212 und der Interpolationswertberechnungseinrichtung 1213 jeweils nacheinander in der ursprünglichen Reihenfolge innerhalb des ursprünglichen Intervalls an den Ausgangs anschluß 1215 für dekodierte Signale aus. Diese Ausgabe δ* ist ein Signal, das die Reihenfolge vor dem Kodieren und die Abtastperiode τ hat, und die Bitanzahl wird ebenfalls mit n (=7) wiederhergestellt, wie es mit δ* in Fig. 13 angegeben ist.

Entsprechend dieser Erfindung, wie in der oben beschriebenen Ausführungsform erläutert wird, ist ein Dekodieren mit nur kleinen Fehlern möglich, auch in dem Fall, wenn das Interpolationsverfahren in dem Dekodierer beschränkt ist auf die Abtastdaten, die nicht kodiert worden sind, und der Effekt der Reduktion der Bitanzahl ist groß. In diesem Fall ist es möglich, das Verfahren zu kombinieren, bei dem M Zeilen mit einer großen Bildkorrelation zusammengebracht werden in einem Satz und Abtastdaten so ausgedünnt werden, daß übertragene Abtastdaten sich nicht gegenseitig überlappen, mit dem oben beschriebenen Verfahren zu kombinieren. Zum Beispiel in dem Fall, wenn M=2 ist, ist die Ausgabe n* des Datenauswählers 911 in Fig. 9 wie bei n*′ in Fig. 10B für eine der vorbestimmten zwei Zeilen angegeben und bei n*′′ in Fig. 10B für die andere Zeile angegeben. Zum Beispiel werden für eine der Zeilen nur A_4i aus C_4i-1, A_4i und C*_4i+2 und ähnlich für die andere Zeile nur C′_4i-1 und C*′_4i+2 aus C′_4i-1, A′_4i und C*′_4i+2 ausgegeben. Hier, bei dem erläuterten Verfahren in dieser Ausführungsform, ist die Anzahl der Bits von A_4i und die Summe der Anzahl der Bits von C_4i-1 und C_4i+2 unterschiedlich. Deshalb, um die Signalübertragungsrate gleichzumachen, wird es bevorzugt, daß z. B. die Referenzabtastdaten (A_4i) und die komprimierten und kodierten Abtastdaten (C_4i-1 und C*_4i+2) abwechselnd in jeder der Zeilen angeordnet sind, wie bei n*′ und n*′′ in Fig. 10B angegeben ist. Jedoch, in dem Fall, wenn die Bitanzahl der übertragenen Abtastdaten, die bei den M Zeilen ausgedünnt worden sind, nicht variiert, wie in der Ausführungsform nach den Fig. 1 und 4 (A_4i und R_4i+1 besteht im gesamten aus 8 Bits und C_4i-1 und C_4i+2 besteht auch im gesamten aus 8 Bits), ist es nicht immer notwendig, die Daten abwechselnd anzuordnen, wie es bei n′ und n′′ in Fig. 2 angegeben ist, aber es ist auch mög 69925 00070 552 001000280000000200012000285916981400040 0002003814627 00004 69806lich, daß eine der Zeilen nur die Referenzabtastdaten (A_4i) und das Opti muminterpolationskennzeichen (F_4i+1) überträgt und die andere Zeile nur die komprimierten und kodierten Abtastdaten (C_4i-1 und C_4i+2) überträgt.

Das Kodierverfahren entsprechend der Erfindung, das in der obenstehenden Ausführungsform beschrieben ist, kann so angewendet werden, wie es ist, ganz gleich, ob das Videosignal ein zusammengesetztes Signal oder ein Komponen tensignal ist. Weiterhin ist es eine Selbstverständlichkeit, daß es in dem Fall anwendbar ist, wenn das Abtasten durch ein Unternyquistabtasten (subnyquist) bewirkt wird. Für das zusammengesetzte Signal ist es ebenfalls effizient, den Satz von N Abtastdaten, um den es sich beim Kodieren handelt, mit Abtastdaten aufzubauen, die in Phase mit der Periode des Farbhilfsträgers aus Daten herausgenommen werden, die hintereinander innerhalb einer Periode abgetastet wurden, die viermal so lang wie die Periode des Farbhilfsträgers ist, und sie in vier Gruppen in Phase aufzuteilen, weil die Korrelation des Bildsignals mit einer hohen Effizienz ausgenutzt werden kann. Weiterhin kann ein Effekt erhalten werden, indem diese Erfindung angewendet wird auf ein Signal entsprechend einem Verfahren, bei dem ein Satz für jeweils zwei Zeilen erzeugt wird und ein zusammengesetztes Signal wird übertragen oder aufgezeichnet, nachdem es mit Additions- und Subtraktionsoperationen in ein Signal aufgeteilt worden ist, das prinzipiell aus der Leuchtdichtesignalkomponente besteht, und einem Signal, das prinzipiell aus der Chrominanzsignalkomponente besteht, dem sogenannten summen- und differenzseparierenden Verfahren. In diesem Fall ist es möglich, den Effekt durch ein Variieren der Anzahl der Kodierbits und durch die Komprimierungs- und Erweiterungskennlinien für das Summensignal und das Differenzsignal usw. zu erhöhen. In diesem Fall, wenn Daten von M Zeilen ausgedünnt werden, ist es wünschenswert, daß alle M Zeilen, die kombiniert werden, Summensignale oder Differenzsignale sind.

Obwohl der Abtastwert, der nicht kodiert wird, in dem Satz von N Abtastdaten in der oben beschriebenen Ausführungsform enthalten ist, kann der Effekt erzeugt werden, die Bitanzahl pro Bildelement ohne Verschlechterung der Bildqualität nur durch ein Kodieren aller Abtastdaten und durch ein Ausdünnen dieser innerhalb der M Zeilen zu reduzieren. Für diesen Zweck wird der Datenauswähler 911 so gesteuert, daß Daten ausgedünnt werden und übertragen werden, indem eine Verzögerungszeit der Verzögerungsschaltung 902, die gleich τ ist, wie in dem Kodierer in Fig. 9 und ein Intervall zum Herausnehmen der Daten aus den Speichern 904 bis 906, das gleich 3 τ ist, verwendet werden.

In diesem Fall werden 3 Daten A_3i-1, A_3i und A_3i+1 kodiert zu C_3i+1, A_3i und C_3i+1. Weiterhin ist in dem Dekodierer nach Fig. 12 das Intervall zum Herausnehmen der Daten aus den Datenspeichern 1203 bis 1205 und 1210 bis 1212 gleich 3 τ und der Datenauswähler 1214 ist so aufgebaut, das 3 Daten nacheinanderfolgend umgeschaltet und ausgegeben werden. In diesem Fall ist keine Interpolationswertberechnungseinrichtung notwendig. Eine Konstruktion, ähnlich der Ausführungs form nach Fig. 6, kann angewendet werden bei einem digita len VTR usw., indem ein Kodierer und ein Dekodierer einge setzt werden, die solch eine Konstruktion und eine Interpo lationseinrichtung, wie in Fig. 7 angegeben, haben (der Signalverlauf des Betriebssignals in Fig. 7 ist wie in den Fig. 14A und 14B angegeben). Weiterhin ist es auch in diesem Fall möglich, daß ROMs 909 und 1206 bzw. die ROMs 910 und 1207 identisch sind und die beiden Anzahlen der kompri mierenden und kodierenden Bits gleich sind. Die Fig. 14A und 14B zeigen Signalverläufe von Betriebssignalen an verschiedenen Stellen in der Interpolationseinrichtung nach Fig. 7, für den Fall, daß die Differenzabtastdaten (A_3i) mit 7 Bits kodiert werden und die komprimierten und kodierten Abtastdaten (C_3i-1, C_3i+1) mit 4 Bits jeweils kodiert werden. Entsprechend diesem Verfahren, werden die Referenzabtastdaten (A_3i) und die komprimierten und kodierten Abtastdaten (C_3i-1, C_3i+1) abwechselnd für jeweils zwei hintereinanderfolgende Adressen in die Speicher 703 bzw. 704 in Fig. 7 (n′, aa, bb in Fig. 14A) eingeschrieben und auf der Ausleseseite werden Adressen, die zwei Vollbilder voneinander entfernt sind, abwechselnd für jeweils zwei hintereinanderfolgende Adressen (aa, bb, o′′′, o′′ in Fig. 14B) ausgelesen. Auf diese Art und Weise, wenn das Ausgangssignal des Datenauswählers 707 mit o′ angegeben wird, werden Daten (o′ in Fig. 14B), die zwischen M (=2) Zeilen interpoliert werden, ermittelt. Weiterhin, in dem oben beschriebenen Beispiel, da die Bitanzahl des Referenzabtastdaten (A_3i), die gleich 7 ist, und die der komprimierten und kodierten Abtastdaten (C_3i-1, C_3i+1), die gleich 8 ist, unterschiedlich sind, wird die Speicherausnutzungseffizienz ziemlich verbessert, z. B. wenn der Speicher 703 eine 7-Bit-Struktur hat, in dem alle Referenzabtastdaten (A_3i) gespeichert werden, und alle kombinierten, kodierten Abtastdaten (C_3i-1, C_3i+1) werden in einem anderen Speicher 704 gespeichert. Der Betrieb der Interpolationseinrichtung nach Fig. 7 und der Signalverlauf an verschiedenen Stellen darin sind in diesem Fall fast identisch zu jenen, die in den Fig. 8A und 8B vorher gezeigt wurden, und sie unterscheiden sich von den letzteren nur dadurch, daß keine Signale wie F_4i+1, F′_4i-3, usw. vorkommen und die Bezeichnungszahlen der Signale werden geändert. Deshalb wird auf eine Erläuterung davon im Detail verzichtet.

Obwohl der Fall, wenn die Referenzabtastdaten und die Abtastdaten jeweils 1 von N Abtastdaten sind, die kodiert werden müssen, in den oben beschriebenen Ausführungsformen beschrieben wurde, können sie in der Mehrzahl sein. Weiterhin, obwohl es eine Vielzahl von komprimierten und kodierten Abtastdaten in allen oben beschriebenen Ausführungsformen gibt, kann es dort auch nur ein einziges geben. Die Fig. 15 bis 17 zeigen Beispiele der Struktur von dem Satz von N Abtastdaten, die kodiert werden müssen, andere als jene, die in den oben beschriebenen Ausführungsformen erläutert wurden. In den Fig. 15 bis 17 gibt V ein Bildsignal an; Abtastdaten, die mit einer Marke o angegeben sind, sind die Referenzabtastdaten kodiert mit n Bits; Abtastdaten, die mit der Marke Δ angegeben sind, sind die komprimierten und kodierten Abtastdaten, die mit m oder l Bits (n<l<m) kodiert werden; und Abtastdaten, die mit einer Marke x versehen sind, sind die Abtastwerte, die nicht kodiert werden.

Fig. 15 zeigt eine Ausführungsform, in der N=5 ist. Es gibt zwei Referenzabtastdaten und zwei komprimierte und kodierte Abtastdaten (A_5i, A_5i+2 und A_5i-1, A_5i+3) innerhalb eines Satzes von 5 Abtastdaten und das verbleibende (A_5i+1) wird nicht kodiert. In diesem Beispiel, um die Interpola tionsfehler zu vermindern, sind die Abtastdaten so aufgebaut, daß die Abtastdaten, die benachbart auf der linken und rechten Seite zu den Abtastdaten (A_5i+1) sind, die nicht kodiert und beim Dekodieren interpoliert werden, die Referenzabtastdaten sind. Obwohl die Referenzabtastdaten in dem Satz von N Abtastdaten als die Vorhersagewerte für die Komprimierung und Kodierung in den Ausführungsformen nach den Fig. 1, 4, 9 und 12 verwendet sind, ist es auch für das Reduzieren von Kodierfehlern effizient, einen interpolierten Wert zu ermitteln, indem zwei Referenzabtastdaten A_5i+2 und A_5i+5 für Abtastdaten wie A_5i+3 und A_5i+4 in Fig. 15 eingesetzt werden.

Fig. 16 zeigt eine Ausführungsform, in der N=8 ist. Es gibt zwei Abtastdaten, die nicht kodiert werden (A_8i, A_8i+5 und A_8i+1, A_8i+4) innerhalb eines Satzes von 8 Abtastdaten und die verbleibenden 4 (A_8i-1, A_8i+2, A_8i+3, A_8i+6) werden komprimiert und kodiert.

Fig. 17 zeigt eine Ausführungsform, bei der N=3 ist. Ein Satz von 3 Abtastdaten besteht aus den Referenzabtastdaten (A_3i), den komprimierten und kodierten Abtastdaten (A_3i+1) und den Abtastdaten (A_8i+1), das nicht kodiert wird, wobei jedes von ihnen ein Wert ist.

In allen obenstehenden Beispielen, um die Interpolationsge nauigkeit zu erhöhen, befinden sich die Referenzabtastdaten benachbart zu den Abtastdaten, die nicht kodiert werden. Weiterhin wird darauf achtgegeben, daß mehr als zwei Abtastdaten, die nicht kodiert werden, sich niemals in einer Reihenfolge befinden. Zudem, da die Abtastdaten so angeordnet sind, daß mehr als zwei kodierte Abtastdaten zwischen Abtastdaten sind, die nicht kodiert werden, ist die hohe Interpolationsgenauigkeit mit Hilfe der Interpolationswertberechnungseinrichtung 1213 möglich, die für die Ausführungsformen, die in den Fig. 4 und 12 angegeben sind, erläutert wurden.

Entsprechend dieser Erfindung, wie für die Ausführungsform nach Fig. 6 erklärt wurde, um die Bitanzahl pro Bildelement beachtenswert zu reduzieren, werden M Bildsignalzeilen zu einem Satz zusammengebracht und Abtastdaten werden so ausgedünnt, daß übertragene Abtastdaten sich nicht gegen seitig zwischen verschiedenen Zeilen überlappen. In den Ausführungsformen nach Fig. 6 wurde angenommen, daß die Bildsignale, um die es sich handelte, NTSC zusammengesetzte Signale bzw. Summensignale bzw. ein Signalgemisch bzw. ein Bildaustastsynchronsignal waren und gleiche Bildsignalzei len, die voneinander zwei Vollbilder entfernt waren, wurden kombiniert. Diese Anordnung der Abtastdaten kann aus Fig. 18 entnommen werden. Das bedeutet, wie in Fig. 18 angegeben ist, daß, während für die Zeile n des m-ten Vollbildes nur A₁ und F₂ von den Abtastdaten (C₀, A₁, F₂, C₃) oder das Kennzeichen (flag) (nachfolgend einfach Daten genannt), und nur C₄ und C₇ von den Daten (C₄, A₅, F₆, C₇) übertragen werden, für die Zeile n des (m+2)-ten Vollbildes, das zwei Vollbilder davon entfernt ist, nur C′₀ und C′₃ von den Daten (C′₀, A′₁, F′₂, C′₃) und nur A′₅ und F′₆ von den Daten (C′₄, A′₅, F′₆, C′₇) übertragen werden. Die Interpolation kann zwischen diesen beiden Zeilen ausgeführt werden, die eine große Bildkorrelation und die gleiche Phase des Farbhilfsträgers aufweisen.

Diese Bildsignalzeilen, die für das Ausdünnen der Übertragung kombiniert werden, sind nicht notwendigerweise zwei Vollbilder voneinander entfernt. In diesem Fall jedoch sind Interpretationsfehler groß für ein sich bewegendes Bild. Für ein Signal, dessen Phase das Farbhilfsträgers mit der des Vollbildes übereinstimmt, das vier Vollbilder davon entfernt ist, wie beim zusammengesetzten Signal des PAL-Systems, ist es wünschenswert, zwei Bildsignalzeilen zu kombinieren, die vier Vollbilder voneinander entfernt sind. Für ein Komponen tensignal, da es keinen Farbhilfsträger gibt, ist es nicht notwendig, die Phase in Betracht zu ziehen. Demzufolge können gute Eigenschaften erhalten werden, indem die Inter polation zwischen zwei Zeilen ausgeführt wird, die voneinander ein Vollbild entfernt sind.

Weiterhin kann der Satz von Abtastdaten zum Ausdünnen und Übertragen auch zwischen verschiedenen Halbbildern aufgebaut sein, wie in der Fig. 19 gezeigt wird. Die Fig. 19 zeigt eine Ausführungsform, bei der Abtastdaten zwischen einer Zeile n und einer anderen Zeile n+262 ausgedünnt werden, d. h. zwischen Bildsignalzeilen, die zwei Halbbildern angehören, die zueinander benachbart sind in einem NTSC-Signal.

Für die Zeile n werden nur A₁ und F₂ von den Daten (C₀, A₁, F₂, C₃) und nur A₅ und F₆ von den Daten (C₄, A₅, F₆, C₇) übertragen. Des weiteren werden von der Zeile N+262, deren Phase des Hilfsträgers der des ersten in dem angrenzenden Halbbild entspricht, nur C′₀ und C′₃ von den Daten (C′₀, A′₁, F′₂, C′₃) und nur C′₄ und C′₇ von den Daten (C′₄, A′₅, F′₆, C′₇) übertragen. Die Interpolation kann zwischen diesen Zeilen ausgeführt werden. In dem Beispiel nach Fig. 19 werden die übertragenen Daten des gleichen Halbbildes für jede zweite Zeile umgeschaltet. Zum Beispiel für die Zeile n+2 in der Figur werden nur C′′₀ und C′′₃ von den Daten (C′′₀, A′′₁, F′′₂, C′′₃) und nur C′′₄ und C′′₇ von den Daten (C′′₄, A′′₅, F′′₆, C′′₇) übertragen. Auf diese Art und Weise kann die Interpolation innerhalb eines Halbbildes ausgeführt werden, wie zwischen einer Zeile n und einer anderen Zeile n+2. Dieses Verfahren kann bei dem Komponentensignal ange wendet werden. In diesem Fall wird das Umschalten der übertragenen Daten für jede Zeile durchgeführt und die Interpolation wird zwischen zwei benachbarten Zeilen ausgeführt. Jedoch, wenn die Interpolation zwischen verschiedenen Zeilen innerhalb des gleichen Halbbildes ausgeführt wird, besteht ein Nachteil darin, daß das Vertikalauflösungsvermögen erniedrigt wird.

Deshalb, wie in der Fig. 20 gezeigt wird, werden zusätzlich zu dem Beispiel nach Fig. 18, z. B. für ein NTSC zusammen gesetztes Signal, die Daten in jeder zweiten Zeile innerhalb des gleichen Vollbildes umgeschaltet und die Interpolation kann zwischen der Zeile n des m-ten Vollbildes und der Zeile n des (m+2)-ten Vollbildes ausgeführt werden, die voneinan der zwei Vollbilder entfernt sind für ein stehendes Bild und zwischen der Zeile n und der Zeile n+1 innerhalb des m-ten Vollbildes für ein bewegtes Bild.

Obwohl alle Abtastphasen innerhalb eines Halbbildes oder zwischen verschiedenen Halbbildern in den Beispielen nach den oben beschriebenen Fig. 18 und 20 einander entspre chen, ist es möglich, zu verhindern, daß komprimierte und kodierte Abtastdaten mit relativ großen Kodierungsfehlern oder Abtastdaten, die nicht kodiert werden und deshalb Interpolationsbetriebsfehler haben, auf einer vertikalen Zeile angeordnet sind, und damit wird ein streifenförmiges Bild erzeugt, das die Bildqualität verschlechtert, z. B. durch ein Verschieben der Kodierungsphase zwischen entweder angrenzenden Halbbildern oder angrenzenden Zeilen oder zwischen angrenzenden Halbbildern und zwischen angrenzenden Zeilen, wie mit dem Beispiel in Fig. 21 gezeigt wird.

In der Ausführungsform nach Fig. 21 ist die Lage der Bildelemente, bei der das Abtasten beginnt, um zwei Abtastperioden nach vorne bzw. nach hinten verschoben für jede Zeile innerhalb eines Halbbildes, wie z. B. zwischen der Zeile n des m-ten Vollbildes und der Zeile n+1 des m-ten Vollbildes, und um 1 Abtastperiode zwischen den Halbbildern verschoben, wie zwischen der Zeile n des n-ten Vollbildes und der Zeile n+263 des m-ten Vollbildes (d. h. um zwei Abtasthalbbilder zwischen Vollbildern). Zwischen Halbbildern, da die Lage um vier Abtastperioden bei jedem vierten Halbbild verschoben wird, in dem Fall, wenn die Größe N eines Satzes von Abtastdaten, die kodiert werden müssen, gleich 4 ist, wie in dieser Ausführungsform, kehrt die Lage des Bildelements, bei der das Abtasten begonnen wird, zu der Anfangsposition für jedes vierte Halbbild (d. h. hier für jedes zweite Halbbild) zurück, wie in Fig. 21 gezeigt wird. Auf diese Art und Weise kann die Interpolation z. B. zwischen der Zeile n des m-ten Vollbildes und Zeile n des (m+2)-ten Vollbildes oder zwischen der Zeile n des m-ten Vollbildes und der Zeile n+2 des m-ten Vollbildes in Fig. 21 ausgeführt werden.

Obwohl die Lage, bei der das Abtasten begonnen wird, in Einheiten von Abtastperioden in dem Beispiel nach Fig. 21 festgelegt ist, ist dies nicht immer notwendig, vielmehr ist es genauso gültig, sie in Einheiten von halben Abtastperi oden festzulegen. Weiterhin, obwohl alle Beispiele nach den Fig. 18 bis 21 sich auf ein Verfahren beziehen, bei dem die Interpolation zwischen Zeilen (d. h. M=2) ausgeführt wird, ist diese Erfindung nicht darauf beschränkt, vielmehr ist es genauso richtig, wenn der Wert von M variiert wird, d. h. wenn die Interpolation mit 3 oder 4 Zeilen ausgeführt wird, und es ist möglich, das Reduktionsverhältnis der Bitanzahl pro Pixel mit einem Erhöhen des Wertes M zu erhöhen.

Als nächstes wird eine andere Ausführungsform der Erfindung erläutert. Diese Ausführungsformen beziehen sich auf eine Kodieranordnung, in der eines von N-Abtastdaten, die zu einer Gruppe zusammengefaßt worden sind, mit n Bits kodiert wird und die anderen Abtastdaten werden übertragen, nachdem sie komprimiert und kodiert mit einer Anzahl von m Bits worden sind, die kleiner ist als n, indem mehr als zwei Vorhersagewerte für jedes von ihnen ermittelt wird und indem einer von ihnen, der am meisten den realen Abtastdaten gleichkommt, ausgewählt wird.

Fig. 22 zeigt ein Beispiel, bei dem eine solche Kodieran ordnung in einer magnetischen Aufzeichnungs-/Wiedergabevor richtung, wie z. B. einem VTR, usw. eingesetzt wird, die durch ein Blockdiagramm, was zu dem nach Fig. 6 korrespondiert, dargestellt wird. Vergleicht man die Fig. 22 mit der Fig. 6, kann gesehen werden, daß sich die erstere von der letzteren nur dadurch unterscheidet, daß die Dateninterpolationseinrichtung 612 in der ersteren nicht vorgesehen ist, und es werden entsprechende Blöcke durch die gleichen Bezugszeichen angegeben und auf eine Erläuterung wird deshalb verzichtet.

Diese Ausführungsform bezieht sich auf den Kodierer 603 nach Fig. 22 und dessen Aufbau ist im Detail in Fig. 23 ge zeigt, in der das Bezugszeichen 1 einen Eingangsanschluß angibt; 2, 3 und 4 sind Verzögerungsschaltungen; 5, 6, 8, 9 und 12 sind Datenspeicherschaltungen; 7 ist eine Vorhersage wertberechnungsschaltung; 10 und 13 sind Subtrahierer; 11 ist eine Vorhersagewertauswahlschaltung; 14 und 16 sind ROMs (read only memory); 15 ist eine Kennzeichenaddierschaltung; 17 ist ein Datenauswähler und 18 ist ein Ausgangsanschluß.

Die Fig. 24 zeigt den Zeitverlauf der Signale an verschie denen Stellen der Schaltung nach Fig. 23. Das heißt die Zeit verläufe der Signale an den Stellen, die mit A, B, C . . . in Fig. 23 angegeben sind, werden mit zugeordneten kleinen Buchstaben a, b, c . . ., jeweils wiedergegeben.

Im nachfolgenden wird der Betrieb der Schaltung in der Ausführungsform dieser Erfindung erläutert, mit Bezug auf die Fig. 23 und 24.

In Fig. 23 wird ein Videosignal A (a in Fig. 24) mit n (= 7) Bits, das hintereinanderfolgend innerhalb jeder Periode τ quantisiert worden ist, an dem Eingangsanschluß 1 eingege ben, wobei eines dieser A jeweils ein Abtastdatum darstellt.

Entsprechend dieser Erfindung werden hintereinanderfolgende Abtastdaten in hintereinanderfolgende N Abtastdaten (N ist eine ganze Zahl größer als 2) unterteilt, die eine Gruppe bilden, für die der Kodiervorgang ausgeführt wird. In dieser Ausführungsform wird ein Fall, wo N=3 ist, erläutert. Weiterhin ist das Videosignal, um das es sich handelt, in dieser Ausführungsform, ein zusammengesetztes Videosignal gemäß dem NTSC-System, in dem gewöhnlicherweise das Chrominanzsignal dem Leuchtdichtesignal überlagert wird.

Bevor der Betrieb der Schaltung nach Fig. 23 erläutert wird, wird zuerst das Arbeitsprinzip (Arbeitsprinzip des Kodierens und Dekodierens) dieser Erfindung mit Bezug auf die Fig. 25A und 25B erläutert.

Die Fig. 25A zeigt den Signalverlauf eines zusammengesetz ten Videosignals, in dem das Chrominanzsignal dem Leuchtdichtesignal überlagert ist und das einen größeren Farbsättigungsgrad hat, d. h. das einen Farbhilfsträger hat, der eine größere Amplitude aufweist, wohingegen Fig. 25B den Signalverlauf des zusammengesetzten Videosignals zeigt, das einen kleinen Farbsättigungsgrad hat, d. h. das einen Farbhilfsträger hat, der eine kleine Amplitude aufweist.

Weiterhin wird in dieser Ausführungsform angenommen, daß die Abtastfrequenz 4 f_sc beträgt, wobei f_sc die Frequenz des Farbhilfsträgers des zusammengesetzten Videosignals ist, das hier betrachtet wird (demzufolge beträgt die Abtastperiode τ=1/4 f_sc).

Bei dieser Ausführungsform werden 3 Abtastwerte (A_3i-1, A_3i, A_3i+1), wie in den Fig. 25A und 25B gezeigt wird, als Gruppe von Abtastwerten aus dem Videosignal herausgenommen. Aus diesen Abtastwerten wird der Abtastwert A_3i, der mit der Marke o angegeben ist, mit n (=7) Bits als der Referenzab tastwert kodiert und für die übrigen Abtastwerte A_3i-1 und A_3i+1, die mit der Marke Δ angegeben sind, werden Vorhersa gewerte für jeden von ihnen auf der Basis des Referenzab tastwertes A_3i ermittelt und die Differenz zwischen einem der Vorhersagewerte und jeden von ihnen wird komprimiert und kodiert. Für jeden der verbleibenden Abtastwerte A_3i-1 und A_3i+1 wird eine Vielzahl von Vorhersagewerten ermittelt. Der identische Prozeß zu dem, der in der Realität beim Dekodieren (im nachfolgenden wird dieser Prozeß als vorläu figes Dekodieren bezeichnet) ausgeführt wird, wird beim Kodieren durch den Einsatz dieser Vorhersagewerte durchge führt und die Komprimierung und das Kodieren (oben beschrieben) wird ausgeführt, indem einer von ihnen, der fähig zum Angeben vorläufiger dekodierter Daten ist, ausgewählt wird, der am ehesten den ursprünglichen Originalabtastdaten entspricht. In dieser Ausführungsform werden zwei Vorhersa gewerte für jeden der Abtastwerte ermittelt, die komprimiert und kodiert werden.

Das heißt, daß für ein Signal mit einem großen Farbsättigungs grad nach Fig. 25A, da der Vorhersagewert, von dem angenommen wird, daß Fehler aufgrund des Komprimierens und des Erweiterns klein sind, d. h. daß solch ein Vorhersage wert für den Abtastwert A_3i-1 einen solchen Abtastwert haben sollte mit einem Betrag, der soweit wie möglich mit diesem übereinstimmt, wobei die Signalform mit in Betracht gezogen wird, und A_3i+3 ist geeignet als Vorhersagewert B′_3i-1 für A_3i-1 und A_3i-3 ist geeignet als Vorhersagewert B′_3i+1 für A_3i+1.

Auf der anderen Seite wird für das Signal mit einem kleinen Farbsättigungsgrad nach Fig. 25B angenommen, daß für den Vorhersagewert, von dem angenommen wird, daß Fehler aufgrund des Komprimierens und Erweiterns klein sind, A_3i sowohl als Vorhersagewert B′′_3i-1 für den Abtastwert A_3i-1 als auch als Vorhersagewert B′′_3i+1 für den Abtastwert A_3i+1 geeignet ist. Das bedeutet, (B′′_3i-1 = B′′_3i+1 = A_3i).

Das bedeutet, wenn ein Vorhersagewert, der soweit wie möglich dem ursprünglichen Abtastwert entspricht, ausgewählt wird, daß die Fehler klein sind, auch wenn die dazwischenliegende Differenz komprimiert und erweitert wird.

Wenn es in dem zusammengesetzten Videosignal Signale mit einem großen Sättigungsgrad, wie nach Fig. 25A, und Signale mit einem kleinen Sättigungsgrad, wie nach Fig. 25B, gibt, werden aus den oben erwähnten Gründen im Zusammenhang mit Fig. 25A für den ursprünglichen Abtastwert A_3i+1 der Abtastwert (A_3i-3), der um eine Periode dem anderen gegenüber vorhergeht, d. h. gerade 4 Abtastwerte vor dem anderen ist, und für den ursprünglichen Abtastwert A_3i-1 der Abtastwert (A_3i+3), der gegenüber dem anderen 1 Periode später kommt, d. h. gerade 4 Abtastwerte nach ihm ist, als Vorhersagewerte ausgewählt. Im Fall von Fig. 25B werden aus dem gleichen Grund für den ursprünglichen Abtastwert A_3i+1 der Abtastwert A_3i, der auf der linken Seite zu ihm benachbart ist, und für den ursprünglichen Abtastwert A_3i-1 der Abtastwert A_3i, der zu ihm auf der rechten Seite benachbart ist, ausgewählt als der Vorhersagewert.

Das heißt, daß, wenn das zusammengesetzte Videosignal, um das es sich handelt, ein Signal mit einem großen Farbsättigungsgrad ist, es bevorzugt wird, einen Abtastwert als Vorhersagewert auszuwählen, der um 1 Periode verschoben ist, d. h. der gerade 4 Abtastwerte davon entfernt ist, und daß, wenn ein Signal mit einem kleinen Farbsättigungsgrad vorliegt, es vorgezogen wird, einen Abtastwert, der an den ursprünglichen Abtastwert angrenzt, als den Vorhersagewert auszuwählen.

Da es jedoch gewöhnlicherweise nicht bekannt ist, ob das zusammengesetzte Videosignal, um das es sich handelt, ein Signal mit einem großen Farbsättigungsgrad oder einem kleinen Farbsättigungsgrad ist, werden zuerst zwei Abtast werte, von denen der eine an den ursprünglichen Abtastwert angrenzt und der andere um eine Periode verschoben wird, d. h. von ihm eine Entfernung von 4 Abtastwerten hat, als voraussichtliche Vorhersagewerte für den ursprünglichen Abtastwert ausgewählt. Danach wird das Kodieren und das Dekodieren in der Realität durch den Einsatz von beiden ausgeführt. Auf diese Art und Weise wird herausgefunden, welcher kleinere Fehler ergibt und dieser wird als wirkli cher Vorhersagewert ausgewählt.

Im nachfolgenden wird der oben beschriebene Ablauf konkret erläutert. Das vorläufige Dekodieren wird durch den Einsatz der voraussichtlichen Vorhersagewerte ausgeführt. Die Vorhersagewerte B_3i-1 und B_3i+1, für die die Fehler gegen über den ursprünglichen Abtastwert klein sind, werden ausgewählt und deren Differenzen werden mit Einsatz der nachfolgenden Gleichungen ermittelt:

Diese zwei Differenzdaten werden komprimiert und mit einer Bitanzahl m (<n) kodiert.

Bei dieser Ausführungsform werden zwei Differenzdaten C_3i-1 und C_3i+1 kodiert zu den komprimierten Differenzdaten D_3i-1 und D_3i+1 mit m=4 Bits. Weiterhin wird bei dieser Ausführungsform beim Dekodieren festgestellt, mit welchem Vorhersagewert das Kodieren durchgeführt worden ist, und ein Kennzeichen, das die Auswahl des Vorhersagewerts (predicted value) angibt, wird so übertragen, daß das Dekodieren richtig ausgeführt werden kann.

Bei dieser Ausführungsform, da der reale Vorhersagewert aus zwei Arten von Vorhersagewerten ausgewählt wird, ist die Bitanzahl für das Kennzeichen gleich 1. Auf diese Art und Weise ist die Bitanzahl pro Bildelement gleich 16/3=5,33. Die Bitanzahl wird um den Faktor 16/21 mit Bezug auf dieje nige reduziert, die bei dem Verfahren erforderlich ist, bei dem alle Abtastwerte mit 7 Bits dekodiert werden.

Da angenommen wird, daß das Arbeitsprinzip im obenstehenden gut verstanden worden ist, wird zur Fig. 23 zurückgekehrt, um den Betrieb der Schaltung untenstehend zu erläutern.

Ein digitales Videosignal A (a in Fig. 24) mit n (=7) Bits, das am Eingangsanschluß A zugeführt wird, wird der Vorhersagewertberechnungsschaltung 7 und einer Verzöge rungsschaltung 2 zugeführt. In der Verzögerungsschaltung 2 werden Daten B (b in Fig. 24), die um eine Zeit 2 τ verzö gert werden, die zweimal so lang ist wie die Abtastperiode τ, der Speicherschaltung 5 eingegeben und zur gleichen Zeit der Verzögerungsschaltung 3 zugeführt. Die Daten C (c in Fig. 24), die mit einer Zeit τ verzögert werden auf die gleiche Weise wie in der Verzögerungsschaltung 3, werden der Datenspeicherschaltung 6 und der Verzögerungsschaltung 4 zugeführt. Weiterhin werden die Daten D (d in Fig. 24), die um eine Zeit τ in der Verzögerungsschaltung 4 verzögert werden, der Datenspeicherschaltung 12 zugeführt. Jede dieser Datenspeicherschaltungen 5, 6 und 12 und die anderen Datenspeicherschaltungen 8 und 9 nehmen Daten mit einem Intervall 3 τ heraus, das dreimal so lang wie die Abtastperiode τ ist, und ihre Ausgaben E, F, G, I und K werden mit e, f, g, i und k in Fig. 24 angegeben.

Die Vorhersagewertberechnungsschaltung 7 ist z. B. aus zwei Datenspeicherschaltungen 8 und 9 zusammengesetzt und versorgt die Vorhersagewertauswahlschaltung 11 mit den Ausgangsdaten F (f in Fig. 24) von der Datenspeicherschaltung 6, als erste Vorhersagewerte H (h in Fig. 24) und J (j in Fig. 24) und mit den Ausgangsdaten E (e in Fig. 24) und G (g in Fig. 24) jeweils von den Speicherschaltungen 5 und 12. Sie führt weiterhin ein Signal, das durch ein Verzögern der Ausgangsdaten F (f in Fig. 24) von der Datenspeicherschaltung 6 um eine Zeit 3 τ in der Datenspeicherschaltung 9 gewonnen wird, der Vorhersagewertauswahlschaltung 11 als einen zweiten Vorhersagewert I (i in Fig. 24) zu, und die Ausgangsdaten E (e in Fig. 24) von der Datenspeicherschaltung 5 und die Ausgangsdaten von der Datenspeicherschaltung 8, das aus dem Signal A, das an dem Anschluß 1 anliegt, mit einem Intervall einer Zeit 3 τ als ein Vorhersagewert K (k in Fig. 24) herausgenommen wird, der dem Ausgangsdatum G (g in Fig. 24) von der Datenspeicherschaltung 12 entspricht, der Vorhersage wertauswahlschaltung 11 zuführt.

Die Ausgangsdaten E (e in Fig. 24) von der Datenspeicher schaltung 5 und die Ausgabedaten G (g in Fig. 24) von der Datenspeicherschaltung 12 werden ebenfalls der Vorhersage wertauswahlschaltung 11 zugeführt. Vorhersagewerte für die Signale E und G werden aus den ersten Vorhersagewerten H und J und den zweiten Vorhersagewerten I und K und den Daten L (l in Fig. 24) als ein Vorhersagewert für das Signal E und Daten M (m in Fig. 24) als ein Vorhersagewert für das Signal G einem der Subtrahierer 10 und 13 zugeführt. Zur gleichen Zeit wird das Kennzeichen Z, das die Auswahl des Vorhersagewerts anzeigt, der Kennzeichenaddierschaltung 15 zugeführt.

Die Ausgangsdaten E (e in Fig. 24) und G (g in Fig. 24) von den Datenspeicherschaltungen 5 und 12 werden den anderen Subtrahierern 10 und 13 zugeführt. Differenzoperationen werden zwischen ihnen und den Vorhersagewerten L und M von der Vorhersagewertauswahlschaltung 11 ausgeführt, und Differenzdaten N (n in Fig. 24) und O (o in Fig. 24) von n+1 (=8) Bits werden ermittelt. Die Ausgangsdaten N und O von diesen Subtrahierern 10 und 13 werden den ROMs 14 und 16 jeweils eingegeben und werden in komprimierte Differenzdaten P und Q (p und q in Fig. 24) mit m (=4) Bits umgesetzt.

Die Umsetzkennlinien in den ROMs 14 und 16, im Fall n=7 und m=4, werden als identisch zu denen nach Fig. 3 angenommen.

Als ein Beispiel, wenn der Wert von N oder O (d. h. der Wert der Differenzdaten C_3i-2, C_3i+1 oder C_3i-4, C_3i-1) ein Datum ist, das einen Wert von 54 hat, wie in Fig. 3 angegeben, werden Daten (D_3i-2, D_3i+1 oder D_3i-4, D_3i-1) entsprechend a₅ von den ROMs 14 und 16 als Daten P und Q (p und q in Fig. 24) ausgegeben. Auf diese Art und Weise werden in den ROMs 14 und 16 jeweils Differenzdaten N und O mit n+1 (=8) Bits in Daten P und Q mit m (=4) Bits jeweils umgesetzt, wobei jedes einem der Eingänge des Datenauswählers 17 zugeführt wird.

Die Ausgangsdaten F (f in Fig. 24) von der Datenspeicher schaltung 6 werden dem anderen Eingang des Datenauswählers 17 über die Kennzeichenaddierschaltung 15 als ein Referenzabtastwert zugeführt. Die Kennzeichenaddierschaltung 15 liefert ein Kennzeichen, das angibt, welcher der Vorhersagewerte ausgewählt wird, die von der Vorhersagewertauswahlschaltung 11 kommen, und Daten R (r in Fig. 24) mit n+1 (=8) Bits, die durch das Addieren eines Bits (z. B. "0", in dem Fall, wenn die ersten Vorhersagewerte H und J ausgewählt werden, und "1", für den Fall, wenn die zweiten Vorhersagewerte I und K ausgewählt werden als Vorhersagewerte für die Daten E und G) zu dem Ausgangssignal F, das von der Datenspeicherschaltung 6 kommt, werden an den Datenauswähler 17 ausgegeben. Der Datenauswähler 17 wählt abwechselnd die Daten P und Q mit m (=4) Bits aus den ROMs 14 und 16 und die Daten R mit n+1 (=8) Bits von der Kennzeichenaddierschaltung 15 aus, die am Anschluß 18 ausgegeben werden.

Demzufolge kann diese Ausgabe S (s in Fig. 24) von dem Datenauswähler 17 durch einen Kode in der Reihenfolge (D_3i-1, A′_3i, D_3i+1) ausgedrückt werden, dessen Bitanzahl (m, n+1, m) jeweils entspricht. Die anderen Abtastwerte werden in der Bitanzahl auf die gleiche Weise, wie oben beschrieben, komprimiert, indem drei Abtastwerte zusammen in eine Gruppe gebracht werden und indem sie hintereinander folgend als 3 Kodes mit den Bit (m, n+1, m) kodiert werden. Auf diese Art und Weise wird das Ausgangssignal S, das durch ein Komprimieren des Eingangssignals in der Bitanzahl in dem Kodierer (der Kodieranordnung) nach Fig. 23 ermittelt wird, am Anschluß 18 ausgegeben und in den Speicher 605 durch den PCM-Prozessor 604, der in der vorher beschriebenen Fig. 22 angegeben ist, eingeschrieben.

Die Daten, die in den Speicher 605 eingeschrieben und in der Bitanzahl komprimiert worden sind, werden nacheinander von dem PCM-Prozessor 604 ausgelesen, wie oben beschrieben, und das parallele Datenauslesen wird nachfolgend in serielle Daten umgesetzt, die als serielle Daten U von dem PCM-Prozessor 604 ausgegeben werden. Diese serielle Daten ausgabe U wird auf das Magnetband 609 mit dem Magnetkopf 608 über den Modulator 606 und dem Aufzeichnungsverstärker 607 aufgezeichnet.

Jetzt wird der Dekodierer 613 nach Fig. 22 erläutert. Fig. 26 ist ein Blockdiagramm, das den Aufbau der Schaltung des Dekodierers 613 zeigt. Fig. 27 ist ein Zeitdiagramm von Signalen an verschiedenen Stellen der Schaltung nach Fig. 26. Auf die Fig. 26 und 27 wird Bezug genommen. Bei der Wiedergabe werden die aufgezeichneten Daten, wie oben beschrieben, mit dem Magnetkopf 608 von dem Magnetband 609 gelesen und geeignet wiedergegeben und demoduliert mit dem Wiedergabeentzerrer 610 und dem Demodulator 611. Auf diese Art und Weise wird eine serielle Datenausgabe U′, die ähnlich der oben beschriebenen Datenausgabe U ist, von dem Demodulator 611 ermittelt.

Diese serielle Datenausgabe U′ wird von dem PCM-Prozessor 604 in parallele Daten umgesetzt, die nacheinander in den Speicher 605 eingeschrieben werden. Ein Ausgangssignal S′, das ähnlich dem Ausgangssignal S des Kodierers 603 ist, wird von dem PCM-Prozessor 604 ermittelt und dieses Ausgangssi gnal S′ wird dem Anschluß 33 des Dekodierers 613, wie in Fig. 26 gezeigt ist, zugeführt.

Die Ausgangsdaten S′ (s′ in Fig. 27), die über den Anschluß 33 in Fig. 26 eingegeben werden und die von dem PCM-Prozessor 604 ausgegeben worden sind, werden dem Vorher sagewert der Vorhersagewertberechnungsschaltung 39 und einer Verzögerungsschaltung 34 zugeführt. Die Daten B′ (b′ in Fig. 27), die um eine Zeit 2 τ in der Verzögerungsschaltung 34 verzögert worden sind, werden einer Datenspeicherschaltung 37 und einer Verzögerungsschaltung 35 eingegeben. Die Daten C′ (c′ in Fig. 27) werden in ähnlicher Weise um eine Zeit τ in der Verzögerungsschaltung 35 verzögert und werden einer Datenspeicherschaltung 38 und einer Verzögerungsschal tung 36 zugeführt. Die Daten D′ (d′ in Fig. 27), die weiterhin um eine Zeit in einer Verzögerungsschaltung 36 verzögert worden sind, werden einer Datenspeicherschaltung 42 zugeführt. Die Daten E′ und G′ (e′ und g′ in Fig. 27), die ermittelt mit einem Intervall 3 τ aus den Datenspeicherschaltungen 37 und 42 herausgenommen worden sind, werden den ROMs 43 und 45 jeweils zugeführt als Adreßsignale mit m (=4) Bits.

Die Daten E′ und G′ (D_3i-2, D_3i+1 von e′ und D_3i-4, D_3i-1 von g′ in Fig. 27) mit m (=4) Bits, die von den Datenspeicherschaltungen 37 und 42 ausgegeben worden sind, werden in Daten H′ und I′ (C′_3i-2, C′_3i+1 von h′ und C′_3i-4, C′_3i-1 von i′ in Fig. 27) mit n+1 (=8) Bits entsprechend den Kennlinien nach Fig. 3 (oben erwähnt) in dem ROM 43 bzw. 45 umgesetzt. Als Beispiel, wie in Fig. 3 angegeben, wenn die Ausgangsdaten E′ oder G′ von den Datenspeicherschaltungen 37 und 42 a₅ entsprechen, werden die Daten H′, I′ mit einem Wert von 54 von den ROMs 43, 45 ausgegeben. Die Ausgangsdaten H′ und I′, die auf diese Weise in n+1 (=8) Bits umgesetzt worden sind, werden einem der Eingänge der Addierer 46 und 47 zugeführt.

Auf der anderen Seite ist die Vohersagewertberechnungs schaltung 39 aus zwei Datenspeicherschaltungen 40 und 41 zusammengesetzt, z. B. wie beim Kodierer nach Fig. 23. Die Ausgangsdaten F′ (f′ in Fig. 27) mit n (=7) Bits, die durch ein Beseitigen eines Bits des Kennzeichens Z ermittelt werden, das angibt, welcher der Vorhersagewerte ausgewählt wird, um die Abtastwerte zu kodieren, die sich vom Referenzabtastwert beim Kodieren des Ausgangssignals mit n+1 (=8) Bits unterscheiden, werden von der Datenspei cherschaltung 38 aus dem Datenauswähler 44 als die ersten Vorhersagewerte J′ und L′ (j′ und l′ in Fig. 27) entspre chend den Ausgangsdaten H′ und I′ (h′ und i′ in Fig. 27) den ROMs 43 und 45 zugeführt. Auf der anderen Seite werden Daten, die ermittelt worden sind, indem die Ausgangsdaten F′ (f′ in Fig. 27) von der Datenspeicherschaltung 38 um eine Zeit 3 in der Datenspeicherschaltung 41 verzögert werden, dem Datenauswähler 44 als zweiter Vorhersagewert K′ (k′ in Fig. 27) entsprechend den Ausgangsdaten H′ (h′ in Fig. 27) vom ROM 43 zugeführt und die Ausgangsdaten von der Daten speicherschaltung 40, die ermittelt worden sind, indem Daten mit einem Intervall von der Zeit 3 τ aus den Daten S′ herausgenommen worden sind, die über den Anschluß 33 zuge führt werden, werden dem Datenauswähler 44 als zweiter Vorhersagewert M′ (m′ in Fig. 27) entsprechend den Aus gangsdaten I′ (i′ in Fig. 27) vom ROM 45 aus zugeführt.

Der Datenauswähler 44 wählt einen aus den Vorhersagewerten J′ und K′ entsprechend den zugeführten Ausgangsdaten H′ vom ROM 43 und einen von den Vorhersagewerten I′ und M′ entspre chend den Ausgangsdaten I′ vom ROM 45 in Abhängigkeit vom Kennzeichen Z aus, das angibt, welcher der Vorhersagewerte beim Kodieren ausgewählt worden ist, die die Ausgabedaten von der Datenspeicherschaltung 38 sind, und gibt sie aus. Zum Beispiel werden als Vorhersagewerte entsprechend den Ausgangsdaten H′ und I′ von den ROMs 43 und 45 die ersten Vorhersagewerte J′ und K′ in dem Fall ausgewählt, wenn das Kennzeichen Z=0 ist, und die zweiten Vorhersagewerte K′ und M′ in dem Fall ausgewählt, wenn das Kennzeichen Z=1 ist, und jeweils als Daten N′ und O′ (n′ und o′ in Fig. 27) ausgegeben.

Jeder der Vorhersagewerte N′ und O′, der von den Datenauswähler 44 ausgewählt und ausgegeben worden ist, wird dem anderen Eingang jedes Addierers 46 und 47 zugeführt und die ursprünglichen Abtastwerte werden wiedergewonnen, indem die Operationen ausgeführt werden, die durch die folgenden Gleichungen entsprechend der vorher angegebenen Gleichung (5) angegeben sind:

wobei B_3i-1 und B_3i+1 Vorhersagewerte und C′_3i-1 und C′_3i+1 erweiterte Differenzdaten sind.

P′ und Q′ (p′ und q′ in Fig. 27), die von den Addierern 46 bzw. 47 hergestellt worden sind, werden jeweils einem der Eingänge des Datenauswählers 48 zugeführt. Die Daten F′, die durch das Entfernen eines Bits des Kennzeichens Z von der Datenspeicherschaltung 38 ermittelt werden, werden dem anderen Eingang des Datenauswählers 48 zugeführt. Die Ausgangsdaten P′ und Q′ von den Addierern und die Ausgangs daten F′ von der Datenspeicherschaltung 38 werden abwechselnd ausgewählt und von dem Datenauswähler 48 ausgegeben und die Daten A′ (a′ in Fig. 27), die identisch mit den ur sprünglichen Daten A sind, werden an dem Anschluß 49 ausge geben. Die Daten A′, die an dem Anschluß 49 ausgegeben werden, werden in ein analoges Signal mit dem D/A-Wandler 31 umgesetzt und das ursprüngliche Bildsignal V′ wird wieder hergestellt und am Anschluß 32 ausgegeben.

Als nächstes wird die Vorhersagewertauswahlschaltung 11 in Fig. 23 erklärt. Fig. 28 ist ein Blockdiagramm, das ein konkretes Beispiel einer solchen Vorhersagewertauswahlschaltung 11 zeigt. Fig. 29 ist ein Zeitdiagramm für Signale an verschiedenen Stellen der Schaltung nach Fig. 28.

Hier wird auf die Fig. 28 und 29 Bezug genommen. Jedes der ursprünglichen Abtastdaten E und G (A_3i+1 und A_3i-1 von e und g in Fig. 29), das von den Datenspeicherschaltungen 5 und 12 kommt und an den Anschlüssen 50 und 53 eingegeben wird, wird einem der Eingänge der Addierer 56, 57 bzw. der Addierer 58, 59 zugeführt. Der erste Vorhersagewert H (B′_3i-2 und B′_3i+1 von h in Fig. 29) für die Daten E von der Datenspeicherschaltung 6, der an dem Anschluß 51 einge geben wird, wird dem anderen Eingang des Subtrahierers 56 zugeführt und der zweite Vorhersagewert I (B′′_3i-2 und B′′_3i+1 von i in Fig. 29) für die Daten E von der Daten speicherschaltung 9, der an dem Anschluß 52 eingegeben worden ist, wird dem anderen Eingang des Subtrahierers 57 zugeführt. Auf gleiche Art und Weise wird der erste Vorher sagewert J (B′_3i-4 und B′_3i-1 von j in Fig. 29) für die Daten G von der Datenspeicherschaltung 6, der an dem An schluß 54 eingegeben wird, dem anderen Eingang des Subtrahierers 58 zugeführt und der zweite Vorhersagewert K (B′′_3i-4 und B′′_3i-1 von k in Fig. 29) für die Daten G von der Datenspeicherschaltung 8, der am Anschluß 55 eingegeben wird, wird dem anderen Eingang des Subtrahierers 59 zugeführt. In jedem der Subtrahierer 56, 57, 58 und 59 wird eine Differenzoperation zwischen dem ersten oder dem zweiten Vorhersagewert und den zugeordneten Abtastdaten ausgeführt und Differenzdaten W, X, Y und Z mit n+1 (=8) Bits (w, x, y und z in Fig. 29) werden ermittelt. Diese Ausgangsdaten W, X, Y und Z, die von den Subtrahierern 56, 57, 58 und 59 kommen, werden den ROMs 60, 61, 62 und 63 jeweils zugeführt, als Signale mit n+1 (=8) Bits. Die Daten W, X, Y und Z mit n+1 (=8) Bits, die von den Subtrahierern 56, 57, 58 und 59 ausgegeben worden sind, werden in Daten W′, X′, Y′ und Z′ (w′, x′, y′ und z′ in Fig. 29) mit n+1 (=8) Bits jeweils umgesetzt, d. h. die Bitanzahl bleibt die gleiche, entsprechend den Kennlinien, die in der Fig. 3, wie oben angegeben, gezeigt werden in den ROMs 60, 61, 62 und 63.

Diese Prozedur entspricht der Tatsache, daß zwei Schritte zur Umsetzung der Differenzdaten mit n+1 (=8) Bits in komprimierte Differenzdaten mit m (=4) Bits mit den ROMs 14 und 16 in dem Kodierer nach Fig. 23 und beim Umsetzen dieser komprimierten Differenzdaten mit m (=4) Bits in Differenzdaten mit n+1 (=8) Bits mit den ROMs 43 und 45 in dem Dekodierer nach Fig. 26 auf einen Schlag ausgeführt worden sind.

Die Ausgangsdaten W′, X′, Y′ und Z′, die von den ROMs 60, 61, 62 und 63 kommen, werden Addieroperationen unterzogen, d. h. vorläufig dekodiert, mit den Vorhersagewerten H, I, J und K in den Addierern 64, 65, 66 und 67. Der Addierer 64 gibt die vorläufig dekodierten Daten E′ (e′ in Fig. 29) für die Daten E aus, wenn der erste Vorhersagewert H eingesetzt wird, und der Addierer 65 gibt die vorläufig dekodierten Daten E′′ (e′′ in Fig. 29) für die Daten E aus, wenn der zweite Vorhersagewert I eingesetzt wird.

Auf die gleiche Art und Weise gibt der Addierer 66 die vorläufig dekodierten Daten G′ (g′ in Fig. 29) für die Daten G aus, wenn der erste Vorhersagewert J verwendet wird, und der Addierer 67, gibt die vorläufig dekodierten Daten G′′ (g′′ in Fig. 29) für die Daten G aus, wenn der zweite vorhergesagte Wert K verwendet wird. Diese Vorhersagewerte E′, E′′, G′ und G′′ von den Addierern 64, 65, 66 und 67 werden einem der Eingänge der Subtrahierer 68, 69, 70 und 71 zugeführt, die Differenzoperationen zwischen diesen und den ursprünglichen Abtastdaten, die den anderen der Eingänge der Subtrahierer 68 und 69 zugeführt werden, bzw. den ursprünglichen Daten G, die den anderen der Eingänge der Subtrahierer 70 und 71 zugeführt werden, ausführen.

Diese Differenzausgaben der Subtrahierer 68, 69, 70 und 71 zeigen Fehler zwischen den vorläufig dekodierten Daten, die durch den Einsatz der jeweiligen Vorhersagewerte ermittelt werden, und den ursprünglichen Daten an. Die Differenzaus gaben der Subtrahierer 68 und 70, die die Fehler sind, wenn der erste Vorhersagewert verwendet wird, werden dem Addierer 72 zugeführt, wohingegen die Differenzausgaben der Subtrahierer 69 und 71, die die Fehler sind, wenn der zweite Vorhersagewert verwendet wird, dem Addierer 73 zugeführt werden.

Die Ausgaben der Addierer 72 und 73 werden dem Betragver gleicher 73 bzw. Niveauvergleicher 73 zugeführt. Als Bei spiel "0", wenn der Ausgangsbetrag des Addierers 72 niedriger als der Ausgangsbetrag des Addierers 73 ist, d. h. wenn die Fehler zwischen den vorläufig dekodierten Daten E′ und G′, wenn die ersten Vorhersagewerte H und J verwendet werden, und den ursprünglichen Daten E und G kleiner sind als die Fehler zwischen den vorläufig dekodierten Daten E′′ und G′′, wenn die zweiten Vorhersagewerte I und K verwendet werden, und den Originaldaten E und G ist und zum anderen "1", wenn der Ausgangsbetrag des Addierers 72 höher als der Ausgangsbetrag des Addierers 73 ist, d. h. wenn die Fehler zwischen den vorläufig dekodierten Daten E′ und G′, wenn die ersten Vorhersagewerte H und J verwendet werden, und den ursprünglichen Daten E und G größer sind, als die Fehler zwischen den vorläufig dekodierten Daten E′′ und G′′, wenn die zweiten Vorhersagewerte I und K verwendet werden, und den ursprünglichen Daten E und G ist, ausgegeben werden von dem Betragsvergleicher 74 als das Kennzeichen an dem Anschluß 101 und zur gleichen Zeit den Datenauswählern 75 und 76 zugeführt werden.

Die ersten Vorhersagewerte H und J und die zweiten Vorhersagewerte I und K werden den Datenauswählern 75 und 76 zugeführt. Zum Beispiel werden, wenn das Kennzeichen Z des Betragsvergleichers 74 "0" ist, die ersten Vorhersagewerte H und J ausgewählt und ausgegeben. Das bedeutet, daß der erste Vorhersagewert H als Vorhersagewert für die Daten E als Daten L an einem Anschluß 97 von dem Datenauswähler 75 ausgegeben wird und daß der erste Vorhersagewert J als der Vorhersagewert für die Daten G als Daten M an dem Anschluß 99 von dem Datenauswähler 76 ausgegeben wird. Auf der anderen Seite werden, wenn das Kennzeichen Z von dem Be tragsvergleicher 74="1" ist, die zweiten Vorhersagewerte I und K ausgewählt und ausgegeben. Das bedeutet, daß der zweite Vorhersagewert I als der Vorhersagewert für die Daten E als Daten L an dem Anschluß 97 von dem Datenauswähler 75 ausgegeben wird und daß der zweite Vorhersagewert K als der Vorhersagewert für die Daten G als Daten M an dem Anschluß 99 von dem Datenauswähler 76 ausgegeben wird.

Die Ausgabedaten der Vorhersagewertauswahlschaltung, die an den Anschlüssen 97, 99 und 98 ausgegeben werden, d. h. die Vorhersagewerte L und M und das Kennzeichen Z, werden den Subtrahierern 10 und 13 und der Kennzeichenaddierschal tung 15 jeweils zugeführt und der oben erwähnte Kodierablauf wird dort ausgeführt.

Als nächstes wird ein anderes konkretes Beispiel der Vorher sagewertauswahlschaltung 11 in Fig. 23 mit Bezug auf Fig. 30 erläutert.

Gewöhnlicherweise, wenn ein Vorhersagewert, für den die Differenz zwischen dem Vorhersagewert und dem ursprünglichen Abtastdatum, d. h. der vorhergesagte Fehler, klein ist, eingesetzt wird, sind die Fehler zwischen den Daten, die unter Verwendung dieses Vorhersagewerts komprimiert und dekodiert werden, und den ursprünglichen Abtastdaten ebenfalls klein. Deshalb, wie in der Fig. 30 angegeben ist, werden Differenzen zwischen den ursprünglichen Abtastdaten E und G, die durch die Anschlüsse 77 und 80 eingegeben werden, und den ersten Vorhersagewerten H und J für die Daten E und G, die an den Anschlüssen 78 und 81 eingegeben werden, und Differenzen zwischen den ursprünglichen Abtastdaten E und G, die an den Anschlüssen 77 und 80 eingegeben werden, und den zweiten Vorhersagewerten I und K für die Daten E und G, die an den Anschlüssen 79 und 82 eingegeben werden, d. h. den vorhergesagten Fehlern, für diese vorhergesagten Fehler mit den Subtrahierern 83 und 85 bzw. den Subtrahierern 84 und 86 berechnet.

Die vorhergesagten Fehler W und Y für die ersten Vorhersage werte H und J, die Ausgangsdaten der Subtrahierer 83 und 85 sind, werden in dem Addierer 87 zusammenaddiert. Zur gleichen Zeit werden die vorhergesagten Fehler X und Z für die zweiten Vorhersagewerte I und K, die Ausgangsdaten von den Subtrahierern 84 und 86 sind, in dem Addierer 88 zusammenad diert. Der Betrag des vorhergesagten Fehlers, der unter Einsatz des ersten Vorhersagewertes ermittelt wird, der die Ausgabe des Addierers 87 ist, und derjenige des vorhergesag ten Fehlers, der unter Einsatz des zweiten Vorhersagewerts ermittelt wird, der die Ausgabe des Addierers 89 ist, werden miteinander in dem Betragsvergleicher 89 verglichen. Zum Beispiel wird "0", wenn die vorhergesagten Fehler, die unter Verwendung des ersten Vorhersagewerts ermittelt worden sind, kleiner sind als die vorhergesagten Fehler, die unter Verwendung des zweiten Vorhersagewerts ermittelt worden sind, und auf der anderen Seite wird "1", wenn die vorherge sagten Fehler, die unter Verwendung des ersten Vorhersagewerts ermittelt worden sind, größer sind als die vorhergesagten Fehler, die unter Verwendung des zweiten Vorhersagewerts ermittelt worden sind, von dem Betragsvergleicher 39 als das Kennzeichen Z an dem Anschluß 93 ausgegeben und zur gleichen Zeit dem Datenauswähler 90 und 91 zugeführt.

Die ersten Vorhersagewerte H und J und die zweiten Vorhersa gewerte I und K werden den Daten aus 90 und 91 jeweils zugeführt. Zum Beispiel werden die ersten Vorhersagewerte H und J, wenn das Kennzeichen Z gleich "0" ist, und die zweiten Vorhersagewerte I und K, wenn das Kennzeichen Z= "1" ist, ausgewählt und ausgegeben. Sie werden von den Datenauswählern 90 und 91 als Daten L und M an den Anschlüs sen 92 bzw. 94 ausgegeben.

Die Ausgangsdaten der Vorhersagewertauswahlschaltung, die an den Anschlüssen 92 und 94 und an dem Anschluß 93 ausgegeben werden, d. h. die vorhergesagten Werte L und M und das Kennzeichen Z, werden den Subtrahierern 10 und 13 und der Kennzeichenaddierschaltung jeweils zugeführt, wie in der Fig. 23 angegeben wird, und dort, wie vorher beschrieben, behandelt wie beim Kodieren. Wie oben erläutert, wird bei dieser Erfindung ein Abtastwert als Referenzabtastwert für jeweils N Abtastwerte mit einer ausreichend großen Bitanzahl n so kodiert, daß Quantisierungsfehler vernachlässigbar klein sind, und für die anderen Abtastwerte wird ein Vorhersagewert ausgewählt, für den Fehler mit Hinsicht auf die ursprünglichen Abtastdaten beim Dekodieren am kleinsten sind, und die Differenz zwischen dem Vorhersagewert und den ursprünglichen Abtastdaten wird mit einer Bitanzahl m kodiert, die kleiner ist als n (oben erwähnt). Auf diese Art und Weise kann die Bitanzahl der übertragenen oder aufge zeichneten/wiedergegebenen Daten und die Übertragungsrate um einen Faktor von [(n+1)+(N-1)×m]/N×n reduziert werden mit Hinsicht auf die, die nach dem bekannten Verfahren erforderlich ist, bei der alle Abtastwerte mit der Bitanzahl n kodiert werden.

Weiterhin werden entsprechend dieser Erfindung das Komprimieren in der Bitanzahl und der Erweiterungsprozeß, der hierzu invers ist, jeweils für jede Gruppe bestehend aus N Abtastwerten ausgeführt. Zudem, wie es klar wird aus den vorhergehenden Ausführungsformen, da in jedem Fall eine Rückkoppelungsschleife nicht vorkommt, vielmehr alle Anordnungen mit den Vorwärtskoppelformalismus aufgebaut sind, werden Einflüsse des Quantisierungsrauschens und von Kodierfehlern nicht auf das folgende Kodieren hintereinander ausgeübt, vielmehr können diese Einflüsse auf ein Minimum gehalten werden.

Obwohl in den oben beschriebenen Ausführungsformen Fälle, wo diese Erfindung angewendet wird, für eine magnetische Aufnahme/Wiedergabevorrichtung, wie z. B. VTR, gezeigt worden sind, ist diese Erfindung nicht darauf beschränkt, vielmehr ist es eine Selbstverständlichkeit, daß sie in allen Fällen angewendet werden kann, wo Videosignale im Zustand von digitalen Signalen, wie z. B. in sogenannten digitalen Fernsehempfängern usw., übertragen werden.

Weiterhin, obwohl in den obenstehenden Ausführungsformen Fälle gezeigt wurden, bei denen ein Referenzabtastwert, der an relevanten Abtastwerten innerhalb einer Zeile angrenzt, und ein Referenzabtastwert, der 4 Abtastwerte davon entfernt ist und die gleiche Phase des Farbhilfsträgers aufweist, als Vorhersagewerte eingesetzt werden, wie in den Fig. 25A und 25B angegeben wird, ist diese Erfindung nicht darauf beschränkt, vielmehr kann sie genauso in dem Fall angewendet werden, wo der Vorhersagewert auf der Basis der Referenzabtastwerte von zwei benachbarten Zeilen berechnet wird. Das heißt, das diese Erfindung auch in dem Fall gültig ist, bei dem erste Vorhersagewerte für beide Abtastwerte B 1 und B 2, die komprimiert und kodiert werden sollen und mit einer Marke Δ angegeben sind, in der l-ten Zeile vorgeschlagen werden ein Referenzabtastwert A 5, angegeben mit der Marke o innerhalb der l-ten Zeile zu sein; ein zweiter Vorhersagewert C 1 für den Abtastwert B 1 wird berechnet, z. B. entsprechend C 1=(A 1+A 6+A 7)/3, unter Verwendung eines Referenzabtastwertes A 1 innerhalb der (l-1)-ten Zeile, wobei ein Referenzabtastwert A 6 innerhalb der l-ten und ein Referenzabtastwert A 7 innerhalb der (l+1)-ten Zeile, die die gleiche Phase des Farbhilfsträgers wie die des Abtastwertes B 1 aufweist; und ein zweiter Vorhersagewert C 2 für den Abtastwert B 2 wird berechnet, z. B. entsprechend C 2=(A 3+A 4+A 9)/3, indem ein Referenzabtastwert A 3 innerhalb der (l-1)-ten Zeile und ein Referenzabtastwert A 4 innerhalb der l-ten Zeile und ein Referenzabtastwert A 9 innerhalb der (l+1)-ten Zeile verwendet werden. Weiterhin kann diese Erfindung ebenso in dem Fall angewendet werden, wenn der Vorhersagewert auf der Basis der Referenzabtastwerte in benachbarten Halbbildern oder in benachbarten Vollbildern berechnet wird.

Obwohl in den oben beschriebenen Ausführungsformen der Fall gezeigt wurde, bei dem hintereinanderfolgende N Abtastwerte zu einem Satz zusammengelegt wurden, und für alle verbleibenden Abtastwerte von diesen N Abtastwerten mit Ausnahme eines Abtastwerts, der der Referenzabtastwert ist, entweder die Differenz zwischen dem ersten Vorhersagewert von jedem von ihnen und des Referenzabtastwertes komprimiert und kodiert wurde oder die Differenz zwischen dem zweiten Vorhersagewert für jeden von ihnen und dem Referenzabtastwert komprimiert und kodiert wurde, ist diese Erfindung nicht darauf beschränkt, vielmehr kann sie genauso gut in dem Fall angewendet werden, wenn der erste oder zweite Vorhersagewert individuell für jeden der verbleibenden Abtastwerte ausgewählt wird, und die Differenz zwischen dem ausgewählten Vorhersagewert und dem Referenzabtastwert wird komprimiert und kodiert. In diesem Fall reicht es aus, ein Kennzeichen zu addieren, das anzeigt, welcher Vorhersagewert für jeden der Abtastwerte, der komprimiert und kodiert worden ist, ausgewählt worden ist, was von dem Bereich dieser Erfindung nicht abweicht. Weiterhin, obwohl in den oben angegebenen Ausführungsformen der Fall, bei dem zwei Arten von Vorhersagewerten für jeden Abtastwert, der komprimiert und kodiert werden mußte, berechnet worden ist, gezeigt wurde, ist diese Erfindung darauf nicht beschränkt, vielmehr kann sie genauso gut in dem Fall angewendet werden, wo mehr als zwei Arten von Vorhersagewerten für jeden Abtastwert, der komprimiert und kodiert werden muß, berechnet werden. In diesem Fall ist es ausreichend, die Bitanzahl, die für das Kennzeichen erforderlich ist, das anzeigt, welcher Vorhersagewert für jeden der Abtastwerte ausgewählt worden ist, zu erhöhen, was nicht von dem Anwendungsbereich dieser Erfindung abweicht.

Weiterhin, obwohl in den obenstehenden Ausführungsformen der Fall gezeigt wurde, bei dem hintereinanderfolgende N Abtastwerte zu einem Satz zusammengelegt wurden, und für alle verbleibenden N-1 Abtastwerte von diesen N Abtastwerten mit Ausnahme eines Abtastwertes, der der Referenzabtastwert ist, die Differenz zwischen einem Vorhersagewert für alle von ihnen und des Abtastwertes komprimiert und kodiert wurde, ist diese Erfindung nicht darauf beschränkt, sondern kann vielmehr genauso gut in dem Fall angewendet werden, wenn mindestens einer der N-1 Abtastwerte mit Ausnahme des Referenzabtastwertes nicht kodiert wird und die anderen Abtastwerte komprimiert und kodiert werden.

Das bedeutet, wie in der Fig. 32 angegeben wird, daß ein Abtastwert A_3i, A_3i+3, angegeben mit der Marke o, für alle 3 Abtastwerte der Referenzabtastwert ist, der mit n (=7) Bits kodiert wird; ein Abtastwert A_3i-1, A_3i+2, angegeben mit der Marke x, wird nicht kodiert; und für die anderen Abtastwerte A_3i-2, A_3i+1, A_3i+4, angegeben mit der Marke Δ, wird die Differenz zwischen dem Vorhersagewert davon und dem ur sprünglichen Abtastwert komprimiert und kodiert. Hier wird der Abtastwert, der mit der Marke x angegeben ist, der weder komprimiert noch kodiert wird, beim Dekodieren interpoliert, z. B. unter Verwendung des Mittelwerts von extrapolierten Werten, die aus den Abtastwerten, die auf beiden Seiten angrenzen und den Abtastwerten, die auf beiden Seiten übernächst benachbart sind, ermittelt werden (Vorher sagewert B_3i+2 für A_3i+2;

In diesem Fall werden der zweite und dritte Vorhersagewert für den Abtastwert, angegeben mit einer Marke Δ, berechnet; ein Vorhersagewert wird beim Kodieren für jeden Abtastwert, angegeben mit der Marke Δ, auf der Basis von vorläufigem Dekodieren oder vorhergesagten Fehlern, ähnlich zu den in den oben beschriebenen Ausführungsformen, ausgewählt; und ein Kennzeichen, daß das Ergebnis der Auswahl anzeigt, wird für jeden Abtastwert übertragen. Demzufolge kann jede der Daten mit einem Kode ausgedrückt werden, dessen Bitanzahl (0, n+1, m) entspricht. Auf diese Art und Weise ist es möglich, die Bitanzahl und die Übertragungsrate der übertra genen oder aufgezeichneten/wiedergegebenen Daten um [(n+1)+ m]/3×n gegenüber derjenigen zu erniedrigen, die für das bekannte Verfahren nach dem Stand der Technik erforderlich ist, bei dem alle Abtastwerte mit einer Bitanzahl n kodiert werden.

Wie oben erläutert, wird auch entsprechend zu solch einem Verfahren der Kodierungsprozeß ausgeführt, während die Vorhersagewerte für jeden Abtastwert, der komprimiert und kodiert werden muß, umgeschaltet werden, was nicht von dem Bereich dieser Erfindung abweicht. Weiterhin ist es offen sichtlich, daß diese Erfindung auch auf den Fall angewendet werden kann, wo der Vorhersagewert nicht nur auf der Basis von vorläufig dekodierten Daten des Abtastwerts, der kompri miert und kodiert werden muß, ausgewählt wird, sondern auch auf der Basis von sowohl den vorläufig dekodierten Daten und als auch den interpolierten Wert für den Abtastwert, der nicht kodiert wird und unter Verwendung der vorläufig dekodierten Daten und des Referenzabtastwertes ermittelt wird, ausgewählt wird.

Weiterhin, obwohl in den oben angegebenen Ausführungsformen der Fall, bei dem ein Kennzeichen, das anzeigt, welcher Vorhersagewert ausgewählt worden ist, gezeigt wurde, ist diese Erfindung nicht darauf beschränkt, sondern kann vielmehr genauso gut auf den Fall angewendet werden, bei dem ein Kennzeichen, das den Vorhersagewert anzeigt, nicht übertragen wird. Das bedeutet, wie bei dem Abtastwert, angegeben mit der Marke o, in Fig. 33 gezeigt wird, daß, wenn die Abtastung so ausgeführt wird, daß die Referenzabtastwerte bei der gleichen Abtastposition in unterschiedlichen Zeilen (oder unterschiedlichen Halbbildern oder Vollbildern) angesiedelt werden, da die Phasen von zwei Referenzabtastwerten in angrenzenden Zeilen (oder angrenzenden Halbbildern oder Vollbildern) zueinander invertiert sind, in dem Fall, bei dem eine Differenzoperation dort dazwischen ausgeführt wird, z. B. A_2M-A_1M (M ist eine ganze Zahl) gebildet wird, und die Differenzausgabe größer ist als ein vorgegebener Betrag, entschieden wird, daß es ein Signal mit einem höheren Farbsättigungsgrad ist, und ein Vorhersagewert wird ausge wählt aus den Referenzabtastwerten, die die gleiche Phase des Farbhilfsträgers aufweisen, die nahe an dem relevanten Referenzabtastwert sind. Auf der anderen Seite, in dem Fall, daß der Differenzausgang niedriger ist als der vorgegebene Betrag, wird entschieden, daß es ein Signal mit einem kleinen Farbsättigungsgrad ist, und ein Vorhersagewert wird aus den Referenzabtastwerten ausgewählt, die am nächsten zu dem relevanten Referenzabtastwert sind. Auf diese Weise wird die Komprimierung und Kodierung durch Auswählen einer dieser zwei Vorhersagewerte ausgeführt. Auch beim Dekodieren ist es möglich, den Vorhersagewert auf die gleiche Art und Weise auszuwählen. Auch dieser Fall weicht nicht vom Bereich dieser Erfindung ab. Zudem kann die Differenzoperation zwischen Referenzabtastwerten ausgeführt werden, die nahe beieinander in der gleichen Zeile und mit entgegengesetzter Phase vorkommen.

Wie oben erläutert wurde, ist es entsprechend dieser Erfindung möglich, den Betrag der Information der Signale ohne ein Verschlechtern des Videosignals, das übertragen werden soll, oder mit geringen Fehlereinflüssen, auch wenn sie erzeugt werden, und weiterhin ohne das Erzeugen irgend einer Fehlerausbreitung aufgrund der Anhäufung von Quanti sierungsrauschen oder Kodierungsfehlern zu erniedrigen, und dementsprechend kann die Übertragungsrate erniedrigt werden. Demzufolge ist es in einer magnetischen Aufnahme-/Wieder gabevorrichtung, wie z. B. einem digitalen VTR, möglich, die Aufzeichnungsdichte auf dem Band wesentlich zu erhöhen und eine ausreichende Aufzeichnungszeit mit einer Kassette vom kleinen Typ sicherzustellen. Deshalb kann die Arbeitsgeschwindigkeit der Hardware dafür vermindert werden, was ihre Herstellung mit ICs erleichtert, und man erhält den Effekt, daß die Kosten der Vorrichtung niedriger gemacht werden können und ihre Zuverlässigkeit erhöht werden kann.

Claims

1. Kodieranordnung, die digitale Signale, bestehend aus Abtastdaten, überträgt, die durch Abtasten und Quantisieren analoger Videosignale mit einer Anzahl von Quantisierungsbits n ermittelt werden, nachdem sie komprimiert und kodiert worden sind, gekennzeichnet durch,
eine Gruppenerzeugungseinrichtung (102-110; 902-906), die eine Gruppe aus jeweils N (N ist eine ganze Zahl größer als 2) der Abtastdaten bildet;
eine Referenzabtastdatumauswähleinrichtung (109; 905) zum Auswählen eines der N Abtastdaten als Refe renzabtastdatum für jede der von der Gruppenerzeugungs einrichtung gebildeten Gruppen;
Differenzberechnungseinrichtung (111, 112; 907, 908) zum Berechnen der Differenz zwischen mindestens einem der verbleibenden Abtastdaten mit Ausnahme des Refe renzabtastdatums in jeder der Gruppen und dem Referenz abtastdatum;
eine Komprimierungs- und Kodiereinrichtung (113, 114; 909, 910) zum Kodieren der von der Differenzberech nungseinrichtung ermittelten Differenz mit einer Bitanzahl, die kleiner ist als die Anzahl der Quanti sierungsbits n; und
einen Datenauswähler (118, 911) zum Ausgeben des von der Referenzabtastdatumauswähleinrichtung kommenden Referenzabtastdatums und von kodierten Differenzdaten, die von der Komprimierungs- und Kodiereinrichtung kommen, als zeitsequentielle digitale Daten.

2. Kodieranordnung nach Anspruch 1, dadurch gekennzeich net, daß die Differenzberechnungseinrichtung die Differenzen zwischen allen verbleibenden Abtastdaten und den Referenzabtastdaten berechnet.

3. Kodieranordnung nach Anspruch 2, dadurch gekennzeich net, daß die Komprimierungs- und Kodiereinrichtung alle Differenzen, die von der Differenzberechnungsein richtung kommen, kodiert.

4. Kodieranordnung, die digitale Signale, bestehend aus Abtastdaten, komprimiert und kodiert, die durch Abtasten und Quantisieren analoger Videosignale mit einer Anzahl von Quantisierungsbits n ermittelt werden, gekennzeichnet durch,
eine Gruppenerzeugungseinrichtung (3 und 4), die eine Gruppe von jeweils N (N ist eine ganze Zahl größer als 2) von Abtastdaten bildet;
eine Referenzabtastdatumauswähleinrichtung (6) zum Auswählen eines der N Abtastdaten als Referenzab tastdatum für jede der Gruppen, die von der Gruppener zeugungseinrichtung gebildet worden sind;
eine Vorhersagewerterzeugungseinrichtung zur Auswahl von Vorhersagewerten aus den Referenzabtastdaten zum Erzeugen eines Vorhersagewertes für mindestens einen der übrigen Abtastdaten mit Ausnahme des Referenzabtastdatums in jeder der Gruppen;
eine Differenzberechnungseinrichtung (10, 13) zum Berechnen der Differenz zwischen den Vorhersagedaten, die von der Vorhersagewerterzeugungseinrichtung kommen, und mindestens einem der verbleibenden Abtastdaten;
eine Komprimierungs- und Kodiereinrichtung (14, 16) zum Kodieren der von der Differenzberechnungseinrichtung ermittelten Differenz mit einer Bitanzahl, die kleiner ist als die Anzahl der Quantisierungsbits n; und
einen Datenauswähler (17) zum Ausgeben des Referenzabtastdatums, das von der Referenzabtastdatumauswähleinrichtung kommt, und der kodierten Differenzdaten, die von der Komprimierungs- und Kodiereinrichtung kommen, als zeitsequentielle digitale Daten.

5. Kodieranordnung nach Anspruch 1 oder Anspruch 4, gekennzeichnet durch eine Einrichtung (117, 902) zum Vermeiden, daß mindestens eines von den N (N ist eine ganze Zahl größer als 3) Abtastdaten dem Datenauswähler (118, 911) zugeführt wird, so daß es nicht kodiert wird.

6. Kodieranordnung nach Anspruch 5, gekennzeichnet durch eine Einrichtung zum Ausgeben von Abtastdaten, nachdem sie ausgedünnt worden sind, so daß kodierte Abtastdaten, die in unterschiedlichen Bildsignalzeilen für jeweils M (M ist eine ganze Zahl größer als 2) Bildsignalzeilen übertragen oder aufgezeichnet werden, die entsprechend einer vorgegebenen Regel kombiniert werden, eine Anzahl von 1 bis N haben, die unterschiedlich für unterschiedliche Zeilen sind.

7. Kodieranordnung nach Anspruch 5, gekennzeichnet durch eine Einrichtung zum Auswählen der N Abtastdaten, so daß die Abtastdaten benachbart zu den Abtastdaten, die nicht kodiert werden, auf beiden Seiten entweder die Referenzabtastdaten oder die zu komprimierenden und zu kodierenden Abtast-Daten in einer Serie von Daten sind, in der Sätze von N Abtastdaten hintereinander angeordnet werden.

8. Kodieranordnung nach Anspruch 5, gekennzeichnet durch eine Einrichtung zum Auswählen der N Abtastdaten, so daß mindestens eines der Abtastdaten der beiden Seiten benachbart zu den Abtastdaten, die komprimiert und kodiert werden, entweder die Referenz abtastdaten oder die zu komprimierenden und die zu kodierenden Abtast-Daten in einer Serie von Daten ist, in der Sätze von N Abtastdaten nacheinander angeordnet sind.

9. Kodieranordnung nach Anspruch 5, gekennzeichnet durch eine Einrichtung zum Zuweisen einer zunehmenden Anzahl von Kodierbits zum Komprimieren und Kodieren der Differenz, die durch die Differenzberechnungseinrichtung berechnet ist, mit zunehmender Entfernung von den Referenzabtastdaten.

10. Kodieranordnung nach Anspruch 5, gekennzeichnet durch eine Einrichtung (117, 15) zum Generieren eines Kenn zeichens, das das Optimuminterpolationsverfahren für die Abtastdaten anzeigt, die nicht kodiert werden, und um es dem Datenauswähler zuzuführen.

11. Kodieranordnung nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, daß die vorgegebenen M Bildsignalzeilen Bildsignalzeilen sind, die Bildelemente aufhalten, die benach bart zueinander in dem gleichen Bildhalbbild sind.

12. Kodieranordnung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß die vorgegebenen M Bildsignalzeilen Bildsignalzeilen sind, die übernächst benachbart im gleichen Bildhalbbild sind.

13. Kodieranordnung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß die vorgegebenen M Bildsignalzeilen Bildsignalzeilen sind, die benach bart zueinander in zwei Bildhalbbildern sind, die benachbart zueinander sind.

14. Kodieranordnung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß die vorgegebenen M Bildsignalzeilen Bildsignalzeilen sind, die Bildelemente enthalten, die die gleichen Zeilen in zwei Bildhalbbildern sind, die benachbart zueinander sind.

15. Kodieranordnung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß die vorgegebenen M Bildsignalzeilen Bildsignalzeilen sind, die die gleichen Zeilen in zwei Bildhalbbildern sind, die übernächst benachbart sind.

16. Kodieranordnung nach Anspruch 14, dadurch gekennzeich net, daß die Lage des Bildelementes, wo hintereinander folgendes Abtasten für jede Bildsignalzeile gestartet wird, unterschiedlich für zwei Halbbilder ist, die zueinander benachbart sind.

17. Kodieranordnung nach Anspruch 11, dadurch gekennzeich net, daß die Lage des Bildelementes, wo hintereinander folgendes Abtasten für jede Bildsignalzeile gestartet wird, unterschiedlich für zwei Zeilen ist, die benach bart zueinander in dem gleichen Halbbild sind.

18. Kodieranordnung nach Anspruch 11, dadurch gekennzeich net, daß die Lage des Bildelementes, wo hintereinander folgendes Abtasten für jede Bildsignalzeile gestartet wird, unterschiedlich ist für zwei Halbbilder, die benachbart zueinander sind, und für zwei Zeilen, die benachbart zueinander in dem gleichen Halbbild sind.

19. Kodieranordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Lage des Bildelementes, wo die N Abtastdaten, die entsprechend einer vorgegebenen Regel kombiniert werden, Bildelemente sind, die hinter einanderfolgend abgetastet werden.

20. Kodieranordnung nach Anspruch 5, dadurch gekennzeichnet, daß das analoge Videosignal ein zusammengesetztes Videosignal ist und daß die N Abtastdaten Bildelemente sind, die in einer Gruppe für jede Farbhilfsträger periode zusammengebracht werden von den hintereinander folgenden zu kodierenden N Abtastdaten.

21. Kodieranordnung nach Anspruch 5, gekennzeichnet durch eine Berechnungseinheit (115, 116) zum Ermitteln eines Mittelwertes der Abtastdaten, die auf beiden Seiten benachbart oder übernächst benachbart zu den Abtastdaten sind, die nicht kodiert werden, wobei die Abtastdaten, die nicht kodiert werden, durch eine auf dem Mittelwert beruhende Interpolation ermittelt werden.

22. Kodieranordnung nach Anspruch 5, gekennzeichnet durch
eine Berechnungseinrichtung (115, 116) zum Ermitteln einer Vielzahl von interpolierten Werten aus zwei Abtastdaten, die auf beiden Seiten benachbart bzw. übernächst benachbart zu den Abtastdaten sind, die nicht kodiert werden, als eines der Optimuminterpolationsverfahren, und
eine Einrichtung (117) zum Auswählen des Optimalwerts zwischen zwei interpolierten Werten, die von der Berechnungseinrichtung ermittelt werden, indem ein Kennzeichen generiert wird, das den ausgewählten interpolierten Wert anzeigt.

23. Kodieranordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Anzahl der Bildsignalzeilen M gleich 2 ist.

24. Kodieranordnung nach Anspruch 5, gekennzeichnet durch eine Berechnungseinrichtung, die eine zunehmende Anzahl von Kodierbits zum Komprimieren und Kodieren der Differenz, die durch die Differenzberechnungseinrichtung berechnet ist, mit abnehmender Entfernung von den Abtastdaten, die nicht kodiert werden, zuweist.

25. Kodieranordnung nach Anspruch 5, gekennzeichnet durch eine Einrichtung zum Plazieren der Abtastdaten aus den N Abtastdaten, so daß sie benachbart zu den Referenzabtastdaten sind.

26. Kodieranordnung nach Anspruch 4, gekennzeichnet durch
eine Vorhersagewerterzeugungseinrichtung (6, 8, 9) zum Auswählen von mindestens zwei Vorhersagewerten aus Referenzabtastdaten für mindestens eines der verbleibenden Abtastdaten;
eine Einrichtung (11 und Fig. 28) zum Auswählen eines der Vorhersagewerte, für den die Differenz zwischen ihm und den übrigen Abtastdaten, die ihm zugeordnet sind, minimal ist; und
eine Kodiereinrichtung (10, 13, 14, 16), die die Abtastdaten entsprechend dem ausgewählten Vorhersage wert mit einem Kode darstellt, der aus einer Bitanzahl besteht, die kleiner ist als die Bitanzahl, die die Referenzabtastdaten bildet (Kode, dessen Bitanzahl erniedrigt ist), auf der Basis der Differenzdaten zwischen dem ausgewählten Vorhersagewert und den zugeordneten Abtastdaten.

27. Kodieranordnung nach Anspruch 26, dadurch gekennzeichnet, daß die Vorhersagewerterzeugungseinrichtung so aufgebaut ist, daß die Vorhersagewerte dem Wert der Referenzabtastdaten entsprechen, die am nächsten in der Zeit oder Entfernung zu den Abtastdaten sind, die komprimiert oder kodiert werden sollen, innerhalb der gleichen Zeile, und dem Wert der Referenzabtastdaten, die die gleiche Phase des Farbhilfsträgers wie die der Abtastdaten haben, die komprimiert und kodiert werden sollen, und die am nächsten in der Zeit oder in der Entfernung zu den Abtastdaten sind.

28. Kodieranordnung nach Anspruch 26, dadurch gekennzeichnet, daß die Frequenz für das Abtasten und Quantisieren des Videosignals viermal so groß wie die Frequenz des Farbhilfsträgers in dem Videosignal ist und daß sie weiterhin aufweist:
eine Einrichtung zum Auswählen der Referenzabtastdaten aus jeweils N = 3 Abtastwerten; und
eine Einrichtung (6, 8, 9) zum Auswählen der Referenzabtastdaten, die innerhalb der gleichen Zeile benachbart zu den verbleibenden Abtastdaten sind, und des Wertes der Referenzabtastdaten, die die gleiche Phase des Farbhilfsträgers haben wie die der verbleibenden Abtastdaten, und die vier Abtastdaten von den verbleibenden Abtastdaten entfernt sind, als zwei Vorhersagewerte, von denen jeder zu jedem der verbleibenden Abtastdaten, die andere sind als die Referenzabtastdaten, zugeordnet ist.

29. Kodieranordnung nach Anspruch 26, gekennzeichnet durch eine Einrichtung (15) zum Generieren eines Kennzeichens, das das Ergebnis der Auswahl für die Vorhersage werte anzeigt, und es dem Datenauswähler zuführt.

30. Kodieranordnung nach Anspruch 26, dadurch gekennzeichnet, daß die Vorhersagewertauswahleinrichtung zusammen gesetzt ist aus:
einer Einrichtung (56-63) zum Umsetzen von Daten durch Komprimieren und Kodieren von jedem der minde stens zwei Vorhersagewerten in Daten, die die gleiche Bitanzahl haben wie die der Differenzdaten;
einer Einrichtung (64-67) zum Addieren des Vorhersagewertes zu den umgesetzten Daten; und
einer Einrichtung (68-74) zum Vergleichen der Beträge des Ergebnisses, das mit Hilfe der Addiereinrichtung ermittelt worden ist, mit dem der ursprünglichen Abtastdaten.

31. Kodieranordnung nach Anspruch 26, dadurch gekennzeichnet, daß die Vorhersagewerterzeugungseinrichtung zusammen gesetzt ist aus:
einer Einrichtung (83-89) zum Vergleichen der Beträge von vorhergesagten Fehlern zwischen jedem der mehr als zwei Vorhersagewerte und den ursprünglichen Abtastdaten, die komprimiert und kodiert werden sollen.

32. Kodieranordnung nach Anspruch 26, dadurch gekennzeichnet, daß die Vorhersagewerterzeugungseinrichtung zusammengesetzt ist aus
einer Einrichtung zum Auswählen von Vorhersagewerten aus mehr als einem der Referenzabtastdaten, die nahe an den Abtastdaten sind, die komprimiert und kodiert werden sollen, innerhalb der horizontalen Abtastzeile, die die Abtastdaten enthält, die komprimiert und kodiert werden sollen, und M (M ist eine ganze Zahl größer als 2) Zeilen vor und hinter der horizontalen Abtastzeile, und
einer Einrichtung zum Auswählen eines Vorhersagewertes aus mehr als einem der Referenzabtastdaten, die die gleiche Phase des Hilfs trägers wie die der Abtastdaten haben, die komprimiert und kodiert werden sollen, innerhalb der horizontalen Abtastzeile, die die Abtastdaten enthält, die kompri miert und kodiert werden sollen, und M Zeilen vor und hinter der horizontalen Abtastzeile.

33. Kodieranordnung nach Anspruch 26, dadurch gekennzeichnet, daß die Vorhersagewerterzeugungseinrichtung zusammengesetzt ist aus
einer Einrichtung zum Auswählen von Vorhersagewerten aus mehr als einem der Referenzabtastdaten, die nahe an den Abtastdaten sind, die komprimiert und kodiert werden sollen, innerhalb des gleichen Halbbildes wie dem, das die Abtastdaten enthält, die komprimiert und kodiert werden sollen, und M (M ist eine ganze Zahl größer als 2) Halbbilder vor und hinter diesem Halbbild; und
einer Einrichtung zum Auswählen eines Vorhersagewertes aus mehr als einem dieser Referenzabtastdaten, die die gleiche Phase des Hilfsträgers haben, wie die der Abtastdaten, die kodiert und komprimiert werden sollen, innerhalb des gleichen Halbbildes wie dem, das die Abtastdaten enthält, die komprimiert und kodiert werden sollen, und M Halbbilder vor und hinter diesem Halbbild.

34. Kodieranordnung nach Anspruch 26, dadurch gekennzeichnet, daß die Frequenz zum Abtasten und Quantisieren des Videosignals viermal größer ist als die Frequenz des Farbhilfsträgers in dem Videosignal, und die weiterhin enthält,
eine Einrichtung zum Kodieren von einem der N = 3 Abtastdaten mit einer Bitanzahl n, wie die Referenzab tastdaten, wobei einer der Abtastdaten, die benachbart zu den Referenzabtastdaten auf einer Seite sind, nicht kodiert wird, und die anderen Abtastdaten, die benach bart zu den Referenzabtastdaten sind, werden komprimiert und kodiert auf der Basis der Differenz zwischen dem Vorhersagewert und den ursprünglichen Abtastdaten (Fig. 32); und
daß die Vorhersagewerterzeugungseinrichtung enthält eine Einrichtung zum Auswählen der Referenz abtastdaten, die innerhalb der gleichen Zeile benachbart zu den Abtastdaten sind, die komprimiert und kodiert werden sollen, und des Wertes der Referenzabtast daten, die innerhalb der gleichen Zeile 4 Abtastwerte von den Abtastdaten entfernt sind, die komprimiert und kodiert werden sollen, und der die gleiche Phase des Farbhilfsträgers hat wie die der Abtastdaten, die komprimiert und kodiert werden sollen (Fig. 25A, 31).