JPH10304354A

JPH10304354A - 動画像復号方法及び動画像復号装置

Info

Publication number: JPH10304354A
Application number: JP11129097A
Authority: JP
Inventors: Kenji Tomizawa; 研二冨澤; Koichi Kurihara; 弘一栗原
Original assignee: Toshiba Corp; Toshiba AVE Co Ltd
Current assignee: Toshiba Corp; Toshiba AVE Co Ltd
Priority date: 1997-04-28
Filing date: 1997-04-28
Publication date: 1998-11-13
Also published as: TW402847B; KR19980081641A; CN1199283A

Abstract

(57)【要約】【課題】復号化処理を高速化する。【解決手段】加算器５からの復元画像データは画像メモ
リ20に供給される。書込みアドレス生成回路23は、復元
画像データの書込みに際して、画面アドレスのＭＢ内垂
直位置ＶとＭＢ水平位置ＤＨとの配列を逆にしてメモり
アドレスを生成する。また、ＭＢ水平位置ＤＨの最下位
ビットＤＨ1 をバンク切換えアドレスＢＳとする。これ
により、１マクロブロックの画像データは画像メモリ20
の１バンクに書込まれると共に、共画面上の水平方向に
隣接するマクロブロック同士は異なるバンクに書込まれ
る。これにより、書込み時のバンク切換えは１回とな
り、読出し時のバンク切換えは最大で４回となって、ア
クセスを高速化することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、予測符号化データ
を復号化するものに好適な動画像復号方法及び動画像復
号装置に関する。

【０００２】

【従来の技術】近年、ＭＰＥＧ２などの動画像符号化方
式がディジタル放送やパッケージメディア等において活
用されつつある。ＭＰＥＧ２の画像符号化方式及び復号
化方式については、刊行本である「最新ＭＰＥＧ教科
書」（アスキー出版局）に詳述されている。

【０００３】ＭＰＥＧ２規格においては、直交変換処
理、量子化処理及び可変長符号化処理によって画像デー
タを圧縮する。直交変換は、入力される標本値を空間周
波数成分等の直交成分に変換するものであり、ｍ×ｎ画
素のブロック単位でＤＣＴ（離散コサイン変換）処理等
を行う。これにより空間的な相関成分が削減可能とな
る。直交変換された成分は量子化することにより、ブロ
ックの信号の冗長度を削減している。

【０００４】更に、量子化出力にハフマン符号化等の可
変長符号化を施すことにより、データ量を一層削減す
る。ハフマン符号化は、量子化出力の統計的符号量から
算出した結果に基づいて符号化を行うものであり、出現
確率が高いデータには短いビットを割当て、出現確率が
低いデータには長いビットを割当てる可変長符号化によ
って全体のデータ量を削減する。

【０００５】更に、ＭＰＥＧ２において、フレーム内の
画像をＤＣＴ処理するフレーム内圧縮の外に、フレーム
間の相関を利用して時間軸方向の冗長度を削減するフレ
ーム間圧縮も採用する。フレーム間圧縮は、一般の動画
像が前後のフレームでよく似ているという性質を利用し
て、前後のフレームの差分を求め差分値（予測誤差）を
符号化することによって、ビットレートを一層低減させ
るものである。特に、画像の動きを予測してフレーム間
差を求めることにより予測誤差を低減する動き補償フレ
ーム間予測符号化が有効である。なお、動き補償予測に
用いた動きベクトルのデータは、可変長符号化して多重
出力するようになっている。

【０００６】このように、ＭＰＥＧ２では、所定フレー
ムの画像データをそのままＤＣＴ処理して符号化するフ
レーム内符号化の外に、所定フレームの画像データとこ
のフレーム前後のフレームの参照画像データとの差分デ
ータのみをＤＣＴ処理して符号化する予測符号化とを採
用する。予測符号化方法としては、時間的に前方向の参
照画像データを動き補償して予測誤差を求める前方予測
符号化と、時間的に後方向の参照画像データを動き補償
して予測誤差を求める後方予測符号化と、符号化効率を
考慮して、前方若しくは後方のいずれか一方又は両方向
の平均を用いた両方向予測符号化とがある。

【０００７】なお、ＭＰＥＧエンコーダにおいて処理す
る輝度信号と色差信号とはサンプリングクロックが相違
する。例えば、色差信号のサンプリングクロックが輝度
信号のサンプリングクロックの１／４の周波数であるも
のとすると、輝度ブロックと色差ブロックの大きさの比
は１：４となる。この場合には、輝度４ブロックと色差
各１ブロックずつとの６ＤＣＴブロックによってマクロ
ブロックを構成して符号化の単位とする。動きベクトル
の検出もマクロブロック単位で行われる。ＤＣＴブロッ
クが８×８画素の大きさであるものとすると、輝度信号
と色信号とは別々に処理するので、１マクロブロックの
大きさは１６×１６画素となる。

【０００８】動きベクトルの検出においては、現フレー
ムの符号化を行うべき注目ブロック（マクロブロック）
に対して相対的な位置関係が同一である参照フレームの
ブロックを中心とした所定の探索範囲を設定する。そし
て、マッチング計算によって、現フレームの注目ブロッ
クのパターンに最も類似したパターンのブロックを探索
範囲内で探索する。つまり、探索範囲内でブロックを
０．５画素単位で移動させながら順次設定し、注目ブロ
ックと探索範囲に設定したブロックとの間で対応する各
画素同士の差分の絶対値を累積するマッチング計算を行
い、最も累積値が小さいブロックを参照画像ブロックと
する。参照画像ブロックと注目ブロックとの位置関係を
示すベクトルを動きベクトルとして求めるようになって
いる。

【０００９】図１６はこのようなＭＰＥＧ２規格に対応
した従来の動画像復号装置を示すブロック図である。

【００１０】入力端子１を介して入力された符号化デー
タは可変長復号化回路（以下、ＶＬＤという）２に供給
される。入力された符号化データは、画像データ又は予
測誤差をＤＣＴ処理して量子化した後、可変長符号化し
たものである。ＶＬＤ２は入力された符号化データを可
変長復号化して、符号化側の可変長符号化処理前のデー
タに戻す。ＶＬＤ２の出力に含まれる動きベクトルは動
き補償回路（以下、ＭＣという）８に供給され、量子化
出力は逆量子化回路（以下、ＩＱという）３に供給され
る。

【００１１】ＩＱ３はＶＬＤ２の出力を逆量子化して振
幅方向に伸張した後、逆ＤＣＴ回路（以下、ＩＤＣＴと
いう）４に出力する。ＩＤＣＴ４は逆量子化出力を逆Ｄ
ＣＴ処理して符号化側のＤＣＴ処理前のデータに戻す。
ＩＤＣＴ４の出力は加算器５を介して画像メモリ７に転
送される。

【００１２】いま、フレーム内符号化された符号化デー
タを復号するものとする。この場合には、ＩＤＣＴ４の
出力はフレームの復元画像であり、ＩＤＣＴ４の出力は
加算器５を介してそのまま画像メモリ７に供給される。
ＩＤＣＴ４の出力はブロック単位の画素データであり、
画像メモリ７は１フレーム分の画素データをライン単位
で記憶する。

【００１３】画像メモリ７の書込みは書込みアドレス生
成回路11に制御される。書込みアドレス生成回路11は、
復号されたマクロブロックの画面上の位置に応じた画像
メモリ７上の位置を示す書込みアドレスを発生する。書
込みアドレスはメモリ制御回路６に与えられ、メモリ制
御回路６によって画像メモリ７への書込みが行われる。

【００１４】一方、画像メモリ７の読出しは読出しアド
レス生成回路９によって制御される。読出しアドレス生
成回路９は、参照画像の読出しアドレスをＭＣ８の出力
に基づいて生成する。ＭＣ８はＶＬＤ２からの動きベク
トルデータに基づいて、復号するブロックが参照した参
照画像ブロックの画面上の位置（以下、画面アドレスと
いう）を算出する。読出しアドレス生成回路９は、画面
アドレスを参照画像ブロックの画像メモリ７上の位置
(以下、メモリアドレスという）に変換して、メモリ制
御回路６に読出しアドレスとして供給するようになって
いる。

【００１５】ここで、フレーム間符号化された符号化デ
ータを復号化するものとする。この場合には、ＩＤＣＴ
４の出力は予測誤差である。一方、ＭＣ８はこの予測誤
差を得るために参照された参照画像ブロックの画面アド
レスを動きベクトルに基づいて算出する。この画面アド
レスは読出しアドレス生成回路９に与えられて、画像メ
モリ７の読出しアドレスが生成される。

【００１６】メモリ制御回路６は読出しアドレスに基づ
いて画像メモリ７から読出しを行う。こうして、画像メ
モリ７からは動き補償された参照画像ブロックが読出さ
れてＭＣ８に供給される。ＭＣ８は動き補償された参照
マクロブロックを加算器５に与え、加算器５はＭＣ８か
らの参照画像データと予測誤差とを加算することによ
り、元の画像を復元する。復元画像は書込みアドレス生
成回路11からの書込みアドレスに基づいて画像メモリ７
に格納される。

【００１７】以後同様にして復号化が行われる。表示タ
イミングになると表示アドレス生成回路10は、表示アド
レスをメモリ制御回路６に与える。これにより、画像メ
モリ７から復元画像データが読出されて表示バッファ12
に供給される。表示バッファ12に格納された復元画像デ
ータは表示順に読出されて、出力端子13から出力され
る。出力端子13からの復元画像データを図示しない表示
装置に与えることにより、復元画像を表示させることが
できる。

【００１８】ところで、画像メモリ７としては高速で低
価格の商品が入手可能であるＤＲＡＭ（Dynamic Random
Access Memory）を用いることが考えられる。ＤＲＡＭ
の基本的な機能については、「トランジスタ技術」（Mar
ch 1990 p411〜p426 ）等に詳述されている。

【００１９】ＤＲＡＭは行アドレスＲと列アドレスＣと
によって任意のアドレスをアクセスすることができる。
ＤＲＡＭのメモリアドレスと画面アドレスとの対応を容
易にするために、画像メモリ７には画面イメージに対応
した書き込みが行われる。図１７はこのようなＤＲＡＭ
への画像データの格納方法を説明するための説明図であ
る。

【００２０】ＤＲＡＭは各行が複数の列アドレスからな
るページ構造を有する。いま、ＮＴＳＣを例に、水平方
向有効画素数が７２０画素で、垂直方向有効ライン数が
４８０ラインである画素分の画像データを格納すること
を考える。１フィールドの有効ラインは２４０ラインで
ある。また、ＤＲＡＭは１アドレスに１画素分のデータ
を格納することができるものとし、１ページ（１行分）
は１０２４（＝２の１０乗）画素分のデータを格納可能
な容量を有しているものとする。

【００２１】この場合には、図１７に示すように、ＤＲ
ＡＭ１行（ページ）に１ラインの７２０画素分の画像デ
ータを格納し、ライン毎に記憶する行を切換える。これ
により、画面上の位置とメモリ上の位置とが対応し、画
面上の水平及び垂直位置によって行アドレスＲ及び列ア
ドレスＣを指定することにより、画像メモリ７からの読
出しが可能となる。

【００２２】なお、行アドレスと列アドレスとは同一バ
スを介して伝送するので、これらのアドレスを区別する
ために、制御線によってＲＡＳ（Row Address Strob
e），ＣＡＳ（Column Addrss Strobe）を伝送し、行ア
ドレス伝送時にはＲＡＳを、列アドレス伝送時にはＣＡ
Ｓをアクティブにするようになっている。

【００２３】ＤＲＡＭにおいては、ページモードという
高速アクセスモードが採用されている。ページモードで
は、同一ページ内のアドレスを連続してアクセスする場
合において、ＲＡＳをアクテイブにした後、列アドレス
をＣＡＳと共に供給する。これにより、同一ページ内の
データをランダムに高速アクセスすることができる。

【００２４】図１８（ａ）はＤＲＡＭにおけるアクセス
を示している。ＤＲＡＭにおいては、所定の期間毎にプ
リチャージを行うようになっており、通常プリチャージ
は書込み及び読出しのページが切換る毎に行われる。Ｄ
ＲＡＭのアクセスでは、先ずプリチャージサイクルが行
われる。プリチャージに要する時間ｔRPの後にＲＡＳに
よって行アドレスサイクルが行われる。行アドレスサイ
クルに要する時間ｔRCD の後に列アドレスサイクルが行
われる。

【００２５】このように、ＤＲＡＭでは、ページ切換え
である行アドレスの変更を行う場合には、１つのＲＡＳ
に対するアクセスが終了後、次のＲＡＳ供給までの規定
時間ｔRAS が必要である。更に、ＲＡＳが入力されてか
らデータを受け付けるまでの時間ｔRCD 及びアクセスの
ための前準備であるプリチャージ時間ｔPR等も必要であ
る。つまり、実際にデータの書込み及び読出しを行うた
めのクロックサイクルの他に、実際のデータアクセスに
無関係なクロックサイクルであるオーバーヘッドが必要
である。このオーバーヘッドによってデータ間に無用な
インターバルが生じ、高速なアクセスが妨げられてい
る。

【００２６】そこで、近年、このような無用なインター
バルを軽減できるＳＤＲＡＭ（Synchronous （同期型）
DRAM ）が用いられるようになってきた。図１８（ｂ）
はＳＤＲＡＭに対するアクセスを示している。ＳＤＲＡ
Ｍにおいては、メモリ領域が複数のバンクに分割されて
おり、各バンクは図１７と同様のページ構造を有する。
各バンクは独自に管理され、図１８（ｂ）のｔRAS 期間
に示すように、例えばバンク０のアクセス中に他のバン
ク１に対するアクセスの準備が可能である。これによ
り、図１８（ｂ）のインターバルに示すように、ＳＤＲ
ＡＭではバンク切換えを利用することによって、データ
間の無用なインターバルを短縮することができる。

【００２７】また、ＳＤＲＡＭはバースト転送機能を有
する。ＤＲＡＭにおいては、連続する列アドレスをアク
セスする場合であっても、列アドレス毎にＣＡＳを供給
する必要があった。これに対し、ＳＤＲＡＭでは、連続
する列アドレスの最初のアドレスのみを供給することに
より、以後の所定数のアドレスをクロックに同期して連
続的にアクセスするというバースト転送機能を有する
（図１８（ｂ）参照）。このように、ＳＤＲＡＭではク
ロックに同期した高速アクセスが可能である。

【００２８】なお、図１８において、Ｐreはプリチャー
ジの開始を示す信号である。実際のＤＲＡＭにおいては
Ｐre信号を供給するピンは存在せず、ＲＡＳ，ＣＡＳの
組み合わせによって示されるが、図１８では理解を助け
るために表記している。Ｂsはバンク切換えを示す信号
である。また、実際には読出しサイクルと書込みサイク
ルとでは多少規定値が異なり、ＲＡＳ供給後データの受
付までには時間差を有する。

【００２９】図１９はこのようなＳＤＲＡＭを画像メモ
リ７として用いた場合のＳＤＲＡＭへの画像データの格
納方法を説明するための説明図である。

【００３０】いま、ＳＤＲＡＭがバンク０及びバンク１
の２つのバンクを有しているものとする。図１９ではこ
れらの２つのバンクのうちバンク０を奇数ラインの画像
データを保持用として用い、バンク１を偶数ラインの画
像データの保持用として用いる。そして、画面水平方向
のアドレスＸは列アドレスＣに対応させ、画面垂直方向
のアドレスＹは行アドレスＲに対応させる。

【００３１】図２０は画面アドレスとメモリアドレスと
の対応を示している。図２０（ａ）は画面アドレスを示
し、図２０（ｂ）はメモリアドレスを示している。

【００３２】図２０（ａ）に示すように、ＭＳＢ（Most
Significant Bit）側にフィールド番号Ｆ及び垂直アド
レスＹを配列し、ＬＳＢ（Least Significant Bit ）側
に水平アドレスＸを配列して画面アドレスを構成する。
また、図２０（ｂ）に示すように、メモリアドレスは、
ＭＳＢ側に垂直アドレスＹに対応した行アドレスＲ及び
バンク切換えアドレスＢＳが配列され、ＬＳＢ側に水平
アドレスＸに対応した列アドレスＣが配列される。

【００３３】ここで、図１９の太枠で囲った領域が参照
マクロブロックであるものとし、図の矢印に示すアクセ
ス順序で参照画像データを読出すものとする。この場合
には、先ず、バンク０が指定されて参照マクロブロック
内の先頭ラインの画像データが読出される。このライン
の読出し途中において、次のラインの画像データが格納
されているバンク１のアクセス準備が行われ、先頭ライ
ンの画像データの読出し終了から比較的短期間に次のラ
インの画像データが読出される。以後同様にして、ライ
ン毎にアクセスするバンクを切換えて読出しを行う。

【００３４】このように、図１９の格納方法において
は、ライン毎にページ切換えが発生した場合でも、この
切換え時にバンク切換えが伴うことから、ＤＲＡＭを用
いたときよりもデータ間の無用なインターバルを軽減す
ることができ、高速アクセスが可能である。特に、ｍ画
素×ｎライン単位で行われる動き補償の時の参照画像の
読出し処理及び復号画像の書込み時においてラインを跨
るアクセスが行われるときに有効である。

【００３５】しかしながら、ページ切換え時にバンク切
換えが伴うことにより、インターバルを短くすることは
できるが、図１９の記憶方法では、参照画像の読出し及
び復号画像の書込みにおいて夫々ｎ回のバンク切換えが
発生することからインターバルの合計時間は長く、結
局、復号処理の高速化を妨げてしまうという問題があっ
た。

【００３６】また、このような画像メモリ７に対する書
込み及び読出しによって、画像メモリ７のメモリバス占
有率は極めて高い。このため、回路に必要なメモリ容量
を低減するために、画像メモリ７を他の機能、例えば、
ＯＳＤ（On Screen Display）等に用いるメモリとして
利用しようとしても、バス占有率が高いことから兼用す
ることができないという問題もあった。

【００３７】

【発明が解決しようとする課題】このように、上述した
従来の動画像復号装置においては、画像メモリに対する
アクセス時のオーバーヘッドによって復号処理に長時間
を要すると共に、画像メモリのバス占有率が極めて高
く、画像メモリを他の機能用として兼用することが困難
であるという問題点があった。

【００３８】本発明はかかる問題点に鑑みてなされたも
のであって、復号処理を高速化することができると共
に、画像メモリのバス占有率を低減することにより、画
像メモリを他の機能用として兼用することを可能にし
て、回路規模を低減することができる動画像復号方法及
び動画像復号装置を提供することを目的とする。

【００３９】

【課題を解決するための手段】本発明の請求項１に係る
動画像復号方法は、符号化データを復号化して復元画像
データを得る復号化手順と、画面をＮ個（Ｎは自然数）
の画素からなる領域に分割し、水平及び垂直方向の少な
くとも一方に隣接する前記領域の前記復元画像データの
アクセス先として記憶手段の異なるバンクを指定する指
定手順とを具備したものであり、本発明の請求項６に係
る動画像復号装置は、現画像と参照画像との予測誤差を
用いた動き補償予測符号化によって所定のブロック単位
で符号化された符号化データが入力され、前記符号化デ
ータを復号化して復元画像データを得る復号化手段と、
前記復元画像データを前記参照画像の画像データとして
記憶する記憶手段と、前記所定のブロック単位の１つ以
上のまとまりである領域であって画面上で水平及び垂直
方向の少なくとも一方に隣接する領域の前記復元画像デ
ータを前記記憶手段の異なるバンクに格納する書込み制
御手段と、前記記憶手段に記憶されている復元画像デー
タを画像の動きに基づくブロック化位置でブロック化し
て読出し前記復号化手段に参照画像の画像データとして
与える読出し制御手段とを具備したものである。

【００４０】本発明の請求項１においては、復号化手順
によって符号化データは復号化されて復元画像データが
得られる。復元画像データの記憶手段への書込み又は記
憶手段からの読出し等のために記憶手段にアクセスする
場合には、指定手順によって、記憶手段のアドレスが指
定される。指定手順は、水平及び垂直方向の少なくとも
一方に隣接する領域の前記復元画像データのアクセス先
として領域毎に記憶手段の異なるバンクを指定する。こ
れにより、前記記憶手段に対するアクセス時にバンク切
換え回数が少なくなると共に、複数の領域の復元画像デ
ータの読出し時に発生するページ切換えと同時にバンク
切換えを発生させることが可能となり、アクセスが高速
になる。

【００４１】本発明の請求項６においては、復号化手段
によって符号化データは復号化されて復元画像データが
得られる。この復元画像データは、書込み制御手段によ
って、記憶手段に記憶される。書込み制御手段は、画面
上の水平及び垂直方向の少なくとも一方に隣接する領域
毎に復元画像データを記憶手段の異なるバンクに格納す
る。読出し制御手段は、記憶手段に記憶されている復元
画像データを画像の動きに基づくブロック化位置でブロ
ック化して読出す。復元画像データが隣接する領域につ
いては異なるバンクに書込まれているので、参照画像の
読出しに際して複数の領域の復元画像データを読出す場
合でも、領域の切換えに伴うページ切換え時にバンク切
換えが発生するので、参照画像の読出しは高速になる。

【００４２】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。図１は本発明に係る
動画像復号装置の一実施の形態を示すブロック図であ
る。図１において図１６と同一の構成要素には同一符号
を付してある。

【００４３】本実施の形態においては、画像メモリとし
て複数のバンクを有し、これら複数の各バンクに対する
アクセスが共通の列アドレス及び行アドレスによって行
われ、各バンクの切換えがバンク切換えアドレスを指定
することによって行われる画像メモリ、例えば、同期型
ＤＲＡＭを用いる。本実施の形態は、各バンクにマクロ
ブロックの画像データを格納すると共に、画像メモリの
アクセスに際してページ切換えが発生する場合には必ず
バンク切換えを伴うアクセスを可能とすることにより、
画像メモリに対するアクセス時のオーバーヘッドを低減
して高速アクセスを可能にしたものである。本実施の形
態は２つのバンクを有する画像メモリを用いた例につい
て説明する。

【００４４】図１において入力端子１には符号化データ
が入力される。この符号化データは、例えば、ＤＣＴ処
理、量子化処理及び可変長符号化処理によって作成され
たものであり、フレーム内符号化処理だけでなく、前方
又は後方フレームの参照画像を用いた片方向予測符号化
処理及び両方向フレームの参照画像を用いた両方向予測
符号化処理が行われている。また、符号化データには予
測符号化時に用いた動きベクトルの情報が可変長符号化
されて多重されている。

【００４５】入力端子１を介して入力された符号化デー
タはＶＬＤ２に供給される。ＶＬＤ２は入力された符号
化データを可変長復号化して、符号化側の可変長符号化
処理前のデータに戻す。これにより、ＶＬＤ２からは量
子化出力及び動きベクトルのデータが得られる。ＶＬＤ
２は、量子化出力をＩＱ３に供給し、動きベクトルをＭ
Ｃ８に供給する。

【００４６】ＩＱ３はＶＬＤ２の出力を逆量子化して振
幅方向に伸張した後、ＩＤＣＴ４に出力する。ＩＤＣＴ
４は逆量子化出力を逆ＤＣＴ処理して符号化側のＤＣＴ
処理前のデータに戻す。ＩＤＣＴ４の出力は加算器５に
与えられる。なお、ＶＬＤ２、ＩＱ３及びＩＤＣＴ４の
処理はマクロブロック単位で行われ、ＩＤＣＴ４の出力
はマクロブロック単位で加算器５に与えられるようにな
っている。

【００４７】加算器５は、ＩＤＣＴ４の出力がフレーム
内符号化データに基づくものである場合にはＩＤＣＴ４
の出力をそのまま画像メモリ20に出力するようになって
いる。ＩＤＣＴ４の出力がフレーム間符号化データに基
づく予測誤差である場合には、加算器５は入力された予
測誤差に後述するＭＣ８の出力を加算して画像メモリ20
に出力する。

【００４８】画像メモリ20は、例えばＳＤＲＡＭであ
り、加算器５から復元画像データが与えられ、この復元
画像データを参照画像データとして記憶することができ
るようになっている。画像メモリ20は、メモリ制御回路
19によって書込み及び読出しが制御される。メモリ制御
回路19には読出しアドレス生成回路21から画像メモリ20
の読出しアドレスが供給され、書込みアドレス生成回路
23から画像メモリ20の書込みアドレスが供給され、表示
アドレス生成回路22から画像メモリ20の表示アドレスが
供給されるようになっている。

【００４９】ＭＣ８は、ＶＬＤ２から動きベクトルの情
報が与えられており、動きベクトルの情報に基づいて、
復号するマクロブロックが参照した参照マクロブロック
の画面上の位置を算出する。ＭＣ８は求めた画面アドレ
スを読出しアドレス生成回路21に出力するようになって
いる。

【００５０】読出しアドレス生成回路21は、ＭＣ８から
の画面アドレスをメモリアドレスに変換してメモリ制御
回路19に供給するようになっている。また、書込みアド
レス生成回路23はＩＤＣＴ４の出力に基づいて画像メモ
リ20の書込みアドレスを発生してメモリ制御回路19に出
力するようになっている。表示アドレス生成回路22は、
表示アドレスを生成してメモリ制御回路19に出力するよ
うになっている。

【００５１】画像メモリ20から読出された参照画像デー
タはＭＣ８あるいは、表示バッファ12に供給される。Ｍ
Ｃ８は画像メモリ20から読出された参照画像データを加
算器５に出力する。表示バッファ12は画像メモリ20から
読出された復元画像データを表示タイミングまで保持し
て表示順に出力端子13を介して出力するようになってい
る。

【００５２】図２及び図３は読出しアドレス生成回路2
1、書込みアドレス生成回路23及び表示アドレス生成回
路22による画像メモリ20のアドレス指定を説明するため
の説明図である。図２（ａ），（ｂ）は画面アドレスを
示し、図２（ｃ），（ｄ）はメモリアドレスを示してい
る。また、図３は図２のアドレス指定を説明するための
説明図である。図３は破線によって画面上のマクロブロ
ックを示している。

【００５３】書込みアドレス生成回路23は、画像メモリ
20の各バンクにマクロブロックの画像データを書込むた
めの書込みアドレスを発生する。いま、例えば、図３に
示す太枠に示すマクロブロックの黒丸に示す画素がアク
セスの対象画素であるものとする。このマクロブロック
は、図３に示すように、水平方向にはＤＨ番目で垂直方
向にはＤＶ番目のマクロブロックである。また、このマ
クロブロック内のアクセス対象画素は、このマクロブロ
ックの左上端画素から水平方向にＨ番目で垂直方向にＶ
番目の画素である。

【００５４】ＭＣ８は図３のアクセス対象画素を示す画
面アドレスとして、画面上のアクセス対象画素の垂直方
向位置と水平方向位置を夫々示す垂直アドレスＹと水平
アドレスＸとによって指定する。この場合には、図２
（ａ）に示すように、ＭＣ８は、画面アドレスのＭＳＢ
側にフィールド番号（又はフレーム番号）Ｆ及び垂直ア
ドレスＹを配列し、ＬＳＢ側に水平アドレスＸを配列す
る。

【００５５】図２（ａ）の画面アドレスは、画面の垂直
及び水平画素数に応じたビット数の垂直アドレスＹ及び
水平アドレスＸを有しているが、そのＭＳＢ側の所定ビ
ットは画面上のマクロブロックの垂直及び水平位置（Ｄ
Ｖ，ＤＨ）に対応し、ＬＳＢ側はマクロブロック内の垂
直及び水平位置（Ｖ，Ｈ）に対応する。

【００５６】例えば、マクロブロックが１６画素×１６
画素で構成されているものとすると、各マクロブロック
内の画素位置は、垂直及び水平方向のいずれにも１６進
表記の０〜Ｆによって示すことができる。従って、水平
方向には、画面左端のマクロブロック内の画素は００〜
０Ｆによって表され、水平方向２番目のマクロブロック
内の画素は１０〜１Ｆによって表される。つまり、画素
位置を示す上位ビットはマクロブロックの画面内の位置
を示し、下位ビットはマクロブロック内の位置を示して
いる。なお、画素位置を示すアドレスのビット数は、マ
クロブロック数及びマクロブロック内の画素数に応じた
ものとなる。

【００５７】このように、垂直アドレスＹはマクロブロ
ック（以下、ＭＢともいう）の垂直位置ＤＶとＭＢ内の
垂直位置Ｖとによって表され、水平アドレスＸはＭＢの
水平位置ＤＨとＭＢ内の水平位置Ｈとによって表される
（図２（ｂ））。

【００５８】本実施の形態においては、書込みアドレス
生成回路23は、図２（ｂ），（ｃ）に示すように、画面
アドレスのＭＢ内垂直位置ＶとＭＢ水平位置ＤＨの配列
を逆にすることによりメモリアドレスを生成するように
なっている。列アドレスＣとしては上位ビット側にＭＢ
内垂直位置Ｖを配列し、下位側にＭＢ内水平位置Ｈを配
列する。また、行アドレスＲとしては、上位側にＭＢ垂
直位置ＤＶを配列し、下位側にＭＢ水平位置ＤＨを配列
する。即ち、ＭＳＢ側からＭＢ垂直位置ＤＶ、ＭＢ水平
位置ＤＨ、ＭＢ内垂直位置Ｖ及びＭＢ内水平位置Ｈを配
列する。

【００５９】そして、ＭＢ水平位置ＤＨの最下位ビット
（ＤＨ1 ）をバンク切換えアドレスＢＳに割り当て、Ｍ
Ｂ水平位置ＤＨの最下位ビット以外のビットＤＨ2 とＭ
Ｂ垂直位置ＤＶとによって行アドレスＲを指定するよう
になっている。ＭＢ水平位置ＤＨの最下位ビットＤＨ1
は、マクロブロックが水平方向の奇数番目であるか偶数
番目であるかによって“１”又は“０”の値になる。従
って、ＢＳをバンク切換えアドレスとすることにより、
アクセスする画像メモリ20のバンクは、水平方向にはマ
クロブロック毎に切換えられる。従って、水平方向の隣
接するマクロブロック同士は相互に異なるバンクに記憶
されることになる。

【００６０】なお、フィールド番号又はフレーム番号Ｆ
を行アドレスＲの最上位ビットに割当てることにより、
フィールド又はフレーム構造を有するブロック毎にバン
クを切換えることが可能となる。

【００６１】また、読出しアドレス生成回路21及び表示
アドレス生成回路22のアドレス指定も書込みアドレス生
成回路23と同様である。

【００６２】次に、このように構成された実施の形態の
動作について図４の説明図を参照して説明する。図４は
画面上の位置と画像メモリ20上の記憶位置との対応を示
している。図４の各枠は画面上のマクロブロック及び画
像メモリ20上のバンクを示し、太枠はページ境界を示し
ている。また、図４の無地の枠はバンク０を示し、斜線
枠はバンク１を示している。

【００６３】本実施の形態は画像メモリ20に対するアク
セス方法が従来例と異なる。図１において入力端子１に
は符号化データが入力される。この符号化データは、Ｄ
ＣＴ処理、量子化処理及び可変長符号化処理によって作
成されたものであり、フレーム内符号化処理だけでな
く、前方又は後方フレームの参照画像を用いた片方向予
測符号化処理及び両方向フレームの参照画像を用いた両
方向予測符号化処理が行われている。また、符号化デー
タには予測符号化時に用いた動きベクトルの情報が可変
長符号化されて多重されている。

【００６４】入力端子１を介して入力された符号化デー
タはＶＬＤ２に供給される。ＶＬＤ２は入力された符号
化データを可変長復号化して、符号化側の可変長符号化
処理前のデータに戻す。これにより、ＶＬＤ２からは量
子化出力及び動きベクトルのデータが得られる。ＶＬＤ
２は、量子化出力をＩＱ３に供給し、動きベクトルをＭ
Ｃ８に供給する。

【００６５】ＩＱ３はＶＬＤ２の出力を逆量子化して振
幅方向に伸張した後、ＩＤＣＴ４に出力する。ＩＤＣＴ
４は逆量子化出力を逆ＤＣＴ処理して符号化側のＤＣＴ
処理前のデータに戻す。

【００６６】フレーム内符号化データに対するＩＤＣＴ
４の出力は復元画像データであり、この場合には、ＩＤ
ＣＴ４の出力は加算器５を介してそのまま画像メモリ20
に供給される。

【００６７】画像メモリ20は、加算器５から復元画像デ
ータが与えられ、この復元画像データを参照画像データ
として記憶することができる。画像メモリ20への書込み
は書込みアドレス生成回路23によって制御される。

【００６８】先ず、この書込み方法について説明する。

【００６９】書込みアドレス生成回路23は、図２に示す
アドレス変換を行って、図２（ｄ）に示すメモリアドレ
スを書込みアドレスとしてメモリ制御回路19に出力す
る。メモリ制御回路19は、書込みアドレスに基づいて加
算器５からの復元画像データを画像メモリ20に書込む。

【００７０】書込みアドレスは、図２（ｄ）に示すよう
に、行アドレスＲがＭＢ垂直位置ＤＶ及びＭＢ水平位置
ＤＨによって生成され、また、行アドレスＲの最下位ビ
ットがバンク切換えアドレスＢＳであるので、図４に示
すように、水平方向の奇数番目及び偶数番目の２つのマ
クロブロックの画像データは同一ページ（行）で、異な
るバンク０，１に書込まれる。また、列アドレスＣがＭ
Ｂ内垂直位置Ｖ及びＭＢ内水平位置Ｈによって生成され
ているので、各マクロブロック内の画像データは、バン
ク内の画素位置に対応するアドレスに書込まれる。

【００７１】書込みアドレス生成回路23によって、１マ
クロブロックの画像データが画像メモリ20の同一ページ
の１バンクに格納される。従って、画像メモリ20への書
込み時においては、アクセス開始時のページ指定（バン
ク指定）を含み１マクロブロック当たりのページ切換え
はバンク切換えと同時に１回のみ行われる。

【００７２】即ち、画像メモリ20への１マクロブロック
の書込みに際して、１回のバンク切換えに抑えること
で、オーバーヘッドを低減している。

【００７３】次に、読出し方法について説明する。

【００７４】読出しアドレス生成回路21は、図２のアド
レス変換によって、画面アドレスをメモリアドレスに変
換し、これを読出しアドレスとしてメモリ制御回路19に
出力する。メモリ制御回路19は、読出しアドレスに基づ
いて画像メモリ20から参照画像データを読出す。

【００７５】参照画像の読出しに際して最もオーバーヘ
ッドが大きくなるのは、図４の参照マクロブロック25，
26に示すように、参照マクロブロックが元の４つのマク
ロブロックの領域を含む（以下、マクロブロックに跨る
という）位置に指定される場合である。即ち、メモリ制
御回路19は、最大で、４つのページの４つのバンクにア
クセスする必要がある。

【００７６】この場合には、参照マクロブロックの読出
しを参照マクロブロック25，26内の矢印に夫々示すよう
に、画面垂直方向又は画面水平方向に行うことが考えら
れる。参照マクロブロック25が元の４つのマクロブロッ
クの右下、左下、右上及び右下の４つの領域に対応する
領域25ａ，25ｂ，25ｃ，25ｄを有しているものとする
と、参照マクロブロック25内の矢印で示すアクセスは、
先ず、領域25ａの参照画像データを読出し、次いで、領
域25ｃ、領域25ｄ及び領域25ｂの参照画像データを順次
読出すことを示している。また、参照マクロブロック26
が元の４つのマクロブロックの右下、左下、右上及び左
上の４つの領域に対応する領域26ａ，26ｂ，26ｃ，26ｄ
を有しているものとすると、参照マクロブロック26内の
矢印で示すアクセスは、先ず、領域26ａの参照画像デー
タを読出し、次いで、領域26ｂ、領域26ｃ及び領域26ｄ
の参照画像データを順次読出すことを示している。

【００７７】参照マクロブロック25内の矢印で示す画面
垂直方向の読出しを行うと、画像メモリ20へのアクセス
に際して、例えば領域25ａから領域25ｃへの切換え時の
ようにバンク切換えを伴わないページ切換えが発生して
しまう。この理由から、本実施の形態においては、メモ
リ制御回路19は、画面水平方向の読出しを行う。

【００７８】例えば、図４の参照マクロブロック26につ
いては、メモリ制御回路19は、アクセス開始時のページ
指定の後に、バンク０の領域26ａに記憶された画像デー
タ読出し、次いで、バンクをバンク１に切換えた後、領
域26ａと同一ページ内の領域26ｂに記憶された画像デー
タを読出す。次に、メモリ制御回路19は、ページ切換え
及びバンク切換えを行って、領域26ｃに記憶された画像
データを読出し、最後に、バンク切換えを行って領域26
ｄに記憶された画像データの読出しを行う。

【００７９】即ち、画像メモリ20からの１参照マクロブ
ロックの読出しに際して、４回のバンク切換えに抑える
ことで、オーバーヘッドを低減している。また、ページ
切換えが発生する場合には、必ずバンク切換えも発生す
るので、ページ切換えに伴う無用なインターバルを低減
することができる。

【００８０】画像メモリ20から読出された参照マクロブ
ロックは、ＭＣ８を介して加算器５に供給される。加算
器５はＩＤＣＴ４からの予測誤差にＭＣ８からの動き補
償された参照マクロブロックを加算して、元の画像デー
タを復元する。加算器５からの復元画像データは画像メ
モリ20に供給されて記憶される。

【００８１】表示アドレス回路22も、読出しアドレス回
路21同様に、図２のアドレス変換によって、画面アドレ
スをメモリアドレスに変換し、これを表示アドレスとし
て、メモリ制御回路19に出力する。メモリ制御回路19
は、表示アドレスに基づいて画像メモリ20から参照画像
データを読出す。

【００８２】このとき、マクロブロック単位で格納して
いる結果、ライン単位に読出すと、従来例では、１バン
クに１ラインが書込まれているため、１回のバンク切換
えで済む。しかし、本実施の形態では、１バンクに１マ
クロブロックが書込まれているため、画面水平方向にあ
るマクロブロックの数だけ、バンク切換えが発生する。

【００８３】例えば、ＮＴＳＣを例に取ると、水平方向
画素数７２０であるため、４５個の１６画素×１６ライ
ンのマクロブロックが画面水平方向にある。よって、１
ライン読出すのに４５回のバンク切換えが必要になる。

【００８４】しかし、いまこの４５個のマクロブロック
を復号することを考える。

【００８５】従来例においては、１マクロブロックあた
り、参照画像読出しに１６回、復号画像書込みに１６回
夫々バンク切換えが必要であることから、４５個のマク
ロブロックを復号し、表示するまでに必要なバンク切換
え数Ｂj は、Ｂj ＝（１６＋１６）×４５＋１×１６＝
１４５６回。

【００８６】本実施の形態においては、１マクロブロッ
ク当たり、参照画像読出しに４回、復号画像書込みに１
回夫々バンク切換えが必要であることから、４５個のマ
クロブロックを復号し、表示するまでに必要なバンク切
換え数Ｂh は、Ｂh ＝（１＋４）×４５＋４５×１６＝
９４５回。

【００８７】つまり、復号処理全体でのバンク切換え回
数の合計は、従来例を下回り、復号処理を高速化できて
いることがわかる。

【００８８】また、上記バンク切換えの比較計算は、表
示バッファ12が、１ライン分しか保持できない場合の例
であり、２ライン分以上持つことにより、従来例との格
差をさらにつけることが可能となる。

【００８９】例えば、１６ライン分保持できる場合、Ｂ
j ＝（１６＋１６）×４５＋１×１６＝１４５６回と変
わらないが、本実施の形態では、バンク単位でまとめて
読出すため、１マクロブロック分＝１６画素×１６ライ
ン分読出す毎にバンクを切換えればよく、結果４５回の
バンク切り替えのみで、１６ライン分のデータを読出す
ことが可能である。よって、Ｂh ＝（１＋４）×４５＋
４５＝２７０回となり、従来例の約５分の１の回数で済
む。

【００９０】このように、本実施の形態においては、書
込みアドレス生成回路23及び読出しアドレス生成回路21
のアドレス変換によって、水平方向に隣接する２つのマ
クロブロックの画像データを同一ページの異なるバンク
に格納すると共に、参照マクロブロックの読出しに際し
て、ページ切換え時にバンク切換えを伴うアクセス順を
設定していることから、画像メモリに対するアクセス時
のページ切換えに伴う無用なインターバルを短くすると
共にバンク切換え数を少なくして、オーバーヘッドを低
減することができる。これにより、復号処理を高速化す
ることができ、また、画像メモリのバス占有率を低減す
ることもできる。従って、画像メモリを他の機能用とし
て兼用することを可能にし、回路規模を低減することも
できる。

【００９１】図５は本発明の他の実施の形態に係る動画
像復号方法を説明するための説明図である。図５（ａ）
乃至（ｄ）は夫々図２（ａ）乃至（ｄ）に対応してい
る。

【００９２】本実施の形態は画像メモリに対するアドレ
ス指定の方法が図１の実施の形態における動画像復号方
法と異なるのみである。従って、本実施の形態は図１の
装置においてアドレス指定方法が図５に対応した書込み
アドレス生成回路23、読出しアドレス生成回路21及び表
示アドレス生成回路22を採用することにより実現可能で
ある。

【００９３】本実施の形態は、画像メモリが同一バンク
の同一ページに複数個のマクロブロックの画像データを
格納することができる場合に適用したものである。本実
施の形態においても、書込みアドレス生成回路、読出し
アドレス生成回路及び表示アドレス生成回路は、ＭＳＢ
側に配列された垂直アドレスＹ及びＬＳＢ側に配列され
た水平アドレスＸからなる画面アドレス（図５（ａ））
の配列を変更することによって行アドレスＲ及び列アド
レスＣを生成する。即ち、ＭＳＢ側からＬＳＢ側に順次
配列されたＭＢ垂直位置ＤＶ、ＭＢ内垂直位置Ｖ、ＭＢ
水平位置ＤＨ及びＭＢ内水平位置ＨのうちＭＢ内垂直位
置ＶとＭＢ水平位置ＤＨとの配列を逆にする。

【００９４】更に、本実施の形態においては、図５
（ｃ），（ｄ）に示すように、ＭＢ垂直位置ＤＶの次に
配列したＭＢ水平位置ＤＨのＬＳＢ側の所定ビットＤＨ
1 を列アドレスの上位側ビットＣ2 とすると共に、所定
ビットＤＨ1 の１ビット上位側のビットＤＨ2 をバンク
切換えアドレスＢＳとする。なお、ビットＤＨ1 ，ＤＨ
2を除くＭＢ水平位置ＤＨのビットＤＨ3 を下位側に配
列しＭＢ垂直位置ＤＶを上位側に配列して行アドレスＲ
を得る。また、ＭＢ内垂直位置Ｖ及びＭＢ内水平位置Ｈ
を列アドレスの下位側ビットＣ1 とし、ビットＤＨ1 を
上位側ビットＣ2 として列アドレスＣを得る。

【００９５】列アドレスの上位側ビットＣ2 は、同一バ
ンクの同一ページに格納可能なマクロブロックの個数−
１を表しており、その値を表現可能なビット数に設定さ
れる。例えば、同一バンクの同一ページに１マクロブロ
ックしか格納することができない場合にはビットＣ2 は
不要となり、４マクロブロック分を格納することができ
る場合には、４−１＝３が２ビットで表現することがで
きるので、上位側ビットＣ2 は２ビット必要となる。

【００９６】このように構成された実施の形態の作用に
ついて図６を参照して説明する。図６は図４に対応して
いる。図６においても、各枠は画面上のマクロブロック
を示し、太枠はページ境界を示している。また、図６の
無地の枠はバンク０を示し、斜線枠はバンク１を示して
いる。即ち、図６は１バンクに２マクロブロックの画像
データを格納することができる例を示している。

【００９７】本実施の形態においては、画像メモリに対
するアドレス指定のみが図１の実施の形態の作用と異な
る。画像メモリに対するアクセス時には、書込みアドレ
ス生成回路23、読出しアドレス生成回路21及び表示アド
レス生成回路22によって、図５（ａ）に示す画面アドレ
スは図５（ｄ）に示すメモリアドレスに変換される。

【００９８】同一バンクの同一ページに２マクロブロッ
クの画像データを格納することができるものとすると、
図５の列アドレス上位側ビットＣ2 としては１ビット必
要である。行アドレスＲは、図２の場合よりも１ビット
だけ少なくなるが、１ページに４マクロブロックの画像
データを格納することができるので、図５（ｄ）の行ア
ドレスＲによって各ページのアドレス指定が可能であ
る。

【００９９】列アドレス上位側ビットＣ2 はＭＢ水平位
置ＤＨの最下位ビットであり、ビットＣ2 によって同一
バンクの同一ページを水平方向に２つの領域に分けて指
定することができる。１マクロブロックの画像データは
ビットＣ2 に基づく一方の領域に格納される。また、ビ
ットＤＨ1 の上位側のビットＤＨ2 によって、図６の無
地の枠及び斜線枠に示すように、バンク０とバンク１と
を指定することができる。

【０１００】こうして、書込みアドレス生成回路は、図
５（ｄ）に示す書込みアドレスを発生することにより、
図６に示すように、１ページに水平方向に連続した４マ
クロブロックの画像データを格納し、同一ページの異な
るバンク０，１に夫々水平方向に連続した２マクロブロ
ックづつの画像データを格納する。

【０１０１】本実施の形態においても、図１の実施の形
態と同様に、マクロブロックの書込みに際して、バンク
切換えは最初のページ指定時の１回のみ発生する。

【０１０２】一方、読出し時においては、読出しアドレ
ス生成回路は、図１の実施の形態と同様に、参照マクロ
ブロックが跨る領域を画面水平方向に切換えるように読
出しアドレスを発生する。例えば、図６の四角で囲った
参照マクロブロック31を読出すものとする。この場合に
は、マクロブロック31が跨る領域32乃至35は、全て同一
バンクとなってしまい、ページ切換え時にバンク切換え
を伴うことができないが、本実施の形態においても、バ
ンク切換え回数を図１９の従来例に比して十分に低減す
ることができ、従来例よりもオーバーヘッドを低減して
処理を高速にすることができる。

【０１０３】図７は本発明の他の実施の形態を示す説明
図である。図７（ａ）乃至（ｄ）は夫々図５（ａ）乃至
（ｄ）に対応している。

【０１０４】図５の実施の形態においては、バンク切換
えを伴わないページ切換えが発生してしまうことから、
図１の実施の形態に比して無用なインターバルが増加し
てしまう。本実施の形態は同一バンクの同一ページに複
数個のマクロブロックの画像データを格納する場合にお
いて無用なインターバルが増加することを防止するよう
にしたものである。

【０１０５】本実施の形態は画像メモリに対するアドレ
ス指定の方法のみが図５の実施の形態と異なる。従っ
て、本実施の形態においても、図１の装置においてアド
レス指定方法が図７に対応した書込みアドレス生成回路
23、読出しアドレス生成回路21及び表示アドレス生成回
路22を採用することにより実現可能である。

【０１０６】本実施の形態においても、書込みアドレス
生成回路、読出しアドレス生成回路及び表示アドレス生
成回路は、ＭＳＢ側に配列された垂直アドレスＹ及びＬ
ＳＢ側に配列された水平アドレスＸからなる画面アドレ
ス（図７（ａ））の配列を変更することによって行アド
レスＲ及び列アドレスＣを生成する。即ち、ＭＳＢ側か
らＬＳＢ側に順次配列されたＭＢ垂直位置ＤＶ、ＭＢ内
垂直位置Ｖ、ＭＢ水平位置ＤＨ及びＭＢ内水平位置Ｈの
うちＭＢ内垂直位置ＶとＭＢ水平位置ＤＨとの配列を逆
にする。

【０１０７】更に、本実施の形態においては、図７
（ｃ），（ｄ）に示すように、ＭＢ垂直位置ＤＶの次に
配列したＭＢ水平位置ＤＨのＬＳＢ側の所定ビットＤＨ
1 を列アドレスの上位側ビットＣ2 とし、所定ビットＤ
Ｈ1 の１ビット上位側のビットＤＨ2 をビットＤＶの下
位側の１ビットＤＶ1 で反転制御を施したビットをバン
ク切換えアドレスＢＳとするようになっている。

【０１０８】ビットＤＨ3 を下位側に配列し、ＭＢ垂直
位置ＤＶを上位側に配列して行アドレスＲを得る。な
お、ＭＢ内垂直位置Ｖ及びＭＢ内水平位置Ｈを列アドレ
スの下位側ビットＣ1 とし、ＤＨ1 を上位側ビットＣ2
として列アドレスＣを得ることは図５の実施の形態と同
様である。即ち、行アドレスＲ及び列アドレスＣは図５
の実施の形態と同様に指定される。

【０１０９】ＤＨ1 は、図５の実施の形態と同様に、同
一バンクの同一ページに格納可能なマクロブロックの個
数−１を表しており、その値を表現可能なビット数に設
定される。

【０１１０】本実施の形態においては、反転制御ビット
ＤＶ1 によってバンク切換えアドレスＢＳに用いるＤＨ
2 を反転制御するようになっている。即ち、反転制御ビ
ットＤＶ1 が“０”の場合にはバンク切換えアドレスＢ
ＳにＤＨ2 をそのまま用い、反転制御ビットＤＶ1 が
“１”の場合にはバンク切換えアドレスＢＳにＤＨ2 を
反転させて用いるようになっている。

【０１１１】なお、反転制御ビットＤＶ1 が“１”の場
合にバンク切換えアドレスＢＳにＤＨ2 をそのまま用
い、反転制御ビットＤＶ1 が“０”の場合にバンク切換
えアドレスＢＳにＤＨ2 を反転させて用いるようにして
もよい。

【０１１２】このように構成された実施の形態の作用に
ついて図８を参照して説明する。図８は図６に対応して
いる。図８においても、各枠は画面上のマクロブロック
を示し、太枠はページ境界を示している。また、図８の
無地の枠はバンク０を示し、斜線枠はバンク１を示して
おり、図８は１バンクに２マクロブロックの画像データ
を格納することができる例を示している。

【０１１３】本実施の形態においても、図５の実施の形
態と同様に、図７（ａ）に示す画面アドレスは図７
（ｄ）に示すメモリアドレスに変換される。行アドレス
Ｒ及び列アドレスＣの指定も図５と同様である。

【０１１４】本実施の形態においては、ＤＶ1 を反転制
御ビットとしてバンク切換えアドレスに用いるＤＨ2 を
制御している。ビットＤＶ1 が“０”の場合にはバンク
切換えアドレスにＤＨ2 をそのまま用い、ビットＤＶ1
が“１”の場合にはバンク切換えアドレスＢＳにＤＨ2
を反転されて用いる。ビットＤＶ1 はＭＢ垂直位置ＤＶ
の最下位ビットであるので、図８に示すように、バンク
１とバンク０に格納されるマクロブロックの画面水平方
向の配置が奇数番目のマクロブロックラインと偶数番目
のマクロブロックラインとで逆になる。つまり、垂直方
向に隣接するマクロブロック同士は異なるページの異な
るバンクに記憶されることになる。なお、マクロブロッ
クラインとは、水平方向に連なるマクロブロックの帯の
ことである。

【０１１５】本実施の形態においても、図５の実施の形
態と同様に、マクロブロックの書込みに際して、バンク
切換えは最初のページ指定時の１回のみ発生する。

【０１１６】一方、読出し時においては、図５の実施の
形態と同様に、参照マクロブロックが跨る領域を画面水
平方向に切換えるように読出しアドレスを発生する。例
えば、図８の四角で囲った参照マクロブロック36を読出
すものとする。この場合には、例えば、図８の矢印に示
すように、領域37，38，40，39の順に読出しアドレスを
発生する。

【０１１７】この場合には、領域37に対するアクセス開
始時にページ切換え（バンク切換え）が発生し、領域38
から領域40への切換え時にバンク切換えを伴うページ切
換えが発生する。なお、領域37から領域38、領域40から
領域39は夫々同一のページかつバンク内のアクセスのた
め、オーバーヘッドを伴わない。

【０１１８】このように、本実施の形態においては、図
１の実施の形態と同様に、ページ切換え時には必ずバン
ク切換えを伴い、読出し時のバンク切換えを４回に低減
できるため高速化が可能である。

【０１１９】図９は本発明の他の実施の形態を示す説明
図である。図９（ａ）乃至（ｄ）は夫々図７（ａ）乃至
（ｄ）に対応している。

【０１２０】図７の実施の形態は水平方向に連続したマ
クロブロックを同一バンクに格納する例であるが、本実
施の形態は垂直方向に連続したマクロブロックを同一バ
ンクに格納する例である。

【０１２１】本実施の形態は画像メモリに対するアドレ
ス指定の方法のみが図７の実施の形態と異なる。従っ
て、本実施の形態においても、図１の装置においてアド
レス指定方法が図９に対応した書込みアドレス生成回路
23、読出しアドレス生成回路21表示アドレス生成回路22
を採用することにより実現可能である。

【０１２２】本実施の形態においても、書込みアドレス
生成回路、読出しアドレス生成回路及び表示アドレス生
成回路は、ＭＳＢ側に配列された垂直アドレスＹ及びＬ
ＳＢ側に配列された水平アドレスＸからなる画面アドレ
ス（図９（ａ））の配列順を変更する。更に、本実施の
形態においては、ＭＢ垂直位置ＤＶの下位側の所定ビッ
トＤＶ1 を列アドレスの上位側ビットＣ2 とし、ＭＢ水
平位置ＤＨの最下位ビットＤＨ1 をビットＤＶ1 の１ビ
ット上位側のビットＤＶ2 で判定制御したものをバンク
切換えアドレスＢＳとする。

【０１２３】ビットＤＨ1 を除くＭＢ水平位置ＤＨのビ
ットＤＨ2 を下位側に配列し、ビットＤＶ1 ，ＤＶ2 を
除くＭＢ垂直位置ＤＶのビットＤＶ3 とビットＤＶ2 と
を上位側に配列して行アドレスＲを得る。また、ＭＢ内
垂直位置Ｖ及びＭＢ内水平位置Ｈを列アドレスの下位側
ビットＣ1 とし、上位側ビットＣ2 と共に列アドレスＣ
を得る。

【０１２４】列アドレスの上位側ビットＣ2 は、同一バ
ンクの同一ページに格納可能なマクロブロックの個数−
１を表しており、その値を表現可能なビット数に設定さ
れる。

【０１２５】本実施の形態においては、反転制御ビット
ＤＶ2 によってバンク切換えアドレスＢＳに用いるＤＨ
1 を反転制御するようになっている。即ち、反転制御ビ
ットＤＶ2 が“０”の場合にはバンク切換えアドレスＢ
ＳにＤＨ1 をそのまま用い、反転制御ビットＤＶ2 が
“１”の場合にはバンク切換えアドレスＢＳにＤＨ1 を
反転させて用いるようになっている。

【０１２６】なお、反転制御ビットＤＶ2 が“１”の場
合にバンク切換えアドレスＢＳにＤＨ1 をそのまま用
い、反転制御ビットＤＶ2 が“０”の場合にバンク切換
えアドレスＢＳにＤＨ1 を反転させて用いるようにして
もよい。

【０１２７】このように構成された実施の形態の作用に
ついて図１０を参照して説明する。図１０は図８に対応
している。図１０においても、各枠は画面上のマクロブ
ロックを示し、太枠はページ境界を示している。また、
図１０の無地の枠はバンク０を示し、斜線枠はバンク１
を示しており、図１０は１バンクに２マクロブロックの
画像データを格納することができる例を示している。

【０１２８】本実施の形態においても、１ページに４マ
クロブロックの画像データが記憶される。ＭＢ垂直位置
ＤＶの最下位ビットＤＶ1 が列アドレスの最上位ビット
Ｃ2として用いられる。ビットＤＶ1 は奇数番目と偶数
番目のそれぞれのマクロブロックラインを示しており、
列アドレスＣ2 によって同一バンクの同一ページを垂直
方向に２つの領域に分けて指定することができる。１マ
クロブロックの画像データはビットＣ2 に基づく一方の
領域に格納される。また、ビットＣ2 の上位側に配列さ
れるビットＤＨ1 によって、図１０の無地の枠及び斜線
枠に示すように、バンク０とバンク１とを指定すること
ができる。

【０１２９】ＭＢ垂直位置ＤＶの下位側から２ビット目
のビットＤＶ2 は２マクロブロックライン毎に反転す
る。従って、このビットＤＶ2 によってバンク切換えア
ドレスＢＳに用いるＤＨ1 を反転させることにより、図
１０に示すように、バンク１とバンク０に格納されるマ
クロブロックの画面上での配置は奇数番目２マクロブロ
ックラインと偶数番目２マクロブロックラインとで逆に
なる。つまり、水平方向に隣接するマクロブロック同士
は異なるバンクに記憶されることになる。こうして、図
１０に示す書込みが行われる。

【０１３０】本実施の形態においても、図７の実施の形
態と同様に、マクロブロックの書込みに際して、バンク
切換えは最初のページ指定時の１回のみ発生する。

【０１３１】一方、読出し時においては、図７の実施の
形態と同様に、参照マクロブロックが跨る領域を画面水
平方向に切換えるように読出しアドレスを発生する。例
えば、図１０の四角で囲った参照マクロブロック41を読
出すものとする。この場合には、例えば、図１０の矢印
に示すように、領域42，43，45，44の順に読出しアドレ
スを発生する。

【０１３２】この場合には、領域42に対するアクセス開
始時にページ切換え（バンク切換え）が発生し、領域42
から領域43への切換え時にバンク切換えが発生し、領域
43から領域45への切換え時にバンク切換えを伴うページ
切換えが発生し、領域45から領域44への切換え時にバン
ク切換えが発生する。

【０１３３】このように、本実施の形態においても、ペ
ージ切換え時には必ずバンク切換えが発生し、また、図
１の実施の形態と同様に、読出し時のバンク切換えを４
回に低減できるため高速化が可能である。

【０１３４】図１１は本発明の他の実施の形態を示す説
明図である。図１１（ａ）乃至（ｄ）は夫々図７（ａ）
乃至（ｄ）に対応している。

【０１３５】上記各実施の形態においては、複数のマク
ロブロックを含み画面上の形状が長方形又は正方形とな
る領域毎に画像データを１ページに格納する例について
説明したが、同一ページに格納するマクロブロックは、
画面上で四角形となる領域に存在している必要はない。
本実施の形態はこの場合の例を示している。

【０１３６】本実施の形態は画像メモリに対するアドレ
ス指定の方法のみが図７の実施の形態と異なる。従っ
て、本実施の形態においても、図１の装置においてアド
レス指定方法が図１１に対応した書込みアドレス生成回
路23、読出しアドレス生成回路21及び表示アドレス生成
回路22を採用することにより実現可能である。

【０１３７】本実施の形態は同一バンクの同一ページに
２マクロブロックの画像データを格納することができる
例を示している。本実施の形態においては、ＭＳＢ側か
らＬＳＢ側に順次配列されたＭＢ垂直位置ＤＶ、ＭＢ内
垂直位置Ｖ、ＭＢ水平位置ＤＨ及びＭＢ内水平位置Ｈの
うちＭＢ内垂直位置ＶとＭＢ水平位置ＤＨの配列を逆に
する。また、図１１（ｃ），（ｄ）に示すように、ＭＢ
垂直位置ＤＶの次に配列したＭＢ水平位置ＤＨのＬＳＢ
側の所定ビットＤＨ1 を列アドレスの上位側ビットＣ2
とし、ビットＤＨ1 より上位側の所定ビットをビットＤ
Ｈ2 とする。また、ＭＢ垂直位置ＤＶの最下位ビットＤ
Ｖ1 をバンク切換えアドレスＢＳに用いるＤＨ1 の反転
制御を行うための反転制御ビットとする。

【０１３８】ＤＨ2 にＤＶ1 を加算したビットをＤＨ3
とし、これを下位側に配列しＭＢ垂直位置ＤＶを上位側
に配列して行アドレスＲを得る。なお、ＭＢ内垂直位置
Ｖ及びＭＢ内水平位置Ｈを列アドレスの下位側ビットＣ
1 とし、ＤＨ1 を上位側ビットＣ2 として列アドレスＣ
を得る。

【０１３９】また、ＤＨ1 は、図５の実施の形態と同様
に、同一バンクの同一ページに格納可能なマクロブロッ
クの個数−１を表しており、その値を表現可能なビット
数に設定される。

【０１４０】よって、本実施の形態においては、ＤＨ1
のビット数は１となる。

【０１４１】このように構成された実施の形態の作用に
ついて図１２を参照して説明する。図１２は図８に対応
している。図１２においても、各枠は画面上のマクロブ
ロックを示し、太枠はページ境界を示している。また、
図１２の無地の枠はバンク０を示し、斜線枠はバンク１
を示しており、図１２は１バンクに２マクロブロックの
画像データを格納することができる例を示している。

【０１４２】これにより、水平方向に隣接する２組のマ
クロブロックを組として、画面上の左斜め下に隣接する
マクロブロックを同一ページに書込むことができ、水平
方向に隣接する各組のマクロブロックを同一ページの異
なるバンクに書込むことができる。つまり、本実施の形
態においても、水平及び垂直方向に隣接するマクロブロ
ック同士を異なるバンクに記憶させることができる。

【０１４３】また、図５の実施の形態と同様に、マクロ
ブロックの書込みに際して、バンク切換えは最初のペー
ジ指定時の１回のみ発生する。また、読出し時において
も、ページ切換え時には必ずバンク切換えを発生させる
ことができ、図７の実施の形態と同様に、最大で４回の
バンク切換えで１参照マクロブロックの読出しが可能で
ある。

【０１４４】このように、本実施の形態においても図７
の実施の形態と同様の効果を得ることができる。

【０１４５】図１３は本発明の他の実施の形態を説明す
るための説明図である。図１３は図１２に対応したもの
である。

【０１４６】本実施の形態は同一バンクの同一ページに
４マクロブロックの画像データを格納することができる
場合の例を示している。他の構成は図１１の実施の形態
と同様である。

【０１４７】このように構成された実施の形態において
は、図１３に示すように、水平方向に隣接した２つのマ
クロブロックを組として、画面上の右斜め下に隣接する
２組のマクロブロックを同一ページに書込むことがで
き、水平方向に隣接する各組のマクロブロックを同一ペ
ージの異なるバンクに書込むことができる。これによ
り、隣接するマクロブロックのデータを連続で画像メモ
リに書込む或いは読出す際、ページ切換えが発生する場
合には必ずバンク切換えを伴うことができ、図１１の実
施の形態と同様の効果を得ることができる。

【０１４８】なお、各実施の形態において、画像メモリ
のアドレス１つに対して、１画素分のデータのみ格納で
きる場合で説明したが、本発明はこれに限定するもので
はない。

【０１４９】例えば、図２において、画像メモリ１アド
レスにつき、画素が２のＮ乗個まで格納できる場合を考
える。

【０１５０】図１６のようにＭＢ内水平位置Ｈの下位側
ビットＨ1 （ビット数がＮ）を無視し、Ｈの上位側ビッ
トを列アドレスＣの下位側ビットとすることで、画面垂
直方向の連続する２のＮ乗個の画素を同アドレスに書き
込める。

【０１５１】また、図１７のようにＭＢ内垂直位置Ｖの
下位側ビットＶ1 （ビット数がＮ）を無視し、Ｖの上位
側ビットＶ2 を列アドレスＣの上位側ビットとすること
で、画面垂直方向の連続する２のＮ乗個の画素を同アド
レスに書き込める。

【０１５２】つまり、画像メモリの１アドレスにつき、
２画素以上格納できる場合についても適応できることは
明らかであり、本発明はこれを含む。

【０１５３】また、本発明は上記各実施の形態に限定さ
れるものではない。画像メモリに対するアドレス指定の
方法は、同一バンクの同一ページに何個のマクロブロッ
クの画像データを格納することができるかに応じて種々
の方法が考えられ、１参照マクロブロック当たりのバン
ク切換え数を読出し時に最大で４回、書込み時に最大で
１回とするアドレス指定は、何通りも存在する。

【０１５４】

【発明の効果】以上説明したように本発明によれば、復
号処理を高速化することができると共に、画像メモリの
バス占有率を低減することにより、画像メモリを他の機
能用として兼用することを可能にして、回路規模を低減
することができるという効果を有する。

【図面の簡単な説明】

【図１】本発明に係る動画像復号装置の一実施の形態を
示すブロック図。

【図２】図１の実施の形態におけるアドレス指定を説明
するための説明図。

【図３】図１の実施の形態におけるアドレス指定を説明
するための説明図。

【図４】図１の実施の形態の動作を説明するための説明
図。

【図５】本発明の他の実施の形態に係る動画像復号方法
を示す説明図。

【図６】図５の実施の形態の作用を説明するための説明
図。

【図７】本発明の他の実施の形態に係る動画像復号方法
を示す説明図。

【図８】図７の実施の形態の作用を説明するための説明
図。

【図９】本発明の他の実施の形態に係る動画像復号方法
を示す説明図。

【図１０】図９の実施の形態の作用を説明するための説
明図。

【図１１】本発明の他の実施の形態に係る動画像復号方
法を示す説明図。

【図１２】図１１の実施の形態の作用を説明するための
説明図。

【図１３】本発明の他の実施の形態に係る動画像復号方
法を説明するための説明図。

【図１４】実施の形態を説明するための説明図。

【図１５】実施の形態を説明するための説明図。

【図１６】従来の動画像復号装置を示すブロック図。

【図１７】従来例におけるメモリの格納方法を説明する
ための説明図。

【図１８】ＤＲＡＭおよびＳＤＲＡＭのアクセスを示す
タイミングチャート。

【図１９】ＳＤＲＡＭを従来例における画像メモリとし
て用いた場合の画像データの格納方法を説明するための
説明図。

【図２０】従来例における画面アドレスとメモリアドレ
スとの対応を示す説明図。

【符号の説明】

５…加算器、８…ＭＣ、19…メモリ制御回路、20…画像
メモリ、21…読出しアドレス生成回路、22…表示アドレ
ス生成回路、23…書込みアドレス生成回路

Claims

【特許請求の範囲】

【請求項１】符号化データを復号化して復元画像デー
タを得る復号化手順と、画面をＮ個（Ｎは自然数）の画素からなる領域に分割
し、水平及び垂直方向の少なくとも一方に隣接する前記
領域の前記復元画像データのアクセス先として記憶手段
の異なるバンクを指定する指定手順とを具備したことを
特徴とする動画像復号方法。
【請求項２】前記領域は、前記符号化データの符号化
単位の１つ以上のまとまりであることを特徴とする請求
項１に記載の動画像復号方法。
【請求項３】前記指定手順は、前記符号化単位の前記
復元画像データの全てを前記記憶手段の同一バンクの同
一ページに書込む指定を行うことを特徴とする請求項２
に記載の動画像復号方法。
【請求項４】前記指定手順は、前記記憶手段からの読
出しに際してページ切換えが発生する場合には、このペ
ージ切換えと同時にバンク切換えが発生するように読出
し順を制御することを特徴とする請求項１に記載の動画
像復号方法。
【請求項５】前記指定手順は、前記画面の垂直方向ア
ドレス及び水平方向アドレスの配列によって構成される
画面アドレスを前記垂直方向アドレスの下位側ビットと
前記水平方向アドレスの上位側ビットとの配列を変更す
ることによって前記記憶手段のメモリアドレスを指定す
る手順と、前記水平方向アドレスの上位側ビットのうちの所定の下
位側ビットによって前記記憶手段のバンク切換えを指定
する手順とを具備したことを特徴とする請求項１に記載
の動画像復号方法。
【請求項６】現画像と参照画像との予測誤差を用いた
動き補償予測符号化によって所定のブロック単位で符号
化された符号化データが入力され、前記符号化データを
復号化して復元画像データを得る復号化手段と、前記復元画像データを前記参照画像の画像データとして
記憶する記憶手段と、前記所定のブロック単位の１つ以上のまとまりである領
域であって画面上で水平及び垂直方向の少なくとも一方
に隣接する領域の前記復元画像データを前記記憶手段の
異なるバンクに格納する書込み制御手段と、前記記憶手段に記憶されている復元画像データを画像の
動きに基づくブロック化位置でブロック化して読出し前
記復号化手段に参照画像の画像データとして与える読出
し制御手段とを具備したことを特徴とする動画像復号装
置。
【請求項７】前記書込み制御手段は、前記領域の前記
復元画像データの全てを前記記憶手段の同一バンクの同
一ページに書込むことを特徴とする請求項６に記載の動
画像復号装置。
【請求項８】前記読出し制御手段は、前記記憶手段の
バンク単位で読出しを行うことを特徴とする請求項６に
記載の動画像復号装置。
【請求項９】前記読出し制御手段は、前記記憶手段か
らの読出しに際してページ切換えが発生する場合には、
このページ切換えと同時にバンク切換えが発生するよう
に読出し順を制御することを特徴とする請求項６に記載
の動画像復号装置。