DE68913947T2 - Vorrichtung zur erzeugung von videosignalen. - Google Patents

Vorrichtung zur erzeugung von videosignalen.

Info

Publication number
DE68913947T2
DE68913947T2 DE68913947T DE68913947T DE68913947T2 DE 68913947 T2 DE68913947 T2 DE 68913947T2 DE 68913947 T DE68913947 T DE 68913947T DE 68913947 T DE68913947 T DE 68913947T DE 68913947 T2 DE68913947 T2 DE 68913947T2
Authority
DE
Germany
Prior art keywords
bit
video
bit map
data
memories
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE68913947T
Other languages
English (en)
Other versions
DE68913947D1 (de
Inventor
David Frankenbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of DE68913947D1 publication Critical patent/DE68913947D1/de
Application granted granted Critical
Publication of DE68913947T2 publication Critical patent/DE68913947T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/28—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using colour tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Studio Circuits (AREA)

Description

  • Diese Erfindung betrifft eine Vorrichtung zum Generieren von Videosignalen zur Erzeugung eines Bildes, das durch eine Vielzahl von Pixeln mit jeweils mehreren Zuständen definiert ist, mit:
  • - einer Vielzahl von Bitkartenspeichern zum Speichern von einer Vielzahl von Datenbits, die jeweils die Zustände der Pixel repräsentieren,
  • - Verarbeitungsmitteln, um gleichzeitig aus den Bitkartenspeichern eine Vielzahl von Datenbits auszulesen, die parallel in den Bitkartenspeichern gespeichert sind,
  • - Tabellenspeichern zum Konvertieren von digitalen Daten in ein Farbwort, und
  • - Digital-Analog-Konvertermitteln zum Konvertieren des Farbwortes in die Videosignale.
  • Allgemein gesagt betrifft die Erfindung Videosignale verwendende Bildgenerierungssysteme, und genauer gesagt betrifft sie Videosignalausgabesysteme zum Generieren flimmerfreier Rastergraphikbilder hoher Geschwindigkeit. Das Videosignalausgabesystem der vorliegenden Erfindung erhöht die erreichbare Pixelfrequenzrate von Rastergraphik verarbeitenden Vorrichtungen und ist daher insbesondere zur Verwendung in Rasterbilder erzeugenden Systemen geeignet, wo hohe Pixelfrequenzraten wünschenswert sind.
  • Die meisten Videosignale verwendenden Bildanzeigevorrichtungen erfordern eine flimmerfreie Anzeige großer Bilder, insbesondere jene Vorrichtung für Luftverteidigung und Luftverkehrkontrolle. Allgemeiner erfordern CAD-Systeme (für computerunterstütztes Entwerfen) hoher Leistung größere Verarbeitungsgeschwindigkeiten. Gegenwärtig werden die Ziele für viele dieser Anwendungen formal als flimmerfreie Bilder von 2048 mal 2048 Bildelementen ("Pixel") bezeichnet.
  • Beispiele existierender Rastergraphiksysteme sind das HMD-8000, das HDP-4000 sowie das CDITEG von Hughes Aircraft Company, das 8250 von Motorola und das 9465 von Ramtek. Die meisten Systeme nach dem aktuellen Stand der Technik sind darauf gerichtet, 1280 mal 1024 Anzeigen mit einer 60 Hz Bildwechselfrequenz ohne Halbbilddarstellung zu unterstützen. Für eine solche Darstellung zu sorgen erfordert eine Pixelrate von ungefähr 110 MHz.
  • Derartige Systeme umfassen allgemein ein Feld von Bitkartenspeichern (BMM), von denen jeder eine Repräsentation eines Bildes enthält, das zur Darstellung zu einem Monitor geschickt werden kann. Jeder auflösbare Punkt oder jedes auflösbare Pixel des Monitors ist auf eine Adresse in jedem BMM abgebildet, wobei jede derartige Adresse eine digital codierte Darstellung der an dem entsprechenden Pixel darzustellenden Farbe und Intensität enthält. Ein Videomultiplexer wird verwendet, um auszuwählen, welcher der BMM's zu jedem beliebigen Zeitpunkt die Anzeige bestimmt. Eine Farbtabelle übersetzt den ausgewählten Rasterdatenstrom in die geeigneten Farbcodes zur Verwendung durch den Anzeigemonitor.
  • Bei den obenerwähnten Rastergraphiksystemen wird die Ausgabe des BMM-Feldes unmittelbar in einen seriellen Bitdatenstrom mit der Pixelrate konvertiert. Alle weitere Verarbeitung einschließlich der Videoverschachtelung und des Nachschlagens der Farbe in der Tabelle erfolgt dann bei der Pixelrate. Dieser Ansatz begrenzt die erreichbare Pixelrate wegen der Geschwindigkeitsbeschränkungen der Geräte auf wenig mehr als 100 MHz.
  • Um Rasteranzeigesysteme zu erreichen, die einen flimmerfreien Bildwechsel bei Anzeigen mit einer Auflösung bis zu 2048 mal 2048 unterstützen können, sind Pixelraten in einer Höhe von 400 MHz erforderlich. Solche Geschwindigkeiten übersteigen die Leistungsgrenzen der meisten verfügbaren Verarbeitungseinrichtungen, wie z.B. der Videomultiplexer und der Farbtabellen. Selbst wenn der technische Fortschritt schnellere elektronische Geräte bereitstellt, so ist doch zu erwarten, daß die Einsatzerfordernisse derartige Verbesserungen in der vorhersehbaren Zukunft übertreffen.
  • Es gibt daher in der Technik einen Bedarf an einer neuen Systemarchitektur, die aus den Möglichkeiten der gegenwärtigen und zukünftigen Geräte Nutzen zieht, um große flimmerfreie Bilder zu ermöglichen. Insbesondere wird eine derartige Architektur benötigt, um für effektive Pixelraten in einer Höhe von 400 MHz unter Verwendung verfügbarer Geräte zu sorgen.
  • Ein Ansatz aus dem Stand der Technik von der eingangs diskutierten Art, der dazu vorgesehen ist, die Auflösung eines Bildes zu erhöhen, ohne daß schnellere Komponenten, wie z.B. die Nachschlagetabellen, benötigt werden, ist in der US-A-4 727 423 offenbart. Die Videodatenverarbeitungsschaltung aus diesem Dokument verwendet (wenigstens) zwei Parallel-Seriell-Wandler pro Video-RAM. Die ungeradzahligen Bits eines aus dem Video-RAM ausgelesenen parallelen Datenwortes werden dem ersten Parallel- Seriell-Wandler und die geradzahligen Bits dem anderen Parallel- Seriell-Wandler zugeführt. Die beiden Parallel-Seriell-Wandler arbeiten bei der halben Pixelfrequenz und liefern eine Dateneingabe für zwei Nachschlagetabellen, wobei die Ausgaben der Nachschlagetabellen einem 2 : 1 Selektor zugeführt werden, was die Bearbeitungsgeschwindigkeit wiederum auf die Pixelfrequenz erhöht.
  • Gemäß der vorliegenden Erfindung ist eine Vorrichtung zum Generieren von Videosignalen von der obigen diskutierten Art durch die folgenden Merkmale gekennzeichnet:
  • - eine Vielfalt an die Vielzahl von parallelen Datenbits empfangenden und im Zeitmultiplexverfahren bei einer Frequenz unterhalb von der endgültigen Pixelfrequenz arbeitenden Ausgangsmultiplexern der Bitkartenspeicher, wobei die Ausgabe der Ausgangsmultiplexer der Bitkartenspeicher eine Vielzahl von gemultiplexten Bitgruppen ist, die jeweils eine Anzahl von parallelen Bits umfassen, die geringer ist als die Anzahl der parallelen Datenbits,
  • - wobei die Bitgruppen so in die Tabellenspeicher eingegeben werden, daß jeder Tabellenspeicher ein Bit einer jeden Bitgruppe empfängt,
  • - eine Vielfalt an Videoausgangsmultiplexern, wobei die Anzahl der Videoausgangsmultiplexer der Anzahl der Bits in dem Farbwort entspricht und jeder Videoausgangsmultiplexer ein Bit von jedem der Tabellenspeicher empfängt,
  • - wobei die Ausgänge der Videoausgangsmultiplexer mit den Digital-Analog-Konvertern verbunden sind, und
  • - eine Vielfalt an Videomultiplexern, die zwischen die Ausgangsmultiplexer der Bitkartenspeicher und die Tabellenspeicher geschaltet sind.
  • In einem bevorzugten Ausführungsbeispiel wird ein vier Pixel breiter Datenpfad von der Ausgabe des BMM-Feldes beibehalten, bis die Daten durch Digital-Analog-Konverter (DACs) verarbeitet werden. Die Ausgabe einer jeden BMM-Ebene wird in einen vier Pixel breiten Pfad konvertiert, der bei ¼ der Pixelanzeigerate läuft. Von diesem Punkt an werden die Daten von jeder BMM-Ebene über einen Videobus zu einem Videomultiplexer geschickt. Durch einen Hilfsprozessor sind Farbtabellen programmiert, um die geeigneten Farbcodes zur Darstellung auszuwählen. Die Daten werden in jede von vier Farbtabellen eingegeben, die jeweils den vier Pixeln von Daten zugeordnet sind, die parallel verarbeitet werden. Farbcodes werden als digitale Daten aus den vier Farbtabellen ausgelesen, und die Farbcodedaten werden dann auf die Pixelrate hochverschachtelt und in die Eingänge der DAC gegeben, um eine Anzeigevorrichtung, wie etwa einen Monitor mit Kathodenstrahlröhre, zu treiben.
  • Durch parallele Verarbeitung von vier Pixeln können Pixelraten in einer Höhe von 400 MHz erreicht werden. Dies ermöglicht eine flimmerfreie Farbbilddarstellung mit 2048 mal 2048 Pixeln. Bei größerer Parallelität können größere Dimensionen versorgt werden.
  • Auf diese Weise werden flimmerfreie Bilder hoher Geschwindigkeit bereitgestellt, indem eine parallele digitale Pixelverarbeitung bis zur Ausgabe durch die Tabelle beibehalten wird und erst an der letzten Ausgabestufe eine Umwandlung in einen seriellen, analogen Bitstrom erfolgt. Die effektive Pixelrate beträgt dann ungefähr die Anzahl von parallelen Kanälen mal der von den einzelnen Geräten erlaubten Rate.
  • In den beigefügten Zeichnungen:
  • Figuren 1A und 1B bilden zusammengenommen ein Blockdiagramm der Vorrichtung zum Generieren von Videosignalen, die das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung ist.
  • Figur 2 ist eine diagrammartige Darstellung eines N x M Bitkarten-Speicherbereiches, der in der Vorrichtung nach Figur 1 eingesetzt wird.
  • Unter Bezugnahme auf Figur 1 ist eine Vorrichtung zum Generieren von Videosignalen dargestellt, die dazu eingesetzt werden kann, für eine Graphikkonsole oder dergleichen eine Rasterbildanzeige zu liefern. Der Videosignalgenerator verwendet ein konventionelles Untersystem 11 mit Hilfsprozessor, das einen Anzeigeprozessor 12, einen Massenspeicher 14 und einen Graphikprozessor 16 umfaßt, die alle üblich und in der Technik gut bekannt sind. Der Videosignalgenerator verwendet ebenfalls ein standardmäßiges Anzeigekontrollsystem 18, das typischerweise ein standardmäßiges Synchronisationsmodul 15 umfaßt, das als Antwort auf Zeitsteuersignale Videosynchronisationssignale erzeugt, sowie einen konventionellen cursorlogik-Regler 17 und einen standardmäßigen Blickpunktlogik-Regler 19 aufweist. Der Videosignalgenerator umfaßt ebenfalls ein Teilsystem 20 als Anzeigegenerator, das einen Zeichen-Cogenerator 21, einen konventionellen Vektor/Kegel- Cogenerator 23, eine standardmäßige Speicher-Interfaceeinheit (MIU) 25 sowie einen konventionellen Cogenerator 27 zur Bereichsfüllung umfaßt.
  • Das als Anzeigegenerator dienende Teilsystem 20 erzeugt auf dem Schirm 58 anzuzeigende Bilddaten und liefert auf dem Bildbus 22, einer standardmäßigen Daten/Adressen/Steuer-Busstruktur, Ausgaben einschließlich eines vierundsechzig Bit breiten Signales, das Adressenformationen über die Stellen in den Bitkartenspeichern 36 enthält, in die die Bilddaten einzuschreiben sind, und weiter die anzuzeigenden Daten betreffende Farbinformationen enthält. Der Bildbus 22, der in einem Buszyklus ein Wort von vierundsechzig Bit liest oder schreibt, verbindet das Anzeigegenerator-Teilsystem 20 mit dem Teilsystem 24 für Speicher-Refresh. Das Teilsystem 24 für Speicher-Refresh umfaßt eine Vielzahl von standardmäßigen Steuerfeldern 34 für Bitkartenspeicher (BMM), eine Vielzahl von Bitkarten-Speicherbereichen 36 sowie eine Vielzahl von Ausgangsmultiplexern 38 der Bitkartenspeicher. Die Hauptfunktion der Speichersteuerungen 34 liegt darin, das Teilsystem 24 für Speicher-Refresh mit dem Bildbus 22 und dem Adreßbus 32 für Video-Refresh zu verbinden. Darüber hinaus führen die Speichersteuerungen 34 basierend auf den Befehlen, die sie von dem Bildbus 22 und dem Bus 32 für Video- Refresh empfangen, alle Lese-, Schreib-, Lösch- sowie Datenübertragungsoperationen aus.
  • Die Speichersteuerungen 34 empfangen von dem Bildbus 22 die Adressen der BMM-Bereiche 36, in denen die Bilddaten abzubilden sind. Die Speichersteuerungen 34 übertragen zu den Bitkarten- Speicherbereichen 36 ein Adreßsignal 35, das den zu adressierenden Bitkarten-Speicherbereich 36 sowie das zu adressierende Pixel definiert. Die Adressen der Bitkarten-Speicherbereiche 36 entsprechen den Adressen der Pixel auf dem Monitorschirm 58. Das empfangene Adreßsignal 35 hat das Format eines 1 x 16 Blockes von Pixeln längs einer horizontalen Rasterlinie oder eines 4 x 4 Blockes von Pixeln. In dem dargestellten Ausführungsbeispiel gibt es zehn BMM-Bereiche 36, die parallel zueinander angeordnet sind und parallel zueinander betrieben werden. Die Bereiche 36 werden ebenfalls als Bitkarten-Speicherebenen bezeichnet. Die Anzahl der in einem Rastergraphiksystem verwendeten Speicherebenen 36 hängt von der gewünschten Farbintensität ab. Bei zehn Speicherebenen 36 hat jedes Pixel schließlich zehn Bit, die seine Farbintensität definieren, wobei jeder Speicherebene 36 ein Bit zugeordnet ist.
  • Unter nunmehr zusätzlicher Bezugnahme auf Figur 2 ist jeder der Bitkarten-Speicherbereiche 36 ein N x M Bereich. Da ein typischer Monitorschirm 58 2K x 2K Speicher erfordert, hat jeder Bitkarten-Speicherbereich 36 genug Speicherplatz, um die Daten für zwei Schirme zu speichern. Jeder der Bereiche 36 kann daher als eine Speicherebene von 2K x 4K oder als zwei Pseudo-Ebenen 37, 39 definiert werden, die jeweils eine Größe von bis zu 2K x 2K an Speicherstellen aufweisen. Zunächst wird das Bilddaten tragende Adreßsignal 35 für den Bitkartenspeicher Zeile für Zeile in die untere Ebene 39 eingelesen, und sobald der Bereich 39 gefüllt ist, sind die Bilddaten dazu vorbereitet, auf dem Schirm 58 angezeigt zu werden. Der Bereich 39 wird umgeschaltet, so daß die Bereichsdaten (Video-Refresh Adreßbus 32) in digitaler Form aus dem unteren Bereich 39 mit sechzehn Bit parallel ausgelesen werden (siehe Bezugszeichen 32). Da ein Bit ein Pixel repräsentiert, repräsentieren die sechzehn Bit jeweils sechzehn Pixel längs einer Rasterzeile. Die Daten werden aus dem Bereich 36 mit sechzehn Pixel zur Zeit von jeder Speicherebene ausgelesen. Während die Daten aus dem Bereich 39 ausgelesen werden, wird der nächste Schirm in der oberen Ebene 37 gebildet. Wenn die Ebene 37 gebildet ist, werden die in dem Bereich 37 gespeicherten Daten mit sechzehn Bit parallel auf den parallelen Leitungen (Video-Refresh Adreßbus 32) ausgelesen, während neue Bilddaten gleichzeitig in der unteren Ebene 39 gebildet werden, so daß der Bildformungs-/Anzeigeprozeß zwischen den Bildern hin- und herschaltet, die in der oberen Ebene 37 und der unteren Ebene 39 gebildet werden.
  • Die zehn aus den Bereichen stammenden Datenworte zu je sechzehn Bit (Video-Refresh Adreßbus 32) werden in die Ausgangsmultiplexer (MOM) 38 der Bitkartenspeicher eingegeben, welche eine Interface- Verbindung zwischen den Bitkarten-Speicherbereichen (Ebenen) 36 und dem Videobus herstellen. Zehn MOM 38 sind vorgesehen, weil jeder Speicherebene 36 ein MOM 38 zugeordnet ist. Der MOM 38 empfängt das sechzehn parallele Bit umfassende Bereichsdatenwort 32, das auf TTL-Pegel arbeitet, und verschachtelt jede Gruppe von sechzehn Bit (Video-Refresh Adreßbus 32) in vier aufeinanderfolgenden Takten im Zeitbereich in vier aufeinanderfolgende vier Bit breite Bitgruppen 26, die auf ECL-Pegel arbeiten. Bei jedem Takt gibt der MOM 38 parallel vier Bit aus, wobei die vier parallelen Bit die vier Bit breiten Bitgruppen 26 definieren. Jede der vier Bit breiten Bitgruppen 26 repräsentiert die Farbintensität von vier der sechzehn Pixel, wobei ein Bit ein Pixel repräsentiert, und jede vier Bit breite Bitgruppe 26 repräsentiert vier der sechzehn Pixel. Die Bitgruppen 26 arbeiten bei einem Viertel der letztendlichen Pixelfrequenzrate, weil statt eine Ausgabe eines seriellen sechzehn-Bit-Wortes aus dem Bitkarten-Speicherbereiches zu verarbeiten, eine Bitgruppe von einem Viertel der Länge in einem Viertel der Zeit verarbeitet wird.
  • Nach vier aufeinanderfolgenden Takten wird ein neues sechzehn Bit umfassendes Bereichsdatenwort (Video-Refresh Adreßbus 32) aus dem Bitkarten-Speicherbereich 36 ausgelesen und durch den MOM 38 gemultiplext. Da es zehn MOM 38 gibt, eines für jede Speicherebene 36, werden von den MOM 38 gleichzeitig zehn vier Bit breite Signale während eines Taktes ausgegeben und über den Videobus 27 transportiert.
  • Der Videobus 27 stellt eine Interfaceverbindung zwischen dem MOM 38 und dem Videodatensystem 28 her. Das Videodatensystem 28 umfaßt konventionelle Videomultiplexer (VIDEO-MUX) 40, konventionelle Farbtabellen (CLUT) 46, Videoausgangsmultiplexer (VOM) 50 und konventionelle Digital-Analog-Konverter (DAC) 54. Für jedes Pixel, das parallel verarbeitet wird, gibt es einen Video-MUX 40. Da bei dem gezeigten Ausführungsbeispiel zu jeder gegebenen Zeit vier Pixel parallel verarbeitet werden, gibt es vier Video-MUX 40. Die Video-MUX 40 sind parallel angeordnet und werden parallel betrieben.
  • Jedes der vier Bit in den vier Bit breiten Bitgruppen 26 dient als eine Eingabe in einen der vier Video-MUX 40, so daß jeder Video-MUX 40 ein Datenbit enthält, das jeweils von einem der MOM 38 ausgegeben wurde. Aber der VIDEO-MUX 40 kann Eingaben von bis zu zwanzig Speicherebenen empfangen und Daten für zehn Speicherebenen ausgeben. Die Funktion des Video-MUX 40 liegt folglich darin, auszuwählen, welche Dateneingabe ausgegeben werden soll.
  • Der Video-MUX 40 empfängt Steuersignale von dem Anzeigeprozessor 12, die ihn dahin instruieren, welche der zehn Bitkarten- Speicherebenen 36 dargestellt werden soll. Der Video-MUX 40 gibt einen zehn parallele Bit umfassenden Farbintensitätscode 44 aus, wobei die Anzahl von Bits in dem Farbcode von der Anzahl von Speicherebenen abhängt, die anzuzeigen sind. Da das dargestellte System Daten von zehn Speicherebenen 36 anzeigt, ist der Farbintensitätscode 44 ein zehn Bit Code. Der zehn Bit umfassende Farbintensitätscode 44 definiert die Farbe eines Pixels, weil jedes der zehn Bit die Farbintensität eines Pixels in allen zehn Ebenen 36 repräsentiert.
  • Es gibt ein CLUT 46 für jeden Video-MUX 40, und da das System nur zehn Speicherebenen 36 verwendet, gibt es eine eins zu eins Abbildung zwischen den Video-MUX 40 und den CLUT 46. Der CLUT 46 liefert Farbinformationen über die auf dem Schirm 58 anzuzeigende Pixelstelle. Jeder CLUT 46 ist 1K x 16K groß, und die CLUT 46 arbeiten gleichzeitig parallel, wobei jede Tabelle auf einem Datenpixel arbeitet. Unter jeder Adreßstelle in dem CLUT 46 ist ein fünfzehn Bit umfassendes Farbwort gespeichert. Der CLUT 46 gibt das fünfzehn Bit umfassende Farbwort mit fünfzehn Bit parallel aus, 48, und das Farbwort 48 wird in den Videoausgabe-MUX (VOM) 50 eingegeben. Es gibt fünfzehn VOM 50, wobei ein VOM 50 jeweils einem Bit in dem fünfzehn Bit breiten Farbwort 48 entspricht. Die VOM 50 arbeiten parallel, und jeder VOM 50 empfängt ein Farbbit von jedem der vier fünfzehn Bit breiten Farbwörter 48. Folglich empfängt jeder VOM 50 als Eingabe insgesamt vier parallele Bit 49. Der VOM 50 funktioniert derart, daß er eine zeitliche Verschachtelung von vier zu eins auf dem vier Bit umfassenden Eingabewort 49 durchführt und ein ein Bit umfassendes Wort mit der endgültigen Pixelfrequenz von ungefähr 400 MHz ausgibt. Die fünfzehn ein Bit breiten Ausgaben 52 von den fünfzehn Videoausgabe-MUX 50 formen das endgültige Farbintensitätswort für ein Pixel auf dem Monitorschirm 58.
  • Der VOM 50 hat einen internen Takt, wobei vier aufeinanderfolgende Takte erforderlich sind, um das ursprüngliche, sechzehn Bit breite Wort 32 zu verarbeiten. Bei jedem Takt erzeugen die fünfzehn VOM 50, welche ein Bit ausgeben, kumulativ ein neues fünfzehn Bit umfassendes Farbintensitätswort, das die Farbe eines bestimmten Pixel repräsentiert.
  • Das endgültige Farbintensitätswort 52 ist weiterhin in drei je fünf Bit umfassenden Worten angeordnet, wobei jedes fünf Bit umfassende Wort für je einen der drei Digital-Analog- Konverter 54 bestimmt ist: ein roter DAC, ein grüner DAC und ein blauer DAC. Die Digital-Analog-Konverter 54 wandeln den fünfzehn Bit umfassenden digitalen Farbintensitätscode 52 in ein rotes, ein grünes und ein blaues Analogsignal 56 um. Das Analogsignal 56 gelangt in ein konventionelles Monitorinterface 57, das das Signal 57 koordiniert und synchronisiert, so daß es auf dem Monitorschirm 58 angezeigt werden kann.
  • Der Anzeigemonitorschirm 58 wird in periodischen Intervallen jedesmal dann aktualisiert, wenn das Anzeigekontrollsystem 18 ein Refresh-Signal 60 ausgibt. Die unter der Kontrolle des Synchronisationsgenerators befindliche Blickfeld-Logik 19 erzeugt die Adressen und Signale 60 für den Refresh der Anzeige. Die Adressen und Signale 60 für den Refresh der Anzeige werden zu den Speichersteuerungen 34 gesandt, welche die Lesezyklen für die BMM durchführen. Wenn ein Refresh-Signal empfangen wird, so wird ein neuer Satz von sechzehn Pixel aus dem Bitkarten- Speicherbereich 36 ausgelesen und parallel bis zu der Ausgabe der Farbtabellen 46 verarbeitet, wobei erst an der letztendlichen Ausgangsstufe der VOM 50 die parallele Bearbeitung beendet wird und die Signale in einen analogen, seriellen Bitstrom mit der letztendlichen Pixelfrequenzrate konvertiert werden.

Claims (4)

1. Vorrichtung zum Generieren von Videosignalen zur Erzeugung eines Bildes, das durch eine Vielzahl von Pixeln mit jeweils mehreren Zuständen definiert ist, mit:
- einer Vielzahl von Bitkartenspeichern (36) zum Speichern von einer Vielzahl von Datenbits, die jeweils die Zustände der Pixel repräsentieren,
- Verarbeitungsmitteln, um gleichzeitig aus den Bitkartenspeichern (36) eine Vielzahl von Datenbits auszulesen, die parallel in den Bitkartenspeichern (36) gespeichert sind,
- Tabellenspeichern (46) zum Konvertieren von digitalen Daten in ein Farbwort (48), und
- Digital-Analog-Konvertermitteln (54) zum Konvertieren des Farbwortes (48) in die Videosignale,
gekennzeichnet durch
- eine Vielfalt an die Vielzahl von parallelen Datenbits empfangenden und im Zeitmultiplexverfahren bei einer Frequenz unterhalb von der endgültigen Pixelfrequenz arbeitenden Ausgangsmultiplexern (38) der Bitkartenspeicher, wobei die Ausgabe der Ausgangsmultiplexer (38) der Bitkartenspeicher eine Vielzahl von gemultiplexten Bitgruppen (26) ist, die jeweils eine Anzahl von parallelen Bits umfassen, die geringer ist als die Anzahl der parallelen Datenbits,
- wobei die Bitgruppen (26) so in die Tabellenspeicher (46) eingegeben werden, daß jeder Tabellenspeicher (46) ein Bit einer jeden Bitgruppe (26) empfängt,
- eine Vielfalt an Videoausgangsmultiplexern (50), wobei die Anzahl der Videoausgangsmultiplexer (50) der Anzahl an Bits in dem Farbwort (48) entspricht und jeder Videoausgangsmultiplexer (50) ein Bit von jedem der Tabellenspeicher (46) empfängt,
- wobei die Ausgänge der Videoausgangsmultiplexer (50) mit den Digital-Analog-Konvertern (54) verbunden sind, und
- eine Vielzahl an Videomultiplexern (40), die zwischen die Ausgangsmultiplexer (38) der Bitkartenspeicher und die Tabellenspeicher (46) geschaltet sind.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Bitkartenspeicher (36) die Datenbits an Stellen speichern, die räumlich den Stellen der Pixel in dem Bild entsprechen.
3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß wenigstens einer der Bitkartenspeicher (36) genügend Speicherplatz aufweist, um zwei Datenraster zu speichern, die zwei Pseudo-Ebenen (37, 39) entsprechen, wobei Daten in die erste Pseudo-Ebene (37) geschrieben werden, während Daten aus der zweiten Pseudo-Ebene (39) ausgelesen werden.
4. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ausgangsmultiplexer (38) der Bitkartenspeicher die Datenbits in TTL-Pegel empfangen und die Bitgruppen (26) mit ECL-Pegel ausgeben.
DE68913947T 1988-06-24 1989-06-12 Vorrichtung zur erzeugung von videosignalen. Expired - Lifetime DE68913947T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/211,492 US4894653A (en) 1988-06-24 1988-06-24 Method and apparatus for generating video signals
PCT/US1989/002550 WO1989012885A1 (en) 1988-06-24 1989-06-12 Method and apparatus for generating video signals

Publications (2)

Publication Number Publication Date
DE68913947D1 DE68913947D1 (de) 1994-04-21
DE68913947T2 true DE68913947T2 (de) 1994-07-07

Family

ID=22787137

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68913947T Expired - Lifetime DE68913947T2 (de) 1988-06-24 1989-06-12 Vorrichtung zur erzeugung von videosignalen.

Country Status (15)

Country Link
US (1) US4894653A (de)
EP (1) EP0378653B1 (de)
JP (1) JPH03501300A (de)
KR (1) KR930005367B1 (de)
AU (2) AU3852789A (de)
CA (1) CA1326536C (de)
DE (1) DE68913947T2 (de)
DK (1) DK46990A (de)
ES (1) ES2015714A6 (de)
IS (1) IS1435B6 (de)
MY (1) MY105811A (de)
NO (1) NO900400L (de)
PT (1) PT90956B (de)
TR (1) TR23908A (de)
WO (1) WO1989012885A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5058041A (en) * 1988-06-13 1991-10-15 Rose Robert C Semaphore controlled video chip loading in a computer video graphics system
US5216413A (en) * 1988-06-13 1993-06-01 Digital Equipment Corporation Apparatus and method for specifying windows with priority ordered rectangles in a computer video graphics system
US5396263A (en) * 1988-06-13 1995-03-07 Digital Equipment Corporation Window dependent pixel datatypes in a computer video graphics system
KR910008449B1 (ko) * 1989-04-04 1991-10-15 삼성전관 주식회사 비데오 매트릭스 회로
GB9013300D0 (en) * 1990-06-14 1990-08-08 British Aerospace Video interface circuit
US5303321A (en) * 1990-09-14 1994-04-12 Hughes Aircraft Company Integrated hardware generator for area fill, conics and vectors in a graphics rendering processor
US5276798A (en) * 1990-09-14 1994-01-04 Hughes Aircraft Company Multifunction high performance graphics rendering processor
US5255360A (en) * 1990-09-14 1993-10-19 Hughes Aircraft Company Dual programmable block texturing and complex clipping in a graphics rendering processor
WO1992015981A1 (en) * 1991-03-06 1992-09-17 Analog Devices, Incorporated Integrated-circuit chip and system for developing timing reference signals for use in high-resolution crt display equipment
US5258747A (en) * 1991-09-30 1993-11-02 Hitachi, Ltd. Color image displaying system and method thereof
US5504503A (en) * 1993-12-03 1996-04-02 Lsi Logic Corporation High speed signal conversion method and device
US5510843A (en) * 1994-09-30 1996-04-23 Cirrus Logic, Inc. Flicker reduction and size adjustment for video controller with interlaced video output
US5696534A (en) * 1995-03-21 1997-12-09 Sun Microsystems Inc. Time multiplexing pixel frame buffer video output
US6456340B1 (en) * 1998-08-12 2002-09-24 Pixonics, Llc Apparatus and method for performing image transforms in a digital display system
KR100797751B1 (ko) * 2006-08-04 2008-01-23 리디스 테크놀로지 인코포레이티드 능동 매트릭스 유기 전계 발광 표시 장치의 구동회로
US8363067B1 (en) 2009-02-05 2013-01-29 Matrox Graphics, Inc. Processing multiple regions of an image in a graphics display system

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52149443A (en) * 1976-06-07 1977-12-12 Japan Radio Co Ltd System for reading refresh memory
US4800380A (en) * 1982-12-21 1989-01-24 Convergent Technologies Multi-plane page mode video memory controller
JPS60189792A (ja) * 1984-03-09 1985-09-27 ダイキン工業株式会社 カラ−ｃｒｔデイスプレイ装置のカラ−信号発生回路
US4673929A (en) * 1984-04-16 1987-06-16 Gould Inc. Circuit for processing digital image data in a high resolution raster display system
US4803464A (en) * 1984-04-16 1989-02-07 Gould Inc. Analog display circuit including a wideband amplifier circuit for a high resolution raster display system
US4724431A (en) * 1984-09-17 1988-02-09 Honeywell Information Systems Inc. Computer display system for producing color text and graphics
US4704605A (en) * 1984-12-17 1987-11-03 Edelson Steven D Method and apparatus for providing anti-aliased edges in pixel-mapped computer graphics
JPS61183690A (ja) * 1985-02-08 1986-08-16 株式会社東芝 画像デイスプレイ装置
US4827255A (en) * 1985-05-31 1989-05-02 Ascii Corporation Display control system which produces varying patterns to reduce flickering
JPH0731491B2 (ja) * 1985-07-19 1995-04-10 ヤマハ株式会社 画像メモリの読出回路
JPS6228793A (ja) * 1985-07-31 1987-02-06 株式会社東芝 カラ−デイスプレイ装置
JPS6286393A (ja) * 1985-10-14 1987-04-20 株式会社日立製作所 表示制御装置
JPS62100792A (ja) * 1985-10-28 1987-05-11 日本電気株式会社 図形表示装置
US4751446A (en) * 1985-12-06 1988-06-14 Apollo Computer, Inc. Lookup table initialization
US4769632A (en) * 1986-02-10 1988-09-06 Inmos Limited Color graphics control system
JPS62191886A (ja) * 1986-02-18 1987-08-22 住友電気工業株式会社 画像表示回路
JPS62280892A (ja) * 1986-05-30 1987-12-05 三菱電機株式会社 モニタテレビ駆動方法
JPS6375790A (ja) * 1986-09-19 1988-04-06 株式会社日立製作所 デイジタル・アナログ変換装置

Also Published As

Publication number Publication date
IS3481A7 (is) 1989-12-25
KR900702499A (ko) 1990-12-07
NO900400D0 (no) 1990-01-29
DE68913947D1 (de) 1994-04-21
CA1326536C (en) 1994-01-25
PT90956B (pt) 1994-09-30
WO1989012885A1 (en) 1989-12-28
TR23908A (tr) 1990-11-05
PT90956A (pt) 1989-12-29
KR930005367B1 (ko) 1993-06-19
EP0378653B1 (de) 1994-03-16
AU3852789A (en) 1990-01-12
AU1806192A (en) 1992-07-30
IS1435B6 (is) 1990-07-16
EP0378653A1 (de) 1990-07-25
US4894653A (en) 1990-01-16
MY105811A (en) 1995-01-30
DK46990D0 (da) 1990-02-22
ES2015714A6 (es) 1990-09-01
NO900400L (no) 1990-01-29
AU650139B2 (en) 1994-06-09
JPH03501300A (ja) 1991-03-22
DK46990A (da) 1990-02-22

Similar Documents

Publication Publication Date Title
DE68913947T2 (de) Vorrichtung zur erzeugung von videosignalen.
DE3485765T2 (de) Anzeigesystem fuer zusammengesetzte bilder.
DE3804460C2 (de)
DE3687358T2 (de) Bildpufferspeicher mit variablem zugriff.
DE68926502T2 (de) Senkrechte filtervorrichtung für nach einem gitter abgetastete anzeige
DE69211435T2 (de) Komprimierter Rasterbildspeicher für hochauflösende Rasteranzeige mit voller Farbwiedergabe
DE3687359T2 (de) Rasterpufferspeicher.
DE3786125T2 (de) Raster-Bildschirm-Steuerung mit veränderlicher räumlicher Auflösung und variabler Datentiefe der Bildelemente.
DE2651543C2 (de)
DE3736195A1 (de) Raster-scan-videoanzeigegeraet
DE69211447T2 (de) Rasterpuffer-Organisation und Steuerung für Echtzeit-Bilddekompression
DE3887340T2 (de) Videowiedergabesystem.
DE3508336C2 (de)
DE3153360C2 (de)
EP0038002B1 (de) Anordnung zum Darstellen von Zeichen an einem Bildschirm einer Anzeigeeinheit
DE3882386T2 (de) Bildanzeigegerät.
DE2920227A1 (de) Prozessor fuer schreiber-endstationen
DE2223332A1 (de) Einrichtung zur sichtbaren Anzeige von Daten auf einem Wiedergabegeraet
DE2724199A1 (de) System zur optischen wiedergabe von symbolen, zeichen und darstellungen, insbesondere fuer den layout von anzeigen in zeitungen u.dgl.
DE69829163T2 (de) Verfahren und Gerät zur Verwendung von Interpolationszeilenpuffern als Pixeltabellen
DE3781969T2 (de) Regler fuer kathodenstrahl-bildroehre.
DE69031023T2 (de) Anordnung zum Aufzeichnen eines Videosignals mit hoher Auflösung
DE68920148T2 (de) Anzeigevorrichtung mit graphischem Cursor.
KR900006942B1 (ko) 데이타 디스플레이 시스템용 데이타 신호 제공 장치
DE2920229C2 (de) Digitaler Symbolgenerator für ein graphisches Sichtgerät

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: RAYTHEON CO. (N.D.GES.D. STAATES DELAWARE), LEXING

8328 Change in the person/name/address of the agent

Representative=s name: WITTE, WELLER & PARTNER, 70178 STUTTGART