JPS60189792A - カラ−ｃｒｔデイスプレイ装置のカラ−信号発生回路 - Google Patents
カラ−ｃｒｔデイスプレイ装置のカラ−信号発生回路Info
- Publication number
- JPS60189792A JPS60189792A JP59046232A JP4623284A JPS60189792A JP S60189792 A JPS60189792 A JP S60189792A JP 59046232 A JP59046232 A JP 59046232A JP 4623284 A JP4623284 A JP 4623284A JP S60189792 A JPS60189792 A JP S60189792A
- Authority
- JP
- Japan
- Prior art keywords
- color
- storage means
- clock pulse
- temporary storage
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
この発明はカラーＣＲＴディスプレイ装置のカラー信号
発生回路に関し、特に、画像メモリに記憶されているカ
ラーデータに基づいて、赤、緑。
発生回路に関し、特に、画像メモリに記憶されているカ
ラーデータに基づいて、赤、緑。
青の三原色の混合割合をルックアップテーブルメモリか
ら続出して、ラスクスキャン型ノＪラーＣＲＴディスプ
レイ装Ｕにカラーの図形を表示するようなカラー信号発
生回路に関する。
ら続出して、ラスクスキャン型ノＪラーＣＲＴディスプ
レイ装Ｕにカラーの図形を表示するようなカラー信号発
生回路に関する。
従来技術の説明
、第１図はこの発明の背鯛となるラスクスキャン型グラ
フインクディスプレイ装置におけるカラー信号発生回路
のブロック図であり、第２図は第１図の動作を説明する
ための波形図である。
フインクディスプレイ装置におけるカラー信号発生回路
のブロック図であり、第２図は第１図の動作を説明する
ための波形図である。
第１図において、画像メモリ１はラスクスキャン型グラ
フィックディスプレイ装置における１画面分の各ドツト
（１ス下、ビクセルと称する）に対応する記憶領域を含
み、それぞれの記憶領域にカラーデータを記憶している
。そして、１水平走査期間内に第２図に示すようなりロ
ックパルスが順次与えられることによって、各ビクセル
に対応したカラーデータを読出す。読出されたカラーデ
ータはクロックパルスの前縁のタイミングｔ１でレジス
タ２にラッチされる。レジスタ２にラッチされたカラー
データはルックアップテーブルメモリ３に与えられる。
フィックディスプレイ装置における１画面分の各ドツト
（１ス下、ビクセルと称する）に対応する記憶領域を含
み、それぞれの記憶領域にカラーデータを記憶している
。そして、１水平走査期間内に第２図に示すようなりロ
ックパルスが順次与えられることによって、各ビクセル
に対応したカラーデータを読出す。読出されたカラーデ
ータはクロックパルスの前縁のタイミングｔ１でレジス
タ２にラッチされる。レジスタ２にラッチされたカラー
データはルックアップテーブルメモリ３に与えられる。
ルックアップテーブルメモリ３は赤、緑、青ごとにそれ
ぞれ多１１ｉ調カラーコードを記憶していて、レジスタ
２にカラーデータがラッチされると、そのカラーデータ
に対応した赤。
ぞれ多１１ｉ調カラーコードを記憶していて、レジスタ
２にカラーデータがラッチされると、そのカラーデータ
に対応した赤。
緑、青ごとにカラーコードを出力する。ルックアップテ
ーブルメモリ３から出力された各赤、緑。
ーブルメモリ３から出力された各赤、緑。
青ごとのカラーコードは次のクロックパルスの前縁のタ
イミングｔ２でレジスタ４ないしレジスタ６にラッチさ
れる。レジスタ４ないし６でラッチされたカラーコード
は、Ｄ／Ａコンバータ７ないし９に与えられ、カラーコ
ートに対応したアナログ値に変換されて、Ｒ信号、Ｇ信
号、Ｂ信号として図示しないＣＲＴディスプレイ４１置
に与えられる。
イミングｔ２でレジスタ４ないしレジスタ６にラッチさ
れる。レジスタ４ないし６でラッチされたカラーコード
は、Ｄ／Ａコンバータ７ないし９に与えられ、カラーコ
ートに対応したアナログ値に変換されて、Ｒ信号、Ｇ信
号、Ｂ信号として図示しないＣＲＴディスプレイ４１置
に与えられる。
ところで、従来のＣＲＴディスプレイ装置における走査
速度は１ピクセルあたり２０ ｎ５ｅｃＰｉ！度である
ため、ルックアップテーブルメモリ３として市販のＩＣ
メモリを用いても十分にアクセス可能であり、レジスタ
２と１ノジスタ４ないし６もＴＴＬで十分に動作する。
速度は１ピクセルあたり２０ ｎ５ｅｃＰｉ！度である
ため、ルックアップテーブルメモリ３として市販のＩＣ
メモリを用いても十分にアクセス可能であり、レジスタ
２と１ノジスタ４ないし６もＴＴＬで十分に動作する。
しかし、最近てｔ！ ＣＲＴディスプレイ装置として高
品質の画質が要求ごれており、このような高品質のカラ
ー図形（高分解能。
品質の画質が要求ごれており、このような高品質のカラ
ー図形（高分解能。
フリッカ−フリーなど）をＩＩ Ｊ：うとするならば、
６０ ＨＺのノンインターレスＣＲＴディスプレイ装置
を用い、各ビクセルごとの走査速度を速くする必要があ
る。ところが、ＩＣメモリはアクセス可能な時間に限界
があり、またレジスタもデータをラッチするクロックパ
ルスの周波数に限界がある。このため、各ビクセルの走
査速度を速くすると、レジスタはデータを十分にラッチ
することができず、またルックアップテーブルメモリ３
から出力されるカラーコードも安定せず、良好なカラー
図形をＣＲＴディスプレイ装置に表示できなくなるとい
う問題点があった。
６０ ＨＺのノンインターレスＣＲＴディスプレイ装置
を用い、各ビクセルごとの走査速度を速くする必要があ
る。ところが、ＩＣメモリはアクセス可能な時間に限界
があり、またレジスタもデータをラッチするクロックパ
ルスの周波数に限界がある。このため、各ビクセルの走
査速度を速くすると、レジスタはデータを十分にラッチ
することができず、またルックアップテーブルメモリ３
から出力されるカラーコードも安定せず、良好なカラー
図形をＣＲＴディスプレイ装置に表示できなくなるとい
う問題点があった。
発明の目的
それゆえに、この発明の主たる目的は、各ビクセルあた
りの走査速度を速くしても安定なカラー図形を表示でき
、しかも多階調の表現可能なカラーＣＲＴディスプレイ
装置のカラー信号発生回路を提供することである。
りの走査速度を速くしても安定なカラー図形を表示でき
、しかも多階調の表現可能なカラーＣＲＴディスプレイ
装置のカラー信号発生回路を提供することである。
発明の構成
この発明を要約すれば、ＣＲ７画面上の各ドツトの周期
に対応する第１のクロックパルスと、この第１のクロッ
クパルスの周期に対して複数倍の周期を有する第２のク
ロックパルスと、第２のクロックパルスの周期に対して
同一の周期を有しかつ１ドツトの周期に対応する位相差
を有する第３のクロックパルスを発生する。第２および
第３のクロックパルスに同期して画像記憶手段から順次
カラーデータを交互に読出して、一時記憶し、このカラ
ーデータに基づいて第１および第２のカラーコード記憶
手段から赤、緑、青の三原色を特定する多階調のカラー
フードを読出して一時記憶する。そして、第２または第
３のクロックパルスに基づいて第１のクロックパルスの
周期ごとに、一時記憶された各カラーフードを交互に出
力して位相を補正し、その出力を第１のクロックパルス
に基づいて一時記憶し、その出力をアナログ信９に変換
して出力するように（ｄ成したものである。
に対応する第１のクロックパルスと、この第１のクロッ
クパルスの周期に対して複数倍の周期を有する第２のク
ロックパルスと、第２のクロックパルスの周期に対して
同一の周期を有しかつ１ドツトの周期に対応する位相差
を有する第３のクロックパルスを発生する。第２および
第３のクロックパルスに同期して画像記憶手段から順次
カラーデータを交互に読出して、一時記憶し、このカラ
ーデータに基づいて第１および第２のカラーコード記憶
手段から赤、緑、青の三原色を特定する多階調のカラー
フードを読出して一時記憶する。そして、第２または第
３のクロックパルスに基づいて第１のクロックパルスの
周期ごとに、一時記憶された各カラーフードを交互に出
力して位相を補正し、その出力を第１のクロックパルス
に基づいて一時記憶し、その出力をアナログ信９に変換
して出力するように（ｄ成したものである。
実施例
以下に、図面に示す実施例とともにこの発明をより詳細
に説明する。
に説明する。
ｊｌＩ３図はこの発明の一実施例の概略ブロック図であ
り、第４図は第３図の各部のタイミングチャートである
。
り、第４図は第３図の各部のタイミングチャートである
。
次に、第３図および第４図を参照して、この発明の一実
施例の具体的な構成とともにその動作について説明する
。クロックパルス発生回路２４は第１．第２および第３
のクロックパルスを発生するものである。すなわち、第
１のクロックパルスＣＰＥ１は第４図（ａ ）に示すよ
うに、ＣＲＴディスプレイ画面上の各ビクセルに対応し
た周期を有していて、ＥＣＬレベルで出力される。Ｗ４
２のクロックパルスＣＰＥ２１とＣＰＴ２１は、第４図
（ｂ ）に示すように、第１のクロックパルスＣＰＥ１
の周期の２倍の周期を有していて、クロックパルスＣＰ
Ｅ２１はＥＣＬレベルで出力され、クロックパルスＣＰ
Ｔ２１はＥ ＣＬ ／ ’Ｔ Ｔ Ｌコンバータ３４に
よってＴＴＬレベルに変換されて出力される。第３のク
ロックパルスＣＰＥ２２とＣＰＴ２２は、第４図（Ｃ）
（、ｍ示ずように、それぞれ第２のクロックパルスＣＰ
Ｅ２１とＣＰＴ２１と同じ周期を有しているが、イの位
相は１ビクセルの周期だけクロックパルスＣＰＥ２１と
ＣＰ １’２１よりも遅れていて、クロックパルスＣＰ
Ｅ２２はＥＣＬレベルで出力され、クロックパルスＣ”
Ｔ２２はＥＣＬ／ＴＴＬコンバータ３４によってＴＴＬ
レベルに変換されて出力される。
施例の具体的な構成とともにその動作について説明する
。クロックパルス発生回路２４は第１．第２および第３
のクロックパルスを発生するものである。すなわち、第
１のクロックパルスＣＰＥ１は第４図（ａ ）に示すよ
うに、ＣＲＴディスプレイ画面上の各ビクセルに対応し
た周期を有していて、ＥＣＬレベルで出力される。Ｗ４
２のクロックパルスＣＰＥ２１とＣＰＴ２１は、第４図
（ｂ ）に示すように、第１のクロックパルスＣＰＥ１
の周期の２倍の周期を有していて、クロックパルスＣＰ
Ｅ２１はＥＣＬレベルで出力され、クロックパルスＣＰ
Ｔ２１はＥ ＣＬ ／ ’Ｔ Ｔ Ｌコンバータ３４に
よってＴＴＬレベルに変換されて出力される。第３のク
ロックパルスＣＰＥ２２とＣＰＴ２２は、第４図（Ｃ）
（、ｍ示ずように、それぞれ第２のクロックパルスＣＰ
Ｅ２１とＣＰＴ２１と同じ周期を有しているが、イの位
相は１ビクセルの周期だけクロックパルスＣＰＥ２１と
ＣＰ １’２１よりも遅れていて、クロックパルスＣＰ
Ｅ２２はＥＣＬレベルで出力され、クロックパルスＣ”
Ｔ２２はＥＣＬ／ＴＴＬコンバータ３４によってＴＴＬ
レベルに変換されて出力される。
画像記憶手段としての画像メモリ１は前述の第１図に示
したものと同じものが用いられるが、ＴＴＬのＩＣメモ
リによって構成される。そして、画像メモリ１に記憶さ
れているカラーデータは、第２および第３のクロックパ
ルスＣＰＴ２１およびＣＰＴ２２によって読出される。
したものと同じものが用いられるが、ＴＴＬのＩＣメモ
リによって構成される。そして、画像メモリ１に記憶さ
れているカラーデータは、第２および第３のクロックパ
ルスＣＰＴ２１およびＣＰＴ２２によって読出される。
すなわち、画像メモリ１はクロックパルスＣＰＴ２１が
与えられると、第４図（ｄ）に示すようにカラーデータ
Ａを読出す。このカラーデータＡはレジスタ１０に与え
られる。レジスタ１０はＴＴＬのＩＣによって構成され
、クロックパルスＣＲＴ２１の２番目の前縁でカラーデ
ータＡを一時記憶する。このタイミングにおいて、画像
メモリ１からカラーデータＣが読出される。レジスタ１
０に記憶されたカラーデータＡ（第４図（ｆ））は、１
’ Ｔ Ｌ ／ ＥＣＬコンバータ１１によってＥＣＬ
レベルに変換され、レジスタ１２に与えられる。ＴＴＬ
／’ＥＣＬコンバータ１１は画像メモリ１とレジスタ１
０と１７はＴＴＬのＩＣによって構成されているのに対
し、それ以外はＥＣＬのＩＣによって構成しているため
、ＥＣＬレベルにレベル変操ヲ行なう８脅かあるため段
ｔフられている。
与えられると、第４図（ｄ）に示すようにカラーデータ
Ａを読出す。このカラーデータＡはレジスタ１０に与え
られる。レジスタ１０はＴＴＬのＩＣによって構成され
、クロックパルスＣＲＴ２１の２番目の前縁でカラーデ
ータＡを一時記憶する。このタイミングにおいて、画像
メモリ１からカラーデータＣが読出される。レジスタ１
０に記憶されたカラーデータＡ（第４図（ｆ））は、１
’ Ｔ Ｌ ／ ＥＣＬコンバータ１１によってＥＣＬ
レベルに変換され、レジスタ１２に与えられる。ＴＴＬ
／’ＥＣＬコンバータ１１は画像メモリ１とレジスタ１
０と１７はＴＴＬのＩＣによって構成されているのに対
し、それ以外はＥＣＬのＩＣによって構成しているため
、ＥＣＬレベルにレベル変操ヲ行なう８脅かあるため段
ｔフられている。
レジスタ１２は第４図（ｈ）に示すように、クロックパ
ルスＣＰＥ ２１の３番目の前縁でカラーデータ八を記
憶Ｊる。このどき、画像メモリ１から既に読出され一τ
いるカラーデータＣはこの前縁でレジスタ１０に記憶さ
れる（第４図（ｆ））。
ルスＣＰＥ ２１の３番目の前縁でカラーデータ八を記
憶Ｊる。このどき、画像メモリ１から既に読出され一τ
いるカラーデータＣはこの前縁でレジスタ１０に記憶さ
れる（第４図（ｆ））。
レジスタ１２１Ｌ：記憶すれたカラーデータＡは、ルッ
クアップデーフルメモリ１３に与えられる。ルックアツ
プテーブルメモリ１３１五第４図（ｊ ）に示すように
、カラーデ・−タＡに対応した赤１ｈｔｌ肯の多階調の
カラーコードａを読出す。ルックアップテーブルメモリ
１３から続出されたカラーコードａはレジスタ１４ない
し１６に与えられ、クロックパルスＣＰ Ｅ ２１の４
番目の前縁で記憶される（第４図（Ｑ））。このとき、
カラーデータＣはこの前縁でレジスタ１２に記憶され、
カラーデータＣに対応した赤、緑、青の多階調のカラー
コードＣがルックアップテーブルメモリ１３から読出さ
れる。
クアップデーフルメモリ１３に与えられる。ルックアツ
プテーブルメモリ１３１五第４図（ｊ ）に示すように
、カラーデ・−タＡに対応した赤１ｈｔｌ肯の多階調の
カラーコードａを読出す。ルックアップテーブルメモリ
１３から続出されたカラーコードａはレジスタ１４ない
し１６に与えられ、クロックパルスＣＰ Ｅ ２１の４
番目の前縁で記憶される（第４図（Ｑ））。このとき、
カラーデータＣはこの前縁でレジスタ１２に記憶され、
カラーデータＣに対応した赤、緑、青の多階調のカラー
コードＣがルックアップテーブルメモリ１３から読出さ
れる。
一方、クロックパルスＣＰＴ２２の前縁に同期して、ｍ
像メモリ１から第４図（ｅ）に示すようなカラーデータ
Ｂが読出される。このカラーデータＢはレジスタ１７に
与えられる。レジスタ１７はクロックパルスＣＲＴ２２
の２番目の前縁でカラーデータＢを一時記憶する。この
とき、この前縁で画１メモリ１から後続するカラーデー
タＤが読出される。レジスタ１７に記憶されたカラーデ
ータＢ ｌｉ Ｔ Ｔ Ｌ 、′Ｅ ＣＬ−コンバータ
１８によってＥＣｌ−レベルに変換されて、レジスタ１
９に与えられる。レジスタ１９はクロックパルスＣＰＥ
２２の３番目の前縁でカラーデータＢを記憶する（第
４図（１））。
像メモリ１から第４図（ｅ）に示すようなカラーデータ
Ｂが読出される。このカラーデータＢはレジスタ１７に
与えられる。レジスタ１７はクロックパルスＣＲＴ２２
の２番目の前縁でカラーデータＢを一時記憶する。この
とき、この前縁で画１メモリ１から後続するカラーデー
タＤが読出される。レジスタ１７に記憶されたカラーデ
ータＢ ｌｉ Ｔ Ｔ Ｌ 、′Ｅ ＣＬ−コンバータ
１８によってＥＣｌ−レベルに変換されて、レジスタ１
９に与えられる。レジスタ１９はクロックパルスＣＰＥ
２２の３番目の前縁でカラーデータＢを記憶する（第
４図（１））。
このとき、後続するカラーデータＤは、この前縁でレジ
スタ１７に記憶される。前述のレジスタ１９に記憶され
たカラーデータＢはルックアップテーブルメモリ２０に
与えられ、ルックアップテーブルメモリ２０からは第４
図（ｋ）に示すようなカラーデータＢに対応した赤、緑
、胃の多１ｌｉ１１のカラーコードわが読出される。ル
ックアップテーブルメモリ２０から読出されたカラーコ
ードｂは、レジスタ２１ないし２３に与えられ、第４図
（ＩＩ ）に示すようにクロックパルスＣＰＥ２２の４
番目の前縁で記憶される。このとき、カラーデータＤは
、クロックパルスＣＰＥ２２の４番目の前縁でレジスタ
１９に記憶され、ルックアップテーブルメモリ２０から
はカラーデータＤに対応した赤、緑、青の多ｆｕｌｌの
カラーコードｄが読出される。
スタ１７に記憶される。前述のレジスタ１９に記憶され
たカラーデータＢはルックアップテーブルメモリ２０に
与えられ、ルックアップテーブルメモリ２０からは第４
図（ｋ）に示すようなカラーデータＢに対応した赤、緑
、胃の多１ｌｉ１１のカラーコードわが読出される。ル
ックアップテーブルメモリ２０から読出されたカラーコ
ードｂは、レジスタ２１ないし２３に与えられ、第４図
（ＩＩ ）に示すようにクロックパルスＣＰＥ２２の４
番目の前縁で記憶される。このとき、カラーデータＤは
、クロックパルスＣＰＥ２２の４番目の前縁でレジスタ
１９に記憶され、ルックアップテーブルメモリ２０から
はカラーデータＤに対応した赤、緑、青の多ｆｕｌｌの
カラーコードｄが読出される。
レジスタ１４ない【ノ１６に記憶されている多階調のカ
ラーコードａと、レジスタ２１ないし２３に記憶されて
いる多ｍｔｉＯカラーコードｂは位相補正回路２５ない
し２７に与えられる。位相補正回路２５は、レジスタ１
４ないし１６．２１ないＬ７２３から与えられた位相の
異なるカラーコードａおよびｂを、クロックパルスＣＰ
Ｅ２１の第４図（ｂ）に示す位相によって位相補正を行
なう。
ラーコードａと、レジスタ２１ないし２３に記憶されて
いる多ｍｔｉＯカラーコードｂは位相補正回路２５ない
し２７に与えられる。位相補正回路２５は、レジスタ１
４ないし１６．２１ないＬ７２３から与えられた位相の
異なるカラーコードａおよびｂを、クロックパルスＣＰ
Ｅ２１の第４図（ｂ）に示す位相によって位相補正を行
なう。
すなわち、位相補正回路２５ないし２７は、１ビクセル
あたりの周期でカラーコードａとｂをセレクトする。ク
ロックパルスＣＰ Ｅ ２１は２ビクセルの周期を有し
ているので、論理” ｉ ” 、゛０″の幅が１ビクセ
ルの周期に等しい。このため、クロックパルスＣＰＥ２
１が論理１１１ ）Ｔのときにカラーコードａを有効と
し・、論理゛″０″のどきにはカラーコードｂを有効と
する。すると、ｆｊＲ４図（０）に示ずように、カラー
コードａとわが１ビクセルの周期で配列される。同様に
して、クロックパルスＣＰＥ ２１の次の前縁で位相補
正回路２５ないし２７にカラーコードＣとｄが与えられ
、前述の説明と同様にして位相補正がかけられる。
あたりの周期でカラーコードａとｂをセレクトする。ク
ロックパルスＣＰ Ｅ ２１は２ビクセルの周期を有し
ているので、論理” ｉ ” 、゛０″の幅が１ビクセ
ルの周期に等しい。このため、クロックパルスＣＰＥ２
１が論理１１１ ）Ｔのときにカラーコードａを有効と
し・、論理゛″０″のどきにはカラーコードｂを有効と
する。すると、ｆｊＲ４図（０）に示ずように、カラー
コードａとわが１ビクセルの周期で配列される。同様に
して、クロックパルスＣＰＥ ２１の次の前縁で位相補
正回路２５ないし２７にカラーコードＣとｄが与えられ
、前述の説明と同様にして位相補正がかけられる。
したがって、第４図（０）に示すごとく、１ビクセルの
周期でカラーコードＣとｄの順に配ダ」される。
周期でカラーコードＣとｄの順に配ダ」される。
位相補正回路２５ないし２７から出力されたカラーコー
ドａ、ｂ、ｃ、ｄはレジスタ２８ないし３０に与えられ
、第４図（０）に示ずごとくクロックパルスＣＰＥ１の
前縁で順次配ｔａされ、Ｄ／′Ａコンバータ３１ないし
３３に与えられる。Ｄ／Ａコンバータ３１ないし３３は
、カラーコードａないしｄのそれぞれに対応したアナロ
グ値を発生するＥＣＬ入力の高速Ｄ／Ａコンバータによ
って構成される。Ｄ、／Ａコンバータ３１ないし３３の
出力はビデオＲ，／Ｇ、Ｂ信号としてＣＲＴディスプレ
イ装置に与えられる。
ドａ、ｂ、ｃ、ｄはレジスタ２８ないし３０に与えられ
、第４図（０）に示ずごとくクロックパルスＣＰＥ１の
前縁で順次配ｔａされ、Ｄ／′Ａコンバータ３１ないし
３３に与えられる。Ｄ／Ａコンバータ３１ないし３３は
、カラーコードａないしｄのそれぞれに対応したアナロ
グ値を発生するＥＣＬ入力の高速Ｄ／Ａコンバータによ
って構成される。Ｄ、／Ａコンバータ３１ないし３３の
出力はビデオＲ，／Ｇ、Ｂ信号としてＣＲＴディスプレ
イ装置に与えられる。
なお、ＣＲＴディスプレイ装置に与える赤、緑。
青のアナログ電圧をより正確にするために、アナログ信
号のグランドとディジタル信号のグランドとを分離し、
ディジタル信号のグランドからの雑音を除去するように
している。そして、アナログ信号のグランドは１１８Ｂ
の変化にも正確に電圧が変化するように、ＣＲＴディス
プレイ装置のグランドと共通的に配線している。
号のグランドとディジタル信号のグランドとを分離し、
ディジタル信号のグランドからの雑音を除去するように
している。そして、アナログ信号のグランドは１１８Ｂ
の変化にも正確に電圧が変化するように、ＣＲＴディス
プレイ装置のグランドと共通的に配線している。
発明の効果
以上のように、この発明によれば、画像記憶手段から読
出されたカラーデータを２系統の一時記憶手段とカラー
コード記憶手段とによって分離して処理し、最後に位相
補正をするようにしているので１両部記憶手段に与える
クロックパルスの周期を１ピクセルあたりの周期の複数
倍の周期でよい。このため、ＣＲＴ画面−Ｌのビクセル
の周波数を高くしても、ＩＣメモリをカラーフード記憶
手段として用いても、正確にアクセスすることができ、
高品質なカラー図形をＣＲＴディスプレイ装置に表示す
ることができる。
出されたカラーデータを２系統の一時記憶手段とカラー
コード記憶手段とによって分離して処理し、最後に位相
補正をするようにしているので１両部記憶手段に与える
クロックパルスの周期を１ピクセルあたりの周期の複数
倍の周期でよい。このため、ＣＲＴ画面−Ｌのビクセル
の周波数を高くしても、ＩＣメモリをカラーフード記憶
手段として用いても、正確にアクセスすることができ、
高品質なカラー図形をＣＲＴディスプレイ装置に表示す
ることができる。
第１図はこの発明の背景となるラスタスキャン型グラフ
ィックディスプレイＶ４Ｈにおけるカラー信号発生回路
のブロック図である。第２図は第１図の動作を説明する
ための波形図である。第３図はこの発明の一実施例の概
略ブロック図である。 第４図は第３図の各部のタイミングチャートである。 図において、１は画像メモリ、１０．１２．１４ないし
１６．１７．１９．２１ないし２３．２８ないし３０は
レジスタ、１１．１８はＴ Ｔ Ｌ 、、、’ＥＣＬＥ
Ｃ式−タ、１３．１４はルックアップテーブルメモリ、
２４はクロックパルス発生回路、２５ないし２７は位相
補正回路、３１ないし３３はＤ／Ａコンバータ、３４は
ＥＣＬ／ＴＴＬコンバータを示す。 （ばか２名） 、％勺ト メモリ オ／ ｔ２
ィックディスプレイＶ４Ｈにおけるカラー信号発生回路
のブロック図である。第２図は第１図の動作を説明する
ための波形図である。第３図はこの発明の一実施例の概
略ブロック図である。 第４図は第３図の各部のタイミングチャートである。 図において、１は画像メモリ、１０．１２．１４ないし
１６．１７．１９．２１ないし２３．２８ないし３０は
レジスタ、１１．１８はＴ Ｔ Ｌ 、、、’ＥＣＬＥ
Ｃ式−タ、１３．１４はルックアップテーブルメモリ、
２４はクロックパルス発生回路、２５ないし２７は位相
補正回路、３１ないし３３はＤ／Ａコンバータ、３４は
ＥＣＬ／ＴＴＬコンバータを示す。 （ばか２名） 、％勺ト メモリ オ／ ｔ２
Claims (2)
- （１） ＣＲＴ画面上に複数のドツトによってカラーの
図形を表示するカラーＣＲＴディスプレイ装置において
、 前記各ドツトの周期に対応する第１のクロックパルスと
、前記第１のクロックパルスの周期に対して複数倍の周
期を有する＠２のクロックパルスと、前記第２のクロッ
クパルスの周期に対して同一の周期を有しかつ前記第２
のクロックパルスに対して１ドッ１−の周期に対応する
位相差を有する第３のクロックパルスを発生するクロッ
クパルス発生手段、 前記ＣＲＴ画面の全ドラ１−に対応する記憶領域を含み
、そこに表示すべき図形のカラーデータを記憶し、前記
クロックパルス発生手段から第２および第３のクロック
パルスが与えられるごとに、ＣＲＴｌｉ！ｉｉ面、Ｆの
各トン１〜ごとにカラーデータを交互に出力１−る画像
記憶手段、 前記第２のクロックパルスに基づいて、前記画像記憶手
段から読出されたカラーデータを前記第２のクロックパ
ルスに基づいて一時記憶する第１の一時記憶手段。 前記第３のクロックパルスに基づいて、前記画像記憶手
段から続出されたカラーデータを前記第３のりＯツクパ
ルスに其づいて一時記憶手段る第２の一時記憶手段、 赤、緑、青の三原色を多階調のカラーコードとして予め
記憶し、前記第１の一時記憶手段に一時記憶したカラー
データに対応するカラーコードを続出す第１のカラーコ
ード記憶手段、 赤、緑、青の三原色を多階調のカラーコードとして予め
記憶し、前記第２の記憶手段に一時記憶したカラーデー
タに対応するカラーコードを続出す第２のカラーコード
記憶手段、 前記第１のカラーコード記憶手段から続出されたカラー
コードを前記＃！２のクロックパルスに基づいて一時記
憶する第３の一時記憶手段、前記第２のカラーコード記
憶手段から読出されたカラーコードを前記第３のクロッ
クパルスに基づいて一時記憶する第４の一時記憶手段、
前ｌｌ［！第２または第３のクロックパルスに基づいて
、前記第１のクロックパルスの周期ごとに前記第３の一
時記憶手段に一時記憶されたカラーコードと、前記第４
の一時記憶手段に一時記憶されたカラーコートとを交互
に出力する位相補正手段、前記位相補正手段の出力を前
記第１のクロックパルスに基づ゛いて一時記憶する第５
の一時記憶手段、および 前記第５の一時記憶手段に記＠された赤、緑。 青の各カラーコードをそれぞれアナログ信号に変換する
Ｄ ／ Ａ変換手段を備えた、カラーＣＲＴディスプレ
イ装置のカラー信号発生回路。 - （２） 前記画像記憶手段は、比較的高速度のアクセス
時間を有する第１の種類の半導体素子によって構成され
、かつ前記カラーコード記憶手段と前記ｉｉないし第５
の一時記憶手段と前記位相補正手段は比較的高速度の第
２の種類の半導体索子によって構成され、さらに 前記画像記憶手段から読出されたカラーデータを前記第
２の稲類の半導体系子で処理可能なレベルに変換して前
記第１および第２の一時記憶手段に与える変換手段を含
む、特許請求の範囲第１項記載のカラーＣＲＴディスプ
レイ装置のカラー信号発生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59046232A JPS60189792A (ja) | 1984-03-09 | 1984-03-09 | カラ−ｃｒｔデイスプレイ装置のカラ−信号発生回路 |
| CA000475701A CA1243138A (en) | 1984-03-09 | 1985-03-04 | High speed memory access circuit of crt display unit |
| US06/708,583 US4695967A (en) | 1984-03-09 | 1985-03-05 | High speed memory access circuit of CRT display unit |
| GB08505664A GB2155670B (en) | 1984-03-09 | 1985-03-05 | High speed memory access |
| DE19853508336 DE3508336A1 (de) | 1984-03-09 | 1985-03-08 | Hochgeschwindigkeits-speicherzugriffschaltung einer katodenstrahlroehren-display-einheit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59046232A JPS60189792A (ja) | 1984-03-09 | 1984-03-09 | カラ−ｃｒｔデイスプレイ装置のカラ−信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60189792A true JPS60189792A (ja) | 1985-09-27 |
| JPH0347515B2 JPH0347515B2 (ja) | 1991-07-19 |
Family
ID=12741366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59046232A Granted JPS60189792A (ja) | 1984-03-09 | 1984-03-09 | カラ−ｃｒｔデイスプレイ装置のカラ−信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60189792A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6375790A (ja) * | 1986-09-19 | 1988-04-06 | 株式会社日立製作所 | デイジタル・アナログ変換装置 |
| JPH03501300A (ja) * | 1988-06-24 | 1991-03-22 | ヒユーズ・エアクラフト・カンパニー | ビデオ信号発生方法および装置 |
-
1984
- 1984-03-09 JP JP59046232A patent/JPS60189792A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6375790A (ja) * | 1986-09-19 | 1988-04-06 | 株式会社日立製作所 | デイジタル・アナログ変換装置 |
| JPH03501300A (ja) * | 1988-06-24 | 1991-03-22 | ヒユーズ・エアクラフト・カンパニー | ビデオ信号発生方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0347515B2 (ja) | 1991-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0354480B1 (en) | Display signal generator | |
| US4695967A (en) | High speed memory access circuit of CRT display unit | |
| US5668469A (en) | Digital oscilloscope using color plane display device and data display method therefore | |
| JPS62174794A (ja) | カラ−デイスプレイ装置 | |
| JP3416045B2 (ja) | 液晶表示装置 | |
| JP3909882B2 (ja) | ビデオ信号入力を有するオシロスコープ | |
| US4720803A (en) | Display control apparatus for performing multicolor display by tiling display | |
| JPS6221195A (ja) | 画像メモリの読出回路 | |
| JPS60189792A (ja) | カラ−ｃｒｔデイスプレイ装置のカラ−信号発生回路 | |
| JPH01189690A (ja) | 二重画面表示制御装置 | |
| US5389949A (en) | Video signal processor | |
| JPH0664452B2 (ja) | デイジタル表示システム | |
| US4901062A (en) | Raster scan digital display system | |
| JP3461034B2 (ja) | 波形データの表示方法 | |
| JPS645308B2 (ja) | ||
| JP2908870B2 (ja) | 画像記憶装置 | |
| JP3222907B2 (ja) | 画像データ変換装置 | |
| JPH0469392B2 (ja) | ||
| JPS62229286A (ja) | 画像表示制御装置 | |
| JPH0486694A (ja) | Ｃｒｔ用カラー信号発生装置 | |
| JP2858836B2 (ja) | 画像信号処理回路 | |
| EP0159589A2 (en) | Display system for a measuring instrument | |
| JPS587999B2 (ja) | 表示装置 | |
| JPS648824B2 (ja) | ||
| JPS6286393A (ja) | 表示制御装置 |