JPH0347515B2 - - Google Patents
Info
- Publication number
- JPH0347515B2 JPH0347515B2 JP59046232A JP4623284A JPH0347515B2 JP H0347515 B2 JPH0347515 B2 JP H0347515B2 JP 59046232 A JP59046232 A JP 59046232A JP 4623284 A JP4623284 A JP 4623284A JP H0347515 B2 JPH0347515 B2 JP H0347515B2
- Authority
- JP
- Japan
- Prior art keywords
- storage means
- color
- clock pulse
- color code
- temporary storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 239000003086 colorant Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims 3
- 230000015654 memory Effects 0.000 description 28
- 238000010586 diagram Methods 0.000 description 6
- 101100042631 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SIN3 gene Proteins 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
発明の技術分野
この発明はカラーCRTデイスプレイ装置のカ
ラー信号発生回路に関し、特に、画像メモリに記
憶されているカラーデータに基づいて、赤、縁、
青の三原色の混合割合をルツクアツプテーブルメ
モリから読出して、ラスタスキヤン型カラー
CRTデイスプレイ装置にカラーの図形を表示す
るようなカラー信号発生回路に関する。
ラー信号発生回路に関し、特に、画像メモリに記
憶されているカラーデータに基づいて、赤、縁、
青の三原色の混合割合をルツクアツプテーブルメ
モリから読出して、ラスタスキヤン型カラー
CRTデイスプレイ装置にカラーの図形を表示す
るようなカラー信号発生回路に関する。
従来技術の説明
第１図はこの発明の背景となるラスタスキヤン
型グラフイツクデイスプレイ装置におけるカラー
信号発生回路のブロツク図であり、第２図は第１
図の動作を説明するための波形図である。
型グラフイツクデイスプレイ装置におけるカラー
信号発生回路のブロツク図であり、第２図は第１
図の動作を説明するための波形図である。
第１図において、画像メモリ１はラスタスキヤ
ン型グラフイツクデイスプレイ装置における１画
面分の各ドツト（以下、ピクセルと称する）に対
応する記憶領域を含み、それぞれの記憶領域にカ
ラーデータを記憶している。そして、１水平走査
期間内に第２図に示すようなクロツクパルスが順
次与えられることによつて、各ピクセルに対応し
たカラーデータを読出す。読出されたカラーデー
タはクロツクパルスの前縁のタイミングｔ１でレ
ジスタ２にラツチされる。レジスタ２にラツチさ
れたカラーデータはルツクアツプテーブルメモリ
３に与えられる。ルツクアツプテーブルメモリ３
は赤、縁、青ごとにそれぞれ多階調カラーコード
を記憶していて、レジスタ２にカラーデータがラ
ツチされると、そのカラーデータに対応した赤、
縁、青ごとにカラーコードを出力する。ルツクア
ツプテーブルメモリ３から出力された各赤、縁、
青ごとのカラーコードは次のクロツクパルスの前
縁のタイミングｔ２でレジスタ４ないしレジスタ
６にラツチされる。レジスタ４ないし６でラツチ
されたカラーコードは、Ｄ／Ａコンバータ７ない
し９に与えられ、カラーコードに対応したアナロ
グ値に変換されて、Ｒ信号、Ｇ信号、Ｂ信号とし
て図示しないCRTデイスプレイ装置に与えられ
る。
ン型グラフイツクデイスプレイ装置における１画
面分の各ドツト（以下、ピクセルと称する）に対
応する記憶領域を含み、それぞれの記憶領域にカ
ラーデータを記憶している。そして、１水平走査
期間内に第２図に示すようなクロツクパルスが順
次与えられることによつて、各ピクセルに対応し
たカラーデータを読出す。読出されたカラーデー
タはクロツクパルスの前縁のタイミングｔ１でレ
ジスタ２にラツチされる。レジスタ２にラツチさ
れたカラーデータはルツクアツプテーブルメモリ
３に与えられる。ルツクアツプテーブルメモリ３
は赤、縁、青ごとにそれぞれ多階調カラーコード
を記憶していて、レジスタ２にカラーデータがラ
ツチされると、そのカラーデータに対応した赤、
縁、青ごとにカラーコードを出力する。ルツクア
ツプテーブルメモリ３から出力された各赤、縁、
青ごとのカラーコードは次のクロツクパルスの前
縁のタイミングｔ２でレジスタ４ないしレジスタ
６にラツチされる。レジスタ４ないし６でラツチ
されたカラーコードは、Ｄ／Ａコンバータ７ない
し９に与えられ、カラーコードに対応したアナロ
グ値に変換されて、Ｒ信号、Ｇ信号、Ｂ信号とし
て図示しないCRTデイスプレイ装置に与えられ
る。
ところで、従来のCRTデイスプレイ装置にお
ける走査速度は１ピクセルあたり20nsec程度であ
るため、ルツクアツプテーブルメモリ３として市
販のICメモリを用いても十分にアクセス可能で
あり、レジスタ２とレジスタ４ないし６もTTL
で十分に動作する。しかし、最近ではCRTデイ
スプレイ装置として高品質の画質が要求されてお
り、このような高品質のカラー図形（高分解能、
フリツカーフリーなど）を得ようとするならば、
60HzのノンインターレスCRTデイスプレイ装置
を用い、各ピクセルごとの走査速度を速くする必
要がある。ところが、ICメモリはアクセス可能
な時間に限界があり、またレジスタもデータをラ
ツチするクロツクパルスの周波数に限界がある。
このため、各ピクセルの走査速度を速くすると、
レジスタはデータを十分にラツチすることができ
ず、またルツクアツプテーブルメモリ３から出力
されるカラーコードも安定せず、良好なカラー図
形をCRTデイスプレイ装置に表示できなくなる
という問題点があつた。
ける走査速度は１ピクセルあたり20nsec程度であ
るため、ルツクアツプテーブルメモリ３として市
販のICメモリを用いても十分にアクセス可能で
あり、レジスタ２とレジスタ４ないし６もTTL
で十分に動作する。しかし、最近ではCRTデイ
スプレイ装置として高品質の画質が要求されてお
り、このような高品質のカラー図形（高分解能、
フリツカーフリーなど）を得ようとするならば、
60HzのノンインターレスCRTデイスプレイ装置
を用い、各ピクセルごとの走査速度を速くする必
要がある。ところが、ICメモリはアクセス可能
な時間に限界があり、またレジスタもデータをラ
ツチするクロツクパルスの周波数に限界がある。
このため、各ピクセルの走査速度を速くすると、
レジスタはデータを十分にラツチすることができ
ず、またルツクアツプテーブルメモリ３から出力
されるカラーコードも安定せず、良好なカラー図
形をCRTデイスプレイ装置に表示できなくなる
という問題点があつた。
発明の目的
それゆえに、この発明の主たる目的は、各ピク
セルあたりの走査速度を速くしても安定なカラー
図形を表示でき、しかも多階調の表現可能なカラ
ーCRTデイスプレイ装置のカラー信号発生回路
を提供することである。
セルあたりの走査速度を速くしても安定なカラー
図形を表示でき、しかも多階調の表現可能なカラ
ーCRTデイスプレイ装置のカラー信号発生回路
を提供することである。
発明の構成
この発明を要約すれば、CRT画面上の各ドツ
トの周期に対応する第１のクロツクパルスと、こ
の第１のクロツクパルスの周期に対して複数倍の
周期を有する第２のクロツクパルスと、第２のク
ロツクパルスの周期に対して同一の周期を有しか
つ１ドツトの周期に対応する位相差を有する第３
のクロツクパルスを発生する。第２および第３の
クロツクパルスに同期して画像記憶手段から順次
カラーデータを交互に読出して、一時記憶し、こ
のカラーデータに基づいて第１および第２のカラ
ーコード記憶手段から赤、縁、青の三原色を特定
する多階調のカラーコードを読出して一時記憶す
る。そして、第２または第３のクロツクパルスに
基づいて第１のクロツクパルスの周期ごとに、一
時記憶された各カラーコードを交互に出力して位
相を補正し、その出力を第１のクロツクパルスに
基づいて一時記憶し、その出力をアナログ信号に
変換して出力するように構成したものである。
トの周期に対応する第１のクロツクパルスと、こ
の第１のクロツクパルスの周期に対して複数倍の
周期を有する第２のクロツクパルスと、第２のク
ロツクパルスの周期に対して同一の周期を有しか
つ１ドツトの周期に対応する位相差を有する第３
のクロツクパルスを発生する。第２および第３の
クロツクパルスに同期して画像記憶手段から順次
カラーデータを交互に読出して、一時記憶し、こ
のカラーデータに基づいて第１および第２のカラ
ーコード記憶手段から赤、縁、青の三原色を特定
する多階調のカラーコードを読出して一時記憶す
る。そして、第２または第３のクロツクパルスに
基づいて第１のクロツクパルスの周期ごとに、一
時記憶された各カラーコードを交互に出力して位
相を補正し、その出力を第１のクロツクパルスに
基づいて一時記憶し、その出力をアナログ信号に
変換して出力するように構成したものである。
実施例
以下に、図面に示す実施例とともにこの発明を
より詳細に説明する。
より詳細に説明する。
第３図はこの発明の一実施例の概略ブロツク図
であり、第４図は第３図の各部のタイミングチヤ
ートである。
であり、第４図は第３図の各部のタイミングチヤ
ートである。
次に、第３図および第４図を参照して、この発
明の一実施例の具体的な構成とともにその動作に
ついて説明する。クロツクパルス発生回路２４は
第１、第２および第３のクロツクパルスを発生す
るものである。すなわち、第１のクロツクパルス
CPE１は第４図ａに示すように、CRTデイスプ
レイ画面上の各ピクセルに対応した周期を有して
いて、ECLレベルで出力される。第２のクロツ
クパルスCPE２１とCPT２１は、第４図ｂに示
すように、第１のクロツクパルスCPE１の周期
の２倍の周期を有していて、クロツクパルス
CPE２１はECLレベルで出力され、クロツクパ
ルスCPT２１はECL／TTLコンバータ３４によ
つてTTLレベルに変換されて出力される。第３
のクロツクパルスCPE２２とCPT２２は、第４
図ｃに示すように、それぞれ第２のクロツクパル
スCPE２１とCPT２１と同じ周期を有している
が、その位相は１ピクセルの周期だけクロツクパ
ルスCPE２１とCPT２１よりも遅れていて、ク
ロツクパルスCPE２２はECLレベルで出力され、
クロツクパルスCPT２２はECL／TTLコンバー
タ３４によつてTTLレベルに変換されて出力さ
れる。
明の一実施例の具体的な構成とともにその動作に
ついて説明する。クロツクパルス発生回路２４は
第１、第２および第３のクロツクパルスを発生す
るものである。すなわち、第１のクロツクパルス
CPE１は第４図ａに示すように、CRTデイスプ
レイ画面上の各ピクセルに対応した周期を有して
いて、ECLレベルで出力される。第２のクロツ
クパルスCPE２１とCPT２１は、第４図ｂに示
すように、第１のクロツクパルスCPE１の周期
の２倍の周期を有していて、クロツクパルス
CPE２１はECLレベルで出力され、クロツクパ
ルスCPT２１はECL／TTLコンバータ３４によ
つてTTLレベルに変換されて出力される。第３
のクロツクパルスCPE２２とCPT２２は、第４
図ｃに示すように、それぞれ第２のクロツクパル
スCPE２１とCPT２１と同じ周期を有している
が、その位相は１ピクセルの周期だけクロツクパ
ルスCPE２１とCPT２１よりも遅れていて、ク
ロツクパルスCPE２２はECLレベルで出力され、
クロツクパルスCPT２２はECL／TTLコンバー
タ３４によつてTTLレベルに変換されて出力さ
れる。
画像記憶手段としての画像メモリ１は前述の第
１図に示したものと同じものが用いられるが、
TTLのICメモリによつて構成される。そして、
画像メモリ１に記憶されているカラーデータは、
第２および第３のクロツクパルスCPT２１およ
びCPT２２によつて読出される。すなわち、画
像メモリ１はクロツクパルスCPT２１が与えら
れると、第４図ｄに示すようにカラーデータＡを
読出す。このカラーデータＡはレジスタ１０に与
えられる。レジスタ１０はTTLのICによつて構
成され、クロツクパルスCPT２１の２番目の前
縁でカラーデータＡを一時記憶する。このタイミ
ングにおいて、画像メモリ１からカラーデータＣ
が読出される。レジスタ１０に記憶されたカラー
データＡ（第４図ｆ）は、TTL／ECLコンバータ
１１によつてECLレベルに変換され、レジスタ
１２に与えられる。TTL／ECLコンバータ１１
は画像メモリ１とレジスタ１０と１７はTTLの
ICによつて構成されているのに対し、それ以外
はECLのICによつて構成しているため、ECLレ
ベルにレベル変換を行なう必要があるため設けら
れている。
１図に示したものと同じものが用いられるが、
TTLのICメモリによつて構成される。そして、
画像メモリ１に記憶されているカラーデータは、
第２および第３のクロツクパルスCPT２１およ
びCPT２２によつて読出される。すなわち、画
像メモリ１はクロツクパルスCPT２１が与えら
れると、第４図ｄに示すようにカラーデータＡを
読出す。このカラーデータＡはレジスタ１０に与
えられる。レジスタ１０はTTLのICによつて構
成され、クロツクパルスCPT２１の２番目の前
縁でカラーデータＡを一時記憶する。このタイミ
ングにおいて、画像メモリ１からカラーデータＣ
が読出される。レジスタ１０に記憶されたカラー
データＡ（第４図ｆ）は、TTL／ECLコンバータ
１１によつてECLレベルに変換され、レジスタ
１２に与えられる。TTL／ECLコンバータ１１
は画像メモリ１とレジスタ１０と１７はTTLの
ICによつて構成されているのに対し、それ以外
はECLのICによつて構成しているため、ECLレ
ベルにレベル変換を行なう必要があるため設けら
れている。
レジスタ１２は第４図ｈに示すように、クロツ
クパルスCPE２１の３番目の前縁でカラーデー
タＡを記憶する。このとき、画像メモリ１から既
に読出されているカラーデータＣはこの前縁でレ
ジスタ１０に記憶される（第４図ｆ）。レジスタ
１２に記憶されたカラーデータＡは、ルツクアツ
プテーブルメモリ１３に与えられる。ルツクアツ
プテーブルメモリ１３は第４図ｊに示すように、
カラーデータＡに対応した赤、縁、青の多階調の
カラーコードａを読出す。ルツクアツプテーブル
メモリ１３から読出されたカラーコードａはレジ
スタ１４ないし１６に与えられ、クロツクパルス
CPE２１の４番目の前縁で記憶される（第４図
ｌ）。このとき、カラーデータＣはこの前縁でレ
ジスタ１２に記憶され、カラーデータＣに対応し
た赤、縁、青の多階調のカラーコードｃがルツク
アツプテーブルメモリ１３から読出される。
クパルスCPE２１の３番目の前縁でカラーデー
タＡを記憶する。このとき、画像メモリ１から既
に読出されているカラーデータＣはこの前縁でレ
ジスタ１０に記憶される（第４図ｆ）。レジスタ
１２に記憶されたカラーデータＡは、ルツクアツ
プテーブルメモリ１３に与えられる。ルツクアツ
プテーブルメモリ１３は第４図ｊに示すように、
カラーデータＡに対応した赤、縁、青の多階調の
カラーコードａを読出す。ルツクアツプテーブル
メモリ１３から読出されたカラーコードａはレジ
スタ１４ないし１６に与えられ、クロツクパルス
CPE２１の４番目の前縁で記憶される（第４図
ｌ）。このとき、カラーデータＣはこの前縁でレ
ジスタ１２に記憶され、カラーデータＣに対応し
た赤、縁、青の多階調のカラーコードｃがルツク
アツプテーブルメモリ１３から読出される。
一方、クロツクパルスCPT２２の前縁に同期
して、画像メモリ１から第４図ｅに示すようなカ
ラーデータＢが読出される。このカラーデータＢ
はレジスタ１７に与えられる。レジスタ１７はク
ロツクパルスCPT２２の２番目の前縁でカラー
データＢを一時記憶する。このとき、この前縁で
画像メモリ１から後読するカラーデータＤが読出
される。レジスタ１７に記憶されたカラーデータ
ＢをTTL／ECLコンバータ１８によつてECLレ
ベルに変換されて、レジスタ１９に与えられる。
レジスタ１９はクロツクパルスCPE２２の３番
目の前縁でカラーデータＢを記憶する（第４図
ｉ）。
して、画像メモリ１から第４図ｅに示すようなカ
ラーデータＢが読出される。このカラーデータＢ
はレジスタ１７に与えられる。レジスタ１７はク
ロツクパルスCPT２２の２番目の前縁でカラー
データＢを一時記憶する。このとき、この前縁で
画像メモリ１から後読するカラーデータＤが読出
される。レジスタ１７に記憶されたカラーデータ
ＢをTTL／ECLコンバータ１８によつてECLレ
ベルに変換されて、レジスタ１９に与えられる。
レジスタ１９はクロツクパルスCPE２２の３番
目の前縁でカラーデータＢを記憶する（第４図
ｉ）。
このとき、後読するカラーデータＤは、この前
縁でレジスタ１７に記憶される。前述のレジスタ
１９に記憶されたカラーデータＢはルツクアツプ
テーブルメモリ２０に与えられ、ルツクアツプテ
ーブルメモリ２０からは第４図ｋに示すようなカ
ラーデータＢに対応した赤、縁、青の多階調のカ
ラーコードｂが読出される。ルツクアツプテーブ
ルメモリ２０から読出されたカラーコードｂは、
レジスタ２１ないし２３に与えられ、第４図ｍに
示すようにクロツクパルスCPE２２の４番目の
前縁で記憶される。このとき、カラーデータＤ
は、クロツクパルスCPE２２の４番目の前縁で
レジスタ１９に記憶され、ルツクアツプテーブル
メモリ２０からはカラーデータＤに対応した赤、
縁、青の多階調のカラーコードｄが読出される。
縁でレジスタ１７に記憶される。前述のレジスタ
１９に記憶されたカラーデータＢはルツクアツプ
テーブルメモリ２０に与えられ、ルツクアツプテ
ーブルメモリ２０からは第４図ｋに示すようなカ
ラーデータＢに対応した赤、縁、青の多階調のカ
ラーコードｂが読出される。ルツクアツプテーブ
ルメモリ２０から読出されたカラーコードｂは、
レジスタ２１ないし２３に与えられ、第４図ｍに
示すようにクロツクパルスCPE２２の４番目の
前縁で記憶される。このとき、カラーデータＤ
は、クロツクパルスCPE２２の４番目の前縁で
レジスタ１９に記憶され、ルツクアツプテーブル
メモリ２０からはカラーデータＤに対応した赤、
縁、青の多階調のカラーコードｄが読出される。
レジスタ１４ないし１６に記憶されている多階調
のカラーコードａと、レジスタ２１ないし２３に
記憶されている多階調のカラーコードｂは位相補
正回路２５ないし２７に与えられる。位相補正回
路２５は、レジスタ１４ないし１６，２１ないし
２３から与えられた位相の異なるカラーコードａ
およびｂを、クロツクパルスCPE２１の第４図
ｂに示す位相によつて位相補正を行なう。
のカラーコードａと、レジスタ２１ないし２３に
記憶されている多階調のカラーコードｂは位相補
正回路２５ないし２７に与えられる。位相補正回
路２５は、レジスタ１４ないし１６，２１ないし
２３から与えられた位相の異なるカラーコードａ
およびｂを、クロツクパルスCPE２１の第４図
ｂに示す位相によつて位相補正を行なう。
すなわち、位相補正回路２５ないし２７は、１
ピクセルあたりの周期でカラーコードａとｂをセ
レクトする。クロツクパルスCPE２１は２ピク
セルの周期を有しているので、論理“１”，“０”
の幅が１ピクセルの周期に等しい。このため、ク
ロツクパルスCPE２１が論理“１”のときにカ
ラーコードａを有効とし、論理“０”のときには
カラーコードｂを有効とする。すると、第４図ｏ
に示すように、カラーコードａとｂが１ピクセル
の周期で配列される。同様にして、クロツクパル
スCPE２１の次の前縁で位相補正回路２５ない
し２７にカラーコードｃとｄが与えられ、前述の
説明と同様にして位相補正がかけられる。したが
つて、第４図ｏに示すごとく、１ピクセルの周期
でカラーコードｃとｄの順に配列される。
ピクセルあたりの周期でカラーコードａとｂをセ
レクトする。クロツクパルスCPE２１は２ピク
セルの周期を有しているので、論理“１”，“０”
の幅が１ピクセルの周期に等しい。このため、ク
ロツクパルスCPE２１が論理“１”のときにカ
ラーコードａを有効とし、論理“０”のときには
カラーコードｂを有効とする。すると、第４図ｏ
に示すように、カラーコードａとｂが１ピクセル
の周期で配列される。同様にして、クロツクパル
スCPE２１の次の前縁で位相補正回路２５ない
し２７にカラーコードｃとｄが与えられ、前述の
説明と同様にして位相補正がかけられる。したが
つて、第４図ｏに示すごとく、１ピクセルの周期
でカラーコードｃとｄの順に配列される。
位相補正回路２５ないし２７から出力されたカ
ラーコードａ，ｂ，ｃ，ｄはレジスタ２８ないし
３０に与えられ、第４図ｏに示すごとくクロツク
パルスCPE１の前縁で順次記憶され、Ｄ／Ａコ
ンバータ３１ないし３３に与えられる。Ｄ／Ａコ
ンバータ３１ないし３３は、カラーコードａない
しｄのそれぞれに対応したアナログ値を発生する
ECL入力の高速Ｄ／Ａコンバータによつて構成
される。Ｄ／Ａコンバータ３１ないし３３の出力
はビデオＲ／Ｇ、Ｂ信号としてCRTデイスプレ
イ装置に与えられる。
ラーコードａ，ｂ，ｃ，ｄはレジスタ２８ないし
３０に与えられ、第４図ｏに示すごとくクロツク
パルスCPE１の前縁で順次記憶され、Ｄ／Ａコ
ンバータ３１ないし３３に与えられる。Ｄ／Ａコ
ンバータ３１ないし３３は、カラーコードａない
しｄのそれぞれに対応したアナログ値を発生する
ECL入力の高速Ｄ／Ａコンバータによつて構成
される。Ｄ／Ａコンバータ３１ないし３３の出力
はビデオＲ／Ｇ、Ｂ信号としてCRTデイスプレ
イ装置に与えられる。
なお、CRTデイスプレイ装置に与えられる赤、
縁、青のアナログ電圧により正確にするために、
アナログ信号のグランドとデイジタル信号のグラ
ンドとを分離し、デイジタル信号のグランドから
の雑音を除去するようにしている。そして、アナ
ログ信号のグランドは1LSBの変化にも正確に電
圧が変化するように、CRTデイスプレイ装置の
グランドと共通的に配線している。
縁、青のアナログ電圧により正確にするために、
アナログ信号のグランドとデイジタル信号のグラ
ンドとを分離し、デイジタル信号のグランドから
の雑音を除去するようにしている。そして、アナ
ログ信号のグランドは1LSBの変化にも正確に電
圧が変化するように、CRTデイスプレイ装置の
グランドと共通的に配線している。
発明の効果
以上のように、この発明によれば、画像記憶手
段から読出されたカラーデータを２系統の一時記
憶手段とカラーコード記憶手段とによつて分離し
て処理し、最後に位相補正をするようにしている
ので、画像記憶手段に与えるクロツクパルスの周
期を１ピクセルあたりの周期の複数倍の周期でよ
い。このため、CRT画面上のピクセルの周波数
を高くしても、ICメモリをカラーコード記憶手
段として用いても、正確にアクセスすることがで
き、高品質なカラー図形をCRTデイスプレイ装
置に表示することができる。
段から読出されたカラーデータを２系統の一時記
憶手段とカラーコード記憶手段とによつて分離し
て処理し、最後に位相補正をするようにしている
ので、画像記憶手段に与えるクロツクパルスの周
期を１ピクセルあたりの周期の複数倍の周期でよ
い。このため、CRT画面上のピクセルの周波数
を高くしても、ICメモリをカラーコード記憶手
段として用いても、正確にアクセスすることがで
き、高品質なカラー図形をCRTデイスプレイ装
置に表示することができる。
第１図はこの発明の背景となるラスタスキヤン
型グラフイツクデイスプレイ装置におけるカラー
信号発生回路のブロツク図である。第２図は第１
図の動作を説明するための波形図である。第３図
はこの発明の一実施例の概略ブロツク図である。
第４図は第３図の各部のタイミングチヤートであ
る。 図において、１は画像メモリ、１０，１２，１
４ないし１６，１７，１９，２１ないし２３，２
８ないし３０はレジスタ、１１，１８はTTL／
ECLコンバータ、１３，１４はルツクアツプテ
ーブルメモリ、２４はクロツクパルス発生回路、
２５ないし２７は位相補正回路、３１ないし３３
はＤ／Ａコンバータ、３４はECL／TTLコンバ
ータを示す。
型グラフイツクデイスプレイ装置におけるカラー
信号発生回路のブロツク図である。第２図は第１
図の動作を説明するための波形図である。第３図
はこの発明の一実施例の概略ブロツク図である。
第４図は第３図の各部のタイミングチヤートであ
る。 図において、１は画像メモリ、１０，１２，１
４ないし１６，１７，１９，２１ないし２３，２
８ないし３０はレジスタ、１１，１８はTTL／
ECLコンバータ、１３，１４はルツクアツプテ
ーブルメモリ、２４はクロツクパルス発生回路、
２５ないし２７は位相補正回路、３１ないし３３
はＤ／Ａコンバータ、３４はECL／TTLコンバ
ータを示す。
Claims (1)
- 【特許請求の範囲】 １ CRT画面上に複数のドツトによつてカラー
の図形を表示するカラーCRTデイスプレイ装置
において、 前記各ドツトの周期に対応する第１のクロツク
パルスと、前記第１のクロツクパルスの周期に対
して複数倍の周期を有する第２のクロツクパルス
と、前記第２のクロツクパルスの周期に対して同
一の周期を有しかつ前記第２のクロツクパルスに
対して１ドツトの周期に対応する位相差を有する
第３のクロツクパルスを発生するクロツクパルス
発生手段、 前記CRT画面の全ドツトに対応する記憶領域
を含み、そこに表示すべき図形のカラーデータを
記憶し、前記クロツクパルス発生手段から第２お
よび第３のクロツクパルスが与えられるごとに、
CRT画面上の各ドツトごとにカラーデータを交
互に出力する画像記憶手段、 前記第２のクロツクパルスに基づいて、前記画
像記憶手段から読出されたカラーデータを前記第
２のクロツクパルスに基づいて一時記憶する第１
の一時記憶手段、 前記第３のクロツクパルスに基づいて、前記画
像記憶手段から読出されたカラーデータを前記第
３のクロツクパルスに基づいて一時記憶する第２
の一時記憶手段、 赤、縁、青の三原色の多階調のカラーコードと
して予め記憶し、前記第１の一時記憶手段に一時
記憶したカラーデータに対応するカラーコードを
読出す第１のカラーコード記憶手段、 赤、縁、青の三原色を多階調のカラーコードと
して予め記憶し、前記第２の記憶手段に一時記憶
したカラーデータに対応するカラーコードを読出
す第２のカラーコード記憶手段、 前記第１のカラーコード記憶手段から読出され
たカラーコードを前記第２のクロツクパルスに基
づいて一時記憶する第３の一時記憶手段、 前記第２のカラーコード記憶手段から読出された
カラーコードを前記第３のクロツクパルスに基づ
いて一時記憶する第４の一時記憶手段、 前記第２または第３のクロツクパルスに基づい
て、前記第１のクロツクパルスの周期ごとに前記
第３の一時記憶手段に一時記憶されたカラーコー
ドと、前記第４の一時記憶手段に一時記憶された
カラーコードとを交互に出力する位相補正手段、 前記位相補正手段の出力を前記第１のクロツク
パルスに基づいて一時記憶する第５の一時記憶手
段、および 前記第５の一時記憶手段に記憶された赤、縁、
青の各カラーコードをそれぞれアナログ信号に変
換するＤ／Ａ変換手段を備えた、カラーCRTデ
イスプレイ装置のカラー信号発生回路。 ２ 前記画像記憶手段は、比較的低速度のアクセ
ス時間を有する第１の種類の半導体素子によつて
構成され、かつ前記カラーコード記憶手段と前記
第１ないし第５の一時記憶手段と前記位相補正手
段は比較的高速度の第２の種類の半導体素子によ
つて構成され、さらに 前記画像記憶手段から読出されたカラーデータ
を前記第２の種類の半導体素子で処理可能なレベ
ルに変換して前記第１および第２の一時記憶手段
に与える変換手段を含む、特許請求の範囲第１項
記載のカラーCRTデイスプレイ装置のカラー信
号発生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59046232A JPS60189792A (ja) | 1984-03-09 | 1984-03-09 | カラ−ｃｒｔデイスプレイ装置のカラ−信号発生回路 |
| CA000475701A CA1243138A (en) | 1984-03-09 | 1985-03-04 | High speed memory access circuit of crt display unit |
| US06/708,583 US4695967A (en) | 1984-03-09 | 1985-03-05 | High speed memory access circuit of CRT display unit |
| GB08505664A GB2155670B (en) | 1984-03-09 | 1985-03-05 | High speed memory access |
| DE19853508336 DE3508336A1 (de) | 1984-03-09 | 1985-03-08 | Hochgeschwindigkeits-speicherzugriffschaltung einer katodenstrahlroehren-display-einheit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59046232A JPS60189792A (ja) | 1984-03-09 | 1984-03-09 | カラ−ｃｒｔデイスプレイ装置のカラ−信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60189792A JPS60189792A (ja) | 1985-09-27 |
| JPH0347515B2 true JPH0347515B2 (ja) | 1991-07-19 |
Family
ID=12741366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59046232A Granted JPS60189792A (ja) | 1984-03-09 | 1984-03-09 | カラ−ｃｒｔデイスプレイ装置のカラ−信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60189792A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6375790A (ja) * | 1986-09-19 | 1988-04-06 | 株式会社日立製作所 | デイジタル・アナログ変換装置 |
| US4894653A (en) * | 1988-06-24 | 1990-01-16 | Hughes Aircraft Company | Method and apparatus for generating video signals |
-
1984
- 1984-03-09 JP JP59046232A patent/JPS60189792A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60189792A (ja) | 1985-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4695967A (en) | High speed memory access circuit of CRT display unit | |
| US5668469A (en) | Digital oscilloscope using color plane display device and data display method therefore | |
| US4447809A (en) | High resolution figure displaying device utilizing plural memories for storing edge data of even and odd horizontal scanning lines | |
| KR950003981B1 (ko) | 플랫 디스플레이용 표시 제어 장치 | |
| US5475437A (en) | Double scan circuit for inserting a new scan line between adjacent scan lines of a television | |
| JP3416045B2 (ja) | 液晶表示装置 | |
| JPS60249185A (ja) | デイスプレイコントロ−ラ | |
| US4720803A (en) | Display control apparatus for performing multicolor display by tiling display | |
| KR950009698B1 (ko) | 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러 | |
| JPH0347515B2 (ja) | ||
| JPH01189690A (ja) | 二重画面表示制御装置 | |
| US5389949A (en) | Video signal processor | |
| KR940003622B1 (ko) | 화상 신호 처리 장치 | |
| JP3461034B2 (ja) | 波形データの表示方法 | |
| JP2908870B2 (ja) | 画像記憶装置 | |
| US6154193A (en) | Display controller | |
| JP3090143B2 (ja) | マトリックス表示装置 | |
| JPS645308B2 (ja) | ||
| JPS58168087A (ja) | ラスタ走査ｃｒｔアナログ波形表示装置 | |
| JP3090144B2 (ja) | マトリックス表示装置 | |
| JP2832962B2 (ja) | 中間調表示回路 | |
| JP2858836B2 (ja) | 画像信号処理回路 | |
| JPH0657058B2 (ja) | 画像表示装置 | |
| JPS6230297A (ja) | ドット式波形表示装置用ドット表示信号発生回路 | |
| JPH04369687A (ja) | 映像表示装置 |