PT90956B - Aparelho para a geracao de sinais de video - Google Patents

Aparelho para a geracao de sinais de video Download PDF

Info

Publication number
PT90956B
PT90956B PT90956A PT9095689A PT90956B PT 90956 B PT90956 B PT 90956B PT 90956 A PT90956 A PT 90956A PT 9095689 A PT9095689 A PT 9095689A PT 90956 B PT90956 B PT 90956B
Authority
PT
Portugal
Prior art keywords
data
image elements
memory
video
bit
Prior art date
Application number
PT90956A
Other languages
English (en)
Other versions
PT90956A (pt
Inventor
David C Frankenbach
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of PT90956A publication Critical patent/PT90956A/pt
Publication of PT90956B publication Critical patent/PT90956B/pt

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/28Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using colour tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Studio Circuits (AREA)

Description

DESCRIÇÃO
DA
PATENTE DE INVENÇÃO
N.° 90 956
REQUERENTE: HUGHES AIRCRAFT COMPANY, norte-americana, estabelecida em 7200 Hugnes Terrace, Los Angeles. Califórnia 90045-0066, Estados Unidos da América.
EPÍGRAFE: » APARELHO PARA A GERAÇÃO DE SINAIS DE VI
DEO
INVENTORES: Davi d C.Frankenbach.
Reivindicação do direito de prioridade ao abrigo do artigo 4.° da Convenção de Paris de 20 de Março de 1883.
Estados Unidos da América, em 24 de Junho de 1988, sob o n5. 211,492.
INPI. MOD. 113 R F 1C732
Descrição referente ã patente ds in venção de HUGHES AIRCR-lET ColUll, norte-americana, industrial e comer ciai, estabelecida em 7200 biicces terrace, Los Angeles, Califórnia 90045-0066, Estados Unidos da Améri ca, (inventor: David C.Erankenbach, residente nos E.U.A.) para APARELHO Ps-Rn A GERAÇaO DE SlNnlS DE VIDEC
CA1P0 TÉCNICO
A presente invenção refere-se de um modo geral aos sistemas geradores de imagens cue utilizam sinais de vídeo e, mais particularmente, aos sistemas de saida de sinais de ví deo para gerar imagens gráficas de elevada velocidade com linhas de exploração, sem cintilação. 0 sistema de saida de sinaií de vídeo segundo a presente invenção melhora a frequência de elementos de imagem (pixels) susceptível de ser obtida no equipamento de processamento de gráficos formados por um padrão de linhas de exploração ou trama, sendo portanto particularmente adaptado para ser usado nos sistemas geradores de ima gens formadas a partir de uma trama quando se despejarem frequências elevadas de elementos de imagem.
TÉCNICA BÁSICA
A maioria das aplicações de visualizaçao de imagens que utilizam sinais de vídeo exigem a visualização sem ci; tilaçao de imagens de grandes dimensões, em particular no caso ia defesa aérea e do controlo do tráfego aéreo, lais geralmente, os sistemas CAD (Computer aided design - projecto assisbad original tido por computador) de eficacia elevada exigem maiores velocidades de processamento. Actualmente, os objectivos para muitas destas aplicações são formalizados como imagens sem cintilação de 2 043 por 2 048 elementos de imagem (pixels)
São exemplos de sistemas existentes de geração de gráficos a partir de uma trama de linhas de exploração, o HMD-800 da Aircraft Company, o HDP-4000 da mesma companhia e ainda da mesma companhia o CDITEG, o 8250 da Motorola e o 9465 da Ramtek. A maioria dos sistemas do estado da técnica existentes visam suportar visualizações de 1 280 por 1024, com frequên cia de refrescamento, não entrelaçada, de 60 Hz. Para proporcionar uma tal visualização é necessária uma frequência de elementos de imagem de cerca de 110 KHz.
Tais sistemas incluem em geral uma matriz de memó rias do mapa dos bits (BMK), cada uma das quais inclui uma representação de uma imagem que pode ser enviada para um monitor para ser visualizada. Cada ponto resolúvel ou elemento de imagem do monitor é atribuído a uma localização ou endereço de cada BMM e cada um desses endereços contém uma representação codificada em binário da côr e da intensidade com que deve ser visualizado o elemento de imagem correspondente. Utiliza-se um multiplexador de vídeo para seleccionar qual das memórias 3MM determina a visualização em qualquer instante dado. Uma tabela de consulta das cores traduz a corrente de dados da trama de linhas de exploração seleccionados nos códigos de côr apropriados para serem usados pelo monitor de visualização.
Nos sistemas gráficos definidos por linhas de exploração atrás mencionados, a saída da matriz de memórias BMM ó imediatamente convertida numa corrente de dados de bits em série, com a frequência de elementos de imagem. Todo o processa mento ulterior, incluindo a multiplexagem de vídeo e a consulta da tabela de cores, é então efectuado à frequência dos elementos de imagem. Esta abordagem do problema limita o valor que pode atingir-se da frequência de elementos de imagem q um pouco bad original mais cie 100 MHz, devido às limitações de velocidade do dispositivo.
Para obter sistemas geradores de imagens a partir de tramas de linhas de exploração susceptíveis de suportar o refrescamento sem cintilação das imagens a visualizar com uma resolução até 2048 por 2048 exige frequências de elementos de imagem tao elevadas como 400 MEz. Tais velocidades excedem os limites da capacidade dos dispositivos de processamento disponíveis, tais como os multiplexadores de vídeo e as tabelas de consulta de cores. Mesmo que o progresso tecnológico proporcione dispositivos electrónicos mais rápidos, a procura de aplicações esperada ultrapassa, espera-se, tais aperfeiçoamentos num futuro previsível.
Assim, existe uma necessidade na técnica de uma nova arquitectura do sistema para tirar partido das capacidades dos dispositivos presentes e futuros para permitir imagens sem cintilação de grandes dimensões. Em particular, e necessária uma tal arquitectura para proporcionar frequências efectivas de elementos de imagem tão elevadas como 400 MHz, usando os dis positivos disponíveis.
SUMÁRIO DA INVENÇÃO
Segundo a presente invenção são proporcionadas imagens de velocidade mais elevada sem cintilação mantendo o processamento em paralelo dos elementos de imagem digitais atra vés da saída da tabela de consulta e apenas num andar de saída final converter a corrente de bits numa série analógica. A frequência efectiva de elementos de imagem é então aproximadamente igual ao produto do número de canais em paralelo pela frequência permitida pelos dispositivos individuais.
Numa forma de realização preferida, mantém-se uma via de transmissão de dados com a largura de quatro elemen tos de imagem desde a saída da matriz de memórias BMM até os
Ί
BAD ORIGINAL
dados serem processados pelos conversores de digital para analógico (DAC). A saída de cada plano das memórias 31-11 é convertida numa via de dados com a largura de quatro elementos de ima gem com 1/4 da frequência de visualização dos elementos de imagem. A partir deste ponto, os dados provenientes de cada memória BME sao enviados para um multiplexador de vídeo através de uma linha omnibus de vídeo. As tabelas de consulta de cores são programadas por um processador hospedeiro para seleccionar os códigos de côr apropriados para a visualização. Os dados são introduzidos na entrada de cada uma das tabelas de consulta de côr respectivamente associados com os quatro elementos de mensagem de dados que estão a ser processados em paralelo. Os códigos de côr são lidos como dados digitais a partir das quatro tabelas de consulta de côr, sendo depois o código de côr multiplexado para se elevar a frequência.ao valor da frequência de elementos de imagem, e fornocido para as entradas do DAC para comandar um dispositivo de visualização, tal como um monitor de tubo de raios catódicos.
Mediante o processamento de quatro elementos de imagem cm paralelo, podem atingir-se frequências de elementos de imagem tão altas como 400 MHz. Isso permite uma visualização a cores, sem cintilação, de 2048 por 2048 elementos de imagem. Com um paralelismo mais elevado, podem ser admitidas dimensões maiores.
DESCRIÇÃO DOS DESENHOS
Nos desenhos anexos, as figuras representam:
As fig. IA e 13, consideradas em conjunto, formam um esquema de blocos do aparelho para a geração de sinais de vídeo que constitui a forma de realização preferida da presente invenção;
A fig. 2, uma vista esquemática de uma matriz de memórias do mapa dos bits de N x M bits, usada no aparelho da mig. 1.
DESCRIÇÃO DAS EOntlAS PREFERIDAS DE
Com referência à fig. 1, nela esta ilustrado um aperelho para gerar sinais de vídeo, que pode ser utilizado para proporcionar a visualizaçao de imagens formadas por uma trama de linhas de exploração para uma consola gráfica ou dispositivo análogo» 0 gerador de sinais de vídeo utiliza um subsistema de processador hospedeiro (ll) convencional, que inclui um processador de visualização (12), uma memória de grande capacidade (14), um processador de gráficos (16), tudo isto convencional e bem conhecido na técnica» 0 gerador de sinais de vídeo também utiliza um sistema normalizado de controlador de visualização, que tipicamente é constituído por um módulo de sincronização (15) normalizado, que gera os sinais de sincronização de vídeo em resposta a sinais de distribuição de tempos, um controlador lógico de cursor (17) convencional e um controlador lógico de ponto de vista normalizado (19). 0 gerador de sinais de vídeo também inclui um subsistema gerador de visualização (20) que inclui um cogerador de símbolos (21), um coge rador vectorial/cónico (23) convencional, uma unidade de interó face das memórias (MU) (25) normalizado e um cogerador de preenchimento de áreas (27) convencional» subsistema gerador de visualização (20) gera dados de imagem a visualizar no visor (58), que faz sair para a linha omnibus de imagem (22) uma estrutura normalizada de linha omnibus de dadcs/endereços/comandos, incluindo informação de endereços contendo sinais de sessenta e quatro bits referentes às localizações nas memórias do mapa de bits (36) nas auais devem ser inscritos os dados da imagem e contendo também informação de cór pertencente aos dados a visualizar» A linha omnibu de imagem (22), que grava ou lê, num ciclo da linha omnibus, uma palavra de 64 bits, estabelece a interface do subsistema gerador de visualização (20) com o subsistema (24) das memórias de refrescamento» 0 subsistema (24) de memórias de refrescamento (24) é constituído por um certo número de matrizes (34) de mapa de bits (BHM) normalizadas, um cer(36) de memórias do mapa de bits e um nús de saida das memórias do mapa de bits
comando de memórias do to número de matrizes mero de multiplexadore (3S)O Os comandos (34) das memórias têm como função principal estabelecer a interface do subsistema (24) das memórias de refrescamento (24) com a linha omnibus de imagem (22) e a linha omnibus de endereços (22) de refrescamento de vídeo» Além disso os comandos (34) das memórias efectuam todas as operações de leitura, gravação, limpeza e transferência de dados com base nos comandos que recebem das linhas omnibus de imagem (22) e da linha omnibus de refrescamento de vídeo (32).
Os comandos (34) das memórias recebem da linha omnibus de imagem (22) os endereços das matrizes (36) de memórias ΒΙΦΣ nas auais devem determinar-se as localizações dos dados de imagem» Os comandos (34) das memórias (34) transmitem um sinal de endereço (35), que define a matriz (36) de memória do mapa dos bits que deve ser endereçada e o elemento de imagem a endereçar para as matrizes (36) de memórias BMMO Os endereços das matrizes (36) das memórias do mapa dos bits correspondem aos endereços dos elementos de imagem no visor do monitor (53)« 0 sinal de endereços (35) recebido tem o formato de 1 x 6 blocos de elementos de imagem ao longo de uma linha de trama de ex ploração horizontal de um bloco de 4 x 4 elementos de imagem»
Na forma de realização ilustrada, há 10 matrizes de memórias 31-14 (36) dispostas e operadas em paralelo umas com as outras»
As matrizes (36) são também designadas por planos da memória do mapa dos bits» 0 núlftero de planos de memória (36) num sistema gráfico de imagens formadas por linhas de exploração denende da intensidade de côr desejada» Com 10 planos de memória (36), cada elemento de imagem tem em última análise 10 bits cue definem a sua intensidade de côr, estando cada bit associado a cada um dos planos de memória (36).
Fazendo agora referência à figura 2, todas as matrizes (36) da memória do mapa de bits sao matrizes Ií x M.
BAD ORIGINAL
Como um visor de monitor (>3) típico ne me mona cada um:
ssita de 2K x 2K di Ias matrizes de memória (36) do mapa dos bits tem espaço de armazenamento suficiente par mazenar o;
ias oaaos
Uri ze s correspondentes a dois visores. Portanto, cada uma (56) pode ser definida como um plano de memória de 2 K x 4K ou dois pseudoplanos (37) θ (39), tendo cada n. uma dimensão até 2X x 2K posições de memória. Inicialmente o sinal (35) de endereços da memória do mapa de bits que transporta dados da ima gem, é lido linha-a-linha para o plano inferior (39) θ depois de preenchida a matriz (39), os dados da imagem são lidos para ser visualizados nc visor (55). A matriz (39) θ basculada de modo tal que os dados (32) da matriz, na forma digital, são li dcs a partir da matriz (59) inferior com 16 bits em paralelo (32). Corao um bit representa um elemento de imagem, os 16 bits representam respectivamente 16 elementos de imagem ao longo da linha de exploração. Cs dados sao lidos a partir da matriz (36) 16 elementos de imagem de cada vez a nartir de cada plano de memória, hnquanto os dados sstao â ser lidos a partir da matriz (59), está .· ser formado c visor seguinte, no plano superior (57) · Quando estiver formado o plano (37), os dados armazenados na matriz (37) sao lidos, 16 elementos de imagem em naralelo, por linhas em paralelo (32), enquanto se estão a formar simultaneamente novos dados da imagem no plano inferior (39), be modo fa?_ gue o processo de formação/visualização das imagens oscila para lá e para cá entre as imagens que sao formadas no pia no superior (37) θ no planeinferior (39)·
As 10 nalavras (32) de dados das matrizes de 16 bits sao introduzidas nos multiplexadores de saida das memórias dos mapas bits (KGM) que estabelecem a interface das matrizes (36) das matrizes ds- memória do mapa dos bits (56) e a linha oranibus de vídeo (27). São previstos 10 KGM (38), visto que hà um KGM (38) associado com cada plano de memória (56). C KGM (38) recebe a palavra ds dados (32) da matriz de 16 bits em paralelo funcionando ao nível TTL, e fas a multiplexagem ror divisão do tempo, em quatro impulsos de relógio consecutivos, cada grupo de dezasseis bits (32) em quatro meios oectetos (26) consecu
BAD ORIGINAL
tivos, funcionamento no nível ECL. Em cada impulso de relógio, o MOM (38) da saida a 4 bits em paralelo, definindo os 4 bits Cada meio-octeto de 4 meios octetos” (2í em paralelo os 4 bits (26) representa a intensidade de côr de 4 dos 16 elementos de imagem, representando 1 bit um elemento de imagem, e câda meio octeto de 4 bits 4 dos 16 elementos de imagem. Os meios octetos (26) funcionam com uma frequência que é l/4 da frequência de elementos de imagem porque em vez de se processar uma saída da palavra de 16 bits em série proveniente da matriz da memória do. mapa de bits, processa-se um meio octeto de l/4 do comprimento em l/4 do tempo.
Após 4 impulsos de relógio consecutivos, é lida uma nova palavra (32) de dados da matriz de 16 bits, a partir da matriz (36) da memória do mapa de bits, a qual é multiplexada pelo MOM (38). Como há 10 MOM (38), um para cada plano de memória (36), sai do MOM (38), simultaneamente, um total de 10 sinais de 4 bits, durante um impulso de relógio, os quais são transmitidos pela linha omnibus de vídeo (27).
À linha omnibus de vídeo (27) estabelece a interface entre os MOM (33) e c sistema de dados de vídeo (28). 0 sistema (28) de dados de vídeo ó constituido por multiplexadores vídeo (MUX de vídeo) convencionais (40), tabelas de consulta de côr (CLUT) (46) convencionais, multiplexadores de saída de vídeo (VOM) (50) e conversores de digital para analógico (DAC) (52) convencionais. Para cada elemento de imagem que é processado em paralelo, há um MUX de vídeo (40). Como a forma de realização ilustrativa processo quatro elementos de imagem -r em paralelo, em qualquer instante, há 4 MUX de vídeo (40). Os MUX de vídeo (40) estão dispostos em paralelo e funcionam em paralelo.
Cada um dos 4 bits no meio-octeto de quatro bits (26) serve de entrada para um dos 4 MUX de vídeo (40), de modo que cada MUX de vídeo (40) recebe 1 bit de dados que saiu de cada um dos MOM (38). Mas 0 MUX de vídeo (40) pode receber entradas de até 20 planos de memória e pode dar saída dos dados para 10 planos de memória» Portanto ,a função do MUX de vídeo (40) consiste em seleccionar qual a entrada de dados a que deve dar saída.
MUX de vídeo (40) recebe comandes do processador de visualização (12) que lhe fornece instruções sobre em qual dos 10 planos de memória (56) do mapa dos bits devem ser visualizados» 0 MUX de vídeo (40) fornece na saída um código de intensidade de cór (44) de 10 bits em paralelo, sendo o número de bits do código de côr função do número de planos de memória que serão visualizadas» Gomo o sistema ilustrado visualiza dados provenientes de dez planos de memória (56), o código de intensidade de côr (44) é um código de 10 bits.
Ha uma tabela CLUT (46) para cada MUX de vídeo (40) e como o sistema apenas utiliza 10 planos de memória (56), há uma relação de 1:1 entre os MUX de vídeo (40) e as tabelas CLUT (46)» Á tabela (46) proporciona a informação de côr relativa à localização dos elementos de imagem a visualizar no visor (58). Cada tabela CLUT (46) tem uma capacidade de 1K χ 16K e a tabela CLUT (46) opera simultaneamente em paralelo, operando cada, tabela num elemento de imagem dos dados. Hm cada posição de endereço na tabela (46) ó armazenada uma palavra de 15 bits de côr. A tabela CLUT (46) fornece na saída a palavra de 15 bits de côr, 15 bits em paralelo (48) e a palavra de côr (48) é intriduzida no MUX (VOM) de saída de vídeo (50). Ha 15 VOM (50), correspondendo um VOM (50) a cada bit na palavra de côr de 15 bits (48). Os multiplexadores VOM (50) operam em paralelo e cada VOM (50) recebe um bit de côr de cada uma das 4 palavras de côr de 15 bits» Portanto, cada VCM (50) recebe como entrada um total de 4 bits (49) em paralelo. 0 VOM (50) funciona por forma a efectuar uma multiplexagem por divisão do tempo de 4:1 na palavra de entrada de 4 bits (49) θ fornece na saida uma palavra de 1 bit, com a sua frequência de elementos de imagem final de cerca de 400 MHz. As 15 saidas de 1 bit (52) dos 15 MUX de saída de vídeo (50) formam a palavra de intensidade de côr final para um elemento de imagem do visor do monitor(58)
VOM (50) tem um relógio interno e para processar a palavra original de 16 bits (32) são necessários 4 impulsos de relógioo Sm cada impulso de relógio, os 15 VOM (50) que dão na saída 1 bit, gerem cumulativamente uma nova palavra de intensidade de côr de 15 bits, representando a cor de um elemento de imagem particular»
A palavra de intensidade de côr final (52) está ainda organizada em três palavras de 5 bits, destinando-se cada palavra de 5 bits para cada um dos 3 conversores de digital para analógico (54): um DAC para o vermelho, um DAG para o verde e um DAG para o azul» Os conversores de digital para analógico (54) convertem o código de intensidade de côr digital de 15 bits (52) num sinal analógico (56) vermelho, verde e azul. 0 sinal analógico (56) entra numa interface de monitor (57) convencional que coordena e sincroniza o sinal (57) de modo que ele pode ser visualizado no visor do monitor (58)» visor do monitor de visualização (58) é actua lizado a intervalos periódicos de cada vez que o controlador de refrescamento (16) emite um sinal de refrescamento (60). A lógica de ponto de vista (19) que está sob c controle do gerador de sincronismo gera os endereços e os sinais de refrescamento da visualização (60)» Os endereços e sinais de refrescamento de visualização (60) sao enviados para os comandos (34) das memórias que efectuam os ciclos de leitura das memórias Quando se recebe um sinal de refrescamento, é lido um novo conjunto de 16 elementos de imagem, na matriz (36) da memória do mapa de bits, 0 qual é processado em paralelo através da saída das tabelas de consulta de côr (46) e apenas no andar de saída final do multiplexador VOK (50) terminará 0 processamento em paralelo e os sinais serão convertidos numa corrente de bits analógica em série com a frequência de elementos de imagem final.

Claims (1)

  1. Aparelho para a geração de sinais de vídeo para produção de uma imagem definida por um certo número de elementos de imagem, tendo cada um deles estados múltiplos, caracterizado por compreender: meios de memória (36) para armazenar um certo número de bits de dados que representam respectivamen te os estados dos referidos elementos de imagem, meios de processamento (38) para fazer a leitura de saída, simultaneamente de todos os meios de memória referidos, de um certo número de hits de dados armazenados nos referidos meios de memória (36) para simultaneamente converter pelo menos uma porção dos referidos hits de dados digitais que representam a intensidade dos referidos elementos de imagem, e meios de conversão (28) para converter os referidos dados digitais nos referidos sinais de vídeo.
    - 2ã Aparelho de acordo com a reivindicação 1, caracterizado por os referidos meios de memória (36) serem caracterizados por terem um certo número de memória de mapas dos bits
    - 3- Aparelho de acordo com a reivindicação 1, carac· terizado por os referidos meios de memória (36) armazenarem os referidos bits de dados em posiçoes especialmente correspondentes às posições dos referidos elementos de imagem na referida imagem.
    - 4a Aparelho de acordo com a reivindicação 1, caracterizado por os referidos meios de processamento (38 serem meios de memória (46) de tabelas de consulta para converter os referidos bits de dados nos referidos dados digitais que reoresentam a intensidade dos elementos de imagem.
    - 5a _
    Aparelho de acordo com a reivindicação 1, caracterizado por os referidos meios de processamento (38) serem meios de selecçao (38) para seleccionar certos dos referidos bits de dados a partir de um certo número dos referidos meios de memória (36) para simultaneamente formar palavras com múltiplos bits que representam estados dos referidos elementos de imagem.
    - 6ê Aparelho de acordo com a reivindicação 5, caracterizado por os referidos meios de selecção (38) serem pelo menos um multiplexador.
    - 7a Aparelho de acordo com a reivindicação 5, carac terizado por os referidos meios de processamento (33) serem meios de conversão (28) para converter as referidas palavras com múltiplos bits em dados digitais que representam a intensidade de elementos de imagem respeotivos referidoso
    - 85 Aparelho de acordo com a reivindicação 7, caracterizado por os referidos meios de conversão (28) serem memórias (46) de tabelas de consulta.
    A requerente reivindica a prioridade do pedi12 do norte-americano apresentado em 24 de Junho de 1988,
PT90956A 1988-06-24 1989-06-23 Aparelho para a geracao de sinais de video PT90956B (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/211,492 US4894653A (en) 1988-06-24 1988-06-24 Method and apparatus for generating video signals

Publications (2)

Publication Number Publication Date
PT90956A PT90956A (pt) 1989-12-29
PT90956B true PT90956B (pt) 1994-09-30

Family

ID=22787137

Family Applications (1)

Application Number Title Priority Date Filing Date
PT90956A PT90956B (pt) 1988-06-24 1989-06-23 Aparelho para a geracao de sinais de video

Country Status (15)

Country Link
US (1) US4894653A (pt)
EP (1) EP0378653B1 (pt)
JP (1) JPH03501300A (pt)
KR (1) KR930005367B1 (pt)
AU (2) AU3852789A (pt)
CA (1) CA1326536C (pt)
DE (1) DE68913947T2 (pt)
DK (1) DK46990D0 (pt)
ES (1) ES2015714A6 (pt)
IS (1) IS1435B6 (pt)
MY (1) MY105811A (pt)
NO (1) NO900400L (pt)
PT (1) PT90956B (pt)
TR (1) TR23908A (pt)
WO (1) WO1989012885A1 (pt)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5058041A (en) * 1988-06-13 1991-10-15 Rose Robert C Semaphore controlled video chip loading in a computer video graphics system
US5396263A (en) * 1988-06-13 1995-03-07 Digital Equipment Corporation Window dependent pixel datatypes in a computer video graphics system
US5216413A (en) * 1988-06-13 1993-06-01 Digital Equipment Corporation Apparatus and method for specifying windows with priority ordered rectangles in a computer video graphics system
KR910008449B1 (ko) * 1989-04-04 1991-10-15 삼성전관 주식회사 비데오 매트릭스 회로
GB9013300D0 (en) * 1990-06-14 1990-08-08 British Aerospace Video interface circuit
US5276798A (en) * 1990-09-14 1994-01-04 Hughes Aircraft Company Multifunction high performance graphics rendering processor
US5303321A (en) * 1990-09-14 1994-04-12 Hughes Aircraft Company Integrated hardware generator for area fill, conics and vectors in a graphics rendering processor
US5255360A (en) * 1990-09-14 1993-10-19 Hughes Aircraft Company Dual programmable block texturing and complex clipping in a graphics rendering processor
WO1992015981A1 (en) * 1991-03-06 1992-09-17 Analog Devices, Incorporated Integrated-circuit chip and system for developing timing reference signals for use in high-resolution crt display equipment
US5258747A (en) * 1991-09-30 1993-11-02 Hitachi, Ltd. Color image displaying system and method thereof
US5504503A (en) * 1993-12-03 1996-04-02 Lsi Logic Corporation High speed signal conversion method and device
US5510843A (en) * 1994-09-30 1996-04-23 Cirrus Logic, Inc. Flicker reduction and size adjustment for video controller with interlaced video output
US5696534A (en) * 1995-03-21 1997-12-09 Sun Microsystems Inc. Time multiplexing pixel frame buffer video output
US6456340B1 (en) * 1998-08-12 2002-09-24 Pixonics, Llc Apparatus and method for performing image transforms in a digital display system
KR100797751B1 (ko) * 2006-08-04 2008-01-23 리디스 테크놀로지 인코포레이티드 능동 매트릭스 유기 전계 발광 표시 장치의 구동회로
US8363067B1 (en) 2009-02-05 2013-01-29 Matrox Graphics, Inc. Processing multiple regions of an image in a graphics display system

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52149443A (en) * 1976-06-07 1977-12-12 Japan Radio Co Ltd System for reading refresh memory
US4800380A (en) * 1982-12-21 1989-01-24 Convergent Technologies Multi-plane page mode video memory controller
JPS60189792A (ja) * 1984-03-09 1985-09-27 ダイキン工業株式会社 カラ−crtデイスプレイ装置のカラ−信号発生回路
US4673929A (en) * 1984-04-16 1987-06-16 Gould Inc. Circuit for processing digital image data in a high resolution raster display system
US4803464A (en) * 1984-04-16 1989-02-07 Gould Inc. Analog display circuit including a wideband amplifier circuit for a high resolution raster display system
US4724431A (en) * 1984-09-17 1988-02-09 Honeywell Information Systems Inc. Computer display system for producing color text and graphics
US4704605A (en) * 1984-12-17 1987-11-03 Edelson Steven D Method and apparatus for providing anti-aliased edges in pixel-mapped computer graphics
JPS61183690A (ja) * 1985-02-08 1986-08-16 株式会社東芝 画像デイスプレイ装置
US4827255A (en) * 1985-05-31 1989-05-02 Ascii Corporation Display control system which produces varying patterns to reduce flickering
JPH0731491B2 (ja) * 1985-07-19 1995-04-10 ヤマハ株式会社 画像メモリの読出回路
JPS6228793A (ja) * 1985-07-31 1987-02-06 株式会社東芝 カラ−デイスプレイ装置
JPS6286393A (ja) * 1985-10-14 1987-04-20 株式会社日立製作所 表示制御装置
JPS62100792A (ja) * 1985-10-28 1987-05-11 日本電気株式会社 図形表示装置
US4751446A (en) * 1985-12-06 1988-06-14 Apollo Computer, Inc. Lookup table initialization
US4769632A (en) * 1986-02-10 1988-09-06 Inmos Limited Color graphics control system
JPS62191886A (ja) * 1986-02-18 1987-08-22 住友電気工業株式会社 画像表示回路
JPS62280892A (ja) * 1986-05-30 1987-12-05 三菱電機株式会社 モニタテレビ駆動方法
JPS6375790A (ja) * 1986-09-19 1988-04-06 株式会社日立製作所 デイジタル・アナログ変換装置

Also Published As

Publication number Publication date
CA1326536C (en) 1994-01-25
MY105811A (en) 1995-01-30
EP0378653A1 (en) 1990-07-25
EP0378653B1 (en) 1994-03-16
JPH03501300A (ja) 1991-03-22
KR900702499A (ko) 1990-12-07
NO900400D0 (no) 1990-01-29
US4894653A (en) 1990-01-16
NO900400L (no) 1990-01-29
TR23908A (tr) 1990-11-05
PT90956A (pt) 1989-12-29
DK46990A (da) 1990-02-22
IS1435B6 (is) 1990-07-16
AU650139B2 (en) 1994-06-09
ES2015714A6 (es) 1990-09-01
WO1989012885A1 (en) 1989-12-28
IS3481A7 (is) 1989-12-25
AU1806192A (en) 1992-07-30
AU3852789A (en) 1990-01-12
DE68913947D1 (de) 1994-04-21
DK46990D0 (da) 1990-02-22
KR930005367B1 (ko) 1993-06-19
DE68913947T2 (de) 1994-07-07

Similar Documents

Publication Publication Date Title
PT90956B (pt) Aparelho para a geracao de sinais de video
US3396377A (en) Display data processor
EP0487266B1 (en) Background picture display apparatus and external storage unit used therefor
JP2517123Y2 (ja) メモリ装置
WO1991013518A1 (en) Display system
JPH0792661B2 (ja) イメージ表示装置
US4408197A (en) Pattern display apparatus
KR100384348B1 (ko) 영상데이타처리방법
US4800380A (en) Multi-plane page mode video memory controller
US4345244A (en) Video output circuit for high resolution character generator in a digital display unit
US4931954A (en) Image storage system and method of storing images such that they are displayed with gradually increasing resolution
JPH06100958B2 (ja) 表示装置
JPH05191767A (ja) デジタルビデオデータの記憶装置及び方法並びに読出し方法
JPH07152905A (ja) 画像データ処理装置
EP0194404B1 (en) Dual purpose screen/memory refresh counter
KR900006942B1 (ko) 데이타 디스플레이 시스템용 데이타 신호 제공 장치
US7573482B2 (en) Method for reducing memory consumption when carrying out edge enhancement in multiple beam pixel apparatus
KR950008023B1 (ko) 래스터 주사 표시 시스템
EP0229725A2 (en) Apparatus for supplying video data for refreshing display elements of a display device
US5638094A (en) Method and apparatus for displaying motion video images
KR940006809B1 (ko) 비디오 어댑터의 고화질 및 고해상도 구현장치
JPS597115B2 (ja) アドレス作成方法
SU849195A1 (ru) Устройство дл преобразовани информацииВ ВидЕОСигНАл
HU191457B (en) Method and apparatus for high-speed preferably coloured displaying of graphic informations without glowing
JPS6161136B2 (pt)

Legal Events

Date Code Title Description
FG3A Patent granted, date of granting

Effective date: 19940316

PC3A Transfer or assignment

Free format text: 19981113 RAYTHEON COMPANY US

MM3A Annulment or lapse

Free format text: LAPSE DUE TO NON-PAYMENT OF FEES

Effective date: 20020930