DE3840839A1 - Schaltungsanordnung fuer einen bildschirm - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung für ei­ nen Bildschirm, der eine feste Bildschirmauflösung hat, insbesondere eine Schaltungsanordnung für einen Bild­ schirm, der ein LCD-Displayfeld oder aber ein aus Plas­ maelementen bestehendes Bildfeld hat.

Auf dem Gebiet der Displays sind ein erheblicher techni­ scher Fortschritt und eine erhebliche Preisreduktion festzustellen, insbesondere bei LCD-Displayfeldern und Displayfeldern mit Plasmaelementen. Insbesondere wird es üblich, daß tragbare PC's mit derartigen Displayfeldern ausgerüstet sind.

Bis heute wurden eine Vielzahl von Programmen für PC's geschrieben. Die Schirmauflösung der Displays ist jedoch regelmäßig geringer als diejenige neuentwickelter Soft­ ware. Es sind daher eine Vielzahl verschiedener Display­ schirmauflösungen entsprechend der für einen PC verwende­ ten Software vorhanden. Zwischenzeitlich haben Display­ felder gewöhnlich eine feste Displayschirmauflösung. Wenn ein solches Displayfeld mit einer Software verwen­ det wird, die eine geringere Displayschirmauflösung hat, wird ein geringeres Bild gewonnen, als es der Größe des Displayschirms auf der Displayfläche entspricht. Bei­ spielsweise werden 640 · 200-Punktdisplaydaten unter Verwendung eines Displayfeldes mit einer Auflösung von 640 · 480 Punkten die Darstellungsgröße auf ⁵/₁₂, d. h. etwa die Hälfte der verfügbaren Displayschirmfläche ge­ nutzt, wie dies in Fig. 2 gezeigt ist, wobei ⁷/₁₂ der Schirmfläche nicht zur Darstellung genutzt werden. Eine solche Darstellung, die in der Größe reduziert ist, ist unbefriedigend, so daß die Eigenschaften des hochauflö­ senden Displayfeldes geopfert werden.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, diese Probleme zu lösen. Es soll also eine Schaltungsan­ ordnung für einen Bildschirm geschaffen werden, die eine ausreichende Darstellung in voller Größe ermöglicht, wo­ bei das Displayfeld eine feste Displayauflösung hat, die zu gewinnen ist aus Displaydaten mit einer geringeren Auflösung als der festen Displayauflösung des Schirms.

Nach der Erfindung ist eine Schaltungsanordnung für einen Bildschirm vorgesehen, in dem ein Adreßgenerator zum Auffrischen zum Liefern der Displayschirmpixeldaten ei­ nen programmierbaren Zähler aufweist zum Aufnehmen we­ nigstens des Bildschirm-Synchronisationssignals als Ein­ gangstaktimpuls, einen Adreßwandler zum Aufnehmen des Ausgangs des programmierbaren Zählers und zum Erzeugen einer entsprechenden Adresse des Auffrischspeichers, in dem Pixeldaten für eine entsprechende Aufzeichnungsposi­ tion vorgesehen sind, wenigstens ein Zähler zum Aufneh­ men eines horizontalen Synchronisationssignals als Ein­ gangstaktsignal und einen Ausgangs-Steuerkreis zur Auf­ nahme des Ausgangssignals des Zählers und Versorgen des programmierbaren Zählers mit einem Sperrsignal zum Sper­ ren der Eingangsimpulse des horizontalen Synchronisa­ tionssignals als Eingangssignal.

Diese und weitere Merkmale und Vorteile der Erfindung ergeben sich aus den Ansprüchen und der Beschreibung, in der ein Ausführungsbeispiel der Erfindung anhand einer Zeichnung erläutert wird. Dabei zeigt

Fig. 1 ein Blockdiagramm eines Ausführungs­ beispiels nach der Erfindung;

Fig. 2 eine Frontdarstellung eines Bei­ spiels eines Display-Schirms nach dem Stand der Technik;

Fig. 3 ein Blockdiagramm, das ein Beispiel eines Adreß-Steuer-Schaltkreises nach der Erfindung verdeutlicht;

Fig. 4 ein Blockdiagramm, das ein Beispiel eines Ausgangs-Steuer-Schaltkreises nach der Erfindung verdeutlicht;

Fig. 5 eine Darstellung, aus der sich der zeitliche Ablauf bei dem Ausfüh­ rungsbeispiel nach der Erfindung er­ gibt; und

Fig. 6 das Verhältnis zwischen der Zeilen­ zahl des Displays und der Zeilenzahl der Pixel-Daten.

Fig. 1 ist ein Blockdiagramm, das ein Ausführungsbei­ spiel des Bild-Displays nach der Erfindung wiedergibt. In der Figur gibt das Bezugszeichen 1 einen Eingangs­ quellenschaltkreis, der aus einem Mikroprozessor oder dergleichen besteht, zum Einspeisen von Pixeldaten zu einem Auffrisch-Speicher 4 an. Das Bezugszeichen 2 gibt einen Speicheradreß-Generator zum Schaffen von Adreß­ daten für den Auffrisch-Speicher 4, in dem Pixeldaten für die Darstellung vorgehalten werden an, in Antwort auf Signale, die von einem Displayschirm-Synchronisa­ tionssignalgenerator 5 und einem Displayzeitgeber-Sig­ nalgenerator 6 aufgenommen werden, an. Ein Adreß-Se­ lektor 3 ist zum Auswählen einer Adresse des Ein­ gangsquellen-Schaltkreises 1 dann, wenn der Eingangs­ Quellenschaltkreis 1 Daten aus dem Auffrisch-Speicher 4 ausliest bzw. einschreibt und den Ausgang des Spei­ cheradreß-Generators 2 auswählt, wenn Pixeldaten von dem Auffrisch-Speicher 4 zur Darstellung ausgelesen wer­ den, versehen. Aus dem Auffrisch-Speicher 4 entsprechend der Ausgangs-Adresse des Speicheradreß-Generators 2 ausgelesene Daten werden einem Video-Schaltkreis 7 zuge­ führt zur Umwandlung in ein Signal, das dem Eingangsfor­ mat eines Displayfeldes 4 entspricht, zugeführt in Über­ einstimmung mit Synchronisationssignalen. Fig. 3 zeigt ein Beispiel des Speicheradreß-Generators, der in Fig. 1 gezeigt ist. In der Figur gibt das Bezugszeichen 20 einen programmierbaren Zeilenzähler zum Aufzählen von Eingangsimpulsen 100 an. Der Ausgang 102 des program­ mierbaren Zeilenzählers 20 wird einem Adreßwandler 21 zur Umwandlung in eine Adresse des Auffrisch-Speichers 4 zugeführt, wobei das gewandelte Signal als Signal 103 geschaffen wird. Zwischenzeitlich wird ein horizontales Synchronisationssignal 101 als ein Takt modulo M und mo­ dulo N-Zählern 22 bzw. 23 zugeführt. Die Ausgänge 104 und 105 der modulo M und modulo N-Zähler 22 und 23 wer­ den dem Ausgangs-Steuerkreis 24 zugeführt. Der Ausgang 106 eines Ausgangs-Steuerschaltkreises 24 bildet einen Eingang eines AND-Gatters 25. Der Eingang des horizonta­ len Synchronisationssignals zu dem programmierbaren Zei­ lenzähler 20 ist, mit anderen Worten gesperrt, während der Ausgang des Ausgangs-Steuerschaltkreises 24 auf ei­ nem niedrigen, d. h. "L"-Pegel ist.

Fig. 4 ist ein Ausführungsbeispiel des Ausgangs-Steu­ erschaltkreises 24, der in Fig. 3 gezeigt ist. In der Figur gibt das Bezugszeichen 26 ein AND-Gatter mit zwei Eingängen an zur Aufnahme der Ausgangssignale 114 und 115 der AND-Gatter 29 und 30. Der Ausgang des AND- Gatters 26 wird als ein D-Eingang 107 zu einem Flip-Flop 27 vom D-Typ zugeführt. Als Taktsignal für das Flip-Flop 27 vom D-Typ wird ein horizontales Synchronisationssig­ nal 101 geliefert, synchron mit dem Abfallen des Signal­ impulses 101 wird das Eingangssignal 107 als Ausgangs­ signal 108 geliefert. Das Bezugszeichen 28 gibt ein NOR-Gatter vom 3-Eingangstyp zur Aufnahme des Ausgangs­ signals 108 des Flip-Flops 27 vom D-Typ und der Ausgangs­ signale 104 und 105 der modulo M und modulo N-Zähler 22 bzw. 23. Der Ausgang des NOR-Gatters 28 wird als ein Eingangssignal 106 zu dem AND-Gatter 25 geliefert. Wenn wenigstens einer der drei Eingänge 114, 115 und 108 des Gatters 28 auf einem hohen Pegel liegt ("H"), liegt das Ausgangssignal 106 auf einem "L"-Pegel. Das horizontale Synchronisationssignal 101 wird nicht als Takt dem pro­ grammierbaren Zeilenzähler 20 aufgegeben. Die Ausgänge 114 und 115 der AND-Gatter 29 und 30 werden durch Ein­ gänge 124 und 125 gesteuert. Nur wenn die drei Eingänge 124 und 125 auf einem "H"-Pegel liegen, werden die Aus­ gänge 104 und 105 der modulo M und modulo N-Zähler 22 und 23 zu den Ausgängen 114 und 115 der AND-Gatter 29 und 30 übertragen.

Fig. 5 zeigt eine zeitliche Darstellung zum Erläutern der Betriebsweise des Ausführungsbeispiels der Erfin­ dung, wie dies in den Fig. 1, 3 und 4 gezeigt ist. In diesem Fall sind die modulo M und modulo N-Zähler modulo 8 bzw. modulo 6-Zähler.

Fig. 5(a) zeigt eine zeitliche Darstellung in dem Fall, wenn Bildschirmdaten bestehend aus 350 Vertikalzeilen als 400-Vertikalzeilen-Daten auf einem 400-Vertikal­ zeilen-Schirm dargestellt werden. In diesem Fall wird der programmierbare Zeilenzähler 20 auf Modul 35 ge­ setzt. Da der Eingang 125 auf dem "L"-Pegel liegt, ist der Ausgang 105 des modulo N (d. h. 6)-Zähler 23 auf dem "L"-Pegel und überträgt das Ausgangssignal 115 nicht auf das AND-Gatter 30. Da das Ausgangssignal 115 auf dem "L"-Pegel liegt, ist der Ausgang 108 des Flip-Flops 27 vom D-Typ auf dem "L"-Pegel. Da das Eingangssignal 124 auf einem "H"-Pegel ist, wird das Ausgangssignal 104 vom modulo M (d. h. 8)-Zähler 22 auf den Ausgang 114 des AND-Gatters 29 übertragen. Der Ausgang 106 des NOR- Gatters 28 hat eine entgegengesetzte Polarität zur der­ jenigen des Ausgangs 114. Der Ausgang 106 ist auf dem "L"-Pegel für eine Taktperiode jedesmal wenn 8 horizon­ tale Synchronisationssignalimpulse 101 gezählt worden sind, ansonsten liegt er auf "H"-Pegel. In dem Ausgangs­ signal 100 des AND-Gatters 25 fehlt ein Impuls bei jeden 8 horizontalen Synchronisationssignalimpulsen 101, die Zahl des programmierbaren Zeilenzählers 20 bleibt die­ selbe für die Periode von zwei Impulsen, in denen ein Impuls fehlt. Der Ausgang 102 des programmierbaren Zei­ lenspeichers 20 wird zu dem Adressenkonverter 21 gelie­ fert, dessen Ausgang steuert die Adresse des Auffrisch- Speichers 4. Für eine Periode des Eingangs 101, in dem ein horizontaler Synchronisationsimpuls fehlt, werden die Pixeldaten in dem Auffrischspeicher 4 für dieselbe Displayzeile für das Display ausgelesen für eine Peri­ ode, die zwei Impulse abdeckt. In dem Fall von Fig. 5(a) werden die Pixeldaten der 8 Displayzeilen sowohl für die achte als auch für die neunte Displayzeile des Dis­ playschirms dargestellt, d. h., daß die Pixeldaten 35 Zeilen für 40 Displayzeilen dargestellt werden, d. h., eine 400-Zeilendarstellung auf einem Schirm von 400 Ver­ tikalzeilen wird bewirkt mit Pixeldaten für lediglich 350 Zeilen.

Fig. 5(b) ist eine zeitliche Darstellung in dem Fall, daß Displaydaten von 400 Vertikalzeilen als 480- Zeilendarstellung auf einem Schirm von 480 Vertikalzei­ len angezeigt wird. In diesem Fall wird der programmier­ bare Zeilenzähler 20 auf Modul 40 gesetzt. Da der Ein­ gang 124 auf einem "L"-Pegel ist, ist der Ausgang 104 des modulo M (d. h. 8)-Zählers 22 auf dem "L"-Pegel und wird nicht zu dem Ausgang 114 des AND-Gatters 29 über­ tragen. Da der Ausgang 114 auf dem "L"-Pegel ist, ist der Ausgang 107 des AND-Gatters 26 auf dem "L"-Pegel, der Ausgang 108 des Flip-Flops 27 vom D-Typ ist auf ei­ nem "L"-Pegel. Zwischenzeitlich wird das Ausgangssignal 105 des modulo N (d. h. 6)-Zählers 23 auf den Ausgang 115 des AND-Gatters 30 übertragen. Der Ausgang 106 des NOR-Gatters 26 hat die entgegengesetzte Polarität zu dem Ausgang 115. Das heißt, das Ausgangssignal 106 ist auf dem "L"-Pegel für eine Taktperiode jedesmal, wenn 6 horizon­ tale Synchronisationssignale 101 gezählt worden sind, ansonsten liegt er auf "H"-Pegel. In dem Ausgangssignal 100 des AND-Gatters 25 fehlt damit für jede 6 horizonta­ len Synchronisationsimpulsen 101 ein Impuls, der Zähler des programmierbaren Zeilenzählers 20 bleibt auf dersel­ ben Zweiimpulsperiode, in dem der eine Impuls fehlt. Der Ausgang 102 des programmierbaren Zeilenzählers wird an den Adressenwandler 21 angelegt, dessen Ausgang steuert wiederum die Adresse des Auffrischspeichers 4. Für eine Periode des Eingangssignals 100, in dem ein horizontaler Synchronisationsimpuls fehlt, werden Pixeldaten in dem Auffrischspeicher 4 für dieselbe Anzeigezeile ausgelesen zur Darstellung einer Periode, die zwei Impulse abdeckt. In dem Fall von Fig. 5(b), werden, mit anderen Worten, die Pixeldaten jeder 6. Anzeigezeile für die 6. und die 7. Anzeigezeile des Displayschirms angezeigt. Das heißt, daß die Pixeldaten für 400 Zeilen für 48 Zeilen dargestellt werden, es wird somit eine 400 Zeilenanzeige auf einem Schirm mit 480 Vertikalzeilen bewirkt bei Pixeldaten für lediglich 400 Zeilen.

Fig. 5(c) ist eine zeitliche Darstellung in dem Fall, daß Bildschirmdaten von 350 vertikalen Zeilen darge­ stellt werden als eine 480 Zeilenanzeige auf einem Schirm mit 480 Vertikalzeilen. In diesem Fall wird der programmierbare Zeilenzähler 20 auf modulo 35 gesetzt. Da die Eingangssignale 124 und 125 beide auf einem "H"- Pegel sind, werden die Ausgänge 104 und 105 des modulo M (d. h. 8) und modulo N (d. h. 6)-Zählers 22 bzw. 23 an die Ausgänge 114 bzw. 115 der AND-Gatter 29 bzw. 30 übertragen. Zwischenzeitlich liegen die Ausgangssignale 114 und 115 simultan auf dem "H"-Pegel für eine Ein- Impuls-Periode bei jeweils 24 horizontalen Synchronisa­ tionsimpulsen, so daß das Ausgangssignal 107 des AND- Gatters 26 entsprechend vorgesehen ist. Der Ausgang 108 des Flip-Flops 27 vom D-Typ ist also gegenüber dem Ein­ gang 107 um eine Taktperiode verzögert. Das NOR-Gatter 28 schafft das Ausgangssignal 106 aus den Eingangsdaten 108, 114 und 115. Es ergibt sich, wie dies in Fig. 5(c) dargestellt ist, daß bei Auftreten von 48 horizontalen Synchronisationsimpulsen, d. h. wenn Pixeldaten für 48 vertikale Zeilen angezeigt werden, die Ziffer des pro­ grammierbaren Zählers um 35 Schritte erhöht wird, es werden so Pixeldaten für 35 Zeilen aus dem Auffrisch­ speicher 4 ausgelesen. Das bedeutet, daß Pixeldaten für 350 Zeilen auf einem Schirm von 480 Vertikalzeilen aus­ gelesen werden können. In diesem Fall ist kein Exklu­ siv-Zähler für die Umwandlung oder die Ausdehnung von 350 Zeilen auf 480 Zeilen erforderlich, es ist lediglich erforderlich, einen modulo 8-Zähler zum Expandieren von 350 Zeilen auf 400 Zeilen vorzusehen, einen modulo 6-Zähler zum Expandieren von 400 Zeilen auf 480 Zeilen und einen einfachen Ausgangssteuerkreis vorzusehen, wie er in dem in Fig. 4 gezeigten Beispiel dargestellt ist.

Fig. 6 zeigt das Verhältnis zwischen der Displayzeilen­ zahl und der Zeilenzahl der Pixeldaten.

Im vorangehenden wurde beschrieben, daß bei einer Bild­ displayvorrichtung nach der Erfindung ein programmierba­ rer Zähler vorgesehen ist mit einem separaten Zähler, dessen Ausgang zyklisch geändert wird mit dem Zählen ei­ nes horizontalen Synchronisationssignalimpulses, der Ausgang des Zählers dazu verwendet wird, horizontale Synchronisationssignale auszulesen, die von dem program­ mierbaren Speicher geliefert werden, wobei Pixeldaten derselben Zeile von dem Auffrisch-Speicher wenigstens zweimal in einer Periode ausgelesen werden, in der das Eingangssignal ausgelesen wird, wodurch eine Anzeige auf einem Displayschirm bewirkt wird, der eine vorgegebene Wiedergabeauflösung von Bilddaten mit einer geringeren Auflösung als der festen Schirmauflösung haben.

Claims (4)

1. Schaltungsanordnung für einen Bildschirm, mit ei­ nem Bildschirm-Synchronisationssignal-Generator (5), ei­ nem Display-Zeitgebersignal-Generator (6), einem Auf­ frischspeicher (4) zum Aufrechterhalten der Bildschirm- Pixeldaten, einem Adreßgenerator (2) zum Erzeugen der Adressen des Auffrischspeichers (4), einem Video- Schaltkreis zum Umwandeln der aus dem Auffrischspeicher (4) ausgelesenen Pixeldaten in Übereinstimmung mit der Bildschirm-Zeile in ein Video-Signal und ein Anzeige- Medium zum Aufnehmen und Darstellen des Ausgangssignals des Video-Schaltkreises, dadurch gekennzeichnet, daß
- der Adreßgenerator (2) einen programmierbaren Zähler (20) zum Aufnehmen wenigstens des Bildschirm- Synchronisationssignals als Eingangs-Taktimpuls, einen Adreß-Wandler (21) zum Aufnehmen des Ausgangssignals des programmierbaren Zählers (20) und zum Erzeugen einer entsprechenden Adresse des Auffrischspeichers (4), in dem Pixeldaten für eine entsprechende Position des Bildschirmes erhalten bleiben, wenigstens einem Zähler (22, 23) zum Aufnehmen des horizontalen Synchronisati­ onssignals als Eingangs-Taktsignal, und einem Ausgangs- Steuerkreis (24) zum Aufnehmen der Ausgangssignale des Zählers (22, 23) und zum Liefern eines Sperrsignals für den programmierbaren Zähler (20) zum Sperren des Aufzäh­ lens des Eingangsimpulses des horizontalen Synchronisa­ tionssignals als Eingangstaktsignal.

2. Schaltungsanordnung nach Anspruch 1, dadurch ge­ kennzeichnet, daß der Adreßgenerator einen programmier­ baren Zähler (20) zum Aufnehmen wenigstens eines hori­ zontalen Synchronisationssignals als Eingangs-Taktsig­ nal, einen Adreßwandler (21) zum Erzeugen einer Adresse des Auffrischspeichers (4) entsprechend dem Ausgang des programmierbaren Zählers (20), einen modulo M (M ganz­ zahlig)-Zähler zum Aufnehmen des horizontalen Synchro­ nisationssignals als Eingangs-Taktsignal und einen Aus­ gangs-Steuerkreis zum Schaffen eines das Aufzählen sper­ renden Signals für den programmierbaren Zähler (20) auf­ weist.

3. Schaltungsanordnung nach Anspruch 1, dadurch ge­ kennzeichnet, daß der Adreßgenerator (2) einen program­ mierbaren Zähler (20) zum Aufnehmen wenigstens eines ho­ rizontalen Synchronisationssignals als Eingangs-Takt­ signal, einen Adressen-Wandler (21) zum Erzeugen einer Adresse des Auffrischspeichers (4) entsprechend dem Aus­ gangssignal des programmierbaren Zählers (20), modulo M und modulo N (M und N sind ganzzahlig)-Zähler (22, 23) zum Aufnehmen der horizontalen Synchronisationssignale als Eingangstaktsignal und einen Ausgangssteuerkreis zum Schaffen eines das Aufzählen sperrenden Signals für den programmierbaren Zähler (20) entsprechend den Ausgangs­ signalen des modulo M-Zählers (22) und modulo N-Zählers (23) aufweist, wobei die Ziffern des modulo M-Zählers (22) und des modulo N-Zählers (23) bestimmte Ziffern darstellen.

4. Schaltungsanordnung nach Anspruch 3, dadurch ge­ kennzeichnet, daß der Ausgangs-Steuerschaltkreis (24) einen Flip-Flop (27) zum Aufnehmen der Ausgangssignale des modulo M-Zählers (22) und des modulo N-Zählers (23) über ein AND-Gatter (26), ein mit drei Eingängen verse­ henes NOR-Gatter (28) zum Aufnehmen der Ausgänge des Flip-Flops (27) und der Ausgangssignale des modulo M und des modulo N-Zählers (22, 23) aufweist.