JP2614491B2 - ビデオ信号処理装置 - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は磁気テープ或いはディスクに記録された映像
信号を再生するビデオプレーヤ等のビデオ信号処理装置
の改良に関するものである。

（ロ）従来の技術 近年、磁気テープに映像を記録し、且つこの映像を再
生するビデオテープレコーダのみならず、ディスクに記
録された情報を例えば光学的に再生するビデオディスク
プレーヤ等、所謂ビデオプレーヤが普及している。これ
等、ビデオプレーヤでは再生画像の高品位化が現在課題
の一つになっているが、逆に画像を反転画像（ネガ画
像）に変換することも、見る人に強い印象を与えること
ができ、製品の特徴付として大きな効果を奏することが
できる。

従来、ビデオプレーヤでは、上記の如く再生画像をネ
ガ画像に変換するということは行われていないが、ビデ
オカメラでは、撮影画像をネガ画像に変換する機能を持
つものが商品化されている（例えばソニー株式会社製HV
C−F1）。斯かる撮影画像のネガ変換は、ビデオカメラ
によって撮像され信号変換された所謂コンポーネントビ
デオ信号を処理するもので、輝度信号及びカラー信号を
夫々独立して反転せしめ、斯様に反転された夫々の信号
と、同期信号及びカラーバースト信号とを加え合せコン
ポジットビデオ信号を作成する様にしている。此様な信
号処理を行うI.Cとしては例えば株式会社日立製作所製H
A11776AMPがある。

（ハ）発明が解決しようとする課題 上記ビデオカメラに採用されている信号変換回路は、
コンポーネントビデオ信号を処理するものであるから、
斯かる回路をビデオプレーヤに適用する場合、コンポジ
ットビデオ信号を一旦コンポーネントビデオ信号に変換
しなければならず、従って斯かるコンポジットビデオ信
号からコンポーネントビデオ信号に変換するための回路
が更に必要となり、そのため部品点数の増大、及び製造
コストの上昇等を引起すといった問題を有していた。そ
こで本発明は斯かる点を解決するべく、コンポジットビ
デオ信号をコンポーネントビデオ信号に変換することな
く、既存の回路に簡単な回路のみを付加して映像信号の
ネガ変換を達成せんとするものである。

（ニ）課題を解決するための手段 上記課題に鑑み本発明のビデオプレーヤは、コンポジ
ットビデオ信号をデジタルデータに変換するA/D変換器
と、該デジタルデータ化された信号がブランキング期間
の信号であるのか、表示期間の信号であるのかを判別
し、それを表わす信号を出力する判別回路と、該判別回
路の前記表示期間を表わす出力信号に応答して前記デジ
タルデータをピット反転するデータ反転回路と、該デー
タ反転回路によって反転されたデジタルデータが一定値
以下によって反転されたデジタルデータが一定値以下に
ならない様に補正するデータ補正回路と、斯様に処理さ
れたデジタルデータをアナログ信号に変換するD/A変換
器とを有する構成とした。

（ホ）作用 コンポジット信号は、A/D変換器によりアナログデー
タからデジタルデータに変換され、この内、表示期間の
データのみがデータ反転回路によりビット反転される。
然る後、斯様にビット反転されたデジタルデータは、コ
ンポジットビデオ信号のペデスタルレベルを規定する所
定値以下にならない様に、データ補正回路によりデジタ
ル的に補正される。而して、斯様に処理されたデジタル
データが、D/A変換器によりアナログ信号に変換され、
ネガ変換されたコンポジットビデオ信号が作成される。

（ヘ）実施例 以下、本発明の一実施例について図面を用いて説明す
る。

第１図は本発明の一実施例を示す回路ブロック図であ
る。（１）はA/D変換器で、アナログ信号であるコンポ
ジットビデオ信号をデジタル信号に変換する。斯様にデ
ジタル信号に変換された信号は、フィールドメモリ
（２）に伝送され、メモリントローラ（３）からのトリ
ガ信号に応じて記憶され、且つ読出される。フィールド
メモリ（２）から読出された信号は、ブランキングタイ
ミング発生器（４）からの制御信号に応答して、その信
号が表示期間に相当する信号である場合に、データ反転
回路（５）により各ビット毎に反転され、更に斯様に反
転された信号が、コンポジット信号のペデスタルレベル
を規定する信号レベルにより小さくならない様に補正回
路（６）によって補正される。而して斯様に補正及び信
号処理されたデジタル信号は、D/A変換器（７）により
再度アナログ信号に変換され、即ちコンポジットビデオ
信号に変換される。ここで、元のコンポジットビデオ信
号と処理後のコンポジットビデオ信号とは、デジタル信
号レベルにおいてビット反転されているため、最大レベ
ルの半分のレベルを基準にして互いに対称となってい
る。従って、各々のコンポジット信号は、その輝度成分
が反転しており、また各々のカラーバースト信号は全く
等しいから、処理後のコンポジット信号のカラー信号は
元のコンポジット信号のカラー信号に比べて位相が反転
している。従って処理後のコンポジット信号は、元のコ
ンポジット信号に対してネガ画像を表わすものとなる。

尚、ここで、ブランキングタイミング発生器（４）
は、コンポジットビデオ信号のデジタル変換信号の内、
表示期間の信号のみを反転せしめるべく、データ反転回
路（５）に制御信号を供給しなければならない。従っ
て、ブランキングタイミング発生器（４）は、フィール
ドメモリ（２）から読出された信号が、表示期間に相当
する信号であるのか、ブランキング期間に相当する信号
であるのかを判別しなければならない。

上記メモリコントローラ（３）とブランキングタイミ
ング発生器（４）は共にカウンタを有し、図示しない発
振器により基準クロックを印加されている。読出時にお
いて、メモリコントローラ（３）は水平同期信号を検出
したタイミングにてリセットされクロックのカウントを
開始する。斯かるメモリコントローラ（３）のカウント
値がブランキング期間の開始位置を規定する値に達する
と、メモリコントーラ（３）からブランキングタイミン
グ発生器（４）にリセット信号が送出され、ブランキン
グタイミング発生器（４）のカウント動作を開始せしめ
る。斯かるブランキングタイミング発生器（４）の容量
はブランキング期間におけるクロック数と等しく、以っ
てブランキングタイミング発生器（４）は、ブランキン
グ期間の間歩進を続ける。斯かる歩進の間ブランキング
タイミング発生器（４）からは信号が出力されず、やが
てカウント数がその容量に達したタイミングにてＨレベ
ルの信号を出力する。斯様にして、ブランキングタイミ
ング発生器（４）は表示期間においてのみＨレベルの信
号を出力する。

次に、データ反転回路（５）と補正回路（６）の具体
的構成例を第２図に示す。ここでA/D変換器（１）によ
り変換されたデジタル信号は８ビットにて構成されてい
るものとする。図示の如くデータ反転回路（５）は複数
のEX−OR回路（８）…（８）にて構成され、上記の如く
A/D変換されたデジタル信号の各ビットデータは、夫々E
X−OR回路（８）…（８）の一方の入力端子に印加され
ている。一方、これ等、EX−OR回路（８）…（８）の他
方の入力端子には、ブランキングタイミング発生器
（４）からの制御信号（Ｃ）が印加されている。ここ
で、フィールドメモリ（２）から読出された信号が表示
期間に相当する信号である場合には、前述の如く、ブラ
ンキングタイミング発生器（４）からの信号（Ｃ）がＨ
レベルであるため、EX−OR回路（８）…（８）の一方の
入力端子には全てＨレベルの信号が供給され、従ってフ
ィールドメモリ（２）から読出されたビット信号が夫々
EX−OR回路（８）…（８）に入力されると、各ビット信
号は、これらEX−OR回路（８）…（８）にてビット反転
されて出力される。

一方、フィールドメモリ（２）から読出された信号
が、ブランキング期間に相当するものである場合には、
前記制御信号（Ｃ）がＬレベルとなり、前記EX−OR回路
（８）…（８）の各々の入力端子には、斯かるＬレベル
信号が印加されるため、フィールドメモリ（２）から読
出された各ビット信号は、これ等EX−OR回路（８）…
（８）に入力されても、上記の如く反転されることはな
く、従って、各々のEX−OR回路（８）…（８）からは、
フィールドメモリ（２）から読出された信号と同様の信
号が出力される。斯様にして、フィールドメモリ（２）
から読出された信号は、データ反転回路（５）により、
それが表示期間に相当する信号である場合にのみビット
反転され、一方、ブランキング期間に相当する信号であ
る場合にはビット反転されず、そのままの信号がデータ
反転回路（５）から出力される。

第３図（ア）にビデオプレーヤにて再生されたコンポ
ジット信号の波形図を示す。同図において横軸は時間、
縦軸はA/Dコンバータによる８ビットデジタル値に対応
させた波形の波高値を示す。また同図のP.Lはコンポジ
ットビデオ信号のペデスタルレベルを示す。斯かる波形
は上記データ反転回路（５）により第３図（イ）に示す
如き波形に変換される。然し乍ら、同図に示す如く、元
の波形図の波高値が大きい部分は、コンポジットビデオ
信号のペデスタルレベル（P.L）を下回ってしまい、こ
れでは可溶にペデスタルレベル（P.L）を下回る信号を
誤って水平同期信号と識別してしまう惧れがある。上記
第２図に示す実施例では、斯かる問題点を解決するべ
く、反転された波高値の下限をペデスタルレベル（P.
L）より若干大きい「64」としている。即ち、斯様に反
転された信号の波高値が「64」を下回るのは、元の信号
の波高値が「192」以上の場合、即ちフィールドメモリ
（２）から読出されるデジタル信号の上位２ビットが共
に“1"である場合であるから、斯様に上位２ビットが共
に“1"である場合に補正回路（６）からの出力を「64」
にしている。

第２図において、フィールドメモリ（２）からの読出
信号の上位２ビットは、NAND回路（９）の２つの入力端
子に夫々入力され、その状態を監視されている。またこ
のNAND回路（９）のもう１つの入力端子には、ブランキ
ングタイミング発生器（４）からの制御信号（Ｃ）が印
加されている。従って、フィールドメモリ（２）からの
読出信号が表示期間に相当し、ブランキングタイミング
発生器（４）からの制御信号（Ｃ）がＨレベル（“1"）
にある時に、その読出信号の上位２ビットが共に“1"で
あると、NAND回路（９）からの信号はＬレベル（“0"）
に立下り、一方、この信号はAND回路（10）…（10）の
一方の入力端子に夫々印加されているため、これらAND
回路（10）…（10）の他方の入力端子の状態に拘らず、
その出力信号を全て“0"にならしめる。従ってフィール
ドメモリ（２）から読出され、然る後前記データ反転回
路（５）によりビット反転されたデジタル信号の内、下
位６ビットは、前記読出された信号の上位２ビットが共
に“1"である場合に、補正回路（６）により全て“0"に
なされる。またこの時、前記上位２ビットは、データ反
転回路（５）による処理の結果、共に“0"なる、前記NA
ND回路（９）からのＬレベル（“1"）の信号がインバー
タ（11）を会してオア回路（12）に印加されるため、補
正回路（６）から出力される信号の内、上位から２ビッ
ト目の信号のみ“1"となる。従って、以上の如くフィー
ルドメモリ（２）から出力される信号の内、上位２ビッ
トが共に“1"である場合には、ビット反転信号として
“01000000"なる信号が出力され、そのデジタル値が2⁶
＝64に統一される。

一方、フィールドメモリ（２）から出力される信号の
内、上位２ビットの信号のいずれか一方が“0"である場
合には、NAND回路（９）からの出力信号は“1"であるた
め、AND回路（10）…（10）からの出力信号は、データ
反転回路（５）からの出力信号と同様の信号が出力さ
れ、また斯かる信号は、インバータ（11）を介して“0"
信号としてOR回路（12）に印加されるため、OR回路（1
2）からの信号もデータ反転回路（５）からの上位２ビ
ット目の信号と同様の信号となる。従って、フィールド
メモリ（２）から読出された信号の内、上位２ビットの
いずれか一方が“0"である場合には、補正回路（６）は
作動されない。更に、ブランキングタイミング発生器
（４）からの制御信号（Ｃ）がＬレベルにある場合も、
NAND回路（９）からの信号が“1"であるため、補正回路
（６）は作動されない。

以上、補正回路（６）の作用により、前述したデータ
反転回路（５）により変換された第３図（イ）に示す如
き信号は、第３図（ウ）に示す如き波形の信号となされ
る。

第４図に補正回路（４）の他の実施例を示す。データ
反転回路（５）からの信号は、加算器（13）の一方の入
力部に印加される。また加算器（13）の他方の入力部に
は上位ら２ビット目の端子にブランキングタイミング発
生器（４）からの信号が印加されている。斯かる加算器
（13）は２つの入力部に印加される信号のデジタル値を
加算し、その加算値を出力すると共に、加算値が「25
5」を越える場合にキャリーパルス（ｄ）を出力する。
上述した如く、この加算器（13）の一方の入力部には、
上位から２ビット目の端子にブランキングタイミング発
生器（４）からの信号が印加されているため、前述した
フィールドメモリ（２）からの読出され、且つデータ反
転回路（５）によってビット反転されたところの他方の
入力部に印加された信号が、表示期間に相当する信号で
ある場合に、前記２ビット目の端子にＨレベル（“1"）
信号が印加され、以って2⁶＝64なるデジタル値がデータ
反転回路（５）からの入力信号のデジタル値に加算され
る。

斯様に加算された信号は、オア回路（14）…（14）を
介して出力されるが、その加算値が「255」を越える場
合には加算器（13）からキャリーパルス（ｄ）（Ｈレベ
ル）が出力され、このキャリーパルス（ｄ）が前記オア
回路（14）…（14）の他方の入力端子に印加されるた
め、前記加算器（13）からの加算出力に拘らず、補正回
路（４）からの加算出力に拘らず、補正回路（４）から
は“11111111"なる信号、即ち「255」なるデジタル値を
有する信号が出力される。以上の如き補正回路（４）に
依れば、第３図（イ）に示す波形信号は、第３図（エ）
に示す如く、表示期間の信号のみ「64」なるデジタル値
だけ一様に持上られ、またこの時の波高値の上限が「25
5」になされる。

以上、本発明につき２つの実施例を示して説明した
が、当該実施例の場合、現在商品化されているビデオデ
ィスクプレーヤ等に、静止画表示などの目的で、A/D変
換器（１）、フィールドメモリ（２）、メモリントロー
ラ（３）、及びD/A変換器（７）が既に附属されている
兼合から、ネガ画像変換のためにデータ反転器（５）、
補正回路（６）、及びブランキングタイミング発生器
（４）なる構成を付加するのみで良く、好都合である。
一方、対応ビデオプレーヤに静止画機能等がなく、上記
既存の構成がない場合、フィールドメモリ（２）及びメ
モリコントローラ（３）は不要となり、この場合、A/D
変換器（１）、ブランキングタイミング発生器（４）、
データ反転回路（５）、補正回路（６）、及びD/A変換
器（７）により構成すれば良い。

（ト）発明の効果 以上、本発明に依れば、コンポジットビデオ信号をA/
D変換し、デジタルレベルで信号の反転を行なう様にし
たので、信号の処理が簡単となり、以って簡単な処理回
路の付加によりコンポジットビデオ信号のネガ反転を実
現することができる。

【図面の簡単な説明】

図は何れも本発明の一実施例を示すもので、第１図は回
路ブロック図、第２図は具体的回路構成を示す図、第３
図は信号の波形図、第４図は他の実施例を示す回路図で
ある。 （１）…A/D変換器、（４）…ブランキングタイミング
発生器、（５）…データ反転回路、（６）…補正回路、
（７）…D/A変換器。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】コンポジットビデオ信号をデジタルデータ
   に変換するA/D変換器と、該デジタルデータ化された信
   号がブランキング期間の信号であるのか、表示期間の信
   号であるのかを判別し、それを表わす信号を出力する判
   別回路と、該判別回路の前記表示期間を表わす出力信号
   に応答して前記デジタルデータをビット反転するデータ
   反転回路と、該データ反転回路によって反転されたデジ
   タルデータが一定値以下にならない様に補正するデータ
   補正回路と、斯様に処理されたデジタルデータをアナロ
   グ信号に変換するD/A変換器とよりなることを特徴とす
   るビデオ信号処理装置。