JP3318821B2 - 信号判別回路及び同期信号発生器 - Google Patents
信号判別回路及び同期信号発生器Info
- Publication number
- JP3318821B2 JP3318821B2 JP02480396A JP2480396A JP3318821B2 JP 3318821 B2 JP3318821 B2 JP 3318821B2 JP 02480396 A JP02480396 A JP 02480396A JP 2480396 A JP2480396 A JP 2480396A JP 3318821 B2 JP3318821 B2 JP 3318821B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- circuit
- count value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、信号判別回路と、
その信号判別回路を備えた同期信号発生器に関わり、特
に高集積化されたＩＣ（Integrated Circuit）等に適用
して好適なものである。
その信号判別回路を備えた同期信号発生器に関わり、特
に高集積化されたＩＣ（Integrated Circuit）等に適用
して好適なものである。
【０００２】
【従来の技術】従来からビデオカメラ装置等には、機器
単体で映像信号を出力する内部同期モードと、外部から
入力される外部信号に同期させた映像信号を出力する外
部同期モードとを備えているものが知られている。
単体で映像信号を出力する内部同期モードと、外部から
入力される外部信号に同期させた映像信号を出力する外
部同期モードとを備えているものが知られている。
【０００３】このようなビデオカメラ装置において、単
体で動作させる場合は、内部同期モードとなり、内部に
設けられている同期信号発生器内で生成される信号に基
づいて同期信号を発生し、この同期信号に同期した映像
信号が出力される。
体で動作させる場合は、内部同期モードとなり、内部に
設けられている同期信号発生器内で生成される信号に基
づいて同期信号を発生し、この同期信号に同期した映像
信号が出力される。
【０００４】一方、例えば外部機器から外部信号として
交流電源からの６０Ｈｚの交流電圧信号が入力された時
は、外部同期モードの内、ラインロックモードとなり、
同期信号発生器において、６０Ｈｚの交流電圧信号のタ
イミングに同期した同期信号が発生され、この同期信号
に同期した映像信号が出力される。また、外部機器から
外部信号として例えば白黒映像信号が入力された時は、
外部同期モードの内、ＶＳロックモードとなり、同期信
号発生器において、白黒映像信号に同期した同期信号が
発生され、この同期信号に同期した映像信号が出力され
る。さらに、外部機器から外部信号として例えばカラー
映像信号が入力された時は、外部同期モードの内、ＶＢ
Ｓロックモードとなり、同期信号発生器において、カラ
ー映像信号に同期させた同期信号が発生され、この同期
信号に同期した映像信号が出力されるようになされてい
る。
交流電源からの６０Ｈｚの交流電圧信号が入力された時
は、外部同期モードの内、ラインロックモードとなり、
同期信号発生器において、６０Ｈｚの交流電圧信号のタ
イミングに同期した同期信号が発生され、この同期信号
に同期した映像信号が出力される。また、外部機器から
外部信号として例えば白黒映像信号が入力された時は、
外部同期モードの内、ＶＳロックモードとなり、同期信
号発生器において、白黒映像信号に同期した同期信号が
発生され、この同期信号に同期した映像信号が出力され
る。さらに、外部機器から外部信号として例えばカラー
映像信号が入力された時は、外部同期モードの内、ＶＢ
Ｓロックモードとなり、同期信号発生器において、カラ
ー映像信号に同期させた同期信号が発生され、この同期
信号に同期した映像信号が出力されるようになされてい
る。
【０００５】
【発明が解決しようとする課題】ところで、上記したよ
うなビデオカメラ装置の同期信号発生器は、一般にＩＣ
化されており、同期信号を生成するための外部信号の種
類毎に専用の入力端子が設けられている。ところで、近
年、機器の高機能化に伴ってＩＣの高集積化が進み、Ｉ
Ｃ内に設けられる回路規模数が飛躍的に増大している。
このため、増大した内部回路が必要とする端子数も増大
している。しかしながら、ＩＣに設けることができる端
子数には限りがあることからインターフェースである入
出力端子の数が制約されることになる。従って、ＩＣに
内蔵されている回路の一部である同期信号発生器におい
ては、外部から入力される複数の外部信号の１つの入力
端子を兼用して入力することにより、同期信号発生器に
割り当てる入力端子数を削減したい等の要望があった。
うなビデオカメラ装置の同期信号発生器は、一般にＩＣ
化されており、同期信号を生成するための外部信号の種
類毎に専用の入力端子が設けられている。ところで、近
年、機器の高機能化に伴ってＩＣの高集積化が進み、Ｉ
Ｃ内に設けられる回路規模数が飛躍的に増大している。
このため、増大した内部回路が必要とする端子数も増大
している。しかしながら、ＩＣに設けることができる端
子数には限りがあることからインターフェースである入
出力端子の数が制約されることになる。従って、ＩＣに
内蔵されている回路の一部である同期信号発生器におい
ては、外部から入力される複数の外部信号の１つの入力
端子を兼用して入力することにより、同期信号発生器に
割り当てる入力端子数を削減したい等の要望があった。
【０００６】本発明はこのような問題点を解決するため
になされたもので、同一の入力端子に入力された複数の
異なる種類の信号を判別することができる信号判別回路
と、この信号判別回路を備えた同期信号発生器を提供す
ることにある。
になされたもので、同一の入力端子に入力された複数の
異なる種類の信号を判別することができる信号判別回路
と、この信号判別回路を備えた同期信号発生器を提供す
ることにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の本発明の信号判別回路は、第１の
周波数とされる第１の入力信号と、該第１の入力信号よ
り高い周波数とされる第２の入力信号の何れかが入力さ
れる入力端子と、上記入力端子に入力された入力信号の
所定の信号変化を検出した時にエッジ検出信号を出力す
る信号変化検出手段と、上記第２の入力信号より高い所
定周波数のクロックが入力され、上記エッジ検出信号が
入力されたときにリセットされて、上記クロックの周期
に基づいてカウントを開始し、カウントを開始してから
第３のカウント値（ＭＣ３）に達するまでは、上記エッ
ジ検出信号が入力されてもリセットしないように動作す
ると共に、第４のカウント値（ＭＣ４）に達した時にリ
セットされる第１のカウンターと、上記第１のカウンタ
ーが、第１のカウント値（ＭＣ１）となった時に第１の
信号（Ｍ１）を出力し、上記第１のカウント値より大き
い第２のカウント値（ＭＣ２）となった時に第２の信号
（Ｍ２）を出力し、上記第２のカウント値より大きい第
３のカウント値（ＭＣ３）となった時に第３の信号（Ｍ
ＭＡＳＫ）を出力し、上記第３のカウント値より大きい
第４のカウント値（ＭＣ４）となった時に第４の信号
（ＭＭＡＸ）を出力する第１の出力手段と、上記エッジ
検出信号と上記第４の信号に基づいて、上記入力端子の
入力状態として入力信号の有無を検出する信号入力状態
検出手段と、上記入力端子の入力信号がクロックとして
入力され、上記第１の信号が入力されたときに、上記入
力信号の周期に基づいてカウントを開始すると共に、上
記第２の信号が入力されたときにカウントを停止するよ
うに動作する第２のカウンターと、上記第２のカウンタ
ーのカウント値が第５のカウント値（ＳＣ１）となった
時に第５の信号（ＳＭＡＸ）を出力する第２の出力手段
と、上記第５の信号と上記第２の信号に基づいて、上記
入力端子の入力信号が上記第２の入力信号であるかどう
か検出する高周波信号検出手段と、上記信号入力状態検
出手段と上記高周波信号検出手段との検出結果に基づい
て、入力信号の有無、及び入力信号が上記第１の入力信
号、または上記第２の入力信号であるかどうか判別する
信号判別手段とを備えている。
め、請求項１に記載の本発明の信号判別回路は、第１の
周波数とされる第１の入力信号と、該第１の入力信号よ
り高い周波数とされる第２の入力信号の何れかが入力さ
れる入力端子と、上記入力端子に入力された入力信号の
所定の信号変化を検出した時にエッジ検出信号を出力す
る信号変化検出手段と、上記第２の入力信号より高い所
定周波数のクロックが入力され、上記エッジ検出信号が
入力されたときにリセットされて、上記クロックの周期
に基づいてカウントを開始し、カウントを開始してから
第３のカウント値（ＭＣ３）に達するまでは、上記エッ
ジ検出信号が入力されてもリセットしないように動作す
ると共に、第４のカウント値（ＭＣ４）に達した時にリ
セットされる第１のカウンターと、上記第１のカウンタ
ーが、第１のカウント値（ＭＣ１）となった時に第１の
信号（Ｍ１）を出力し、上記第１のカウント値より大き
い第２のカウント値（ＭＣ２）となった時に第２の信号
（Ｍ２）を出力し、上記第２のカウント値より大きい第
３のカウント値（ＭＣ３）となった時に第３の信号（Ｍ
ＭＡＳＫ）を出力し、上記第３のカウント値より大きい
第４のカウント値（ＭＣ４）となった時に第４の信号
（ＭＭＡＸ）を出力する第１の出力手段と、上記エッジ
検出信号と上記第４の信号に基づいて、上記入力端子の
入力状態として入力信号の有無を検出する信号入力状態
検出手段と、上記入力端子の入力信号がクロックとして
入力され、上記第１の信号が入力されたときに、上記入
力信号の周期に基づいてカウントを開始すると共に、上
記第２の信号が入力されたときにカウントを停止するよ
うに動作する第２のカウンターと、上記第２のカウンタ
ーのカウント値が第５のカウント値（ＳＣ１）となった
時に第５の信号（ＳＭＡＸ）を出力する第２の出力手段
と、上記第５の信号と上記第２の信号に基づいて、上記
入力端子の入力信号が上記第２の入力信号であるかどう
か検出する高周波信号検出手段と、上記信号入力状態検
出手段と上記高周波信号検出手段との検出結果に基づい
て、入力信号の有無、及び入力信号が上記第１の入力信
号、または上記第２の入力信号であるかどうか判別する
信号判別手段とを備えている。
【０００８】また、請求項２に記載の本発明の同期信号
発生器は、少なくとも、上記請求項１に記載の信号判別
回路と、所定周波数のクロックを発生するクロック発生
手段と、クロックから内部同期信号を生成する内部同期
モードと、外部から入力される外部入力信号に応じてク
ロックから外部同期信号を生成する複数の外部同期モー
ドによる動作が可能な同期信号生成手段とを備え、同期
信号生成手段は、信号判別回路の判別結果に応じて、内
部同期モード、または複数の外部同期モードのいずれか
で動作するように構成した。
発生器は、少なくとも、上記請求項１に記載の信号判別
回路と、所定周波数のクロックを発生するクロック発生
手段と、クロックから内部同期信号を生成する内部同期
モードと、外部から入力される外部入力信号に応じてク
ロックから外部同期信号を生成する複数の外部同期モー
ドによる動作が可能な同期信号生成手段とを備え、同期
信号生成手段は、信号判別回路の判別結果に応じて、内
部同期モード、または複数の外部同期モードのいずれか
で動作するように構成した。
【０００９】本発明の信号判別回路によれば、入力信号
の有無を信号変化検出手段により検出して、その検出結
果を第１のカウンターに出力することで、第１の出力手
段が第１のカウンターのカウント値に応じて第１〜第４
の信号をそれぞれ出力する。そして、信号入力状態検出
手段が信号変化検出手段からのエッジ検出信号と第１の
カウンターからの第４の信号（ＭＭＡＸ）に基づいて入
力信号の入力状態を検出する。また、第１の出力手段か
らの第１及び第２の信号を第２のカウンターに出力する
ことで、第２の出力手段は第２のカウンターのカウント
値が第５のカウント値（ＳＣ１）となった時に第５の信
号（ＳＭＡＸ）を出力する。そして、高周波信号検出手
段は、第２のカウンターからの第５の信号と第１のカウ
ンターからの第２の信号（Ｍ２）に基づいて、入力信号
が第２の入力信号であるかどうか検出するようにしてい
る。これにより、信号判別手段においては、信号入力状
態検出手段と高周波信号検出手段との検出結果に基づい
て入力信号の有無及び入力信号が第１の入力信号または
第２の入力信号のいずれであるかどうか判別することが
可能になる。また、このような信号判別回路を備えた同
期信号発生器によれば、複数の異なる種類の信号を同一
の入力端子に入力した場合も、第１の出力手段及び第２
の出力手段からの出力によって、内部同期モードまたは
複数の外部同期モードのいずれかに自動的に切り換える
ことができる。
の有無を信号変化検出手段により検出して、その検出結
果を第１のカウンターに出力することで、第１の出力手
段が第１のカウンターのカウント値に応じて第１〜第４
の信号をそれぞれ出力する。そして、信号入力状態検出
手段が信号変化検出手段からのエッジ検出信号と第１の
カウンターからの第４の信号（ＭＭＡＸ）に基づいて入
力信号の入力状態を検出する。また、第１の出力手段か
らの第１及び第２の信号を第２のカウンターに出力する
ことで、第２の出力手段は第２のカウンターのカウント
値が第５のカウント値（ＳＣ１）となった時に第５の信
号（ＳＭＡＸ）を出力する。そして、高周波信号検出手
段は、第２のカウンターからの第５の信号と第１のカウ
ンターからの第２の信号（Ｍ２）に基づいて、入力信号
が第２の入力信号であるかどうか検出するようにしてい
る。これにより、信号判別手段においては、信号入力状
態検出手段と高周波信号検出手段との検出結果に基づい
て入力信号の有無及び入力信号が第１の入力信号または
第２の入力信号のいずれであるかどうか判別することが
可能になる。また、このような信号判別回路を備えた同
期信号発生器によれば、複数の異なる種類の信号を同一
の入力端子に入力した場合も、第１の出力手段及び第２
の出力手段からの出力によって、内部同期モードまたは
複数の外部同期モードのいずれかに自動的に切り換える
ことができる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。図１は、本発明の実施の形態としてビデオ
カメラ装置等に設けられている信号判別回路を備えた同
期信号発生器の一例を示したものである。この図におい
て、分離回路１は外部機器から白黒映像信号、或はカラ
ー映像信号が入力された時、これらの外部映像信号から
コンポジットシンク信号（CSYNC）を分離して同期信号
発生器４の入力端子Ｔ1 に出力すると共に、入力された
映像信号がカラー映像信号であれば、さらにバースト信
号（EXT-SC）を分離してオア回路３に出力する。
て説明する。図１は、本発明の実施の形態としてビデオ
カメラ装置等に設けられている信号判別回路を備えた同
期信号発生器の一例を示したものである。この図におい
て、分離回路１は外部機器から白黒映像信号、或はカラ
ー映像信号が入力された時、これらの外部映像信号から
コンポジットシンク信号（CSYNC）を分離して同期信号
発生器４の入力端子Ｔ1 に出力すると共に、入力された
映像信号がカラー映像信号であれば、さらにバースト信
号（EXT-SC）を分離してオア回路３に出力する。
【００１１】方形波生成回路２は、例えば外部の交流電
源から６０Ｈｚの交流電圧信号が入力された時、この交
流電圧信号を整形して方形波信号（L-VD）をオア回路３
に出力する。オア回路３は分離回路１からバースト信号
（EXT-SC）が入力されるか、或は方形波生成回路２から
方形波信号（L-VD）が入力されると、これらの信号を同
期信号発生器４の入力端子Ｔ2 に出力する。
源から６０Ｈｚの交流電圧信号が入力された時、この交
流電圧信号を整形して方形波信号（L-VD）をオア回路３
に出力する。オア回路３は分離回路１からバースト信号
（EXT-SC）が入力されるか、或は方形波生成回路２から
方形波信号（L-VD）が入力されると、これらの信号を同
期信号発生器４の入力端子Ｔ2 に出力する。
【００１２】同期信号発生器４は、同期信号生成回路
５、破線で囲った信号判別回路６及びクロック発生回路
９から構成されており、ＩＣ（Integrated Circuit）内
に集積化されている。同期信号生成回路５は、全ての外
部信号が無信号であれば内部同期モードで動作するよう
になされており、この場合、クロック発生回路９から供
給されるクロック信号に基づいて、所定の周期の水平／
垂直同期信号等の各種同期信号を生成し、出力端子Ｔ3
から出力する。また、例えば入力端子Ｔ2 から方形波信
号（L-VD）が入力されると外部同期モードのラインロッ
クモードで動作するようになされており、この場合、方
形波信号（L-VD）に同期した水平／垂直同期信号等の各
種同期信号を生成し、出力端子Ｔ3 から出力する。ま
た、例えば入力端子Ｔ1 からコンポジットシンク信号
（CSYNC ）が入力されると外部同期モードのＶＳロック
モードで動作するようになされており、この場合、コン
ポジットシンク信号（CSYNC ）に同期した水平／垂直同
期信号等の各種同期信号を生成し、出力端子Ｔ3 から出
力する。
５、破線で囲った信号判別回路６及びクロック発生回路
９から構成されており、ＩＣ（Integrated Circuit）内
に集積化されている。同期信号生成回路５は、全ての外
部信号が無信号であれば内部同期モードで動作するよう
になされており、この場合、クロック発生回路９から供
給されるクロック信号に基づいて、所定の周期の水平／
垂直同期信号等の各種同期信号を生成し、出力端子Ｔ3
から出力する。また、例えば入力端子Ｔ2 から方形波信
号（L-VD）が入力されると外部同期モードのラインロッ
クモードで動作するようになされており、この場合、方
形波信号（L-VD）に同期した水平／垂直同期信号等の各
種同期信号を生成し、出力端子Ｔ3 から出力する。ま
た、例えば入力端子Ｔ1 からコンポジットシンク信号
（CSYNC ）が入力されると外部同期モードのＶＳロック
モードで動作するようになされており、この場合、コン
ポジットシンク信号（CSYNC ）に同期した水平／垂直同
期信号等の各種同期信号を生成し、出力端子Ｔ3 から出
力する。
【００１３】また、例えば入力端子Ｔ1 からコンポジッ
トシンク信号（CSYNC ）が入力されると共に、入力端子
Ｔ2 からバースト信号（EXT-SC）が入力されると、外部
同期モードのＶＢＳロックモードで動作するようになさ
れており、この場合、コンポジットシンク信号（CSYNC
）に同期した水平／垂直同期信号等の各種同期信号、
及び副搬送波信号（サブキャリア）を生成して出力端子
Ｔ3 から出力する。
トシンク信号（CSYNC ）が入力されると共に、入力端子
Ｔ2 からバースト信号（EXT-SC）が入力されると、外部
同期モードのＶＢＳロックモードで動作するようになさ
れており、この場合、コンポジットシンク信号（CSYNC
）に同期した水平／垂直同期信号等の各種同期信号、
及び副搬送波信号（サブキャリア）を生成して出力端子
Ｔ3 から出力する。
【００１４】破線で囲った信号判別回路６は、コンポジ
ットシンク信号判別回路７及び電源方形波／バースト信
号判別回路８から構成されており、コンポジットシンク
信号判別回路７は、入力端子Ｔ1 から入力されるコンポ
ジットシンク信号（CSYNC ）の有無の判別を行い、コン
ポジットシンク信号（CSYNC ）が入力されていれば判別
信号（以下、「HDET信号」という）を同期信号生成回路
５に出力する。
ットシンク信号判別回路７及び電源方形波／バースト信
号判別回路８から構成されており、コンポジットシンク
信号判別回路７は、入力端子Ｔ1 から入力されるコンポ
ジットシンク信号（CSYNC ）の有無の判別を行い、コン
ポジットシンク信号（CSYNC ）が入力されていれば判別
信号（以下、「HDET信号」という）を同期信号生成回路
５に出力する。
【００１５】電源方形波／バースト信号判別回路８は、
入力端子Ｔ2 から入力されるバースト信号（EXT-SC）及
び方形波信号（L-VD）の有無の判別を行っており、例え
ばバースト信号（EXT-SC）が入力されていると判別信号
（以下、「SCDET 信号」という）を同期信号生成回路５
に出力し、方形波信号（L-VD）が入力されていると判別
信号（以下、「VDET信号」という）を同期信号生成回路
５に出力する。
入力端子Ｔ2 から入力されるバースト信号（EXT-SC）及
び方形波信号（L-VD）の有無の判別を行っており、例え
ばバースト信号（EXT-SC）が入力されていると判別信号
（以下、「SCDET 信号」という）を同期信号生成回路５
に出力し、方形波信号（L-VD）が入力されていると判別
信号（以下、「VDET信号」という）を同期信号生成回路
５に出力する。
【００１６】次に、このような同期信号発生器４に設け
られている信号判別回路６の動作を内部同期モードと外
部同期モードにわけて説明する。 ＜内部同期モード＞例えばビデオカメラ装置に入力され
る外部信号が全て無信号の場合、つまり同期信号発生器
４の入力端子Ｔ1 に分離回路１から入力される外部信
号、及び入力端子Ｔ2 に方形波生成回路２から入力され
る外部信号が共に無信号である場合、信号判別回路６の
コンポジットシンク信号判別回路７は、『Low 』レベル
のHDET信号を同期信号生成回路５に出力する共に、電源
方形波／バースト信号判別回路８も、『Low 』レベルの
VDET信号及びSCDET 信号を同期信号生成回路５に出力す
る。この場合、同期信号発生器４は内部同期モードとな
り、クロック発生回路９により発生されるクロック信号
により動作し、所定周期の水平／垂直同期信号等の各種
同期信号を生成して出力端子Ｔ3 から出力するようにな
されている。
られている信号判別回路６の動作を内部同期モードと外
部同期モードにわけて説明する。 ＜内部同期モード＞例えばビデオカメラ装置に入力され
る外部信号が全て無信号の場合、つまり同期信号発生器
４の入力端子Ｔ1 に分離回路１から入力される外部信
号、及び入力端子Ｔ2 に方形波生成回路２から入力され
る外部信号が共に無信号である場合、信号判別回路６の
コンポジットシンク信号判別回路７は、『Low 』レベル
のHDET信号を同期信号生成回路５に出力する共に、電源
方形波／バースト信号判別回路８も、『Low 』レベルの
VDET信号及びSCDET 信号を同期信号生成回路５に出力す
る。この場合、同期信号発生器４は内部同期モードとな
り、クロック発生回路９により発生されるクロック信号
により動作し、所定周期の水平／垂直同期信号等の各種
同期信号を生成して出力端子Ｔ3 から出力するようにな
されている。
【００１７】＜ラインロックモード＞次に、ビデオカメ
ラ装置に外部信号として交流電源から交流電圧信号のみ
が入力された場合、つまり例えば６０Ｈｚの交流電圧信
号が方形波生成回路２に入力され、同期信号発生器４の
入力端子Ｔ2 に整形された方形波信号（L-VD）が入力さ
れた場合、信号判別回路６のコンポジットシンク信号判
別回路７は、『Low 』レベルのHDET信号を出力すると共
に、電源方形波／バースト信号判別器８は、『High』レ
ベルのVDET信号と、『Low 』レベルのSCDET 信号を同期
信号生成回路５に出力する。この場合、同期信号発生器
４はラインロックモードとなり、同期信号生成回路５で
は、方形波信号（L-VD）に同期した同期信号を生成して
出力するようになされている。
ラ装置に外部信号として交流電源から交流電圧信号のみ
が入力された場合、つまり例えば６０Ｈｚの交流電圧信
号が方形波生成回路２に入力され、同期信号発生器４の
入力端子Ｔ2 に整形された方形波信号（L-VD）が入力さ
れた場合、信号判別回路６のコンポジットシンク信号判
別回路７は、『Low 』レベルのHDET信号を出力すると共
に、電源方形波／バースト信号判別器８は、『High』レ
ベルのVDET信号と、『Low 』レベルのSCDET 信号を同期
信号生成回路５に出力する。この場合、同期信号発生器
４はラインロックモードとなり、同期信号生成回路５で
は、方形波信号（L-VD）に同期した同期信号を生成して
出力するようになされている。
【００１８】＜ＶＳロックモード＞次に、ビデオカメラ
装置に外部信号として白黒映像信号のみが入力された場
合、つまり例えば白黒映像信号が分離回路１に入力さ
れ、この分離回路１で分離されたコンポジットシンク信
号（CSYNC ）が同期信号発生器４の入力端子Ｔ1 に入力
された場合、コンポジットシンク信号判別回路７は、
『High』レベルのHDET信号を同期信号生成回路５に出力
する共に、電源方形波／バースト信号判別回路８は、
『Low 』レベルのVDET信号及びSCDET 信号を同期信号生
成回路５に出力する。
装置に外部信号として白黒映像信号のみが入力された場
合、つまり例えば白黒映像信号が分離回路１に入力さ
れ、この分離回路１で分離されたコンポジットシンク信
号（CSYNC ）が同期信号発生器４の入力端子Ｔ1 に入力
された場合、コンポジットシンク信号判別回路７は、
『High』レベルのHDET信号を同期信号生成回路５に出力
する共に、電源方形波／バースト信号判別回路８は、
『Low 』レベルのVDET信号及びSCDET 信号を同期信号生
成回路５に出力する。
【００１９】この場合、同期信号発生器４はＶＳロック
モードとなり、同期信号生成回路５において、コンポジ
ットシンク信号（CSYNC ）から水平／垂直同期信号が分
離されると共に、分離された垂直同期信号で同期信号生
成回路５に設けられている例えばラインカウンターとさ
れる垂直カウンターのリセットが行われる。さらに、同
期信号生成回路５に設けられているＰＬＬ回路等によっ
て、コンポジットシンク信号（CSYNC ）から分離された
水平同期信号の位相と、生成される水平同期信号の位相
比較が行われ、外部入力されたコンポジットシンク信号
（CSYNC ）に同期された同期信号が出力されるようにな
されている。
モードとなり、同期信号生成回路５において、コンポジ
ットシンク信号（CSYNC ）から水平／垂直同期信号が分
離されると共に、分離された垂直同期信号で同期信号生
成回路５に設けられている例えばラインカウンターとさ
れる垂直カウンターのリセットが行われる。さらに、同
期信号生成回路５に設けられているＰＬＬ回路等によっ
て、コンポジットシンク信号（CSYNC ）から分離された
水平同期信号の位相と、生成される水平同期信号の位相
比較が行われ、外部入力されたコンポジットシンク信号
（CSYNC ）に同期された同期信号が出力されるようにな
されている。
【００２０】＜ＶＢＳロックモード＞次に、ビデオカメ
ラ装置に外部信号としてカラー映像信号のみが入力され
た場合、つまりカラー映像信号が分離回路１に入力さ
れ、この分離回路１で分離されたコンポジットシンク信
号（CSYNC ）が同期信号発生器４の入力端子Ｔ1 に入力
されると共に、分離回路１で分離されたバースト信号
（EXT-SC）がオア回路３を介して入力端子Ｔ2 に入力さ
れた場合、コンポジットシンク信号判別回路７は、『Hi
gh』レベルのHDET信号を出力すると共に、電源方形波／
バースト信号判別回路８は『High』レベルの SCDET信号
と、『Low 』レベルのVDET信号を同期信号生成回路５に
出力する。
ラ装置に外部信号としてカラー映像信号のみが入力され
た場合、つまりカラー映像信号が分離回路１に入力さ
れ、この分離回路１で分離されたコンポジットシンク信
号（CSYNC ）が同期信号発生器４の入力端子Ｔ1 に入力
されると共に、分離回路１で分離されたバースト信号
（EXT-SC）がオア回路３を介して入力端子Ｔ2 に入力さ
れた場合、コンポジットシンク信号判別回路７は、『Hi
gh』レベルのHDET信号を出力すると共に、電源方形波／
バースト信号判別回路８は『High』レベルの SCDET信号
と、『Low 』レベルのVDET信号を同期信号生成回路５に
出力する。
【００２１】この場合、同期信号発生器４はＶＢＳロッ
クモードとなり、同期信号生成回路５において、入力さ
れたコンポジットシンク信号（CSYNC ）から水平／垂直
同期信号が分離されると共に、この分離された垂直同期
信号よって同期信号生成回路５に設けられているライン
カウンターとされる垂直カウンターのリセットが行われ
る。また、同期信号生成回路５に設けられているＰＬＬ
回路等によって、コンポジットシンク信号（CSYNC ）か
ら分離された水平同期信号の位相と、生成される水平同
期信号の位相比較が行われ、コンポジットシンク信号
（CSYNC ）に同期された同期信号が出力される。さら
に、同期信号生成回路５で生成される副搬送波信号の位
相と、入力されるバースト信号（EXT-SC）の位相がＰＬ
Ｌ回路等で比較され、入力されるバースト信号（EXT-S
C）に同期された副搬送波信号を出力するようになされ
ている。
クモードとなり、同期信号生成回路５において、入力さ
れたコンポジットシンク信号（CSYNC ）から水平／垂直
同期信号が分離されると共に、この分離された垂直同期
信号よって同期信号生成回路５に設けられているライン
カウンターとされる垂直カウンターのリセットが行われ
る。また、同期信号生成回路５に設けられているＰＬＬ
回路等によって、コンポジットシンク信号（CSYNC ）か
ら分離された水平同期信号の位相と、生成される水平同
期信号の位相比較が行われ、コンポジットシンク信号
（CSYNC ）に同期された同期信号が出力される。さら
に、同期信号生成回路５で生成される副搬送波信号の位
相と、入力されるバースト信号（EXT-SC）の位相がＰＬ
Ｌ回路等で比較され、入力されるバースト信号（EXT-S
C）に同期された副搬送波信号を出力するようになされ
ている。
【００２２】このように同期信号発生器４を構成する
と、入力端子Ｔ2 にバースト信号（EXT-SC）と方形波信
号（L-VD）を入力することができる。すなわち、２種類
の外部信号を１つの入力端子Ｔ2 に入力することができ
るためＩＣ化されている同期信号発生器４に割り当てる
入力端子の数を削減することができる。
と、入力端子Ｔ2 にバースト信号（EXT-SC）と方形波信
号（L-VD）を入力することができる。すなわち、２種類
の外部信号を１つの入力端子Ｔ2 に入力することができ
るためＩＣ化されている同期信号発生器４に割り当てる
入力端子の数を削減することができる。
【００２３】次に、上記した信号判別回路６の電源方形
波／バースト信号判別回路８のブロック図の一例を図２
に示す。この図において、信号変化検出回路１１は入力
端子Ｔ2 を介して入力される方形波信号（L-VD）或はバ
ースト信号（EXT-SC）の信号変化を検出し、信号変化点
でパルス信号（以下、「SIGEDGE 信号」という）を出力
する。
波／バースト信号判別回路８のブロック図の一例を図２
に示す。この図において、信号変化検出回路１１は入力
端子Ｔ2 を介して入力される方形波信号（L-VD）或はバ
ースト信号（EXT-SC）の信号変化を検出し、信号変化点
でパルス信号（以下、「SIGEDGE 信号」という）を出力
する。
【００２４】メインカウンター／メインカウンター制御
回路（以下、「メインカウンター回路」という）１２
は、入力端子Ｔ4 を介して図示しないクロック発生回路
９から入力されるクロック信号によってカウント動作を
行うようになされており、信号変化検出回路１１からSI
GEDGE 信号が入力されると、カウンターをリセットして
カウント動作を開始すると共に、メインカウンター値デ
コード回路（以下、単に「デコード回路」という）１３
から後述するMMAX信号が入力されると、カウント動作を
停止するようになされている。また、デコード回路１３
からMMASK 信号が入力されている期間に信号変化検出回
路１１からSIGEDGE 信号が入力された場合は、カウンタ
ーのリセットを行わないように制御されている。
回路（以下、「メインカウンター回路」という）１２
は、入力端子Ｔ4 を介して図示しないクロック発生回路
９から入力されるクロック信号によってカウント動作を
行うようになされており、信号変化検出回路１１からSI
GEDGE 信号が入力されると、カウンターをリセットして
カウント動作を開始すると共に、メインカウンター値デ
コード回路（以下、単に「デコード回路」という）１３
から後述するMMAX信号が入力されると、カウント動作を
停止するようになされている。また、デコード回路１３
からMMASK 信号が入力されている期間に信号変化検出回
路１１からSIGEDGE 信号が入力された場合は、カウンタ
ーのリセットを行わないように制御されている。
【００２５】デコード回路１３はメインカウンター回路
１２のカウント値をデコードしており、デコードしたカ
ウント値によって、サブカウンター／カウンター制御回
路（以下、「サブカウンター回路」という）１５のカウ
ント開始動作を制御するパルス信号（以下、『Ｍ１信
号』という）、サブカウンター回路１５のカウント停止
動作を制御するパルス信号（以下、「Ｍ２信号」とい
う）、を出力する。また、メインカウンター回路１２に
入力されるSIGEDGE 信号を制御するMMASK 信号、及びメ
インカウンター回路１２のカウント停止動作を制御する
パルス信号（以下、『MMAX信号』という）をそれぞれ出
力する。
１２のカウント値をデコードしており、デコードしたカ
ウント値によって、サブカウンター／カウンター制御回
路（以下、「サブカウンター回路」という）１５のカウ
ント開始動作を制御するパルス信号（以下、『Ｍ１信
号』という）、サブカウンター回路１５のカウント停止
動作を制御するパルス信号（以下、「Ｍ２信号」とい
う）、を出力する。また、メインカウンター回路１２に
入力されるSIGEDGE 信号を制御するMMASK 信号、及びメ
インカウンター回路１２のカウント停止動作を制御する
パルス信号（以下、『MMAX信号』という）をそれぞれ出
力する。
【００２６】信号入力状態検出回路１４は、信号変化検
出回路１１からSIGEDGE 信号が入力されると、電源方形
波／バースト信号判別回路８に方形波信号（L-VD）又は
バースト信号（EXT-SC）が入力されたと判別して、SIGI
N 信号を出力する。そして、このSIGIN 信号が出力され
ている状態でデコード回路１３からMMAX信号が入力され
ると、電源方形波／バースト信号判別回路８に入力され
る外部信号が停止されたと判別してSIGIN 信号の出力を
停止するようになされている。
出回路１１からSIGEDGE 信号が入力されると、電源方形
波／バースト信号判別回路８に方形波信号（L-VD）又は
バースト信号（EXT-SC）が入力されたと判別して、SIGI
N 信号を出力する。そして、このSIGIN 信号が出力され
ている状態でデコード回路１３からMMAX信号が入力され
ると、電源方形波／バースト信号判別回路８に入力され
る外部信号が停止されたと判別してSIGIN 信号の出力を
停止するようになされている。
【００２７】サブカウンター回路１５は、デコード回路
１３から入力されるＭ１信号及びＭ２信号によってカウ
ント動作が制御されていると共に、クロック信号として
入力端子Ｔ2 を介して方形波信号（L-VD）又はバースト
信号（EXT-SC）が入力されており、Ｍ１信号が入力され
るとリセットされると共に、カウント動作を開始する。
そして、Ｍ２信号が入力されるとカウント動作を停止す
る。サブカウンター値デコード回路（以下、単に「デコ
ード回路」という）１６は、サブカウンター回路１５の
カウント値をデコードしており、カウンターのカウント
値が所定のカウント値になるとSMAX信号を高周波信号検
出回路１７に出力する。
１３から入力されるＭ１信号及びＭ２信号によってカウ
ント動作が制御されていると共に、クロック信号として
入力端子Ｔ2 を介して方形波信号（L-VD）又はバースト
信号（EXT-SC）が入力されており、Ｍ１信号が入力され
るとリセットされると共に、カウント動作を開始する。
そして、Ｍ２信号が入力されるとカウント動作を停止す
る。サブカウンター値デコード回路（以下、単に「デコ
ード回路」という）１６は、サブカウンター回路１５の
カウント値をデコードしており、カウンターのカウント
値が所定のカウント値になるとSMAX信号を高周波信号検
出回路１７に出力する。
【００２８】高周波信号検出回路１７は、デコード回路
１６からSMAX信号、及びデコード回路１３からＭ２信号
が入力されており、SMAX信号が入力されると、この入力
情報を記憶してＭ２信号が入力された時点で入力情報に
基づいて所定のレベルのSIGHIGH 信号を出力する。判別
信号出力回路１８は、信号入力状態検出回路１４からの
SIGIN 信号、及び高周波検出回路１７からのSIGHIGH 信
号に基づいて、VDET信号、又はSCDET 信号を出力する。
１６からSMAX信号、及びデコード回路１３からＭ２信号
が入力されており、SMAX信号が入力されると、この入力
情報を記憶してＭ２信号が入力された時点で入力情報に
基づいて所定のレベルのSIGHIGH 信号を出力する。判別
信号出力回路１８は、信号入力状態検出回路１４からの
SIGIN 信号、及び高周波検出回路１７からのSIGHIGH 信
号に基づいて、VDET信号、又はSCDET 信号を出力する。
【００２９】すなわち、このような電源方形波／バース
ト信号判別回路８においては、方形波信号（L-VD）が入
力された場合、信号入力状態検出回路１４は、６０Ｈｚ
の交流電圧信号の有無を検出してSIGIN 信号を出力する
と共に、サブカウンター回路１６はデコード回路１３か
ら入力されるＭ１信号とＭ２信号の間、方形波信号（L-
VD）をカウントするようになされている。この場合、サ
ブカウンター回路１６のカウント値は、６０Ｈｚの低周
波をカウントすることになるため、所定のカウント値以
下となり、有意なSMAX信号が出力されず、SIGIN 信号の
み出力される。従って、出力されるVDET信号に応じたラ
インロックモードとなる。
ト信号判別回路８においては、方形波信号（L-VD）が入
力された場合、信号入力状態検出回路１４は、６０Ｈｚ
の交流電圧信号の有無を検出してSIGIN 信号を出力する
と共に、サブカウンター回路１６はデコード回路１３か
ら入力されるＭ１信号とＭ２信号の間、方形波信号（L-
VD）をカウントするようになされている。この場合、サ
ブカウンター回路１６のカウント値は、６０Ｈｚの低周
波をカウントすることになるため、所定のカウント値以
下となり、有意なSMAX信号が出力されず、SIGIN 信号の
み出力される。従って、出力されるVDET信号に応じたラ
インロックモードとなる。
【００３０】一方、バースト信号（EXT-SC）が入力され
た場合、信号入力状態検出回路１４はバースト信号の有
無を検出してSIGIN 信号を出力すると共に、サブカウン
ター回路１６はデコード回路１３から入力されるＭ１信
号とＭ２信号の間、バースト信号（EXT-SC）をカウント
するようになされている。この場合、バースト信号の周
波数は高いのでサブカウンター回路１６のカウント値
は、所定のカウント値に達することになり、SMAX信号が
出力される。従って、SCDET 信号に応じたＶＢＳロック
モードとなる。
た場合、信号入力状態検出回路１４はバースト信号の有
無を検出してSIGIN 信号を出力すると共に、サブカウン
ター回路１６はデコード回路１３から入力されるＭ１信
号とＭ２信号の間、バースト信号（EXT-SC）をカウント
するようになされている。この場合、バースト信号の周
波数は高いのでサブカウンター回路１６のカウント値
は、所定のカウント値に達することになり、SMAX信号が
出力される。従って、SCDET 信号に応じたＶＢＳロック
モードとなる。
【００３１】なお、白黒映像信号が入力された時は、入
力端子Ｔ2 と入力端子Ｔ4 には信号が入力されず、電源
方形波／バースト信号判別回路８からVDET信号及び SCD
ET信号が出力されない。しかし、コンポジットシンク信
号判別回路７にはコンポジットシンク信号が入力されて
HDET信号が出力されるので、同期信号生成回路５はＶＳ
ロックモードとなる。
力端子Ｔ2 と入力端子Ｔ4 には信号が入力されず、電源
方形波／バースト信号判別回路８からVDET信号及び SCD
ET信号が出力されない。しかし、コンポジットシンク信
号判別回路７にはコンポジットシンク信号が入力されて
HDET信号が出力されるので、同期信号生成回路５はＶＳ
ロックモードとなる。
【００３２】以下、図３〜図７に示す波形図を参照して
電源方形波／バースト信号判別回路８での信号判別方法
を説明する。図３は、電源方形波／バースト信号判別回
路８に単発の方形波信号（L-VD）が入力された場合の各
部の波形を示したものである。方形波信号（L-VD）が入
力端子Ｔ2 に入力されると、信号変化検出回路１１で方
形波信号（L-VD）の振幅変化が検出され、SIGEDGE 信号
がメインカウンター回路１２、及び信号入力状態検出回
路１４に出力される。
電源方形波／バースト信号判別回路８での信号判別方法
を説明する。図３は、電源方形波／バースト信号判別回
路８に単発の方形波信号（L-VD）が入力された場合の各
部の波形を示したものである。方形波信号（L-VD）が入
力端子Ｔ2 に入力されると、信号変化検出回路１１で方
形波信号（L-VD）の振幅変化が検出され、SIGEDGE 信号
がメインカウンター回路１２、及び信号入力状態検出回
路１４に出力される。
【００３３】この場合、メインカウンター回路１２はSI
GEDGE 信号の立下がりエッジのタイミングでカウンター
がリセット（MC0 ）され、カウントを開始すると共に、
デコード回路１３でこのカウント値がデコードされる。
デコード回路１３は、カウントが開始された時点、つま
りデコードしたカウント値が（MC0)の時点で、MMASK 信
号のレベルを『Low 』から『High』にしてメインカウン
ター回路１２に出力すると共に、デコードしたカウント
値が設定値（MC3 ）になった時点で、MMASK 信号のレベ
ルを『High』から『Low 』にする。一方、信号入力状態
検出回路１４では、SIGEDGE 信号の立下がりエッジのタ
イミングでSIGIN 信号のレベルを『Low 』から『High』
にして判別信号出力回路１８に出力する。
GEDGE 信号の立下がりエッジのタイミングでカウンター
がリセット（MC0 ）され、カウントを開始すると共に、
デコード回路１３でこのカウント値がデコードされる。
デコード回路１３は、カウントが開始された時点、つま
りデコードしたカウント値が（MC0)の時点で、MMASK 信
号のレベルを『Low 』から『High』にしてメインカウン
ター回路１２に出力すると共に、デコードしたカウント
値が設定値（MC3 ）になった時点で、MMASK 信号のレベ
ルを『High』から『Low 』にする。一方、信号入力状態
検出回路１４では、SIGEDGE 信号の立下がりエッジのタ
イミングでSIGIN 信号のレベルを『Low 』から『High』
にして判別信号出力回路１８に出力する。
【００３４】そして、デコード回路１３でデコードした
カウント値がMMASK 信号のレベルが『Low 』になる設定
値（MC3 ）以後、設定値（MC4 ）までに新たな方形波信
号（L-VD）が入力されなければ、MMAX信号をメインカウ
ンター回路１２及び信号入力状態検出回路１４に出力す
る。そして、メインカウンター回路１２は、このMMAX信
号が入力されることによりカウント動作を停止する。ま
た、信号入力状態検出回路１４は、MMAX信号の立下がり
エッジのタイミングでSIGIN 信号のレベルを『High』か
ら『Low 』にして、判別信号出力回路１８に出力するこ
とになる。
カウント値がMMASK 信号のレベルが『Low 』になる設定
値（MC3 ）以後、設定値（MC4 ）までに新たな方形波信
号（L-VD）が入力されなければ、MMAX信号をメインカウ
ンター回路１２及び信号入力状態検出回路１４に出力す
る。そして、メインカウンター回路１２は、このMMAX信
号が入力されることによりカウント動作を停止する。ま
た、信号入力状態検出回路１４は、MMAX信号の立下がり
エッジのタイミングでSIGIN 信号のレベルを『High』か
ら『Low 』にして、判別信号出力回路１８に出力するこ
とになる。
【００３５】図４は、電源方形波／バースト信号判別回
路８に方形波信号（L-VD）が連続して入力された場合の
各部の波形を示したものである。この場合、メインカウ
ンター回路１２は、SIGEDGE 信号Ａの立下がりエッジの
タイミングでカウンタがリセットされ、カウントを開始
すると共に、デコード回路１３で、このカウント値がデ
コードされる。デコード回路１３はカウントが開始され
た時点、つまりカウント値が（MC0)の時点で、MMASK 信
号のレベルを『Low 』から『High』にしてメインカウン
ター回路１２に出力すると共に、デコードしたカウント
値が設定値（MC3 ）になった時点で、MMASK 信号のレベ
ルを『High』から『Low 』にする。一方、信号入力状態
検出回路１４では、SIGEDGE 信号Ａの立下がりエッジの
タイミングで出力するSIGIN 信号のレベルを『Low 』か
ら『High』にして判別信号出力回路１８に出力する。
路８に方形波信号（L-VD）が連続して入力された場合の
各部の波形を示したものである。この場合、メインカウ
ンター回路１２は、SIGEDGE 信号Ａの立下がりエッジの
タイミングでカウンタがリセットされ、カウントを開始
すると共に、デコード回路１３で、このカウント値がデ
コードされる。デコード回路１３はカウントが開始され
た時点、つまりカウント値が（MC0)の時点で、MMASK 信
号のレベルを『Low 』から『High』にしてメインカウン
ター回路１２に出力すると共に、デコードしたカウント
値が設定値（MC3 ）になった時点で、MMASK 信号のレベ
ルを『High』から『Low 』にする。一方、信号入力状態
検出回路１４では、SIGEDGE 信号Ａの立下がりエッジの
タイミングで出力するSIGIN 信号のレベルを『Low 』か
ら『High』にして判別信号出力回路１８に出力する。
【００３６】そして、この場合は方形波信号（L-VD）が
連続して入力されるため、メインカウンター回路１４の
カウント値がMMASK 信号のレベルが『Low 』になる設定
値（MC3 ）以後、設定値（MC4 ）までに新たな方形波信
号（L-VD）が入力され、信号変化検出回路１１からSIGE
DGE 信号Ｂが出力される。従って、メインカウンター回
路１２のカウント値はSIGEDGE 信号Ｂの立下がりエッジ
のタイミングでリセットされ、新たにカウント動作を開
始する。
連続して入力されるため、メインカウンター回路１４の
カウント値がMMASK 信号のレベルが『Low 』になる設定
値（MC3 ）以後、設定値（MC4 ）までに新たな方形波信
号（L-VD）が入力され、信号変化検出回路１１からSIGE
DGE 信号Ｂが出力される。従って、メインカウンター回
路１２のカウント値はSIGEDGE 信号Ｂの立下がりエッジ
のタイミングでリセットされ、新たにカウント動作を開
始する。
【００３７】すなわち、デコード回路１３から出力され
るMMASK 信号のレベルが『Low 』になった後、デコード
回路１３でデコードするカウンタ値が設定値（MC4 ）と
なる前に、６０Ｈｚの交流信号に基づく新たな方形波信
号（L-VD）が入力されるようにカウント設定値（MC3, M
C4）が設定されており、判別信号出力回路１８は『Hig
h』レベルのSIGIN 信号を連続して出力することにな
る。これにより、外部同期モードのうちのラインロック
モードに切り換えられる。
るMMASK 信号のレベルが『Low 』になった後、デコード
回路１３でデコードするカウンタ値が設定値（MC4 ）と
なる前に、６０Ｈｚの交流信号に基づく新たな方形波信
号（L-VD）が入力されるようにカウント設定値（MC3, M
C4）が設定されており、判別信号出力回路１８は『Hig
h』レベルのSIGIN 信号を連続して出力することにな
る。これにより、外部同期モードのうちのラインロック
モードに切り換えられる。
【００３８】図５は、電源方形波／バースト信号判別回
路８にバースト信号（EXT-SC）が入力され、一定時間経
過後にバースト信号（EXT-SC）が停止した場合の各部の
波形を示したものである。この場合、メインカウンター
回路１２はSIGEDGE 信号Ａの立下がりエッジのタイミン
グでカウンタがリセットされカウントを開始すると共
に、デコード回路１３で、このカウント値がデコードさ
れる。デコード回路１３は、カウントが開始された時点
（MC0 ）でMMASK 信号のレベルを『Low 』から『High』
にしてメインカウンター回路１２に出力する。
路８にバースト信号（EXT-SC）が入力され、一定時間経
過後にバースト信号（EXT-SC）が停止した場合の各部の
波形を示したものである。この場合、メインカウンター
回路１２はSIGEDGE 信号Ａの立下がりエッジのタイミン
グでカウンタがリセットされカウントを開始すると共
に、デコード回路１３で、このカウント値がデコードさ
れる。デコード回路１３は、カウントが開始された時点
（MC0 ）でMMASK 信号のレベルを『Low 』から『High』
にしてメインカウンター回路１２に出力する。
【００３９】一方、信号入力状態検出回路１４では、SI
GEDGE 信号Ａの立下がりエッジのタイミングで、出力す
るSIGIN 信号のレベルを『Low 』から『High』にして判
別信号出力回路１８に出力する。そして、デコード回路
１３は、カウント値が設定値（MC1 ）になった時点でＭ
１信号をサブカウンター回路１５に出力する。サブカウ
ンター回路１５はこのＭ１信号の立下がりエッジのタイ
ミング（SC0 ）でカウント値をリセットしてカウント動
作を開始すると共に、入力されるバースト信号（EXT-S
C）の立下がりエッジのタイミングでカウント値をイン
クリメントさせる。
GEDGE 信号Ａの立下がりエッジのタイミングで、出力す
るSIGIN 信号のレベルを『Low 』から『High』にして判
別信号出力回路１８に出力する。そして、デコード回路
１３は、カウント値が設定値（MC1 ）になった時点でＭ
１信号をサブカウンター回路１５に出力する。サブカウ
ンター回路１５はこのＭ１信号の立下がりエッジのタイ
ミング（SC0 ）でカウント値をリセットしてカウント動
作を開始すると共に、入力されるバースト信号（EXT-S
C）の立下がりエッジのタイミングでカウント値をイン
クリメントさせる。
【００４０】デコード回路１６は、サブカウンター回路
１５からのカウント値が設定値（SC1 ）になると、この
カウント値が設定値（SC1 ）の期間だけSMAX信号のレベ
ルを『Low 』から『High』にして高周波信号検出回路１
７に出力する。高周波信号検出回路１７では、このSMAX
信号を記憶すると共に、デコード回路１３からＭ２信号
が入力されると、このＭ２信号の立下がりエッジのタイ
ミングで、SIGHIGH 信号のレベルを『Low 』から『Hig
h』にして出力する。
１５からのカウント値が設定値（SC1 ）になると、この
カウント値が設定値（SC1 ）の期間だけSMAX信号のレベ
ルを『Low 』から『High』にして高周波信号検出回路１
７に出力する。高周波信号検出回路１７では、このSMAX
信号を記憶すると共に、デコード回路１３からＭ２信号
が入力されると、このＭ２信号の立下がりエッジのタイ
ミングで、SIGHIGH 信号のレベルを『Low 』から『Hig
h』にして出力する。
【００４１】そして、メインカウンター回路１２のカウ
ント値が設定値（MC3 ）になると、デコード回路１３は
出力されるMMASK 信号のレベルを『High』から『Low 』
にしてメインカウンター回路１２に出力する。この状態
で新たなバースト信号（EXT-SC）が入力された場合、つ
まり信号変化検出回路１１からSIGEDGE 信号Ｂがメイン
カウンター回路１２に出力された場合、メインカウンタ
ー回路１２は、この信号の立下がりエッジのタイミング
でカウント値をリセットして、新たにカウント動作を開
始する。そして、カウンター値が設定値（MC1'）になっ
た時点で、Ｍ１信号を再びカウンター回路１５に出力す
る。サブカウンター回路１５は、メインカウンター回路
１２のデコード回路１３からＭ１信号が入力されると、
このＭ１信号の立下がりエッジのタイミング（SC0'）で
新たにカウントを開始することになる。
ント値が設定値（MC3 ）になると、デコード回路１３は
出力されるMMASK 信号のレベルを『High』から『Low 』
にしてメインカウンター回路１２に出力する。この状態
で新たなバースト信号（EXT-SC）が入力された場合、つ
まり信号変化検出回路１１からSIGEDGE 信号Ｂがメイン
カウンター回路１２に出力された場合、メインカウンタ
ー回路１２は、この信号の立下がりエッジのタイミング
でカウント値をリセットして、新たにカウント動作を開
始する。そして、カウンター値が設定値（MC1'）になっ
た時点で、Ｍ１信号を再びカウンター回路１５に出力す
る。サブカウンター回路１５は、メインカウンター回路
１２のデコード回路１３からＭ１信号が入力されると、
このＭ１信号の立下がりエッジのタイミング（SC0'）で
新たにカウントを開始することになる。
【００４２】ここで、入力端子Ｔ2 から入力されるバー
スト信号（EXT-SC）が停止した場合、サブカウンター回
路１５のカウント値が設定値（SC1 ）に達しないため、
デコード回路１６から出力されるSMAX信号のレベルが
『Low 』の状態を維持し、高周波信号検出回路１７で
は、このSMAX信号を記憶することになりデコード回路１
３から入力されるＭ２信号の立下がりエッジのタイミン
グで、SIGHIGH 信号のレベルが『High』から『Low 』に
なる。
スト信号（EXT-SC）が停止した場合、サブカウンター回
路１５のカウント値が設定値（SC1 ）に達しないため、
デコード回路１６から出力されるSMAX信号のレベルが
『Low 』の状態を維持し、高周波信号検出回路１７で
は、このSMAX信号を記憶することになりデコード回路１
３から入力されるＭ２信号の立下がりエッジのタイミン
グで、SIGHIGH 信号のレベルが『High』から『Low 』に
なる。
【００４３】図６は、電源方形波／バースト信号判別回
路８にバースト信号（EXT-SC）が連続して入力された場
合の各部の波形を示したものである。この場合、メイン
カウンター回路１２はSIGEDGE 信号Ａの立下がりエッジ
のタイミングでカウンタがリセットされカウントを開始
すると共に、デコード回路１３で、このカウント値がデ
コードされる。
路８にバースト信号（EXT-SC）が連続して入力された場
合の各部の波形を示したものである。この場合、メイン
カウンター回路１２はSIGEDGE 信号Ａの立下がりエッジ
のタイミングでカウンタがリセットされカウントを開始
すると共に、デコード回路１３で、このカウント値がデ
コードされる。
【００４４】デコード回路１３は、カウントが開始され
た時点（MC0 ）でMMASK 信号のレベルを『Low 』から
『High』にしてメインカウンター回路１２に出力する。
一方、信号入力状態検出回路１４では、SIGEDGE 信号Ａ
の立下がりエッジのタイミングで、出力するSIGIN 信号
のレベルを『Low 』から『High』にして判別信号出力回
路１８に出力する。
た時点（MC0 ）でMMASK 信号のレベルを『Low 』から
『High』にしてメインカウンター回路１２に出力する。
一方、信号入力状態検出回路１４では、SIGEDGE 信号Ａ
の立下がりエッジのタイミングで、出力するSIGIN 信号
のレベルを『Low 』から『High』にして判別信号出力回
路１８に出力する。
【００４５】そして、デコード回路１３はカウント値が
設定値（MC1 ）になった時点でＭ１信号をサブカウンタ
ー回路１５に出力する。サブカウンター回路１５はこの
Ｍ１信号の立下がりエッジのタイミング（SC0 ）により
リセットされてカウント動作を開始すると共に、入力さ
れるバースト信号（EXT-SC）の立下がりエッジのタイミ
ングでカウント値をインクリメントさせる。
設定値（MC1 ）になった時点でＭ１信号をサブカウンタ
ー回路１５に出力する。サブカウンター回路１５はこの
Ｍ１信号の立下がりエッジのタイミング（SC0 ）により
リセットされてカウント動作を開始すると共に、入力さ
れるバースト信号（EXT-SC）の立下がりエッジのタイミ
ングでカウント値をインクリメントさせる。
【００４６】デコード回路１６は、サブカウンター回路
１５からのカウント値が設定値（SC1 ）になると、この
カウント値（SC1 ）の期間だけSMAX信号のレベルを『Lo
w 』から『High』にして高周波信号検出回路１７に出力
する。高周波信号検出回路１７では、このSMAX信号を記
憶すると共に、デコード回路１３からのＭ２信号の立下
がりエッジのタイミングで、SIGHIGH 信号のレベルを
『Low 』から『High』にして出力する。
１５からのカウント値が設定値（SC1 ）になると、この
カウント値（SC1 ）の期間だけSMAX信号のレベルを『Lo
w 』から『High』にして高周波信号検出回路１７に出力
する。高周波信号検出回路１７では、このSMAX信号を記
憶すると共に、デコード回路１３からのＭ２信号の立下
がりエッジのタイミングで、SIGHIGH 信号のレベルを
『Low 』から『High』にして出力する。
【００４７】そして、メインカウンター回路１２のカウ
ント値が設定値（MC3 ）になると、デコード回路１３は
出力されるMMASK 信号のレベルを『High』から『Low 』
にしてメインカウンター回路１２に出力する。この状態
で新たなバースト信号（EXT-SC）が入力された場合、つ
まり図示するように信号変化検出回路１１からSIGEDGE
信号Ｂがメインカウンター回路１２に出力された場合、
メインカウンター回路１２は、この信号の立下がりエッ
ジのタイミングでカウント値がリセットされ新たにカウ
ント動作を開始する。そして、カウンター値が設定値
（MC1'）になった時点で、Ｍ１信号を再びカウンター回
路１５に出力する。サブカウンター回路１５は、メイン
カウンター回路１２のデコード回路１３からＭ１信号が
入力されると、このＭ１信号の立下がりエッジのタイミ
ング（SC0'）で新たにカウントを開始することになる。
ント値が設定値（MC3 ）になると、デコード回路１３は
出力されるMMASK 信号のレベルを『High』から『Low 』
にしてメインカウンター回路１２に出力する。この状態
で新たなバースト信号（EXT-SC）が入力された場合、つ
まり図示するように信号変化検出回路１１からSIGEDGE
信号Ｂがメインカウンター回路１２に出力された場合、
メインカウンター回路１２は、この信号の立下がりエッ
ジのタイミングでカウント値がリセットされ新たにカウ
ント動作を開始する。そして、カウンター値が設定値
（MC1'）になった時点で、Ｍ１信号を再びカウンター回
路１５に出力する。サブカウンター回路１５は、メイン
カウンター回路１２のデコード回路１３からＭ１信号が
入力されると、このＭ１信号の立下がりエッジのタイミ
ング（SC0'）で新たにカウントを開始することになる。
【００４８】この場合、バースト信号（EXT-SC）は連続
して入力されているため、このバースト信号（EXT-SC）
の立下がりエッジのタイミングでサブカウンター回路１
５のカウント値がインクリメントされる。従って、デコ
ード回路１６でデコードしたカウンター値が（SC1'）に
なると、デコード回路１６は、このカウント値の期間だ
け出力するSMAX信号のレベルを『High』にして、高周波
信号検出回路１７に出力し、高周波信号検出回路１７で
は、このSMAX信号を記憶することになる。よって、高周
波信号検出回路１７から出力されるSIGHIGH 信号のレベ
ルは、デコード回路１３からＭ２信号が入力された場合
でも『High』の状態で保持されることになる。
して入力されているため、このバースト信号（EXT-SC）
の立下がりエッジのタイミングでサブカウンター回路１
５のカウント値がインクリメントされる。従って、デコ
ード回路１６でデコードしたカウンター値が（SC1'）に
なると、デコード回路１６は、このカウント値の期間だ
け出力するSMAX信号のレベルを『High』にして、高周波
信号検出回路１７に出力し、高周波信号検出回路１７で
は、このSMAX信号を記憶することになる。よって、高周
波信号検出回路１７から出力されるSIGHIGH 信号のレベ
ルは、デコード回路１３からＭ２信号が入力された場合
でも『High』の状態で保持されることになる。
【００４９】ところで、図７に示すように判別信号検出
回路１８において、入力されたSIGIN 信号が『High』、
SIGHIGH 信号のレベルが『Low 』の時、入力された信号
が方形波信号（L-VD）と判別してVDET信号を出力し、SI
GIN 信号のレベルが『High』、SIGHIGH 信号のレベルが
『High』の時、入力された信号がバースト信号（EXT-S
C）と判別して SCDET信号を出力している。これによ
り、１つの入力端子Ｔ2 に２種類の信号が入力された場
合でも、信号の種類を判別することができる。
回路１８において、入力されたSIGIN 信号が『High』、
SIGHIGH 信号のレベルが『Low 』の時、入力された信号
が方形波信号（L-VD）と判別してVDET信号を出力し、SI
GIN 信号のレベルが『High』、SIGHIGH 信号のレベルが
『High』の時、入力された信号がバースト信号（EXT-S
C）と判別して SCDET信号を出力している。これによ
り、１つの入力端子Ｔ2 に２種類の信号が入力された場
合でも、信号の種類を判別することができる。
【００５０】このように本実施の形態である信号判別回
路は、信号変化検出回路１１によって入力信号の変化を
検出すると共に、サブカウンター回路１５にカウント信
号としてバースト信号（EXT-SC）或は方形波信号（L-V
D）である外部信号を入力する。そして、サブカウンタ
ー回路１５が一定時間にカウントするカウント値、つま
り、入力される信号の周期をカウントすることによって
入力された信号の種類を判別するようにしているため、
同一の入力端子Ｔ2 からバースト信号（EXT-SC）或は方
形波信号（L-VD）が入力された場合でも信号の判別を行
うことができる。
路は、信号変化検出回路１１によって入力信号の変化を
検出すると共に、サブカウンター回路１５にカウント信
号としてバースト信号（EXT-SC）或は方形波信号（L-V
D）である外部信号を入力する。そして、サブカウンタ
ー回路１５が一定時間にカウントするカウント値、つま
り、入力される信号の周期をカウントすることによって
入力された信号の種類を判別するようにしているため、
同一の入力端子Ｔ2 からバースト信号（EXT-SC）或は方
形波信号（L-VD）が入力された場合でも信号の判別を行
うことができる。
【００５１】なお、本発明の実施の形態である信号判別
回路においては、方形波信号（L-VD）及びバースト信号
（EXT-SC）を判別する場合について説明したが、これに
限定されることなく、メインカウンター回路１２のカウ
ント設定値（MC1 、MC2 、MC3 、MC4 ）及びサブカウン
ター回路１５のカウント設定値（SC1 ）を変えることで
周波数の異なる２種類の信号を判別することができる。
また、サブカウンター回路１５のカウント設定値をさら
に設けるようにすれば３信号以上の異なる周波数の信号
が入力された場合も判別することが可能となる。
回路においては、方形波信号（L-VD）及びバースト信号
（EXT-SC）を判別する場合について説明したが、これに
限定されることなく、メインカウンター回路１２のカウ
ント設定値（MC1 、MC2 、MC3 、MC4 ）及びサブカウン
ター回路１５のカウント設定値（SC1 ）を変えることで
周波数の異なる２種類の信号を判別することができる。
また、サブカウンター回路１５のカウント設定値をさら
に設けるようにすれば３信号以上の異なる周波数の信号
が入力された場合も判別することが可能となる。
【００５２】
【発明の効果】以上、説明したように、本発明の信号判
別回路は、信号変化検出手段により、入力信号の有無を
検出して、その検出結果を第１のカウンタに出力するこ
とで、第１の出力手段からは第１のカウンターのカウン
ト値に応じて第１〜第４の信号をそれぞれ出力する。そ
して、信号入力状態検出手段が信号変化検出手段からの
エッジ検出信号と第１のカウンターからの第４の信号に
基づいて入力信号の入力状態を検出する。また、第１の
出力手段からの第１及び第２の信号を第２のカウンター
に出力することで、第２の出力手段は第２のカウンター
のカウント値が第５のカウント値となった時に第５の信
号を出力する。そして、高周波信号検出手段は、第２の
カウンターからの第５の信号と第１のカウンターからの
第２の信号に基づいて、入力信号が第２の入力信号であ
るかどうか検出するようにしている。従って、信号判別
手段においては、信号入力状態検出手段と高周波信号検
出手段との検出結果に基づいて入力信号の有無及び入力
信号が第１の入力信号または第２の入力信号のいずれで
あるかどうか判別することが可能になり、複数の異なる
種類の信号が同一の入力端子から入力された場合でも、
いずれの入力信号であるか判別することができる。ま
た、このような信号判別回路を備えて同期信号発生器を
構成すれば、ＩＣ化されている同期信号発生器に割り当
てる入力端子の数を削減することができるという利点が
ある。
別回路は、信号変化検出手段により、入力信号の有無を
検出して、その検出結果を第１のカウンタに出力するこ
とで、第１の出力手段からは第１のカウンターのカウン
ト値に応じて第１〜第４の信号をそれぞれ出力する。そ
して、信号入力状態検出手段が信号変化検出手段からの
エッジ検出信号と第１のカウンターからの第４の信号に
基づいて入力信号の入力状態を検出する。また、第１の
出力手段からの第１及び第２の信号を第２のカウンター
に出力することで、第２の出力手段は第２のカウンター
のカウント値が第５のカウント値となった時に第５の信
号を出力する。そして、高周波信号検出手段は、第２の
カウンターからの第５の信号と第１のカウンターからの
第２の信号に基づいて、入力信号が第２の入力信号であ
るかどうか検出するようにしている。従って、信号判別
手段においては、信号入力状態検出手段と高周波信号検
出手段との検出結果に基づいて入力信号の有無及び入力
信号が第１の入力信号または第２の入力信号のいずれで
あるかどうか判別することが可能になり、複数の異なる
種類の信号が同一の入力端子から入力された場合でも、
いずれの入力信号であるか判別することができる。ま
た、このような信号判別回路を備えて同期信号発生器を
構成すれば、ＩＣ化されている同期信号発生器に割り当
てる入力端子の数を削減することができるという利点が
ある。
【図１】本発明の実施の形態である同期信号発生器のブ
ロック図である。
ロック図である。
【図２】本発明の実施の形態である信号判別回路のブロ
ック図である。
ック図である。
【図３】信号判別回路に方形波信号が単発入力された場
合の各部の波形図である。
合の各部の波形図である。
【図４】信号判別回路に方形波信号が連続入力された場
合の各部の波形図である。
合の各部の波形図である。
【図５】信号判別回路にバースト信号が一定時間後、入
力が中止された場合の各部の波形図である。
力が中止された場合の各部の波形図である。
【図６】信号判別回路にバースト信号が連続入力された
場合の各部の波形図である。
場合の各部の波形図である。
【図７】信号判別回路の判別信号出力回路における入出
力信号波形を示した図である。
力信号波形を示した図である。
１ 分離回路 ２ 方形波生成回路 ３ オア回路 ４ 同期信号発生器 ５ 同期信号生成回路 ６ 信号判別回路 ７ コンポジットシンク信号判別回路 ８ 電源方形波／バースト信号判別回路 ９ クロック発生回路 １１ 信号変化検出回路 １２ メインカウンター／メインカウンター制御回路 １３ メインカウンター値デコード回路 １４ 信号入力状態検出回路 １５ サブカウンター／サブカウンター制御回路 １６ サブカウンター値デコード回路 １７ 高周波信号検出回路 １８ 判別信号出力回路
Claims (2)
- 【請求項１】 第１の周波数とされる第１の入力信号
と、該第１の入力信号より高い周波数とされる第２の入
力信号の何れかが入力される入力端子と、 上記入力端子に入力された入力信号の所定の信号変化を
検出した時にエッジ検出信号を出力する信号変化検出手
段と、 上記第２の入力信号より高い所定周波数のクロックが入
力され、上記エッジ検出信号が入力されたときにリセッ
トされて、上記クロックの周期に基づいてカウントを開
始し、カウントを開始してから第３のカウント値に達す
るまでは、上記エッジ検出信号が入力されてもリセット
しないように動作すると共に、第４のカウント値に達し
た時にリセットされる第１のカウンターと、 上記第１のカウンターが、第１のカウント値となった時
に第１の信号を出力し、上記第１のカウント値より大き
い第２のカウント値となった時に第２の信号を出力し、
上記第２のカウント値より大きい第３のカウント値とな
った時に第３の信号を出力し、上記第３のカウント値よ
り大きい第４のカウント値となった時に第４の信号を出
力する第１の出力手段と、 上記エッジ検出信号と上記第４の信号に基づいて、上記
入力端子の入力状態として入力信号の有無を検出する信
号入力状態検出手段と、 上記入力端子の入力信号がクロックとして入力され、上
記第１の信号が入力されたときに、上記入力信号の周期
に基づいてカウントを開始すると共に、上記第２の信号
が入力されたときにカウントを停止するように動作する
第２のカウンターと、 上記第２のカウンターのカウント値が第５のカウント値
となった時に第４の信号を出力する第２の出力手段と、 上記第４の信号と上記第２の信号に基づいて、上記入力
端子の入力信号が上記第２の入力信号であるかどうか検
出する高周波信号検出手段と、 上記信号入力状態検出手段と上記高周波信号検出手段と
の検出結果に基づいて、入力信号の有無、及び入力信号
が上記第１の入力信号、または上記第２の入力信号であ
るかどうか判別する信号判別手段と、 を備えている ことを特徴とする信号判別回路。 - 【請求項２】 少なくとも、上記請求項１に記載の信号
判別回路と、 所定周波数のクロックを発生するクロック発生手段と、 上記クロックから内部同期信号を生成する内部同期モー
ドと、外部から入力される外部入力信号に応じて上記ク
ロックから外部同期信号を生成する複数の外部同期モー
ドによる動作が可能な同期信号生成手段とを備え、 上記同期信号生成手段は、 上記信号判別回路の判別結果に応じて、上記内部同期モ
ード、または上記複数の外部同期モードのいずれかで動
作する ことを特徴とする同期信号発生器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02480396A JP3318821B2 (ja) | 1996-01-19 | 1996-01-19 | 信号判別回路及び同期信号発生器 |
| US08/782,882 US6072533A (en) | 1996-01-19 | 1997-01-14 | Signal discriminator and sync signal generator |
| KR1019970001222A KR100417550B1 (ko) | 1996-01-19 | 1997-01-17 | 신호판별회로및동기신호발생기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02480396A JP3318821B2 (ja) | 1996-01-19 | 1996-01-19 | 信号判別回路及び同期信号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09200566A JPH09200566A (ja) | 1997-07-31 |
| JP3318821B2 true JP3318821B2 (ja) | 2002-08-26 |
Family
ID=12148361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02480396A Expired - Fee Related JP3318821B2 (ja) | 1996-01-19 | 1996-01-19 | 信号判別回路及び同期信号発生器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6072533A (ja) |
| JP (1) | JP3318821B2 (ja) |
| KR (1) | KR100417550B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101501530B1 (ko) * | 2013-10-10 | 2015-03-11 | 재단법인대구경북과학기술원 | 송수신 동기화 모듈의 오류 검출 시스템 및 그 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100330029B1 (ko) * | 1999-08-31 | 2002-03-27 | 구자홍 | 표준신호 처리장치 |
| JP4035937B2 (ja) * | 2000-02-21 | 2008-01-23 | カシオ計算機株式会社 | 表示駆動装置 |
| US20090201274A1 (en) * | 2004-09-30 | 2009-08-13 | Sharp Kabushiki Kaisha | Timing Signal Generating Circuit, Electronic Apparatus, Display Apparatus, Image-Reception Apparatus, and Driving Method |
| WO2010113378A1 (ja) * | 2009-04-03 | 2010-10-07 | パナソニック株式会社 | 水平同期生成回路、映像信号処理ｌｓｉおよび映像システム |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3755811A (en) * | 1968-06-10 | 1973-08-28 | Rca Corp | Discriminating signaling system |
| JPS57164689A (en) * | 1981-04-03 | 1982-10-09 | Nec Corp | Pal system synchronizing signal generator |
| JPS60113585A (ja) * | 1983-11-24 | 1985-06-20 | Citizen Watch Co Ltd | 同期信号発生回路 |
| US4769704A (en) * | 1985-06-04 | 1988-09-06 | Matsushita Electric Industrial Co., Ltd. | Synchronization signal generator |
| JPH02309768A (ja) * | 1989-05-24 | 1990-12-25 | Fujitsu Ltd | 信号識別装置 |
| JPH03220872A (ja) * | 1990-01-26 | 1991-09-30 | Hitachi Ltd | 同期発生回路 |
| JPH04259167A (ja) * | 1991-02-14 | 1992-09-14 | Matsushita Electric Ind Co Ltd | 同期信号発生装置 |
| JPH0556300A (ja) * | 1991-08-23 | 1993-03-05 | Canon Inc | 同期信号発生回路 |
| JPH05207327A (ja) * | 1992-01-27 | 1993-08-13 | Mitsubishi Electric Corp | 水平同期回路 |
| US5583562A (en) * | 1993-12-03 | 1996-12-10 | Scientific-Atlanta, Inc. | System and method for transmitting a plurality of digital services including imaging services |
| US5510847A (en) * | 1994-01-28 | 1996-04-23 | Matsushita Electric Industrial Co., Ltd. | TV signal decoding apparatus using luminance and color signal selection |
| JPH0818817A (ja) * | 1994-06-30 | 1996-01-19 | Mitsubishi Denki Semiconductor Software Kk | 水平同期信号生成回路 |
| JP3318852B2 (ja) * | 1994-08-16 | 2002-08-26 | ソニー株式会社 | テレビジョン受像機 |
| JP3093115B2 (ja) * | 1994-09-28 | 2000-10-03 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 水平同期信号安定化方法及び装置 |
| US5581303A (en) * | 1995-01-18 | 1996-12-03 | Radius Inc. | Video timing signal generation circuit |
| KR0161400B1 (ko) * | 1995-03-20 | 1999-01-15 | 이대원 | 디지탈 영상 신호 처리용 안정된 영상 제어 신호 발생 장치 |
| JP3278546B2 (ja) * | 1995-04-28 | 2002-04-30 | 日本電気エンジニアリング株式会社 | 同期信号発生回路 |
| US5486868A (en) * | 1995-05-19 | 1996-01-23 | Winbond Electronics Corporation | Generator for scan timing of multiple industrial standards |
| KR0149304B1 (ko) * | 1995-10-10 | 1998-10-15 | 김광호 | 비디오 신호의 수직동기신호 생성장치 |
| US5748252A (en) * | 1996-02-20 | 1998-05-05 | Delco Electronics Corporation | Method and apparatus for synchronizing internal and external video signals |
-
1996
- 1996-01-19 JP JP02480396A patent/JP3318821B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-14 US US08/782,882 patent/US6072533A/en not_active Expired - Lifetime
- 1997-01-17 KR KR1019970001222A patent/KR100417550B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101501530B1 (ko) * | 2013-10-10 | 2015-03-11 | 재단법인대구경북과학기술원 | 송수신 동기화 모듈의 오류 검출 시스템 및 그 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970060858A (ko) | 1997-08-12 |
| US6072533A (en) | 2000-06-06 |
| JPH09200566A (ja) | 1997-07-31 |
| KR100417550B1 (ko) | 2004-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3318821B2 (ja) | 信号判別回路及び同期信号発生器 | |
| US20050212962A1 (en) | Data slicer | |
| JP3037027B2 (ja) | 液晶表示装置 | |
| JPH1117981A (ja) | 信号判別回路及び同期信号発生器 | |
| JPH08242391A (ja) | 同期分離回路及びモニタ | |
| KR100328845B1 (ko) | 액정표시소자의공통전원자동설정회로 | |
| JP3439020B2 (ja) | 垂直同期回路及びタイミングコントローラ | |
| JP2865441B2 (ja) | 垂直同期信号検出回路およびそれを利用したオンスクリーン表示回路 | |
| KR100897963B1 (ko) | 동기분리기의 클럭제공장치 및 방법 | |
| JPH1188720A (ja) | 同期信号生成装置およびそれを用いたフィールド判定装置 | |
| JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
| KR100468711B1 (ko) | 감시용 카메라 시스템의 외부동기 모드 자동 판별 기능을 갖는외부 동기화 장치 및 동기화 방법 | |
| JP2001282191A (ja) | 表示装置及びインターフェイス回路 | |
| JP3203682B2 (ja) | 垂直同期処理回路 | |
| KR100196843B1 (ko) | 피디피 티브이에서의 샘플링시 오동작 검출장치 | |
| KR100205820B1 (ko) | 티브이 및 브이씨알의 시계 구동방법 | |
| JPH0318182A (ja) | ビデオデジタイズ装置 | |
| KR970004640A (ko) | 액정 프로젝터의 동기 신호 처리 회로 | |
| US6404148B1 (en) | Switching apparatus for horizontal driving pulse | |
| JPH05115014A (ja) | 同期信号発生装置 | |
| JPS6350166A (ja) | 垂直同期判別回路 | |
| JPH07295513A (ja) | 液晶表示装置用制御回路 | |
| JPH10243254A (ja) | 同期信号処理回路 | |
| JPH0990912A (ja) | 液晶表示装置 | |
| JPH08251545A (ja) | 映像信号判別装置および映像信号判別方法、並びに映像信号出力装置およびその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020514 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |