JPH08242391A - 同期分離回路及びモニタ - Google Patents
同期分離回路及びモニタInfo
- Publication number
- JPH08242391A JPH08242391A JP7042128A JP4212895A JPH08242391A JP H08242391 A JPH08242391 A JP H08242391A JP 7042128 A JP7042128 A JP 7042128A JP 4212895 A JP4212895 A JP 4212895A JP H08242391 A JPH08242391 A JP H08242391A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- horizontal
- pulse
- synchronizing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
Abstract
(57)【要約】
【目的】 複合同期信号の周波数による制約を設けるこ
となく同期分離を行なう同期分離回路及び該同期分離回
路を備えたモニタの提供。 【構成】 水平同期分離回路１で分離して生成した生成
水平同期信号の周波数のＭ倍の周波数のクロックをクロ
ック生成回路２で生成し、複合同期信号に含まれる水平
同期信号のパルスが連続して所定回数入力する場合、前
記クロックに基づき前記パルスより位相が遅れた生成水
平同期信号を水平同期分離回路１で生成して出力し、複
合同期信号の位相を遅延回路４で遅延させることによ
り、それに含まれる水平同期信号の位相と生成水平同期
信号の位相を整合し、垂直同期分離回路３で位相を整合
した複合同期信号と生成同期信号との位相を比較し、そ
の位相差を生成垂直同期信号として出力すべく構成す
る。
となく同期分離を行なう同期分離回路及び該同期分離回
路を備えたモニタの提供。 【構成】 水平同期分離回路１で分離して生成した生成
水平同期信号の周波数のＭ倍の周波数のクロックをクロ
ック生成回路２で生成し、複合同期信号に含まれる水平
同期信号のパルスが連続して所定回数入力する場合、前
記クロックに基づき前記パルスより位相が遅れた生成水
平同期信号を水平同期分離回路１で生成して出力し、複
合同期信号の位相を遅延回路４で遅延させることによ
り、それに含まれる水平同期信号の位相と生成水平同期
信号の位相を整合し、垂直同期分離回路３で位相を整合
した複合同期信号と生成同期信号との位相を比較し、そ
の位相差を生成垂直同期信号として出力すべく構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は同期分離回路及び該同期
分離回路を備えたモニタに関し、特に水平・垂直同期信
号の周波数が異なる複数のパーソナルコンピュータに接
続できるモニタの同期分離回路に関する。
分離回路を備えたモニタに関し、特に水平・垂直同期信
号の周波数が異なる複数のパーソナルコンピュータに接
続できるモニタの同期分離回路に関する。
【０００２】
【従来の技術】従来のモニタの同期分離回路はアナログ
方式により構成される場合が多く、微分回路を用いて水
平同期信号を分離し、積分回路を用いて垂直同期信号を
分離している。また、従来のディジタル方式の垂直同期
分離回路が雑誌「トランジスタ技術」1994年５月号に記
載されている。これは、水平同期信号の周期Ｈより小さ
く、その半周期Ｈ／２より大きい発振周期Ｔ (Ｈ／２＜
Ｔ＜Ｈ) で発振する単安定マルチバイブレータを備え、
水平同期信号のＴ秒後に垂直同期信号の有無をチェック
し、垂直同期信号が存在すれば次の水平同期信号に同期
して新しい垂直同期信号を生成している。即ち垂直同期
信号に含まれる等化パルスを避ける工夫がなされてい
る。
方式により構成される場合が多く、微分回路を用いて水
平同期信号を分離し、積分回路を用いて垂直同期信号を
分離している。また、従来のディジタル方式の垂直同期
分離回路が雑誌「トランジスタ技術」1994年５月号に記
載されている。これは、水平同期信号の周期Ｈより小さ
く、その半周期Ｈ／２より大きい発振周期Ｔ (Ｈ／２＜
Ｔ＜Ｈ) で発振する単安定マルチバイブレータを備え、
水平同期信号のＴ秒後に垂直同期信号の有無をチェック
し、垂直同期信号が存在すれば次の水平同期信号に同期
して新しい垂直同期信号を生成している。即ち垂直同期
信号に含まれる等化パルスを避ける工夫がなされてい
る。
【０００３】図９は従来のディジタル方式の水平同期分
離回路のブロック図である。図において５は自励発振器
であり、与えられる高周波クロックを分離して水平同期
信号の周波数に等しいパルス信号HDを発振して生成す
る。与えられる高周波クロックは安定度が10-6〜10-7の
図示しない水晶振動子により生成されている。デコーダ
６は与えられる高周波クロック及び信号HDに基づき、パ
ルス幅が複合同期信号に含まれる水平同期信号より広
く、信号HDに同期したGATE信号を生成し、また与えられ
た信号HDをそのまま分離水平同期信号として出力する。
複合同期信号及びGATE信号がAND ゲート７を介して自励
発振器５へ与えられ、自励発振器５の発振周波数を、入
力される水平同期信号に同期させる。
離回路のブロック図である。図において５は自励発振器
であり、与えられる高周波クロックを分離して水平同期
信号の周波数に等しいパルス信号HDを発振して生成す
る。与えられる高周波クロックは安定度が10-6〜10-7の
図示しない水晶振動子により生成されている。デコーダ
６は与えられる高周波クロック及び信号HDに基づき、パ
ルス幅が複合同期信号に含まれる水平同期信号より広
く、信号HDに同期したGATE信号を生成し、また与えられ
た信号HDをそのまま分離水平同期信号として出力する。
複合同期信号及びGATE信号がAND ゲート７を介して自励
発振器５へ与えられ、自励発振器５の発振周波数を、入
力される水平同期信号に同期させる。
【０００４】図10は図９に示す水平同期分離回路の動作
を示すタイムチャートである。図において(a) は複合同
期信号に含まれる水平同期信号を示し、(b) は自励発振
器５が発振して生成した信号HDを示す。信号HDは、ほぼ
水平同期信号に同期している。(c) はデコーダ６が生成
するGATE信号を示し、(d) はデコーダ６が出力する分離
水平同期信号を示す。即ち、信号HDと入力される水平同
期信号とが同期している場合、分離水平同期信号は入力
される水平同期信号と同期している。信号HDと入力され
る水平同期信号とが同期していない場合がある。この場
合クロックの安定動作が10-6〜10-7である故、信号HDは
時間の経過と共に位相がずれ時間の経過により入力され
る水平同期信号に同期する。一旦同期したGATE信号は自
励発振器の発振周波数を入力される水平同期信号に同期
させる。そして以後継続して入力される水平同期信号に
同期した分離水平同期信号が生成される。即ち、等化パ
ルスによる同期の乱れはなく、垂直同期信号の期間は自
励発振する故、分離水平同期信号は継続して出力され
る。
を示すタイムチャートである。図において(a) は複合同
期信号に含まれる水平同期信号を示し、(b) は自励発振
器５が発振して生成した信号HDを示す。信号HDは、ほぼ
水平同期信号に同期している。(c) はデコーダ６が生成
するGATE信号を示し、(d) はデコーダ６が出力する分離
水平同期信号を示す。即ち、信号HDと入力される水平同
期信号とが同期している場合、分離水平同期信号は入力
される水平同期信号と同期している。信号HDと入力され
る水平同期信号とが同期していない場合がある。この場
合クロックの安定動作が10-6〜10-7である故、信号HDは
時間の経過と共に位相がずれ時間の経過により入力され
る水平同期信号に同期する。一旦同期したGATE信号は自
励発振器の発振周波数を入力される水平同期信号に同期
させる。そして以後継続して入力される水平同期信号に
同期した分離水平同期信号が生成される。即ち、等化パ
ルスによる同期の乱れはなく、垂直同期信号の期間は自
励発振する故、分離水平同期信号は継続して出力され
る。
【０００５】
【発明が解決しようとする課題】このように垂直同期分
離回路は発振周期Ｔ (Ｈ／２＜Ｔ＜Ｈ) のマルチバイブ
レータを必要とし、そのためには水平同期信号の周波数
(１／Ｈ) が固定でなければならない。そして水平同期
分離回路は、同期をとるのが困難であり、水平同期信号
の周波数で固定であることが前提となっている。それ
故、マルチスキャン用の同期分離回路には不向きである
という問題点があった。本発明はこのような問題点を解
決するためになされたものであって、パーソナルコンピ
ュータから与えられる複合同期信号に含まれる水平同期
信号の周波数の整数倍の周波数のクロックを生成し、そ
の生成したクロックに基づいて水平・垂直同期信号を分
離することにより、複合同期信号の周波数の制約を受け
ない同期分離回路及びその同期分離回路を備えたモニタ
の提供を目的とする。
離回路は発振周期Ｔ (Ｈ／２＜Ｔ＜Ｈ) のマルチバイブ
レータを必要とし、そのためには水平同期信号の周波数
(１／Ｈ) が固定でなければならない。そして水平同期
分離回路は、同期をとるのが困難であり、水平同期信号
の周波数で固定であることが前提となっている。それ
故、マルチスキャン用の同期分離回路には不向きである
という問題点があった。本発明はこのような問題点を解
決するためになされたものであって、パーソナルコンピ
ュータから与えられる複合同期信号に含まれる水平同期
信号の周波数の整数倍の周波数のクロックを生成し、そ
の生成したクロックに基づいて水平・垂直同期信号を分
離することにより、複合同期信号の周波数の制約を受け
ない同期分離回路及びその同期分離回路を備えたモニタ
の提供を目的とする。
【０００６】
【課題を解決するための手段】第１発明に係る同期分離
回路は、外部から入力される複合同期信号から水平同期
信号及び垂直同期信号を分離する同期分離回路におい
て、前記複合同期信号に含まれる第１水平同期信号の周
波数のＭ（Ｍは自然数）倍の周波数のクロックを生成す
るクロック生成回路と、所定期間入力される前記第１水
平同期信号に基づき前記クロック生成回路で生成したク
ロックの周波数を１／Ｍに分周して第２水平同期信号を
生成する水平同期信号生成回路と、該水平同期信号生成
回路で生成した第２水平同期信号及び前記複合同期信号
の位相を比較して得た位相差を垂直同期信号として生成
する垂直同期信号生成回路とを備えたことを特徴とす
る。
回路は、外部から入力される複合同期信号から水平同期
信号及び垂直同期信号を分離する同期分離回路におい
て、前記複合同期信号に含まれる第１水平同期信号の周
波数のＭ（Ｍは自然数）倍の周波数のクロックを生成す
るクロック生成回路と、所定期間入力される前記第１水
平同期信号に基づき前記クロック生成回路で生成したク
ロックの周波数を１／Ｍに分周して第２水平同期信号を
生成する水平同期信号生成回路と、該水平同期信号生成
回路で生成した第２水平同期信号及び前記複合同期信号
の位相を比較して得た位相差を垂直同期信号として生成
する垂直同期信号生成回路とを備えたことを特徴とす
る。
【０００７】第２発明に係る同期分離回路は、前記水平
同期信号生成回路が、前記クロック生成回路で生成した
クロックの周波数を１／Ｍに分周してパルスを生成する
パルス生成回路と、前記複合同期信号に含まれるパルス
を検出するパルス検出回路と、該パルス検出回路で検出
したパルス及び前記パルス生成回路で生成したパルスが
同期したか否かを識別する同期識別回路と、該同期識別
回路で同期したことを連続して識別した回数が所定回数
となったことを判定する判定回路と、該判定回路の判定
結果に基づき前記パルス生成回路で生成したパルスを第
２水平同期信号として出力する回路とを備え、前記垂直
同期信号分離回路が、前記複合同期信号の位相を遅らせ
て前記第１水平同期信号の位相を前記第２水平同期信号
の位相に整合させる位相整合回路と、該位相整合回路で
位相を整合させた複合同期信号及び前記第２水平同期信
号の位相を比較する位相比較回路と、該位相比較回路で
比較して得た位相差を垂直同期信号として出力する回路
とを備えたことを特徴とする。
同期信号生成回路が、前記クロック生成回路で生成した
クロックの周波数を１／Ｍに分周してパルスを生成する
パルス生成回路と、前記複合同期信号に含まれるパルス
を検出するパルス検出回路と、該パルス検出回路で検出
したパルス及び前記パルス生成回路で生成したパルスが
同期したか否かを識別する同期識別回路と、該同期識別
回路で同期したことを連続して識別した回数が所定回数
となったことを判定する判定回路と、該判定回路の判定
結果に基づき前記パルス生成回路で生成したパルスを第
２水平同期信号として出力する回路とを備え、前記垂直
同期信号分離回路が、前記複合同期信号の位相を遅らせ
て前記第１水平同期信号の位相を前記第２水平同期信号
の位相に整合させる位相整合回路と、該位相整合回路で
位相を整合させた複合同期信号及び前記第２水平同期信
号の位相を比較する位相比較回路と、該位相比較回路で
比較して得た位相差を垂直同期信号として出力する回路
とを備えたことを特徴とする。
【０００８】第３発明に係るモニタは、請求項１又は２
記載の同期分離回路を備えたことを特徴とする。
記載の同期分離回路を備えたことを特徴とする。
【０００９】
【作用】第１発明においてクロック生成回路は、外部か
ら入力される複合同期信号に含まれる第１水平同期信号
の周波数のＭ倍の周波数のクロックを生成し、水平同期
信号生成回路は、所定期間入力される前記第１水平同期
信号に基づき、前記クロック生成回路で生成したクロッ
クの周波数を１／Ｍに分周して第２水平同期信号を生成
し、垂直同期信号生成回路は、該水平同期信号生成回路
で生成した第２水平同期信号及び前記複合同期信号の位
相を比較して得た位相差を垂直同期信号として生成す
る。
ら入力される複合同期信号に含まれる第１水平同期信号
の周波数のＭ倍の周波数のクロックを生成し、水平同期
信号生成回路は、所定期間入力される前記第１水平同期
信号に基づき、前記クロック生成回路で生成したクロッ
クの周波数を１／Ｍに分周して第２水平同期信号を生成
し、垂直同期信号生成回路は、該水平同期信号生成回路
で生成した第２水平同期信号及び前記複合同期信号の位
相を比較して得た位相差を垂直同期信号として生成す
る。
【００１０】第２発明においてクロック生成回路は、外
部から入力される複合同期信号に含まれる第１水平同期
信号の周波数のＭ倍の周波数のクロックを生成し、パル
ス生成回路は、クロック生成回路で生成したクロックを
計数して、周波数がそのクロックの１／Ｍであるパルス
を生成し、パルス検出回路は、複合同期信号に含まれる
パルスを検出し、同期識別回路は、パルス検出回路で検
出したパルス及びパルス生成回路で生成したパルスが同
期したか否かを識別し、判定回路は同期識別回路で同期
したことを連続して識別した回数が所定回数となったこ
とを判定し、判定回路の判定結果に基づきパルス生成回
路が生成したパルスを第２水平同期信号として出力し、
位相整合回路は、複合同期信号の位相を遅らせて第１水
平同期信号の位相を第２水平同期信号の位相に整合さ
せ、位相比較回路は、位相整合回路で位相を整合させた
複合同期信号及び第２水平同期信号の位相を比較し、位
相比較回路の比較結果に基づき垂直同期信号を出力す
る。
部から入力される複合同期信号に含まれる第１水平同期
信号の周波数のＭ倍の周波数のクロックを生成し、パル
ス生成回路は、クロック生成回路で生成したクロックを
計数して、周波数がそのクロックの１／Ｍであるパルス
を生成し、パルス検出回路は、複合同期信号に含まれる
パルスを検出し、同期識別回路は、パルス検出回路で検
出したパルス及びパルス生成回路で生成したパルスが同
期したか否かを識別し、判定回路は同期識別回路で同期
したことを連続して識別した回数が所定回数となったこ
とを判定し、判定回路の判定結果に基づきパルス生成回
路が生成したパルスを第２水平同期信号として出力し、
位相整合回路は、複合同期信号の位相を遅らせて第１水
平同期信号の位相を第２水平同期信号の位相に整合さ
せ、位相比較回路は、位相整合回路で位相を整合させた
複合同期信号及び第２水平同期信号の位相を比較し、位
相比較回路の比較結果に基づき垂直同期信号を出力す
る。
【００１１】第３発明においてモニタは第１発明又は第
２発明における同期分離回路を備えて水平同期信号及び
垂直同期信号を分離し、パーソナルコンピュータから与
えられる映像信号をディスプレイに表示する。
２発明における同期分離回路を備えて水平同期信号及び
垂直同期信号を分離し、パーソナルコンピュータから与
えられる映像信号をディスプレイに表示する。
【００１２】
【実施例】以下本発明をその実施例を示す図面に基づき
具体的に説明する。図１は本発明に係る同期分離回路の
ブロック図である。図において１は水平同期分離回路で
あって、図示しないパーソナルコンピュータから与えら
れる複合同期信号及びクロック生成回路２で生成するク
ロックを与えられ、その与えられたクロックに基づき複
合同期信号に含まれる第１水平同期信号より位相が遅れ
た第２水平同期信号を生成し、生成水平同期信号として
出力し、またクロック生成回路２及び垂直同期分離回路
３へ与える。
具体的に説明する。図１は本発明に係る同期分離回路の
ブロック図である。図において１は水平同期分離回路で
あって、図示しないパーソナルコンピュータから与えら
れる複合同期信号及びクロック生成回路２で生成するク
ロックを与えられ、その与えられたクロックに基づき複
合同期信号に含まれる第１水平同期信号より位相が遅れ
た第２水平同期信号を生成し、生成水平同期信号として
出力し、またクロック生成回路２及び垂直同期分離回路
３へ与える。
【００１３】クロック生成回路２は与えられた生成水平
同期信号の周波数の 256倍の周波数のクロックを生成し
て、水平同期分離回路１及び遅延回路４へ与える。遅延
回路４は与えられたクロックに基づいて複合同期信号の
位相を遅らせることにより、複合同期信号に含まれる第
１水平同期信号の位相を第２水平同期信号の位相に整合
させて垂直同期分離回路３へ与える。垂直同期分離回路
３は与えられた複合同期信号及び第２水平同期信号の位
相を比較することにより複合同期信号に含まれる垂直同
期信号を分離し、生成垂直同期信号として出力する。
同期信号の周波数の 256倍の周波数のクロックを生成し
て、水平同期分離回路１及び遅延回路４へ与える。遅延
回路４は与えられたクロックに基づいて複合同期信号の
位相を遅らせることにより、複合同期信号に含まれる第
１水平同期信号の位相を第２水平同期信号の位相に整合
させて垂直同期分離回路３へ与える。垂直同期分離回路
３は与えられた複合同期信号及び第２水平同期信号の位
相を比較することにより複合同期信号に含まれる垂直同
期信号を分離し、生成垂直同期信号として出力する。
【００１４】図２はパーソナルコンピュータから与えら
れる複合同期信号の模式的な波形図である。図において
(a) は一つの複合同期信号の波形を示し、(b) は他の複
合同期信号の波形を示す。図２(a) に示す複合同期信号
において時点ｔ10から時点ｔ 11まで、時点ｔ12から時点
ｔ13まで、時点ｔ14から時点ｔ15まで、時点ｔ18から時
点ｔ19まで、時点ｔ20から時点ｔ21まで、及び時点ｔ24
から時点ｔ25までの期間のパルス信号が水平同期信号で
ある水平同期パルスを示し、時点ｔ17から時点ｔ23まで
の期間が垂直同期信号である垂直同期パルスを示す。時
点ｔ16から時点ｔ17まで及び時点ｔ22から時点ｔ23まで
の期間においてパルスは存在しない。
れる複合同期信号の模式的な波形図である。図において
(a) は一つの複合同期信号の波形を示し、(b) は他の複
合同期信号の波形を示す。図２(a) に示す複合同期信号
において時点ｔ10から時点ｔ 11まで、時点ｔ12から時点
ｔ13まで、時点ｔ14から時点ｔ15まで、時点ｔ18から時
点ｔ19まで、時点ｔ20から時点ｔ21まで、及び時点ｔ24
から時点ｔ25までの期間のパルス信号が水平同期信号で
ある水平同期パルスを示し、時点ｔ17から時点ｔ23まで
の期間が垂直同期信号である垂直同期パルスを示す。時
点ｔ16から時点ｔ17まで及び時点ｔ22から時点ｔ23まで
の期間においてパルスは存在しない。
【００１５】図２(b) に示す複合同期信号において、時
点ｔ10から時点ｔ11まで、時点ｔ12から時点ｔ13まで、
時点ｔ14から時点ｔ15まで、及び時点ｔ24から時点ｔ25
までの期間のパルス信号が水平同期信号である水平同期
パルスを示し、時点ｔ16から時点ｔ22までの期間が垂直
同期信号である垂直同期パルスを示す。このように図２
(a) において、垂直同期パルスの始端及び終端で水平同
期パルスは存在せず、パルス幅内における水平同期パル
スの極性は、パルス幅外における通常の水平同期パルス
の極性とは逆である。図２(b) において垂直同期パルス
のパルス幅内において水平同期パルスは存在しない。
点ｔ10から時点ｔ11まで、時点ｔ12から時点ｔ13まで、
時点ｔ14から時点ｔ15まで、及び時点ｔ24から時点ｔ25
までの期間のパルス信号が水平同期信号である水平同期
パルスを示し、時点ｔ16から時点ｔ22までの期間が垂直
同期信号である垂直同期パルスを示す。このように図２
(a) において、垂直同期パルスの始端及び終端で水平同
期パルスは存在せず、パルス幅内における水平同期パル
スの極性は、パルス幅外における通常の水平同期パルス
の極性とは逆である。図２(b) において垂直同期パルス
のパルス幅内において水平同期パルスは存在しない。
【００１６】図３は図１に示すクロック生成回路２のブ
ロック図である。図において26は分周器であって生成水
平同期信号ｆH を１／Ｐ (Ｐは自然数)に分周した周波
数ｆ1 の信号をディジタル位相比較器23へ与える。電圧
制御発振器21は制御電圧に応じて発振周波数を変化させ
る自走発振器であり、入力される水平同期信号の周波数
(ｆH ) の 256倍の周波数を発振する。その発振周波数
は分周器22で１／Ｑ (Ｑは 256×Ｐ) に分周した周波数
ｆ2 となり、位相比較器23で周波数ｆ1 と比較される。
分周器22はプリスケーラを含んでいる。位相比較器23
は、周波数ｆ1 の信号の立ち下がり時点と周波数ｆ2 の
信号の立ち下がり時点とを比較し、周波数ｆ2 の信号の
立ち下がり時点が遅い (又は早い) 場合、UP信号 (又は
DOWN信号) として、その期間“Ｌ”となる信号を出力す
る。UP信号 (又はDOWN信号) を与えられたチャージポン
プ24は与えられた期間正 (又は負) の電荷をローパスフ
ィルタ25へ与えて電荷を蓄積させ、電圧制御発振器21を
制御する１つの制御電圧を生成させる。電圧制御発振器
21は制御電圧が上昇 (又は下降)した場合、発振周波数
を高く (又は低く) する。このようにして入力される水
平同期信号の周波数 (ｆH ) の 256倍の周波数のクロッ
クが生成される。
ロック図である。図において26は分周器であって生成水
平同期信号ｆH を１／Ｐ (Ｐは自然数)に分周した周波
数ｆ1 の信号をディジタル位相比較器23へ与える。電圧
制御発振器21は制御電圧に応じて発振周波数を変化させ
る自走発振器であり、入力される水平同期信号の周波数
(ｆH ) の 256倍の周波数を発振する。その発振周波数
は分周器22で１／Ｑ (Ｑは 256×Ｐ) に分周した周波数
ｆ2 となり、位相比較器23で周波数ｆ1 と比較される。
分周器22はプリスケーラを含んでいる。位相比較器23
は、周波数ｆ1 の信号の立ち下がり時点と周波数ｆ2 の
信号の立ち下がり時点とを比較し、周波数ｆ2 の信号の
立ち下がり時点が遅い (又は早い) 場合、UP信号 (又は
DOWN信号) として、その期間“Ｌ”となる信号を出力す
る。UP信号 (又はDOWN信号) を与えられたチャージポン
プ24は与えられた期間正 (又は負) の電荷をローパスフ
ィルタ25へ与えて電荷を蓄積させ、電圧制御発振器21を
制御する１つの制御電圧を生成させる。電圧制御発振器
21は制御電圧が上昇 (又は下降)した場合、発振周波数
を高く (又は低く) する。このようにして入力される水
平同期信号の周波数 (ｆH ) の 256倍の周波数のクロッ
クが生成される。
【００１７】図４は図１に示す水平同期分離回路のブロ
ック図である。図において10はパルス検出部であって、
与えられる複合同期信号の立ち下がり及び立ち上がりを
検出することにより複合同期信号に含まれるパルスを検
出し、検出したパルスをカウンタ11、同期検出部13、非
同期検出部16及び選択部18へ与える。パルス検出部10の
動作は垂直同期信号の期間において乱れるが、その他の
期間において水平同期信号をパルスとして検出する。カ
ウンタ11はパルス検出部10がパルスを検出した時点にお
いて、周波数が 256×ｆH である与えられたクロックの
カウントを開始し、 256個のクロックをカウントした時
点をもって１水平周期が経過したことを識別し、識別し
た時点を水平同期パルス生成部12、同期検出部13及び非
同期検出部16へ通知する。この識別時点は、次のパルス
が到来すべき時点である。
ック図である。図において10はパルス検出部であって、
与えられる複合同期信号の立ち下がり及び立ち上がりを
検出することにより複合同期信号に含まれるパルスを検
出し、検出したパルスをカウンタ11、同期検出部13、非
同期検出部16及び選択部18へ与える。パルス検出部10の
動作は垂直同期信号の期間において乱れるが、その他の
期間において水平同期信号をパルスとして検出する。カ
ウンタ11はパルス検出部10がパルスを検出した時点にお
いて、周波数が 256×ｆH である与えられたクロックの
カウントを開始し、 256個のクロックをカウントした時
点をもって１水平周期が経過したことを識別し、識別し
た時点を水平同期パルス生成部12、同期検出部13及び非
同期検出部16へ通知する。この識別時点は、次のパルス
が到来すべき時点である。
【００１８】水平同期パルス生成部12は生成すべき第２
水平同期信号のパルス幅を記憶しており、カウンタ11か
ら与えられた１水平周期の経過識別時点に基づいて第２
水平同期信号を生成して選択部18へ与える。同期検出部
13はカウンタ11から与えられる識別時点において、パル
ス検出部10が検出したパルスを与えられるか否か、即ち
水平同期信号が到来すべき時点において到来するか否か
を検出する検出器であって、パルスが正しく到来してい
る場合、その旨を通知すべく検出の都度“同期パルス”
を生成してカウンタ14を介して判定部15へ与える。
水平同期信号のパルス幅を記憶しており、カウンタ11か
ら与えられた１水平周期の経過識別時点に基づいて第２
水平同期信号を生成して選択部18へ与える。同期検出部
13はカウンタ11から与えられる識別時点において、パル
ス検出部10が検出したパルスを与えられるか否か、即ち
水平同期信号が到来すべき時点において到来するか否か
を検出する検出器であって、パルスが正しく到来してい
る場合、その旨を通知すべく検出の都度“同期パルス”
を生成してカウンタ14を介して判定部15へ与える。
【００１９】非同期検出部16はカウンタ11から与えられ
る識別時点において水平同期信号が通常のパルスとして
到来しないことを検出する検出器であって、正しく到来
していない場合、その旨を通知すべく１水平周期毎に
“非同期パルス”を生成してカウンタ17を介して判定部
15へ与える。水平同期信号が正しく到来しない場合は、
垂直同期信号の到来時又は電源投入時等である。
る識別時点において水平同期信号が通常のパルスとして
到来しないことを検出する検出器であって、正しく到来
していない場合、その旨を通知すべく１水平周期毎に
“非同期パルス”を生成してカウンタ17を介して判定部
15へ与える。水平同期信号が正しく到来しない場合は、
垂直同期信号の到来時又は電源投入時等である。
【００２０】カウンタ14は同期パルスを連続して64回カ
ウントすることにより水平同期信号が正しく到来してい
ることを識別して、その旨を判定部15へ通知する。即
ち、垂直走査期間は64個以上の水平同期パルスを含むも
のとしている。カウンタ17は非同期パルスを連続して32
回カウントすることにより水平同期信号が正しく到来し
ていないことを識別て、その旨を判定部15へ通知する。
即ち垂直同期信号の期間は31個以下の水平同期パルスを
含むものとしている。
ウントすることにより水平同期信号が正しく到来してい
ることを識別して、その旨を判定部15へ通知する。即
ち、垂直走査期間は64個以上の水平同期パルスを含むも
のとしている。カウンタ17は非同期パルスを連続して32
回カウントすることにより水平同期信号が正しく到来し
ていないことを識別て、その旨を判定部15へ通知する。
即ち垂直同期信号の期間は31個以下の水平同期パルスを
含むものとしている。
【００２１】判定部15はカウンタ14から水平同期信号が
正しく到来している通知を受けた場合、選択部18を制御
し、水平同期パルス生成部12で生成した第２水平同期信
号を生成水平同期信号として出力させる。これが通常の
安定した状態であってロック状態という。生成水平同期
信号は複合同期信号に含まれる水平同期信号より位相が
遅れる。また、カウンタ17から水平同期信号が正しく到
来していない通知を受けた場合、選択部16を制御してパ
ルス検出部10が検出したパルスを生成水平同期信号とし
て出力させる。これを非ロック状態という。そして、カ
ウンタ14は非ロック状態においてカウント動作を行な
い、カウンタ17はロック状態においてカウント動作を行
なう。
正しく到来している通知を受けた場合、選択部18を制御
し、水平同期パルス生成部12で生成した第２水平同期信
号を生成水平同期信号として出力させる。これが通常の
安定した状態であってロック状態という。生成水平同期
信号は複合同期信号に含まれる水平同期信号より位相が
遅れる。また、カウンタ17から水平同期信号が正しく到
来していない通知を受けた場合、選択部16を制御してパ
ルス検出部10が検出したパルスを生成水平同期信号とし
て出力させる。これを非ロック状態という。そして、カ
ウンタ14は非ロック状態においてカウント動作を行な
い、カウンタ17はロック状態においてカウント動作を行
なう。
【００２２】このように通常の水平同期パルスが64回継
続した場合、水平同期分離回路１はロック状態となり生
成した第２水平同期信号を生成水平同期信号として出力
する。垂直同期信号の期間に31回以下の非同期パルスを
カウントした場合、このロック状態は継続される。即ち
水平同期分離回路１はフライホイールのような動作によ
り複合同期信号から水平同期信号を分離する。
続した場合、水平同期分離回路１はロック状態となり生
成した第２水平同期信号を生成水平同期信号として出力
する。垂直同期信号の期間に31回以下の非同期パルスを
カウントした場合、このロック状態は継続される。即ち
水平同期分離回路１はフライホイールのような動作によ
り複合同期信号から水平同期信号を分離する。
【００２３】図５は図１に示す垂直同期分離回路３の回
路図である。図において30は公知の位相比較器であっ
て、端子Ｖへ与えられたパルス信号の立ち下がり時点と
端子Ｒへ与えられた立ち下がり時点とを比較し、前者よ
り後者が遅れている場合、その遅れている位相差の期
間、負のパルスを端子Ｄへ出力する。
路図である。図において30は公知の位相比較器であっ
て、端子Ｖへ与えられたパルス信号の立ち下がり時点と
端子Ｒへ与えられた立ち下がり時点とを比較し、前者よ
り後者が遅れている場合、その遅れている位相差の期
間、負のパルスを端子Ｄへ出力する。
【００２４】図６は図５における公知の位相比較器30の
動作を示すタイムチャートである。図において(a) は端
子Ｒの電圧を示し、(b) は端子Ｖの電圧を示し、(c) は
端子Ｄの電圧を示している。生成水平同期信号はインバ
ータ31を介して位相比較器30の端子Ｖへ与えられ、複合
同期信号はインバータ32を介して位相比較器30の端子Ｒ
へ与えられる。それ故、位相比較器30は、生成水平同期
信号の立ち上がり時点と複合同期信号の立ち上がり時点
とを比較し、前者より後者が遅れている場合、その遅れ
ている位相差の期間、負のパルスを端子Ｄへ出力する。
動作を示すタイムチャートである。図において(a) は端
子Ｒの電圧を示し、(b) は端子Ｖの電圧を示し、(c) は
端子Ｄの電圧を示している。生成水平同期信号はインバ
ータ31を介して位相比較器30の端子Ｖへ与えられ、複合
同期信号はインバータ32を介して位相比較器30の端子Ｒ
へ与えられる。それ故、位相比較器30は、生成水平同期
信号の立ち上がり時点と複合同期信号の立ち上がり時点
とを比較し、前者より後者が遅れている場合、その遅れ
ている位相差の期間、負のパルスを端子Ｄへ出力する。
【００２５】図７は垂直同期分離回路３の動作を模式的
に示すタイムチャートである。図において(a) は複合同
期信号を示し、水平同期信号は負のパルスとして複合同
期信号に含まれ時点ｔ0 から時点ｔ5 までの期間が垂直
同期信号であり、その期間において時点ｔ1 から時点ｔ
2 まで及び時点ｔ3 から時点ｔ4 までの期間の正のパル
スが垂直同期信号の期間における水平同期信号のパルス
である。(b) は生成水平同期信号である負パルスをを示
し、複合同期信号に含まれる第１水平同期信号に同期し
ている。(c) は端子Ｄの電圧を示し、垂直同期信号の始
点である時点ｔ0 において立ち下がり、時点ｔ1 におい
て立ち上がり、時点ｔ2 において再び立ち下がり、時点
ｔ3 において再び立ち上がり、時点ｔ4 において３回目
に立ち下がり、垂直同期信号の終点である時点ｔ5 にお
いて立ち上がっている。垂直同期信号はその始点である
時点ｔ0 における立ち下がりが有意である故、端子Ｄの
電圧は生成垂直同期信号として使用できる。
に示すタイムチャートである。図において(a) は複合同
期信号を示し、水平同期信号は負のパルスとして複合同
期信号に含まれ時点ｔ0 から時点ｔ5 までの期間が垂直
同期信号であり、その期間において時点ｔ1 から時点ｔ
2 まで及び時点ｔ3 から時点ｔ4 までの期間の正のパル
スが垂直同期信号の期間における水平同期信号のパルス
である。(b) は生成水平同期信号である負パルスをを示
し、複合同期信号に含まれる第１水平同期信号に同期し
ている。(c) は端子Ｄの電圧を示し、垂直同期信号の始
点である時点ｔ0 において立ち下がり、時点ｔ1 におい
て立ち上がり、時点ｔ2 において再び立ち下がり、時点
ｔ3 において再び立ち上がり、時点ｔ4 において３回目
に立ち下がり、垂直同期信号の終点である時点ｔ5 にお
いて立ち上がっている。垂直同期信号はその始点である
時点ｔ0 における立ち下がりが有意である故、端子Ｄの
電圧は生成垂直同期信号として使用できる。
【００２６】図８は垂直同期分離回路３の動作を模式的
に示す他のタイムチャートである。図において(a) は他
の複合同期信号を示し、水平同期信号は負のパルスとし
て複合同期信号に含まれ、時点ｔ6 から時点ｔ8 までの
期間が垂直同期信号であり、その期間において水平同期
信号は含まれていない。(b) は生成水平同期信号である
負パルスを示し、複合同期信号に含まれる水平同期信号
に同期している。そして、垂直同期信号の始点である時
点ｔ6 において立ち下がり、時点ｔ7 において立ち上が
り、以後、以前と同じ周期で負パルスが継続し、垂直同
期信号の終点である時点ｔ8 においても同様である。
(c) は端子Ｄの電圧を示し、時点ｔ7 において立ち下が
り、時点ｔ8 において立ち上がる。時点ｔ7 は垂直同期
信号の始点である時点ｔ6 より生成水平同期信号の負パ
ルスのパルス幅の期間だけ遅れているが、その位相差は
無視することができる故、端子Ｄの電圧は生成垂直同期
信号として使用できる。このように位相を合わせた複合
同期信号及び生成水平同期信号の位相を比較することに
より、位相のあっていない期間として垂直同期信号が分
離される。
に示す他のタイムチャートである。図において(a) は他
の複合同期信号を示し、水平同期信号は負のパルスとし
て複合同期信号に含まれ、時点ｔ6 から時点ｔ8 までの
期間が垂直同期信号であり、その期間において水平同期
信号は含まれていない。(b) は生成水平同期信号である
負パルスを示し、複合同期信号に含まれる水平同期信号
に同期している。そして、垂直同期信号の始点である時
点ｔ6 において立ち下がり、時点ｔ7 において立ち上が
り、以後、以前と同じ周期で負パルスが継続し、垂直同
期信号の終点である時点ｔ8 においても同様である。
(c) は端子Ｄの電圧を示し、時点ｔ7 において立ち下が
り、時点ｔ8 において立ち上がる。時点ｔ7 は垂直同期
信号の始点である時点ｔ6 より生成水平同期信号の負パ
ルスのパルス幅の期間だけ遅れているが、その位相差は
無視することができる故、端子Ｄの電圧は生成垂直同期
信号として使用できる。このように位相を合わせた複合
同期信号及び生成水平同期信号の位相を比較することに
より、位相のあっていない期間として垂直同期信号が分
離される。
【００２７】そして本発明に係る同期分離回路を備えた
モニタは、複合同期信号に含まれる水平同期信号の周波
数のＭ倍のクロックを生成し、そのクロックに基づいて
水平・垂直同期信号を分離し、パーソナルコンピュータ
から与えられる映像信号をディスプレイに表示する。
モニタは、複合同期信号に含まれる水平同期信号の周波
数のＭ倍のクロックを生成し、そのクロックに基づいて
水平・垂直同期信号を分離し、パーソナルコンピュータ
から与えられる映像信号をディスプレイに表示する。
【００２８】第３発明におけるモニタは、第１発明又は
第２発明における同期分離回路を備えている故、複合同
期信号の周波数による制約を受けることなく、複数の複
合同期信号による映像をディスプレイに表示することが
でき、マルチスキャン用モニタとして機能する優れた効
果を奏する。
第２発明における同期分離回路を備えている故、複合同
期信号の周波数による制約を受けることなく、複数の複
合同期信号による映像をディスプレイに表示することが
でき、マルチスキャン用モニタとして機能する優れた効
果を奏する。
【００２９】
【発明の効果】以上詳述したように第１発明及び第２発
明において、複合同期信号に含まれる第１水平同期信号
のＭ倍の周波数のクロックを生成し、生成したクロック
に基づいて第１水平同期信号が所定回数連続して入力し
ている場合、前記クロックに基づいて生成した第２水平
同期信号を生成水平同期信号として出力し、複合同期信
号の位相を遅らせて第１水平同期信号と第２水平同期信
号との位相を整合させ、位相が整合した複合同期信号及
び第２水平同期信号の位相を比較することにより位相差
を検出して、生成垂直同期信号として出力する。それ
故、複合同期信号の周波数による制約を受けることな
く、マルチスキャン用モニタの同期分離回路を構成でき
る優れた効果を奏する。
明において、複合同期信号に含まれる第１水平同期信号
のＭ倍の周波数のクロックを生成し、生成したクロック
に基づいて第１水平同期信号が所定回数連続して入力し
ている場合、前記クロックに基づいて生成した第２水平
同期信号を生成水平同期信号として出力し、複合同期信
号の位相を遅らせて第１水平同期信号と第２水平同期信
号との位相を整合させ、位相が整合した複合同期信号及
び第２水平同期信号の位相を比較することにより位相差
を検出して、生成垂直同期信号として出力する。それ
故、複合同期信号の周波数による制約を受けることな
く、マルチスキャン用モニタの同期分離回路を構成でき
る優れた効果を奏する。
【００３０】また第３発明において、第１発明又は第２
発明による同期分離回路を備えている故、パーソナルコ
ンピュータから与えられる異なる周波数の複合同期信号
から同一回路で水平・垂直同期信号を分離し映像をディ
スプレイに表示する優れた効果を奏する。
発明による同期分離回路を備えている故、パーソナルコ
ンピュータから与えられる異なる周波数の複合同期信号
から同一回路で水平・垂直同期信号を分離し映像をディ
スプレイに表示する優れた効果を奏する。
【図１】本発明に係る同期分離回路のブロック図であ
る。
る。
【図２】図１の同期分離回路へ入力される複合同期信号
の波形図である。
の波形図である。
【図３】図１に示すクロック生成回路のブロック図であ
る。
る。
【図４】図１に示す水平同期分離回路のブロック図であ
る。
る。
【図５】図１に示す垂直同期分離回路のブロック図であ
る。
る。
【図６】図５に示す位相比較器の動作を示すタイムチャ
ートである。
ートである。
【図７】図５の垂直同期分離回路の動作を示すタイムチ
ャートである。
ャートである。
【図８】図５の垂直同期分離回路の動作を示す他のタイ
ムチャートである。
ムチャートである。
【図９】従来のディジタル方式の水平同期分離回路のブ
ロック図である。
ロック図である。
【図１０】図９の水平同期分離回路の動作を示すタイム
チャートである。
チャートである。
１ 水平同期分離回路 ２ クロック生成回路 ３ 垂直同期分離回路 ４ 遅延回路 ５ 自励発振器 ６ デコーダ ７ AND ゲート 10 パルス検出部 11,14,17 カウンタ 12 水平同期パルス生成部 13 同期検出部 15 判定部 16 非同期検出部 18 選択部 21 電圧制御発振器 22, 26 分周器 23, 30 位相比較器 24 チャージポンプ 25 ローパスフィルタ 31, 32 インバータ
Claims (3)
- 【請求項１】 外部から入力される複合同期信号から水
平同期信号及び垂直同期信号を分離する同期分離回路に
おいて、 前記複合同期信号に含まれる第１水平同期信号の周波数
のＭ（Ｍは自然数）倍の周波数のクロックを生成するク
ロック生成回路と、 所定期間入力される前記第１水平同期信号に基づき前記
クロック生成回路で生成したクロックの周波数を１／Ｍ
に分周して第２水平同期信号を生成する水平同期信号生
成回路と、 該水平同期信号生成回路で生成した第２水平同期信号及
び前記複合同期信号の位相を比較して得た位相差を垂直
同期信号として生成する垂直同期信号生成回路とを備え
たことを特徴とする同期分離回路。 - 【請求項２】 前記水平同期信号生成回路が、前記クロ
ック生成回路で生成したクロックの周波数を１／Ｍに分
周してパルスを生成するパルス生成回路と、 前記複合同期信号に含まれるパルスを検出するパルス検
出回路と、 該パルス検出回路で検出したパルス及び前記パルス生成
回路で生成したパルスが同期したか否かを識別する同期
識別回路と、 該同期識別回路で同期したことを連続して識別した回数
が所定回数となったことを判定する判定回路と、 該判定回路の判定結果に基づき前記パルス生成回路で生
成したパルスを第２水平同期信号として出力する回路と
を備え、前記垂直同期信号分離回路が、前記複合同期信
号の位相を遅らせて前記第１水平同期信号の位相を前記
第２水平同期信号の位相に整合させる位相整合回路と、 該位相整合回路で位相を整合させた複合同期信号及び前
記第２水平同期信号の位相を比較する位相比較回路と、 該位相比較回路で比較して得た位相差を垂直同期信号と
して出力する回路とを備えた請求項１記載の同期分離回
路。 - 【請求項３】 請求項１又は２記載の同期分離回路を備
えたことを特徴とするモニタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7042128A JPH08242391A (ja) | 1995-03-01 | 1995-03-01 | 同期分離回路及びモニタ |
| TW085101486A TW310515B (ja) | 1995-03-01 | 1996-02-07 | |
| KR1019960005294A KR960035417A (ko) | 1995-03-01 | 1996-02-29 | 동기 분리 회로 및 모니터 |
| CN96102720A CN1066303C (zh) | 1995-03-01 | 1996-03-01 | 同步分离电路及监控器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7042128A JPH08242391A (ja) | 1995-03-01 | 1995-03-01 | 同期分離回路及びモニタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08242391A true JPH08242391A (ja) | 1996-09-17 |
Family
ID=12627311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7042128A Pending JPH08242391A (ja) | 1995-03-01 | 1995-03-01 | 同期分離回路及びモニタ |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH08242391A (ja) |
| KR (1) | KR960035417A (ja) |
| CN (1) | CN1066303C (ja) |
| TW (1) | TW310515B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005148557A (ja) * | 2003-11-18 | 2005-06-09 | Sony Corp | 表示装置および投射型表示装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100897963B1 (ko) * | 2003-01-08 | 2009-05-18 | 엘지전자 주식회사 | 동기분리기의 클럭제공장치 및 방법 |
| US20090080538A1 (en) * | 2007-09-20 | 2009-03-26 | Aten International Co., Ltd. | Method and Apparatus for Decoding a Video Signal |
| CN101742078B (zh) * | 2008-01-31 | 2011-11-23 | 华为技术有限公司 | 一种同步时钟提取装置和方法 |
| TWI420483B (zh) * | 2009-06-12 | 2013-12-21 | Foxlink Image Tech Co Ltd | 同步訊號控制裝置及其控制方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62168019A (ja) * | 1986-01-20 | 1987-07-24 | Hitachi Ltd | 磁気式回転センサ |
-
1995
- 1995-03-01 JP JP7042128A patent/JPH08242391A/ja active Pending
-
1996
- 1996-02-07 TW TW085101486A patent/TW310515B/zh active
- 1996-02-29 KR KR1019960005294A patent/KR960035417A/ko not_active Application Discontinuation
- 1996-03-01 CN CN96102720A patent/CN1066303C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005148557A (ja) * | 2003-11-18 | 2005-06-09 | Sony Corp | 表示装置および投射型表示装置 |
| US7880709B2 (en) | 2003-11-18 | 2011-02-01 | Sony Corporation | Display and projection type display |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1066303C (zh) | 2001-05-23 |
| KR960035417A (ko) | 1996-10-24 |
| TW310515B (ja) | 1997-07-11 |
| CN1134641A (zh) | 1996-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4769704A (en) | Synchronization signal generator | |
| CA2263221C (en) | Pll circuit for digital display apparatus | |
| KR100376631B1 (ko) | 동기화장치및동기화방법 | |
| JPH08242391A (ja) | 同期分離回路及びモニタ | |
| JPH09512415A (ja) | 同期信号からクロック信号を獲得する装置及びこの装置を設けたビデオレコーダ | |
| JP3318821B2 (ja) | 信号判別回路及び同期信号発生器 | |
| JPS648952B2 (ja) | ||
| JPH1056581A (ja) | 表示装置用のｐｌｌ回路 | |
| JP2541124B2 (ja) | オ―ディオサンプリングクロック発生装置 | |
| JP2002006823A (ja) | ディスプレイ装置 | |
| JPH0832833A (ja) | ビデオシステムパルス生成回路 | |
| KR100219516B1 (ko) | 수평 동기 신호용 위상 동기 루프 | |
| JPH09130237A (ja) | Ｐｌｌ回路及び転送データ信号処理装置 | |
| JPH024087A (ja) | Ｐｌｌ回路 | |
| JP2713063B2 (ja) | デジタル画像生成装置 | |
| JP2517443B2 (ja) | テレビカメラの同期回路 | |
| JP2515097Y2 (ja) | カラーフレーム検出回路 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JPH09312784A (ja) | 垂直同期回路及びタイミングコントローラ | |
| JPH08336061A (ja) | Ｐｌｌ装置 | |
| JPH09191416A (ja) | 映像表示装置 | |
| JPH05300470A (ja) | クロック信号生成回路 | |
| JPH10191097A (ja) | 同期信号処理回路 | |
| JPH1155545A (ja) | 同期信号発生装置 | |
| JPH07123366A (ja) | スキュー検出回路 |