JPH1155545A - 同期信号発生装置 - Google Patents
同期信号発生装置Info
- Publication number
- JPH1155545A JPH1155545A JP21173397A JP21173397A JPH1155545A JP H1155545 A JPH1155545 A JP H1155545A JP 21173397 A JP21173397 A JP 21173397A JP 21173397 A JP21173397 A JP 21173397A JP H1155545 A JPH1155545 A JP H1155545A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronizing signal
- vertical
- output
- vertical synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【課題】 入力される複合同期信号が欠落やとびなどの
障害により不安定となっても、安定した水平同期信号を
発生する同期信号発生装置を実現する。 【解決手段】 垂直同期ノイズ除去回路１２の出力する
垂直同期信号ｆを一定のパルス幅に変換するパルス幅変
換回路１を設けるとともに、カウントダウン式垂直同期
発生部１３が複合同期信号Ｘに含まれる垂直同期信号の
正規の周期性の有無を示す判定信号ｇをパルス幅変換回
路１へ出力し、パルス幅変換回路１では、判定信号ｇが
複合同期信号Ｘに含まれる垂直同期信号の正規の周期性
が無いことを示す場合に垂直同期信号ｆを一定のパルス
幅に変換した信号ｈを出力し、この信号ｈにより位相比
較器１４の出力をオープンにする。これにより、複合同
期信号Ｘが不安定になっても、ＰＬＬ回路１８の水平同
期のロック動作に不具合を与える信号がＬＰＦ１５，Ｖ
ＣＯ１６へ入力されず、水平同期のロック動作を安定に
行える。
障害により不安定となっても、安定した水平同期信号を
発生する同期信号発生装置を実現する。 【解決手段】 垂直同期ノイズ除去回路１２の出力する
垂直同期信号ｆを一定のパルス幅に変換するパルス幅変
換回路１を設けるとともに、カウントダウン式垂直同期
発生部１３が複合同期信号Ｘに含まれる垂直同期信号の
正規の周期性の有無を示す判定信号ｇをパルス幅変換回
路１へ出力し、パルス幅変換回路１では、判定信号ｇが
複合同期信号Ｘに含まれる垂直同期信号の正規の周期性
が無いことを示す場合に垂直同期信号ｆを一定のパルス
幅に変換した信号ｈを出力し、この信号ｈにより位相比
較器１４の出力をオープンにする。これにより、複合同
期信号Ｘが不安定になっても、ＰＬＬ回路１８の水平同
期のロック動作に不具合を与える信号がＬＰＦ１５，Ｖ
ＣＯ１６へ入力されず、水平同期のロック動作を安定に
行える。
Description
【０００１】
【発明の属する技術分野】この発明は、複合同期信号を
入力して水平同期信号および垂直同期信号を発生する同
期信号発生装置に関するものである。
入力して水平同期信号および垂直同期信号を発生する同
期信号発生装置に関するものである。
【０００２】
【従来の技術】従来の同期信号発生装置について図面を
参照しながら説明する。図３は従来の同期信号発生装置
の構成を示すブロック図である。図３において、２は垂
直同期抜き取り回路、１１は等化パルス除去回路、１２
は垂直同期ノイズ除去回路、１３はカウントダウン式垂
直同期発生部、１４は位相比較器、１５はＬＰＦ（低域
フィルタ）、１６はＶＣＯ（電圧制御発振器）、１７は
分周器、１８はＰＬＬ回路である。また、図４，図５は
図３に示す従来の同期信号発生装置の各部の信号のタイ
ミング図である。
参照しながら説明する。図３は従来の同期信号発生装置
の構成を示すブロック図である。図３において、２は垂
直同期抜き取り回路、１１は等化パルス除去回路、１２
は垂直同期ノイズ除去回路、１３はカウントダウン式垂
直同期発生部、１４は位相比較器、１５はＬＰＦ（低域
フィルタ）、１６はＶＣＯ（電圧制御発振器）、１７は
分周器、１８はＰＬＬ回路である。また、図４，図５は
図３に示す従来の同期信号発生装置の各部の信号のタイ
ミング図である。
【０００３】外部入力される複合同期信号Ｘは、水平同
期信号（ＸH ）と、垂直同期信号（ＸV ）と、垂直同期
信号の前後に設けられた等化パルスとを含むものであ
る。この複合同期信号Ｘは等化パルス除去回路１１に入
力され、垂直同期信号ＸV とその前後の等化パルスとが
除去された信号ａ（すなわち水平同期信号ＸH ）がＰＬ
Ｌ回路１８へ入力される。
期信号（ＸH ）と、垂直同期信号（ＸV ）と、垂直同期
信号の前後に設けられた等化パルスとを含むものであ
る。この複合同期信号Ｘは等化パルス除去回路１１に入
力され、垂直同期信号ＸV とその前後の等化パルスとが
除去された信号ａ（すなわち水平同期信号ＸH ）がＰＬ
Ｌ回路１８へ入力される。
【０００４】ＰＬＬ回路１８は、位相比較器１４，ＬＰ
Ｆ１５，ＶＣＯ１６および分周器１７により構成され、
分周器１７から出力される水平同期信号Ｙと、外部から
入力される複合同期信号Ｘから垂直同期信号ＸV と等化
パルスが除去された信号ａに含まれる水平同期信号ＸH
とをロックさせる。位相比較器１４は、例えば２つの入
力の排他的論理和を生成出力する回路で構成され、等化
パルス除去回路１１によって外部入力の複合同期信号Ｘ
から垂直同期信号ＸV と等化パルスが除去された信号ａ
と、分周器１７から出力される水平同期信号Ｙとの位相
を比較してその位相差信号ｂをＬＰＦ１５へ出力する。
なお、位相差信号ｂは、位相比較方式により異なるの
で、図４には示していない。
Ｆ１５，ＶＣＯ１６および分周器１７により構成され、
分周器１７から出力される水平同期信号Ｙと、外部から
入力される複合同期信号Ｘから垂直同期信号ＸV と等化
パルスが除去された信号ａに含まれる水平同期信号ＸH
とをロックさせる。位相比較器１４は、例えば２つの入
力の排他的論理和を生成出力する回路で構成され、等化
パルス除去回路１１によって外部入力の複合同期信号Ｘ
から垂直同期信号ＸV と等化パルスが除去された信号ａ
と、分周器１７から出力される水平同期信号Ｙとの位相
を比較してその位相差信号ｂをＬＰＦ１５へ出力する。
なお、位相差信号ｂは、位相比較方式により異なるの
で、図４には示していない。
【０００５】ＬＰＦ１５は、例えば信号ラインと直列に
抵抗、並列にコンデンサを接続した回路で構成され、位
相比較器１４からの位相差信号ｂを入力し、出力信号ｃ
はＶＣＯ１６の発振周波数の制御電圧となる。ＶＣＯ１
６は、例えばインダクタンス（Ｌ）と容量（Ｃ）とを共
振させて発振させる構成とし、発振周波数制御は例えば
可変容量ダイオードに加える直流電圧を変化させること
によって容量（Ｃ）を変化させて行い、基準クロックｄ
を出力する。
抵抗、並列にコンデンサを接続した回路で構成され、位
相比較器１４からの位相差信号ｂを入力し、出力信号ｃ
はＶＣＯ１６の発振周波数の制御電圧となる。ＶＣＯ１
６は、例えばインダクタンス（Ｌ）と容量（Ｃ）とを共
振させて発振させる構成とし、発振周波数制御は例えば
可変容量ダイオードに加える直流電圧を変化させること
によって容量（Ｃ）を変化させて行い、基準クロックｄ
を出力する。
【０００６】分周器１７は、前段分周器および後段分周
器からなり、ＶＣＯ１６の出力する基準クロックｄを前
段分周器で分周し、それをさらに後段分周器で分周した
信号を水平同期信号Ｙとして、外部および位相比較器１
４へ出力する。また、水平同期信号Ｙの２倍の周波数の
信号ｊをカウントダウン式垂直同期発生部１３へクロッ
クとして出力する。この信号ｊは水平同期信号Ｙを生成
する過程で生成され、水平同期信号Ｙが２ｎ分周（ｎは
整数）とすれば、信号ｊはｎ分周したものである。信号
ｊを水平同期信号Ｙの２倍の周波数とするのは、例えば
ＮＴＳＣ方式のＴＶ信号では、垂直同期の周波数が水平
同期の周波数の２６２．５倍であり、カウントダウン式
垂直同期発生部１３のクロックとして水平同期信号Ｙの
２倍の周波数を用いると便利だからである。
器からなり、ＶＣＯ１６の出力する基準クロックｄを前
段分周器で分周し、それをさらに後段分周器で分周した
信号を水平同期信号Ｙとして、外部および位相比較器１
４へ出力する。また、水平同期信号Ｙの２倍の周波数の
信号ｊをカウントダウン式垂直同期発生部１３へクロッ
クとして出力する。この信号ｊは水平同期信号Ｙを生成
する過程で生成され、水平同期信号Ｙが２ｎ分周（ｎは
整数）とすれば、信号ｊはｎ分周したものである。信号
ｊを水平同期信号Ｙの２倍の周波数とするのは、例えば
ＮＴＳＣ方式のＴＶ信号では、垂直同期の周波数が水平
同期の周波数の２６２．５倍であり、カウントダウン式
垂直同期発生部１３のクロックとして水平同期信号Ｙの
２倍の周波数を用いると便利だからである。
【０００７】また、外部入力される複合同期信号Ｘは垂
直同期抜き取り回路２にも入力され、垂直同期抜き取り
回路２では、外部から入力される複合同期信号Ｘから垂
直同期信号ｅを取り出し、垂直同期ノイズ除去回路１２
でノイズを除去した垂直同期信号ｆがカウントダウン式
垂直同期発生部１３へ入力される。カウントダウン式垂
直同期発生部１３では、分周器１７から出力される水平
同期信号Ｙの２倍の周波数の信号ｊを基準としてカウン
トダウンして垂直同期信号Ｚを発生する。さらに、垂直
同期ノイズ除去回路１２から出力される垂直同期信号ｆ
の正規の周期性の有無を調べ、この垂直同期信号ｆの正
規の周期性の有無を複合同期信号Ｘに含まれる垂直同期
信号ＸV の正規の周期性の有無として判定する。垂直同
期信号ＸV の正規の周期性が有ると判定されるときに
は、入力した垂直同期信号ｆをそのまま垂直同期信号Ｚ
として出力し、また、制御信号ｉを出力してそのパルス
幅ｔ2 の間、位相比較器１４の出力をオープンにし、位
相比較器１４の出力をＬＰＦ１５へ入力しないようにす
る。この位相比較器１４の出力をオープンにするのは、
カウントダウン式垂直同期発生部１３のクロック（信号
ｊ）のカウント値がＮ0 ±αの間である。ここで、Ｎ0
は正規の垂直同期のカウント値であり（ＮＴＳＣでは５
２５）、αは位相比較器１４の出力をオープンにしてい
る間で、等化パルスの存在する期間が含まれるように設
定する（ＮＴＳＣでは１０以上）。垂直同期信号ＸV の
正規の周期性が無いと判定されるときには、クロック
（信号ｊ）をカウントダウンして正規の垂直同期信号の
周期〔ＮＴＳＣでは１Ｖ＝（Ｈ／２）×５２５〕を生成
して垂直同期信号Ｚを出力する。
直同期抜き取り回路２にも入力され、垂直同期抜き取り
回路２では、外部から入力される複合同期信号Ｘから垂
直同期信号ｅを取り出し、垂直同期ノイズ除去回路１２
でノイズを除去した垂直同期信号ｆがカウントダウン式
垂直同期発生部１３へ入力される。カウントダウン式垂
直同期発生部１３では、分周器１７から出力される水平
同期信号Ｙの２倍の周波数の信号ｊを基準としてカウン
トダウンして垂直同期信号Ｚを発生する。さらに、垂直
同期ノイズ除去回路１２から出力される垂直同期信号ｆ
の正規の周期性の有無を調べ、この垂直同期信号ｆの正
規の周期性の有無を複合同期信号Ｘに含まれる垂直同期
信号ＸV の正規の周期性の有無として判定する。垂直同
期信号ＸV の正規の周期性が有ると判定されるときに
は、入力した垂直同期信号ｆをそのまま垂直同期信号Ｚ
として出力し、また、制御信号ｉを出力してそのパルス
幅ｔ2 の間、位相比較器１４の出力をオープンにし、位
相比較器１４の出力をＬＰＦ１５へ入力しないようにす
る。この位相比較器１４の出力をオープンにするのは、
カウントダウン式垂直同期発生部１３のクロック（信号
ｊ）のカウント値がＮ0 ±αの間である。ここで、Ｎ0
は正規の垂直同期のカウント値であり（ＮＴＳＣでは５
２５）、αは位相比較器１４の出力をオープンにしてい
る間で、等化パルスの存在する期間が含まれるように設
定する（ＮＴＳＣでは１０以上）。垂直同期信号ＸV の
正規の周期性が無いと判定されるときには、クロック
（信号ｊ）をカウントダウンして正規の垂直同期信号の
周期〔ＮＴＳＣでは１Ｖ＝（Ｈ／２）×５２５〕を生成
して垂直同期信号Ｚを出力する。
【０００８】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、外部入力される複合同期信号Ｘが欠落やと
びなどの障害により不安定となり、カウントダウン式垂
直同期発生部１３において垂直同期信号ＸV の正規の周
期性が無いと判定され、位相比較器１４の出力がＬＰＦ
１５へ入力されている状況では、垂直同期信号ＸV の前
後の等化パルスを除去する等化パルス除去回路１１も安
定に動作せず、ＰＬＬ回路１８の水平同期のロック動作
が安定に行われない。すなわち、安定に動作していない
等化パルス除去回路１１から出力されたＰＬＬ回路１８
の位相比較器１４への入力には、複合同期信号Ｘの垂直
同期信号ＸV やその前後の等化パルスが含まれるため、
位相比較器１４では垂直同期信号ＸV 付近で正常な位相
比較ができず、ＰＬＬ回路１８の水平同期のロック動作
に支障をきたし、発生する水平同期信号Ｙが不安定にな
るという問題があった。
の構成では、外部入力される複合同期信号Ｘが欠落やと
びなどの障害により不安定となり、カウントダウン式垂
直同期発生部１３において垂直同期信号ＸV の正規の周
期性が無いと判定され、位相比較器１４の出力がＬＰＦ
１５へ入力されている状況では、垂直同期信号ＸV の前
後の等化パルスを除去する等化パルス除去回路１１も安
定に動作せず、ＰＬＬ回路１８の水平同期のロック動作
が安定に行われない。すなわち、安定に動作していない
等化パルス除去回路１１から出力されたＰＬＬ回路１８
の位相比較器１４への入力には、複合同期信号Ｘの垂直
同期信号ＸV やその前後の等化パルスが含まれるため、
位相比較器１４では垂直同期信号ＸV 付近で正常な位相
比較ができず、ＰＬＬ回路１８の水平同期のロック動作
に支障をきたし、発生する水平同期信号Ｙが不安定にな
るという問題があった。
【０００９】この発明の目的は、入力される複合同期信
号が欠落やとびなどの障害により不安定となった場合で
も、安定した水平同期信号を発生することができる同期
信号発生装置を提供することである。
号が欠落やとびなどの障害により不安定となった場合で
も、安定した水平同期信号を発生することができる同期
信号発生装置を提供することである。
【００１０】
【課題を解決するための手段】この発明の同期信号発生
装置は、入力される複合同期信号から垂直同期信号とそ
の前後の等化パルスを除去する等化パルス除去回路と、
この等化パルス除去回路の出力を一方の入力とする位相
比較器，この位相比較器の出力を入力する低域フィル
タ，この低域フィルタの出力を制御入力とする電圧制御
発振器およびこの電圧制御発振器の出力を分周して水平
同期信号として外部出力するとともに位相比較器の他方
の入力へ出力する分周器からなるＰＬＬ回路と、入力さ
れる複合同期信号から垂直同期信号を取り出す垂直同期
検出部と、分周器の水平同期信号の２倍の周波数の信号
を基準としてカウントダウンして垂直同期信号を発生す
るとともに、垂直同期検出部で取り出す垂直同期信号の
正規の周期性の有無により複合同期信号に含まれる垂直
同期信号の正規の周期性の有無を判定する垂直同期発生
部と、垂直同期検出部で取り出した垂直同期信号を一定
のパルス幅に変換し、垂直同期発生部で複合同期信号に
含まれる垂直同期信号の正規の周期性が無いと判定され
たときに一定のパルス幅に変換した信号により位相比較
器の出力をオープンにするパルス幅変換回路とを備えて
いる。
装置は、入力される複合同期信号から垂直同期信号とそ
の前後の等化パルスを除去する等化パルス除去回路と、
この等化パルス除去回路の出力を一方の入力とする位相
比較器，この位相比較器の出力を入力する低域フィル
タ，この低域フィルタの出力を制御入力とする電圧制御
発振器およびこの電圧制御発振器の出力を分周して水平
同期信号として外部出力するとともに位相比較器の他方
の入力へ出力する分周器からなるＰＬＬ回路と、入力さ
れる複合同期信号から垂直同期信号を取り出す垂直同期
検出部と、分周器の水平同期信号の２倍の周波数の信号
を基準としてカウントダウンして垂直同期信号を発生す
るとともに、垂直同期検出部で取り出す垂直同期信号の
正規の周期性の有無により複合同期信号に含まれる垂直
同期信号の正規の周期性の有無を判定する垂直同期発生
部と、垂直同期検出部で取り出した垂直同期信号を一定
のパルス幅に変換し、垂直同期発生部で複合同期信号に
含まれる垂直同期信号の正規の周期性が無いと判定され
たときに一定のパルス幅に変換した信号により位相比較
器の出力をオープンにするパルス幅変換回路とを備えて
いる。
【００１１】この構成によれば、入力される複合同期信
号が欠落やとびなどの障害により不安定となった場合で
も、垂直同期発生部で複合同期信号に含まれる垂直同期
信号の正規の周期性が無いと判定されたときに、垂直同
期検出部で取り出した垂直同期信号を一定のパルス幅に
変換した信号により位相比較器の出力をオープンにする
ことにより、複合同期信号に含まれる垂直同期信号やそ
の付近の等化パルスなど、ＰＬＬ回路の水平同期のロッ
ク動作に不具合を与える信号が低域フィルタ，電圧制御
発振器へ入力されないため、水平同期のロック動作を安
定に行うことができ、安定した水平同期信号を発生する
ことができる。
号が欠落やとびなどの障害により不安定となった場合で
も、垂直同期発生部で複合同期信号に含まれる垂直同期
信号の正規の周期性が無いと判定されたときに、垂直同
期検出部で取り出した垂直同期信号を一定のパルス幅に
変換した信号により位相比較器の出力をオープンにする
ことにより、複合同期信号に含まれる垂直同期信号やそ
の付近の等化パルスなど、ＰＬＬ回路の水平同期のロッ
ク動作に不具合を与える信号が低域フィルタ，電圧制御
発振器へ入力されないため、水平同期のロック動作を安
定に行うことができ、安定した水平同期信号を発生する
ことができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながち説明する。図１は本発明の実施
の形態の同期信号発生装置の構成を示すブロック図であ
る。図１において、１はパルス幅変換回路、２は垂直同
期抜き取り回路、１１は等化パルス除去回路、１２は垂
直同期ノイズ除去回路、１３はカウントダウン式垂直同
期発生部、１４は位相比較器、１５はＬＰＦ（低域フィ
ルタ）、１６はＶＣＯ（電圧制御発振器）、１７は分周
器、１８はＰＬＬ回路である。なお、垂直同期検出部
は、垂直同期抜き取り回路２および垂直同期ノイズ除去
回路１２からなる。また、図２は図１に示す本発明の実
施の形態の同期信号発生装置の各部の信号のタイミング
図であり、信号Ｘ，ａ，Ｙ，ｊのタイミングについては
従来例の図４と同様である。
て、図面を参照しながち説明する。図１は本発明の実施
の形態の同期信号発生装置の構成を示すブロック図であ
る。図１において、１はパルス幅変換回路、２は垂直同
期抜き取り回路、１１は等化パルス除去回路、１２は垂
直同期ノイズ除去回路、１３はカウントダウン式垂直同
期発生部、１４は位相比較器、１５はＬＰＦ（低域フィ
ルタ）、１６はＶＣＯ（電圧制御発振器）、１７は分周
器、１８はＰＬＬ回路である。なお、垂直同期検出部
は、垂直同期抜き取り回路２および垂直同期ノイズ除去
回路１２からなる。また、図２は図１に示す本発明の実
施の形態の同期信号発生装置の各部の信号のタイミング
図であり、信号Ｘ，ａ，Ｙ，ｊのタイミングについては
従来例の図４と同様である。
【００１３】この実施の形態の同期信号発生装置は、図
３に示す従来の同期信号発生装置とは位相比較器１４の
出力をオープンにする期間が異なる。すなわち、この実
施の形態では、垂直同期ノイズ除去回路１２の出力する
垂直同期信号ｆを一定のパルス幅に変換するパルス幅変
換回路１を設けるとともに、カウントダウン式垂直同期
発生部１３が垂直同期信号ｆの正規の周期性の有無を調
べ、複合同期信号Ｘに含まれる垂直同期信号ＸV の正規
の周期性の有無を示す判定信号ｇをパルス幅変換回路１
へ出力し、パルス幅変換回路１では、判定信号ｇが複合
同期信号Ｘに含まれる垂直同期信号ＸV の正規の周期性
が無いことを示す場合に垂直同期信号ｆを一定のパルス
幅ｔ1 に変換した信号ｈを出力し、この信号ｈのパルス
のタイミングで位相比較器１４の出力をオープンにする
ようにしている。この位相比較器１４の出力をオープン
にする期間すなわち信号ｈのパルス幅ｔ1 は、等化パル
スを除去できる期間すなわち１０Ｈ程度（Ｈは１水平走
査期間）にしている。なお、位相比較器１４の出力をオ
ープンにするためには、従来例同様、位相比較器１４と
ＬＰＦ１５との間に常閉のスイッチを設けておき、その
スイッチを開（オフ）にすればよい。このスイッチには
例えば３ステートバッファを用い、制御信号として信号
ｈを入力する。また、その他の構成および動作は図３に
示す従来例と同様であり、説明を省略する。
３に示す従来の同期信号発生装置とは位相比較器１４の
出力をオープンにする期間が異なる。すなわち、この実
施の形態では、垂直同期ノイズ除去回路１２の出力する
垂直同期信号ｆを一定のパルス幅に変換するパルス幅変
換回路１を設けるとともに、カウントダウン式垂直同期
発生部１３が垂直同期信号ｆの正規の周期性の有無を調
べ、複合同期信号Ｘに含まれる垂直同期信号ＸV の正規
の周期性の有無を示す判定信号ｇをパルス幅変換回路１
へ出力し、パルス幅変換回路１では、判定信号ｇが複合
同期信号Ｘに含まれる垂直同期信号ＸV の正規の周期性
が無いことを示す場合に垂直同期信号ｆを一定のパルス
幅ｔ1 に変換した信号ｈを出力し、この信号ｈのパルス
のタイミングで位相比較器１４の出力をオープンにする
ようにしている。この位相比較器１４の出力をオープン
にする期間すなわち信号ｈのパルス幅ｔ1 は、等化パル
スを除去できる期間すなわち１０Ｈ程度（Ｈは１水平走
査期間）にしている。なお、位相比較器１４の出力をオ
ープンにするためには、従来例同様、位相比較器１４と
ＬＰＦ１５との間に常閉のスイッチを設けておき、その
スイッチを開（オフ）にすればよい。このスイッチには
例えば３ステートバッファを用い、制御信号として信号
ｈを入力する。また、その他の構成および動作は図３に
示す従来例と同様であり、説明を省略する。
【００１４】以上のようにこの実施の形態によれば、入
力される複合同期信号Ｘが欠落やとびなどの障害により
不安定となった場合でも、カウントダウン式垂直同期発
生部１３で複合同期信号Ｘに含まれる垂直同期信号ＸV
の正規の周期性が無いと判定されたときに、パルス幅変
換回路１が垂直同期信号ｆを一定のパルス幅に変換した
信号ｈを出力し、この信号ｈにより位相比較器１４の出
力をオープンにすることにより、複合同期信号Ｘに含ま
れる垂直同期信号ＸV やその付近の等化パルスなど、Ｐ
ＬＬ回路１８の水平同期のロック動作に不具合を与える
信号がＬＰＦ１５，ＶＣＯ１６へ入力されないため、水
平同期のロック動作を安定に行うことができ、安定した
水平同期信号Ｙを発生することができる。
力される複合同期信号Ｘが欠落やとびなどの障害により
不安定となった場合でも、カウントダウン式垂直同期発
生部１３で複合同期信号Ｘに含まれる垂直同期信号ＸV
の正規の周期性が無いと判定されたときに、パルス幅変
換回路１が垂直同期信号ｆを一定のパルス幅に変換した
信号ｈを出力し、この信号ｈにより位相比較器１４の出
力をオープンにすることにより、複合同期信号Ｘに含ま
れる垂直同期信号ＸV やその付近の等化パルスなど、Ｐ
ＬＬ回路１８の水平同期のロック動作に不具合を与える
信号がＬＰＦ１５，ＶＣＯ１６へ入力されないため、水
平同期のロック動作を安定に行うことができ、安定した
水平同期信号Ｙを発生することができる。
【００１５】なお、カウントダウン式垂直同期発生部１
３において、複合同期信号Ｘに含まれる垂直同期信号Ｘ
V の正規の周期性が有ると判定された場合は、位相比較
器１４の出力をオープンにしないようにしたが、これは
垂直同期信号ＸV に単発的なノイズが入ったときに位相
比較器１４の出力をオープンにしていると水平同期のロ
ック動作が乱されるためである。
３において、複合同期信号Ｘに含まれる垂直同期信号Ｘ
V の正規の周期性が有ると判定された場合は、位相比較
器１４の出力をオープンにしないようにしたが、これは
垂直同期信号ＸV に単発的なノイズが入ったときに位相
比較器１４の出力をオープンにしていると水平同期のロ
ック動作が乱されるためである。
【００１６】
【発明の効果】この発明の同期信号発生装置は、垂直同
期検出部で複合同期信号から取り出した垂直同期信号を
一定のパルス幅に変換するパルス幅変換回路を設け、垂
直同期発生部で複合同期信号に含まれる垂直同期信号の
正規の周期性が無いと判定されたときに、パルス幅変換
回路で垂直同期信号を一定のパルス幅に変換した信号に
より位相比較器の出力をオープンにすることにより、入
力される複合同期信号が欠落やとびなどの障害により不
安定となり、垂直同期信号の正規の周期性が無いと判定
された場合でも、複合同期信号に含まれる垂直同期信号
やその付近の等化パルスなど、ＰＬＬ回路の水平同期の
ロック動作に不具合を与える信号が位相比較器の後段の
低域フィルタ，電圧制御発振器へ入力されないため、水
平同期のロック動作を安定に行うことができ、安定した
水平同期信号を発生することができる。
期検出部で複合同期信号から取り出した垂直同期信号を
一定のパルス幅に変換するパルス幅変換回路を設け、垂
直同期発生部で複合同期信号に含まれる垂直同期信号の
正規の周期性が無いと判定されたときに、パルス幅変換
回路で垂直同期信号を一定のパルス幅に変換した信号に
より位相比較器の出力をオープンにすることにより、入
力される複合同期信号が欠落やとびなどの障害により不
安定となり、垂直同期信号の正規の周期性が無いと判定
された場合でも、複合同期信号に含まれる垂直同期信号
やその付近の等化パルスなど、ＰＬＬ回路の水平同期の
ロック動作に不具合を与える信号が位相比較器の後段の
低域フィルタ，電圧制御発振器へ入力されないため、水
平同期のロック動作を安定に行うことができ、安定した
水平同期信号を発生することができる。
【図１】本発明の実施の形態の同期信号発生装置の構成
を示すブロック図。
を示すブロック図。
【図２】本発明の実施の形態の同期信号発生装置の各部
の信号のタイミング図。
の信号のタイミング図。
【図３】従来の同期信号発生装置の構成を示すブロック
図。
図。
【図４】従来の同期信号発生装置の各部の信号のタイミ
ング図。
ング図。
【図５】従来の同期信号発生装置の各部の信号のタイミ
ング図。
ング図。
１ パルス幅変換回路 ２ 垂直同期抜き取り回路（垂直同期検出部） １１ 等化パルス除去回路 １２ 垂直同期ノイズ除去回路（垂直同期検出部） １３ カウントダウン式垂直同期発生部 １４ 位相比較器 １５ ＬＰＦ（低域フィルタ） １６ ＶＣＯ（電圧制御発振器） １７ 分周器 １８ ＰＬＬ回路
Claims (1)
- 【請求項１】 入力される複合同期信号から垂直同期信
号とその前後の等化パルスを除去する等化パルス除去回
路と、 この等化パルス除去回路の出力を一方の入力とする位相
比較器，この位相比較器の出力を入力する低域フィル
タ，この低域フィルタの出力を制御入力とする電圧制御
発振器およびこの電圧制御発振器の出力を分周して水平
同期信号として外部出力するとともに前記位相比較器の
他方の入力へ出力する分周器からなるＰＬＬ回路と、 前記入力される複合同期信号から垂直同期信号を取り出
す垂直同期検出部と、 前記分周器の水平同期信号の２倍の周波数の信号を基準
としてカウントダウンして垂直同期信号を発生するとと
もに、前記垂直同期検出部で取り出す垂直同期信号の正
規の周期性の有無により前記複合同期信号に含まれる垂
直同期信号の正規の周期性の有無を判定する垂直同期発
生部と、 前記垂直同期検出部で取り出した垂直同期信号を一定の
パルス幅に変換し、前記垂直同期発生部で前記複合同期
信号に含まれる垂直同期信号の正規の周期性が無いと判
定されたときに前記一定のパルス幅に変換した信号によ
り前記位相比較器の出力をオープンにするパルス幅変換
回路とを備えた同期信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21173397A JP3519247B2 (ja) | 1997-08-06 | 1997-08-06 | 同期信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21173397A JP3519247B2 (ja) | 1997-08-06 | 1997-08-06 | 同期信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1155545A true JPH1155545A (ja) | 1999-02-26 |
| JP3519247B2 JP3519247B2 (ja) | 2004-04-12 |
Family
ID=16610697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21173397A Expired - Fee Related JP3519247B2 (ja) | 1997-08-06 | 1997-08-06 | 同期信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3519247B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002066A (ko) * | 2001-06-30 | 2003-01-08 | 삼성전자 주식회사 | 동기신호 안정화 장치 |
-
1997
- 1997-08-06 JP JP21173397A patent/JP3519247B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002066A (ko) * | 2001-06-30 | 2003-01-08 | 삼성전자 주식회사 | 동기신호 안정화 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3519247B2 (ja) | 2004-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100265503B1 (ko) | 동기입력신호주파수와수평스캔주파수를동기시키는데사용되는위상동기루프를갖는비디오디스플레이장치 | |
| JP2000197016A (ja) | データ抽出回路 | |
| JP4509465B2 (ja) | 映像処理のためのコスト信号発生方法及び装置 | |
| JP3519247B2 (ja) | 同期信号発生装置 | |
| KR100727307B1 (ko) | 위상 고정 루프 | |
| JP3193535B2 (ja) | サンプリングクロック生成回路 | |
| JPH1175084A (ja) | フェーズ・ロックド・ループ回路 | |
| JPH1056581A (ja) | 表示装置用のｐｌｌ回路 | |
| KR100219516B1 (ko) | 수평 동기 신호용 위상 동기 루프 | |
| JPH08242391A (ja) | 同期分離回路及びモニタ | |
| JPH05268078A (ja) | 周波数監視機能を有するｐｌｌキャリブレーション回路 | |
| JP3165986B2 (ja) | Ｐｌｌ回路 | |
| JPH04215338A (ja) | Ｐｌｌ回路 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JPH08336061A (ja) | Ｐｌｌ装置 | |
| JP3249365B2 (ja) | サンプリングクロック再生回路 | |
| JP2793726B2 (ja) | 水平同期信号検出装置 | |
| JPH07226860A (ja) | Ｐｌｌ回路 | |
| JPH10257351A (ja) | 水平同期信号再生装置 | |
| JPH08288936A (ja) | 標本化クロック再生装置 | |
| JPH05207324A (ja) | 水平同期信号処理回路 | |
| JPH07107494A (ja) | オーディオサンプリングクロック発生装置 | |
| JPH0556304A (ja) | 映像信号同期回路 | |
| JPH05145788A (ja) | 水平同期分離回路 | |
| KR980007543A (ko) | 위상 동기 루프의 수평동기신호 입력단 보상장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040128 |
|
| LAPS | Cancellation because of no payment of annual fees |