KR960035417A - 동기 분리 회로 및 모니터 - Google Patents

동기 분리 회로 및 모니터 Download PDF

Info

Publication number
KR960035417A
KR960035417A KR1019960005294A KR19960005294A KR960035417A KR 960035417 A KR960035417 A KR 960035417A KR 1019960005294 A KR1019960005294 A KR 1019960005294A KR 19960005294 A KR19960005294 A KR 19960005294A KR 960035417 A KR960035417 A KR 960035417A
Authority
KR
South Korea
Prior art keywords
circuit
synchronizing signal
pulse
signal
generating
Prior art date
Application number
KR1019960005294A
Other languages
English (en)
Inventor
요시아끼 미우라
Original Assignee
다까노 야스아끼
상요덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다까노 야스아끼, 상요덴기 가부시끼가이샤 filed Critical 다까노 야스아끼
Publication of KR960035417A publication Critical patent/KR960035417A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronizing For Television (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 복합 동기 신호의 주파수에 의한 제약을 두지 않고 동기 분리를 행하는 동기 분리 회로 및 이 동기 분리 회로를 구비한 모니터를 제공하는 것을 목적으로 한다.
수평 동기 분리 회로(1)에서 분리하여 생성한 생성 수평 동기 신호 주파수의 M배 주파수의 클럭을 클럭 생성 회로(2)에서 생성하고, 복합 동기 신호에 포함되는 수평 동기 신호의 펄스가 연속하여 소정 횟수 입력하는 경우, 상기 클럭에 기초하여 상기 펄스보다 위상이 지연된 생성 수평 동기 신호를 수평 동기 분리 회로(1)에서 생성하여 출력하고, 복합 동기 신호의 위상을 지연 회로(4)에서 지연시킴으로써 그것에 포함되는 수평 동기 신호의 위상과 생성 수평 동기 신호의 윈상을 정합하고, 수직 동기 분리 회로(3)에서 위상을 정합한 복합 동기 신호와 생성 동기 신호와의 위상을 비교하고, 그 위상차를 생성 수직 동기 신호로서 출력하도록 구성한다.

Description

동기 분리 회로 및 모니터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 동기 분리 회로의 블럭도, 제2도는 제1동의 동기 분리 회로에 입력되는 복합 동기 신호의 파형도, 제3도는 제1도에 도시한 클럭 발생 회로의 블럭도, 제4도는 제1도에 도시한 수평 동기 분리 회로의 블럭도, 제5도는 제1도에 도시한 수직 동기 분리 회로의 블럭도.

Claims (3)

  1. 외부로부터 입력되는 복합 동기 신호에서 수평 동기 신호 및 수직 동기 신호를 분리하는 동기 분리 회로에 있어서, 상기 복합 동기 신호에 포함되는 제1수평 동기 신호 주파수의 M(M은 자연수)배 주파수의 클럭을 생성하는 클럭 생성 회로와, 소정 기간 입력되는 상기 제1수평 동기 신호에 기초하여 상기 클럭 생성 회로에서 생성한 클럭 주파수를 1/M로 분주하여 제2수평 동기 신호를 생성하는 수평 동기 신호 생성 회로와, 상기 수평 동기 신호 생성 회로에서 생성한 제2수평 동기 신호 및 상기 복합 동기 신호의 위상을 비교하여 얻은 위상차를 수직 동기 신호로서 생성하는 수직 동기 신호 생성 회로를 구비하는 것을 특징으로 하는 동기 분리 회로.
  2. 제1항에 있어서, 상기 수평 동기 신호 생성 회로가 상기 클럭 생성 회로에서 생성한 클럭 주파수를 1/M로 분주하여 펄스를 생성하는 펄스 생성 회로와, 상기 복합 동기 신호에 포함되는 펄스를 검출하는 펄스 검출 회로와, 상기 펄스 검출 회로에서 검출된 펄스 및 상기 펄스 생성 회로에서 생성한 펄스가 동기되었는지의 여부를 식별하는 동기 식별 회로와, 상기 동기 식별 회로에서 동기한 것을 연속하는 식별한 횟수가 소정 횟수로 된 것을 파정하는 판정 회로와, 상기 판정 회로의 판정 결과에 기초하여 상기 펄스 생성 회로에서 생성한 펄스를 제2수평 동기 신호로서 출력하는 회로를 구비하고, 상기 수직 동기 신호 분리 회로가 상기 복합 동기 신호의 위상을 지연시켜 상기 제1수평 동기 신호의 위상을 상기 제2수평 동기 신호의 위상에 정합시키는 위상 정합회로와, 상기 위상 정합 회로에서 위상을 정합시킨 복합 동기 신호 및 상기 제2수평 동기 신호의 위상을 비교하는 위상 비교 회로와, 상기 위상 배교 회로에서 비교하여 얻은 위상차를 수직 동기 신호로서 출력하는 회로를 구비하는 것을 특징으로 하는 동기 분리 회로.
  3. 제1항 또는 제2항에 있어서, 동기 분리 회로를 구비하는 것을 특징으로 하는 모니터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960005294A 1995-03-01 1996-02-29 동기 분리 회로 및 모니터 KR960035417A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7042128A JPH08242391A (ja) 1995-03-01 1995-03-01 同期分離回路及びモニタ
JP95-042128 1995-03-01

Publications (1)

Publication Number Publication Date
KR960035417A true KR960035417A (ko) 1996-10-24

Family

ID=12627311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960005294A KR960035417A (ko) 1995-03-01 1996-02-29 동기 분리 회로 및 모니터

Country Status (4)

Country Link
JP (1) JPH08242391A (ko)
KR (1) KR960035417A (ko)
CN (1) CN1066303C (ko)
TW (1) TW310515B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897963B1 (ko) * 2003-01-08 2009-05-18 엘지전자 주식회사 동기분리기의 클럭제공장치 및 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005148557A (ja) 2003-11-18 2005-06-09 Sony Corp 表示装置および投射型表示装置
US20090080538A1 (en) * 2007-09-20 2009-03-26 Aten International Co., Ltd. Method and Apparatus for Decoding a Video Signal
CN101742078B (zh) * 2008-01-31 2011-11-23 华为技术有限公司 一种同步时钟提取装置和方法
TWI420483B (zh) * 2009-06-12 2013-12-21 Foxlink Image Tech Co Ltd 同步訊號控制裝置及其控制方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62168019A (ja) * 1986-01-20 1987-07-24 Hitachi Ltd 磁気式回転センサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897963B1 (ko) * 2003-01-08 2009-05-18 엘지전자 주식회사 동기분리기의 클럭제공장치 및 방법

Also Published As

Publication number Publication date
TW310515B (ko) 1997-07-11
CN1066303C (zh) 2001-05-23
JPH08242391A (ja) 1996-09-17
CN1134641A (zh) 1996-10-30

Similar Documents

Publication Publication Date Title
KR970031357A (ko) 소수배 시스템에 있어서 클록 동기 체계(clock synchronization scheme for fractional multiplication systems)
KR890006087A (ko) 컬러텔레비젼 수상기에 있어서의 복합신호 분리회로
KR960035417A (ko) 동기 분리 회로 및 모니터
KR900007233A (ko) 텔레비젼 수신기
KR970004808A (ko) 데이타 세그먼트 동기신호 발생 장치 및 방법
KR100604783B1 (ko) 지연동기루프 모드를 갖는 위상동기루프 회로
KR970024558A (ko) 클럭 발생회로
KR890012483A (ko) 영상표시장치
KR950016217A (ko) 클럭 신호 생성 장치
JP2001285265A (ja) クロック分配装置
KR930011634A (ko) 피일드 인식 신호 발생회로
KR970019561A (ko) 수평동기신호 동기장치
JPS62200944A (ja) フレームパルス保護回路
KR970004640A (ko) 액정 프로젝터의 동기 신호 처리 회로
KR930003763A (ko) 칼라 영상처리 시스템의 동기 클럭 발생 회로
KR940001667A (ko) 영상신호 유무판별장치
JPH02312408A (ja) サンプリング信号発生装置
KR880014798A (ko) 수평동기 지연이 보상된 동기분리 집적회로
KR900019369A (ko) 디지탈 영상처리 장치의 클럭 발생 회로
JPS6350166A (ja) 垂直同期判別回路
KR960020350A (ko) 수평동기 펄스 분리회로
KR970078493A (ko) 온스크린 디스플레이(osd)용 클럭발생장치
KR950024424A (ko) 위상검출제어회로
KR960016398A (ko) 동기 발생 ic를 이용한 더블 스캔 컨버터 회로
KR950024503A (ko) 비표준 동기신호의 입력시 지터(Jitter) 방지장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960229

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970526

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19960229

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990727

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 19991120

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 19990727

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I