JPH10243254A - 同期信号処理回路 - Google Patents
同期信号処理回路Info
- Publication number
- JPH10243254A JPH10243254A JP4542697A JP4542697A JPH10243254A JP H10243254 A JPH10243254 A JP H10243254A JP 4542697 A JP4542697 A JP 4542697A JP 4542697 A JP4542697 A JP 4542697A JP H10243254 A JPH10243254 A JP H10243254A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization signal
- synchronization
- processing circuit
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【課題】 簡単な回路構成で各種のシステムに対応で
き、ジッタを除去でき、ソフトウェアなどで設定を容易
に変更できる同期信号処理回路を実現する。 【解決手段】 水平同期信号ＨＳＹＮＣでカウンタ30を
リセットし、クロック信号ＣＬＫに応じてカウント動作
を行い、カウント値Ｓ30とウインド設定回路10、50の設
定値が一致したとき、一致検出回路20,40 はパルス信号
ＦＷＩＮ１，ＦＷＩＮ２を出力し、スイッチ100 により
何れかを選択してそのタイミングで垂直同期信号ＶＳＹ
ＮＣをラッチし、ラッチ信号をジッタが除去した同期信
号ＶＳＹＣＲとして出力し、さらにパルス信号ＦＷＩＮ
１，ＦＷＩＮ２に応じてフィールド判定用ウインド信号
ＦＤＷＩＮを生成し、垂直同期信号ＶＳＹＮＣでこれを
ラッチし、ラッチ信号をフィールド判定用信号ＦＬＤと
して出力するので、ジッタを除去でき、ソフトウェアで
設定を変更することで異なるシステムに対応できる。
き、ジッタを除去でき、ソフトウェアなどで設定を容易
に変更できる同期信号処理回路を実現する。 【解決手段】 水平同期信号ＨＳＹＮＣでカウンタ30を
リセットし、クロック信号ＣＬＫに応じてカウント動作
を行い、カウント値Ｓ30とウインド設定回路10、50の設
定値が一致したとき、一致検出回路20,40 はパルス信号
ＦＷＩＮ１，ＦＷＩＮ２を出力し、スイッチ100 により
何れかを選択してそのタイミングで垂直同期信号ＶＳＹ
ＮＣをラッチし、ラッチ信号をジッタが除去した同期信
号ＶＳＹＣＲとして出力し、さらにパルス信号ＦＷＩＮ
１，ＦＷＩＮ２に応じてフィールド判定用ウインド信号
ＦＤＷＩＮを生成し、垂直同期信号ＶＳＹＮＣでこれを
ラッチし、ラッチ信号をフィールド判定用信号ＦＬＤと
して出力するので、ジッタを除去でき、ソフトウェアで
設定を変更することで異なるシステムに対応できる。
Description
【０００１】
【発明の属する技術分野】本発明は、テレビジョン受信
機、画像モニタなどに用いられている同期信号処理回路
に関するものである。
機、画像モニタなどに用いられている同期信号処理回路
に関するものである。
【０００２】
【従来の技術】テレビジョン受信機、画像モニタなどで
は同期信号処理回路を用いて、画像信号とともに転送さ
れる垂直同期信号および水平同期信号に対して信号処理
を行い、それぞれの信号にあるジッタ、即ち、信号の揺
らぎを抑制し、表示画像の画質向上を図る。
は同期信号処理回路を用いて、画像信号とともに転送さ
れる垂直同期信号および水平同期信号に対して信号処理
を行い、それぞれの信号にあるジッタ、即ち、信号の揺
らぎを抑制し、表示画像の画質向上を図る。
【０００３】また、インターレース方式の映像信号を表
示するシステムにおいて、同期信号処理回路により、垂
直同期信号と水平同期信号の位相差に応じて奇数／偶数
フィールドの判定を行う。
示するシステムにおいて、同期信号処理回路により、垂
直同期信号と水平同期信号の位相差に応じて奇数／偶数
フィールドの判定を行う。
【０００４】
【発明が解決しようとする課題】ところで、上述した従
来の同期信号処理回路においては、回路の仕様が固定と
なることが多く、システムによりジッタの特性が変わる
と対応できなくなる。例えば、通常、垂直同期信号のジ
ッタを除去する回路については調整不要なものが殆ど
で、ジッタ除去可能な範囲が固定となっており、許容範
囲を越えたジッタが発生するシステムでは使用できない
場合がある。また、垂直同期信号と水平同期信号に基づ
き奇数／偶数フィールドの判定を行う場合、同期信号処
理ＩＣの種類によって出力される同期信号のタイミング
に違いが生じる。また位相差検出に使用するクロック信
号の周期によっては、位相差検出判定タイミングが固定
となっており、最悪の場合に奇数／偶数フィールドの判
定が正常に行えないという不利益がある。
来の同期信号処理回路においては、回路の仕様が固定と
なることが多く、システムによりジッタの特性が変わる
と対応できなくなる。例えば、通常、垂直同期信号のジ
ッタを除去する回路については調整不要なものが殆ど
で、ジッタ除去可能な範囲が固定となっており、許容範
囲を越えたジッタが発生するシステムでは使用できない
場合がある。また、垂直同期信号と水平同期信号に基づ
き奇数／偶数フィールドの判定を行う場合、同期信号処
理ＩＣの種類によって出力される同期信号のタイミング
に違いが生じる。また位相差検出に使用するクロック信
号の周期によっては、位相差検出判定タイミングが固定
となっており、最悪の場合に奇数／偶数フィールドの判
定が正常に行えないという不利益がある。
【０００５】さらに、異なる放送方式において奇数フィ
ールドと偶数フィールドの同期信号の位相関係が異な
る。例えば、ＮＴＳＣ（National Television System C
ommittee）方式とＰＡＬ（Phase Alternation by Line
）方式では、奇数フィールドと偶数フィールドのそれ
ぞれの垂直同期信号と水平同期信号の位相関係が逆転す
るので、通常の同期信号処理回路を複数の放送方式に対
応させる場合、回路の構成に変更を加えるなどハードウ
ェアの変更が必要となる。
ールドと偶数フィールドの同期信号の位相関係が異な
る。例えば、ＮＴＳＣ（National Television System C
ommittee）方式とＰＡＬ（Phase Alternation by Line
）方式では、奇数フィールドと偶数フィールドのそれ
ぞれの垂直同期信号と水平同期信号の位相関係が逆転す
るので、通常の同期信号処理回路を複数の放送方式に対
応させる場合、回路の構成に変更を加えるなどハードウ
ェアの変更が必要となる。
【０００６】本発明はかかる事情に鑑みてなされたもの
であり、その目的は簡単な回路構成でジッタを除去で
き、各種のシステムおよび異なる放送方式に柔軟に対応
できる同期信号処理回路を提供することにある。
であり、その目的は簡単な回路構成でジッタを除去で
き、各種のシステムおよび異なる放送方式に柔軟に対応
できる同期信号処理回路を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は第１の同期信号および当該第１の同期信号
と周期が異なる第２の同期信号を受けて、当該第２の同
期信号に基づく同期信号を出力する同期信号処理回路で
あって、上記第１の同期信号を受けて、当該第１の同期
信号の位相をずらした基準信号を生成する基準信号生成
手段と、上記基準信号に同期して上記第２の同期信号を
保持し、当該保持信号を上記同期信号として出力する信
号保持手段とを有する。
め、本発明は第１の同期信号および当該第１の同期信号
と周期が異なる第２の同期信号を受けて、当該第２の同
期信号に基づく同期信号を出力する同期信号処理回路で
あって、上記第１の同期信号を受けて、当該第１の同期
信号の位相をずらした基準信号を生成する基準信号生成
手段と、上記基準信号に同期して上記第２の同期信号を
保持し、当該保持信号を上記同期信号として出力する信
号保持手段とを有する。
【０００８】また、本発明では、上記第１の同期信号は
テレビジョン映像信号の水平同期信号であり、上記第２
の同期信号はテレビジョン映像信号の垂直同期信号であ
る。
テレビジョン映像信号の水平同期信号であり、上記第２
の同期信号はテレビジョン映像信号の垂直同期信号であ
る。
【０００９】さらに、本発明では、周期の異なる第１お
よび第２の同期信号を受けて、上記第１と第２の同期信
号の位相差に応じた信号を生成する同期信号処理回路で
あって、上記第１の同期信号と位相が異なる第１の基準
信号を生成する第１の基準信号生成手段と、上記第１の
同期信号と位相が異なる第２の基準信号を生成する第２
の基準信号生成手段と、上記第１および第２の基準信号
に応じてウインド信号を生成するウインド信号生成手段
と、上記第２の同期信号に同期して上記ウインド信号を
保持し、保持信号を出力する信号保持手段とを有する。
よび第２の同期信号を受けて、上記第１と第２の同期信
号の位相差に応じた信号を生成する同期信号処理回路で
あって、上記第１の同期信号と位相が異なる第１の基準
信号を生成する第１の基準信号生成手段と、上記第１の
同期信号と位相が異なる第２の基準信号を生成する第２
の基準信号生成手段と、上記第１および第２の基準信号
に応じてウインド信号を生成するウインド信号生成手段
と、上記第２の同期信号に同期して上記ウインド信号を
保持し、保持信号を出力する信号保持手段とを有する。
【００１０】本発明によれば、第１の同期信号、例え
ば、テレビジョン映像信号の水平同期信号に基づき基準
信号が生成され、この基準信号によりジッタのある第２
の同期信号、例えば、テレビジョン映像信号の垂直同期
信号が保持されるので、保持信号が第１の同期信号と同
期が保たれ、第２の同期信号からジッタが除去された同
期信号が得られる。また、第１の同期信号に基づき位相
の異なる第１および第２の二つの基準信号が生成され、
これらの基準信号に応じてウインド信号が生成され、第
２の同期信号に同期してこのウインド信号を保持するこ
とにより、第１と第２の同期信号の位相差に応じたフィ
ールド識別用信号が生成される。これにより、簡単な回
路構成で第２の同期信号のジッタを除去でき、各種の異
なるシステムに対応でき、柔軟性の高い同期信号処理回
路を実現できる。
ば、テレビジョン映像信号の水平同期信号に基づき基準
信号が生成され、この基準信号によりジッタのある第２
の同期信号、例えば、テレビジョン映像信号の垂直同期
信号が保持されるので、保持信号が第１の同期信号と同
期が保たれ、第２の同期信号からジッタが除去された同
期信号が得られる。また、第１の同期信号に基づき位相
の異なる第１および第２の二つの基準信号が生成され、
これらの基準信号に応じてウインド信号が生成され、第
２の同期信号に同期してこのウインド信号を保持するこ
とにより、第１と第２の同期信号の位相差に応じたフィ
ールド識別用信号が生成される。これにより、簡単な回
路構成で第２の同期信号のジッタを除去でき、各種の異
なるシステムに対応でき、柔軟性の高い同期信号処理回
路を実現できる。
【００１１】
【発明の実施の形態】図１は本発明に係る同期信号処理
回路の一実施例を示す回路図である。図１において、１
０、５０はそれぞれ奇数／偶数フィールド判定用ウイン
ド信号の位置を制御するウインド位置設定回路、２０、
４０はそれぞれ一致検出回路、３０はカウンタ、６０は
奇数／偶数フィールド判定用ウインド信号発生回路、７
０、８０はフリップフロップ回路、９０は極性選択回
路、１００は信号選択スイッチを示している。
回路の一実施例を示す回路図である。図１において、１
０、５０はそれぞれ奇数／偶数フィールド判定用ウイン
ド信号の位置を制御するウインド位置設定回路、２０、
４０はそれぞれ一致検出回路、３０はカウンタ、６０は
奇数／偶数フィールド判定用ウインド信号発生回路、７
０、８０はフリップフロップ回路、９０は極性選択回
路、１００は信号選択スイッチを示している。
【００１２】ウインド位置設定回路１０、５０は、それ
ぞれ奇数／偶数フィールド判定用ウインド信号の終了位
置を制御する設定値Ｓ１０，Ｓ５０を一致検出回路２０
および４０に出力する。カウンタ３０は水平同期信号Ｈ
ＳＹＮＣでリセットされ、クロック信号ＣＬＫに基づき
カウント動作を行い、水平同期信号ＨＳＹＮＣからの相
対的な時間に応じたカウント値Ｓ３０を生成する。ま
た、水平同期信号ＨＳＹＮＣに準ずる信号によりカウン
タ３０をリセットすることもできる。
ぞれ奇数／偶数フィールド判定用ウインド信号の終了位
置を制御する設定値Ｓ１０，Ｓ５０を一致検出回路２０
および４０に出力する。カウンタ３０は水平同期信号Ｈ
ＳＹＮＣでリセットされ、クロック信号ＣＬＫに基づき
カウント動作を行い、水平同期信号ＨＳＹＮＣからの相
対的な時間に応じたカウント値Ｓ３０を生成する。ま
た、水平同期信号ＨＳＹＮＣに準ずる信号によりカウン
タ３０をリセットすることもできる。
【００１３】一致検出回路２０は奇数フィールド（以
下、ＦＩＥＬＤ１という）ウインド設定回路１０に設定
した値Ｓ１０とカウンタ３０のカウント値Ｓ３０とを比
較し、両者が一致するとき、ＦＩＥＬＤ１判定用ウイン
ド信号を終了させるパルス信号ＦＷＩＮ１を出力する。
一致検出回路４０は偶数フィールド（以下、ＦＩＥＬＤ
２という）ウインド設定回路５０に設定した値Ｓ５０と
カウンタ３０のカウント値Ｓ３０とを比較し、両者が一
致するとき、ＦＩＥＬＤ２判定用ウインド信号を終了さ
せるパルス信号ＦＷＩＮ２を出力する。ウインド設定回
路１０，５０の設定値Ｓ１０，Ｓ５０を調整することに
より、パルス信号ＦＷＩＮ１，ＦＷＩＮ２の出力タイミ
ングが制御される。即ち、ウインド設定回路１０，５０
の設定値Ｓ１０，Ｓ５０を変化させることにより、水平
同期信号ＨＳＹＮＣからパルス信号ＦＷＩＮ１，ＦＷＩ
Ｎ２までの遅延時間ＴD1，ＴD2がそれぞれ設定値Ｓ１
０，Ｓ５０に応じて変化する。
下、ＦＩＥＬＤ１という）ウインド設定回路１０に設定
した値Ｓ１０とカウンタ３０のカウント値Ｓ３０とを比
較し、両者が一致するとき、ＦＩＥＬＤ１判定用ウイン
ド信号を終了させるパルス信号ＦＷＩＮ１を出力する。
一致検出回路４０は偶数フィールド（以下、ＦＩＥＬＤ
２という）ウインド設定回路５０に設定した値Ｓ５０と
カウンタ３０のカウント値Ｓ３０とを比較し、両者が一
致するとき、ＦＩＥＬＤ２判定用ウインド信号を終了さ
せるパルス信号ＦＷＩＮ２を出力する。ウインド設定回
路１０，５０の設定値Ｓ１０，Ｓ５０を調整することに
より、パルス信号ＦＷＩＮ１，ＦＷＩＮ２の出力タイミ
ングが制御される。即ち、ウインド設定回路１０，５０
の設定値Ｓ１０，Ｓ５０を変化させることにより、水平
同期信号ＨＳＹＮＣからパルス信号ＦＷＩＮ１，ＦＷＩ
Ｎ２までの遅延時間ＴD1，ＴD2がそれぞれ設定値Ｓ１
０，Ｓ５０に応じて変化する。
【００１４】フィールド判定用ウインド発生回路６０
は、一致検出回路２０からのパルス信号ＦＷＩＮ１およ
び一致検出回路４０からのパルス信号ＦＷＩＮ２によ
り、奇数／偶数フィールド判定用ウインド信号を発生す
る。図示のように、フィールド判定用ウインド発生回路
６０はＤフリップフロップ回路６１，６２、ＡＮＤゲー
ト６３およびＲＳフリップフロップ回路６４により構成
されている。Ｄフリップフロップ回路６１、６２のデー
タ入力端子Ｄはそれぞれパルス信号ＦＷＩＮ１，ＦＷＩ
Ｎ２の入力端子に接続され、クロック信号入力端子は外
部クロック信号ＭＣＫの入力端子に接続されている。Ｄ
フリップフロップ回路６１の信号出力端子ＱはＲＳフリ
ップフロップ回路６４のＳ入力端子に接続され、Ｄフリ
ップフロップ回路６２の信号出力端子ＱはＡＮＤゲート
６３の一方の入力端子に接続され、ＡＮＤゲート６３の
他方の入力端子はＲＳフリップフロップ回路６４の出力
端子Ｑに接続されている。さらに、ＲＳフリップフロッ
プ回路６４の出力端子Ｑはインバータ１１０の入力端子
に接続され、インバータ１１０の出力端子はＤフリップ
フロップ回路８０の入力端子Ｄに接続されている。ＲＳ
フリップフロップ回路６４の出力端子Ｑからフィールド
判定用ウインド信号ＦＤＷＩＮが出力され、インバータ
１１０の出力端子からその反転信号／ＦＤＷＩＮが出力
される。反転信号／ＦＤＷＩＮがＤフリップフロップ回
路８０に入力される。
は、一致検出回路２０からのパルス信号ＦＷＩＮ１およ
び一致検出回路４０からのパルス信号ＦＷＩＮ２によ
り、奇数／偶数フィールド判定用ウインド信号を発生す
る。図示のように、フィールド判定用ウインド発生回路
６０はＤフリップフロップ回路６１，６２、ＡＮＤゲー
ト６３およびＲＳフリップフロップ回路６４により構成
されている。Ｄフリップフロップ回路６１、６２のデー
タ入力端子Ｄはそれぞれパルス信号ＦＷＩＮ１，ＦＷＩ
Ｎ２の入力端子に接続され、クロック信号入力端子は外
部クロック信号ＭＣＫの入力端子に接続されている。Ｄ
フリップフロップ回路６１の信号出力端子ＱはＲＳフリ
ップフロップ回路６４のＳ入力端子に接続され、Ｄフリ
ップフロップ回路６２の信号出力端子ＱはＡＮＤゲート
６３の一方の入力端子に接続され、ＡＮＤゲート６３の
他方の入力端子はＲＳフリップフロップ回路６４の出力
端子Ｑに接続されている。さらに、ＲＳフリップフロッ
プ回路６４の出力端子Ｑはインバータ１１０の入力端子
に接続され、インバータ１１０の出力端子はＤフリップ
フロップ回路８０の入力端子Ｄに接続されている。ＲＳ
フリップフロップ回路６４の出力端子Ｑからフィールド
判定用ウインド信号ＦＤＷＩＮが出力され、インバータ
１１０の出力端子からその反転信号／ＦＤＷＩＮが出力
される。反転信号／ＦＤＷＩＮがＤフリップフロップ回
路８０に入力される。
【００１５】フリップフロップ回路７０はＤフリップフ
ロップにより構成され、垂直同期信号ＶＳＹＮＣを一致
検出回路２０、４０からのパルス信号ＦＷＩＮ１または
ＦＷＩＮ２でラッチすることにより、垂直同期信号から
ジッタを除去した同期信号ＶＳＹＣＲを発生する。パル
ス信号ＦＷＩＮ１またはパルス信号ＦＷＩＮ２はスイッ
チ１００により選択され、フリップフロップ回路７０の
クロック信号入力端子ＣＫに入力され、これらのパルス
信号のタイミングでフリップフロップ回路７０のデータ
入力端子Ｄに入力された信号がラッチされる。また、フ
リップフロップ回路７０の垂直同期信号ＶＳＹＮＣに準
ずる信号を入力し、スイッチ１００で選択したパルス信
号でラッチすることによりも、ジッタの除去を実現でき
る。
ロップにより構成され、垂直同期信号ＶＳＹＮＣを一致
検出回路２０、４０からのパルス信号ＦＷＩＮ１または
ＦＷＩＮ２でラッチすることにより、垂直同期信号から
ジッタを除去した同期信号ＶＳＹＣＲを発生する。パル
ス信号ＦＷＩＮ１またはパルス信号ＦＷＩＮ２はスイッ
チ１００により選択され、フリップフロップ回路７０の
クロック信号入力端子ＣＫに入力され、これらのパルス
信号のタイミングでフリップフロップ回路７０のデータ
入力端子Ｄに入力された信号がラッチされる。また、フ
リップフロップ回路７０の垂直同期信号ＶＳＹＮＣに準
ずる信号を入力し、スイッチ１００で選択したパルス信
号でラッチすることによりも、ジッタの除去を実現でき
る。
【００１６】フリップフロップ回路８０は、フリップフ
ロップ回路７０と同様にＤフリップフロップにより構成
され、垂直同期信号ＶＳＹＮＣによりフィールド判定用
ウインド発生回路６０からのフィールド判定用ウインド
信号ＦＤＷＩＮをラッチし、奇数／偶数フィールド判定
信号を発生する。
ロップ回路７０と同様にＤフリップフロップにより構成
され、垂直同期信号ＶＳＹＮＣによりフィールド判定用
ウインド発生回路６０からのフィールド判定用ウインド
信号ＦＤＷＩＮをラッチし、奇数／偶数フィールド判定
信号を発生する。
【００１７】極性選択回路９０はＤフリップフロップ８
０から出力される奇数／偶数フィールド判定信号の極性
を選択して、選択した信号を奇数／偶数フィールド判定
用信号ＦＬＤとして外部に供給する。
０から出力される奇数／偶数フィールド判定信号の極性
を選択して、選択した信号を奇数／偶数フィールド判定
用信号ＦＬＤとして外部に供給する。
【００１８】スイッチ１００は、一致検出回路２０、４
０により生成されるパルス信号ＦＷＩＮ１またはＦＷＩ
Ｎ２を選択して、選択したパルス信号をクロック信号と
してＤフリップフロップ回路７０に供給する。スイッチ
１００は同期信号処理回路の動作環境に応じて設定され
る。例えば、ＮＴＳＣ，ＰＡＬなどの異なる放送方式に
おいては、水平同期信号ＨＳＹＮＣと垂直同期信号ＶＳ
ＹＮＣの位相関係が異なる。ジッタ除去のため、フリッ
プフロップ回路７０に供給されるクロック信号の位相を
放送方式に応じて設定する必要がある。このため、本実
施例ではスイッチ１００が設けられ、放送方式の切り換
えに伴いスイッチ１００を切り換えることでパルス信号
ＦＷＩＮ１またはＦＷＩＮ２の何れかを選択して、ＮＴ
ＳＣ，ＰＡＬなどの異なる放送方式に対応する。なお、
実際の回路ではスイッチ１００を設けず、Ｄフリップフ
ロップ回路７０のクロック信号入力端子ＣＫをパルス信
号ＦＷＩＮ１，ＦＷＩＮ２の何れかの端子に固定し、位
置設定回路１０と５０の設定値により、パルス信号ＦＷ
ＩＮ１，ＦＷＩＮ２の前後関係を逆転させることによ
り、ＮＴＳＣ，ＰＡＬなどの異なる放送方式に対応する
ことも可能である。ただし、本実施例のようにスイッチ
１００を設けることにより、パルス信号ＦＷＩＮ１，Ｆ
ＷＩＮ２の内任意のものを選択して、それをジッタ除去
用のクロック信号としてＤフリップフロップ回路７０に
入力でき、柔軟性の高いジッタ除去回路が実現できる。
０により生成されるパルス信号ＦＷＩＮ１またはＦＷＩ
Ｎ２を選択して、選択したパルス信号をクロック信号と
してＤフリップフロップ回路７０に供給する。スイッチ
１００は同期信号処理回路の動作環境に応じて設定され
る。例えば、ＮＴＳＣ，ＰＡＬなどの異なる放送方式に
おいては、水平同期信号ＨＳＹＮＣと垂直同期信号ＶＳ
ＹＮＣの位相関係が異なる。ジッタ除去のため、フリッ
プフロップ回路７０に供給されるクロック信号の位相を
放送方式に応じて設定する必要がある。このため、本実
施例ではスイッチ１００が設けられ、放送方式の切り換
えに伴いスイッチ１００を切り換えることでパルス信号
ＦＷＩＮ１またはＦＷＩＮ２の何れかを選択して、ＮＴ
ＳＣ，ＰＡＬなどの異なる放送方式に対応する。なお、
実際の回路ではスイッチ１００を設けず、Ｄフリップフ
ロップ回路７０のクロック信号入力端子ＣＫをパルス信
号ＦＷＩＮ１，ＦＷＩＮ２の何れかの端子に固定し、位
置設定回路１０と５０の設定値により、パルス信号ＦＷ
ＩＮ１，ＦＷＩＮ２の前後関係を逆転させることによ
り、ＮＴＳＣ，ＰＡＬなどの異なる放送方式に対応する
ことも可能である。ただし、本実施例のようにスイッチ
１００を設けることにより、パルス信号ＦＷＩＮ１，Ｆ
ＷＩＮ２の内任意のものを選択して、それをジッタ除去
用のクロック信号としてＤフリップフロップ回路７０に
入力でき、柔軟性の高いジッタ除去回路が実現できる。
【００１９】図２は本実施例の同期信号処理回路の動作
を示す波形図である。以下、図１の回路図および図２の
波形図を参照しつつ、本実施例の動作を説明する。同期
信号処理回路に外部から垂直同期信号ＶＳＹＮＣおよび
水平同期信号ＨＳＹＮＣが供給される。本例において
は、これらの同期信号はインターレース方式の映像信号
の同期信号とする。ＮＴＳＣ方式においては、水平同期
信号ＨＳＹＮＣの周波数は約６０Ｈｚ、垂直同期信号Ｖ
ＳＹＮＣの周波数は約１５．７５ｋＨｚである。また、
垂直同期信号ＶＳＹＮＣは図２に示すように、例えば、
水平同期信号ＨＳＹＮＣの約３周期分の幅を持つパルス
信号である。ここで、水平同期信号ＨＳＹＮＣの周期は
１Ｈとすると、垂直同期信号ＶＳＹＮＣのパルス幅は約
３Ｈとなる。テレビジョン受信機においては、垂直同期
信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣの位相差によ
り、奇数フィールドおよび偶数フィールドの判定が行わ
れる。
を示す波形図である。以下、図１の回路図および図２の
波形図を参照しつつ、本実施例の動作を説明する。同期
信号処理回路に外部から垂直同期信号ＶＳＹＮＣおよび
水平同期信号ＨＳＹＮＣが供給される。本例において
は、これらの同期信号はインターレース方式の映像信号
の同期信号とする。ＮＴＳＣ方式においては、水平同期
信号ＨＳＹＮＣの周波数は約６０Ｈｚ、垂直同期信号Ｖ
ＳＹＮＣの周波数は約１５．７５ｋＨｚである。また、
垂直同期信号ＶＳＹＮＣは図２に示すように、例えば、
水平同期信号ＨＳＹＮＣの約３周期分の幅を持つパルス
信号である。ここで、水平同期信号ＨＳＹＮＣの周期は
１Ｈとすると、垂直同期信号ＶＳＹＮＣのパルス幅は約
３Ｈとなる。テレビジョン受信機においては、垂直同期
信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣの位相差によ
り、奇数フィールドおよび偶数フィールドの判定が行わ
れる。
【００２０】水平同期信号ＨＳＹＮＣにより、図１に示
すカウンタ３０がリセットされ、カウント動作が始ま
る。カウント値Ｓ３０は一致検出回路２０および４０に
それぞれ出力される。ウインド設定回路１０および５０
に設定された設定値Ｓ１０，Ｓ５０がそれぞれ一致検出
回路２０および４０に出力される。カウント値Ｓ３０と
それぞれの設定値Ｓ１０，Ｓ５０が一致したところで一
致検出回路２０および４０により、パルス信号ＦＷＩＮ
１およいＦＷＩＮ２がそれぞれ出力される。
すカウンタ３０がリセットされ、カウント動作が始ま
る。カウント値Ｓ３０は一致検出回路２０および４０に
それぞれ出力される。ウインド設定回路１０および５０
に設定された設定値Ｓ１０，Ｓ５０がそれぞれ一致検出
回路２０および４０に出力される。カウント値Ｓ３０と
それぞれの設定値Ｓ１０，Ｓ５０が一致したところで一
致検出回路２０および４０により、パルス信号ＦＷＩＮ
１およいＦＷＩＮ２がそれぞれ出力される。
【００２１】パルス信号ＦＷＩＮ１，ＦＷＩＮ２はスイ
ッチ１００により選択され、フリップフロップ回路７０
のクロック信号入力端子ＣＫに入力され、これらのパル
ス信号のタイミングでフリップフロップ回路７０のデー
タ入力端子Ｄに入力された信号がラッチされる。本実施
例では、パルス信号ＦＷＩＮ１がスイッチ１００により
選択され、それがクロック信号フリップフロップ回路７
０に入力される。図２に示すように、時間ｔ1 において
パルス信号ＦＷＩＮ１が立ち上がり、このとき垂直同期
信号ＶＳＹＮＣがハイレベルに保持されているので、フ
リップフロップ回路７０の出力信号、即ち、垂直同期信
号ＶＳＹＮＣの同期信号ＶＳＹＣＲがハイレベルに切り
換えられる。
ッチ１００により選択され、フリップフロップ回路７０
のクロック信号入力端子ＣＫに入力され、これらのパル
ス信号のタイミングでフリップフロップ回路７０のデー
タ入力端子Ｄに入力された信号がラッチされる。本実施
例では、パルス信号ＦＷＩＮ１がスイッチ１００により
選択され、それがクロック信号フリップフロップ回路７
０に入力される。図２に示すように、時間ｔ1 において
パルス信号ＦＷＩＮ１が立ち上がり、このとき垂直同期
信号ＶＳＹＮＣがハイレベルに保持されているので、フ
リップフロップ回路７０の出力信号、即ち、垂直同期信
号ＶＳＹＮＣの同期信号ＶＳＹＣＲがハイレベルに切り
換えられる。
【００２２】信号ＶＳＹＣＲは約３Ｈの間ハイレベルに
保持されたままとなり、その後、例えば、図２に示す時
間ｔ3 においてパルス信号ＦＷＩＮ１が立ち上がり、そ
のとき垂直同期信号ＶＳＹＮＣがローレベルになってお
り、信号ＶＳＹＣＲはローレベルに切り換わる。
保持されたままとなり、その後、例えば、図２に示す時
間ｔ3 においてパルス信号ＦＷＩＮ１が立ち上がり、そ
のとき垂直同期信号ＶＳＹＮＣがローレベルになってお
り、信号ＶＳＹＣＲはローレベルに切り換わる。
【００２３】スイッチ１００により、パルス信号ＦＷＩ
Ｎ２が選択され、クロック信号としてフリップフロップ
回路７０に入力される場合に、パルス信号ＦＷＩＮ２の
立ち上がりにおいて、信号ＶＳＹＣＲはハイレベルから
ローレベルに切り換えられる。
Ｎ２が選択され、クロック信号としてフリップフロップ
回路７０に入力される場合に、パルス信号ＦＷＩＮ２の
立ち上がりにおいて、信号ＶＳＹＣＲはハイレベルから
ローレベルに切り換えられる。
【００２４】このように、水平同期信号ＨＳＹＮＣに同
期して生成したパルス信号ＦＷＩＮ１またはＦＷＩＮ２
のタイミングで垂直同期信号ＶＳＹＮＣをラッチして生
成した同期信号ＶＳＹＣＲでは、立ち上がりエッジおよ
び立ち下がりエッジは水平同期信号ＨＳＹＮＣのタイミ
ングに応じて設定されるので、垂直同期信号ＶＳＹＮＣ
にあるジッタ、即ち、立ち上がりエッジおよび立ち下が
りエッジの揺らぎが除去される。また、スイッチ１００
により、パルス信号ＦＷＩＮ１，ＦＷＩＮ２の何れかを
選択され、それに応じて信号ＶＳＹＣＲの立ち上がりエ
ッジおよび立ち下がりエッジのタイミングが制御される
ので、異なる放送方式、例えば、ＮＴＳＣおよびＰＡＬ
方式のテレビジョン映像信号に対応でき、同期信号処理
回路は異なるシステムおよび異なる放送方式の映像信号
に柔軟に対応できる。
期して生成したパルス信号ＦＷＩＮ１またはＦＷＩＮ２
のタイミングで垂直同期信号ＶＳＹＮＣをラッチして生
成した同期信号ＶＳＹＣＲでは、立ち上がりエッジおよ
び立ち下がりエッジは水平同期信号ＨＳＹＮＣのタイミ
ングに応じて設定されるので、垂直同期信号ＶＳＹＮＣ
にあるジッタ、即ち、立ち上がりエッジおよび立ち下が
りエッジの揺らぎが除去される。また、スイッチ１００
により、パルス信号ＦＷＩＮ１，ＦＷＩＮ２の何れかを
選択され、それに応じて信号ＶＳＹＣＲの立ち上がりエ
ッジおよび立ち下がりエッジのタイミングが制御される
ので、異なる放送方式、例えば、ＮＴＳＣおよびＰＡＬ
方式のテレビジョン映像信号に対応でき、同期信号処理
回路は異なるシステムおよび異なる放送方式の映像信号
に柔軟に対応できる。
【００２５】フィールド判定用ウインド発生回路６０に
おいて、Ｄフリップフロップ回路６１，６２のクロック
信号の入力端子にそれぞれクロック信号ＭＣＫが入力さ
れる。なお、ここで、クロック信号ＭＣＫは例えば、テ
レビジョン受信機またはモニタの画面に文字などのキャ
ラクタを表示するときに用いられるクロック信号であ
り、その周波数は約６ＭＨｚである。フリップフロップ
回路６１により、クロック信号ＭＣＫのタイミングでパ
ルス信号ＦＷＩＮ１がラッチされ、ラッチした信号はＲ
Ｓフリップフロップ回路６４のセット信号としてその端
子Ｓに入力される。一方、フリップフロップ回路６２に
より、クロック信号ＭＣＫのタイミングでパルス信号Ｆ
ＷＩＮ２をラッチされ、ラッチした信号はＡＮＤゲート
６３に入力され、ＡＮＤゲート６３の出力信号はＲＳフ
リップフロップ回路６４のリセット信号としてその端子
Ｒに入力される。
おいて、Ｄフリップフロップ回路６１，６２のクロック
信号の入力端子にそれぞれクロック信号ＭＣＫが入力さ
れる。なお、ここで、クロック信号ＭＣＫは例えば、テ
レビジョン受信機またはモニタの画面に文字などのキャ
ラクタを表示するときに用いられるクロック信号であ
り、その周波数は約６ＭＨｚである。フリップフロップ
回路６１により、クロック信号ＭＣＫのタイミングでパ
ルス信号ＦＷＩＮ１がラッチされ、ラッチした信号はＲ
Ｓフリップフロップ回路６４のセット信号としてその端
子Ｓに入力される。一方、フリップフロップ回路６２に
より、クロック信号ＭＣＫのタイミングでパルス信号Ｆ
ＷＩＮ２をラッチされ、ラッチした信号はＡＮＤゲート
６３に入力され、ＡＮＤゲート６３の出力信号はＲＳフ
リップフロップ回路６４のリセット信号としてその端子
Ｒに入力される。
【００２６】図２に示すように、時間ｔ1 においてパル
ス信号ＦＷＩＮ１が立ち上がり、そのタイミングでフリ
ップフロップ回路６１の出力信号が立ち上がり、この立
ち上がりエッジにより、ＲＳフリップフロップ回路６４
が設定され、その出力信号はローレベルからハイレベル
に切り換わる。ＲＳフリップフロップ回路６４の出力信
号はフィールド判定用ウインド信号ＦＤＷＩＮとして出
力される。さらにインバータ１１０により、その反転信
号／ＦＤＷＩＮが出力される。
ス信号ＦＷＩＮ１が立ち上がり、そのタイミングでフリ
ップフロップ回路６１の出力信号が立ち上がり、この立
ち上がりエッジにより、ＲＳフリップフロップ回路６４
が設定され、その出力信号はローレベルからハイレベル
に切り換わる。ＲＳフリップフロップ回路６４の出力信
号はフィールド判定用ウインド信号ＦＤＷＩＮとして出
力される。さらにインバータ１１０により、その反転信
号／ＦＤＷＩＮが出力される。
【００２７】時間ｔ2 においてパルス信号ＦＷＩＮ２が
立ち上がり、これに応じてＤフリップフロップ回路６２
の出力信号およびＡＮＤゲート６３の出力信号がローレ
ベルからハイレベルに切り換わる。ＡＮＤゲート６３の
出力信号により、ＲＳフリップフロップ回路６４がリセ
ットされ、フィールド判定用ウインド信号ＦＤＷＩＮが
ハイレベルからローレベルに切り換わる。
立ち上がり、これに応じてＤフリップフロップ回路６２
の出力信号およびＡＮＤゲート６３の出力信号がローレ
ベルからハイレベルに切り換わる。ＡＮＤゲート６３の
出力信号により、ＲＳフリップフロップ回路６４がリセ
ットされ、フィールド判定用ウインド信号ＦＤＷＩＮが
ハイレベルからローレベルに切り換わる。
【００２８】インバータ１１０の出力信号、即ち、フィ
ールド判定用ウインド信号ＦＤＷＩＮの反転信号／ＦＤ
ＷＩＮがＤフリップフロップ回路８０の入力端子Ｄに入
力され、Ｄフリップフロップ回路８０のクロック信号入
力端子ＣＫには垂直同期信号ＶＳＹＮＣが入力されてい
る。この回路構成において、垂直同期信号ＶＳＹＮＣの
立ち上がりエッジのタイミングでフィールド判定用ウイ
ンド信号ＦＤＷＩＮの反転信号／ＦＤＷＩＮのレベルが
Ｄフリップフロップ回路８０によりラッチされ、その出
力信号は極性選択回路９０に入力される。極性選択回路
９０により、Ｄフリップフロップ回路８０の出力信号ま
たはその反転信号が選択され、選択した信号が奇数／偶
数フィールド判定用信号ＦＬＤとして外部に供給され
る。
ールド判定用ウインド信号ＦＤＷＩＮの反転信号／ＦＤ
ＷＩＮがＤフリップフロップ回路８０の入力端子Ｄに入
力され、Ｄフリップフロップ回路８０のクロック信号入
力端子ＣＫには垂直同期信号ＶＳＹＮＣが入力されてい
る。この回路構成において、垂直同期信号ＶＳＹＮＣの
立ち上がりエッジのタイミングでフィールド判定用ウイ
ンド信号ＦＤＷＩＮの反転信号／ＦＤＷＩＮのレベルが
Ｄフリップフロップ回路８０によりラッチされ、その出
力信号は極性選択回路９０に入力される。極性選択回路
９０により、Ｄフリップフロップ回路８０の出力信号ま
たはその反転信号が選択され、選択した信号が奇数／偶
数フィールド判定用信号ＦＬＤとして外部に供給され
る。
【００２９】図２に示すように、回路がリセットされた
後、フィールド判定用信号ＦＬＤがハイレベルに保持さ
れている。時間ｔ0 において垂直同期信号ＶＳＹＮＣが
立ち上がり、このときフィールド判定用ウインド信号Ｆ
ＤＷＩＮの反転信号がハイレベルに保持されているの
で、フィールド判定用信号ＦＬＤがハイレベルの保持さ
れる。そして、時間ｔ4 において、垂直同期信号ＶＳＹ
ＮＣの次の立ち上がりエッジが現れ、このときフィール
ド判定用ウインド信号ＦＤＷＩＮの反転信号がローレベ
ルに保持されているので、フィールド判定用信号ＦＬＤ
がハイレベルからローレベルに切り換わる。
後、フィールド判定用信号ＦＬＤがハイレベルに保持さ
れている。時間ｔ0 において垂直同期信号ＶＳＹＮＣが
立ち上がり、このときフィールド判定用ウインド信号Ｆ
ＤＷＩＮの反転信号がハイレベルに保持されているの
で、フィールド判定用信号ＦＬＤがハイレベルの保持さ
れる。そして、時間ｔ4 において、垂直同期信号ＶＳＹ
ＮＣの次の立ち上がりエッジが現れ、このときフィール
ド判定用ウインド信号ＦＤＷＩＮの反転信号がローレベ
ルに保持されているので、フィールド判定用信号ＦＬＤ
がハイレベルからローレベルに切り換わる。
【００３０】以上説明したように、本実施例によれば、
カウンタ３０は水平同期信号ＨＳＹＮＣでリセットし、
水平同期信号ＨＳＹＮＣからの相対時間に応じてカウン
ト値Ｓ３０を生成し、一致検出回路２０、４０はカウン
ト値Ｓ３０とウインド位置設定回路１０、５０で設定し
た値とを比較し、値が一致したときそれぞれパルス信号
ＦＷＩＮ１，ＦＷＩＮ２を出力し、これらのパルス信号
に応じてＲＳフリップフロップ回路６４をセットまたは
リセットし、フィールド判定用ウインド信号ＦＤＷＩＮ
を発生し、Ｄフリップフロップ回路８０により垂直同期
信号ＶＳＹＮＣの立ち上がりエッジでフィールド判定用
ウインド信号の反転信号をラッチし、その出力信号ある
いは反転信号は奇数／偶数フィールド判定用信号ＦＬＤ
として出力し、さらにスイッチ１００によりパルス信号
ＦＷＩＮ１またはＦＷＩＮ２の何れかを選択して、その
タイミングで垂直同期信号ＶＳＹＮＣをラッチし、ラッ
チした信号ＶＳＹＣＲを出力することにより、ジッタが
除去された垂直同期信号が得られるので、簡単な回路構
成でウインド位置設定回路により設定値を変更するのみ
で異なるシステム、放送方式に対応でき、垂直同期信号
のジッタを除去できる。
カウンタ３０は水平同期信号ＨＳＹＮＣでリセットし、
水平同期信号ＨＳＹＮＣからの相対時間に応じてカウン
ト値Ｓ３０を生成し、一致検出回路２０、４０はカウン
ト値Ｓ３０とウインド位置設定回路１０、５０で設定し
た値とを比較し、値が一致したときそれぞれパルス信号
ＦＷＩＮ１，ＦＷＩＮ２を出力し、これらのパルス信号
に応じてＲＳフリップフロップ回路６４をセットまたは
リセットし、フィールド判定用ウインド信号ＦＤＷＩＮ
を発生し、Ｄフリップフロップ回路８０により垂直同期
信号ＶＳＹＮＣの立ち上がりエッジでフィールド判定用
ウインド信号の反転信号をラッチし、その出力信号ある
いは反転信号は奇数／偶数フィールド判定用信号ＦＬＤ
として出力し、さらにスイッチ１００によりパルス信号
ＦＷＩＮ１またはＦＷＩＮ２の何れかを選択して、その
タイミングで垂直同期信号ＶＳＹＮＣをラッチし、ラッ
チした信号ＶＳＹＣＲを出力することにより、ジッタが
除去された垂直同期信号が得られるので、簡単な回路構
成でウインド位置設定回路により設定値を変更するのみ
で異なるシステム、放送方式に対応でき、垂直同期信号
のジッタを除去できる。
【００３１】また、ウインド位置設定回路１０，５０の
設定値Ｓ１０，Ｓ５０を変更することにより、水平同期
信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣのタイミング
やジッタが異なる場合にも簡単に対応でき、放送方式の
異なるシステムなどにおいてはウインド位置設定回路１
０，５０の設定値Ｓ１０，Ｓ５０を変更するのみで容易
に対応できる。このように、簡単な回路構成で、ソフト
ウェアなどで簡単な設定変更で種々のシステムに対応で
き、柔軟性の高い同期信号処理回路を実現できる。さら
に、放送方式、使用条件などに応じてソフトウェアで設
定条件を変更することにより、自動設定を実現できる。
設定値Ｓ１０，Ｓ５０を変更することにより、水平同期
信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣのタイミング
やジッタが異なる場合にも簡単に対応でき、放送方式の
異なるシステムなどにおいてはウインド位置設定回路１
０，５０の設定値Ｓ１０，Ｓ５０を変更するのみで容易
に対応できる。このように、簡単な回路構成で、ソフト
ウェアなどで簡単な設定変更で種々のシステムに対応で
き、柔軟性の高い同期信号処理回路を実現できる。さら
に、放送方式、使用条件などに応じてソフトウェアで設
定条件を変更することにより、自動設定を実現できる。
【００３２】
【発明の効果】以上説明したように、本発明の同期信号
処理回路によれば、簡単な回路構成でジッタを除去で
き、異なるシステムおよび異なる同期信号に柔軟に対応
できる利点がある。例えば、本発明の同期信号処理回路
を組み込んだ同期信号処理ＩＣによりテレビジョン映像
信号の水平同期信号および垂直同期信号を処理する場
合、放送方式の切り換えにより水平同期信号のタイミン
グや垂直同期信号のジッタが異なる場合でも設定値を変
更するのみで柔軟に対応できる。さらに放送方式の切り
換えに応じて設定値をソフトウェアなどで変更すること
により、設定の自動化を実現できる。
処理回路によれば、簡単な回路構成でジッタを除去で
き、異なるシステムおよび異なる同期信号に柔軟に対応
できる利点がある。例えば、本発明の同期信号処理回路
を組み込んだ同期信号処理ＩＣによりテレビジョン映像
信号の水平同期信号および垂直同期信号を処理する場
合、放送方式の切り換えにより水平同期信号のタイミン
グや垂直同期信号のジッタが異なる場合でも設定値を変
更するのみで柔軟に対応できる。さらに放送方式の切り
換えに応じて設定値をソフトウェアなどで変更すること
により、設定の自動化を実現できる。
【図１】本発明に係る同期信号処理回路の一実施例を示
す回路図である。
す回路図である。
【図２】同期信号処理回路の動作を示す波形図である。
１０、５０…フィールドウインド位置設定回路、２０、
４０…一致検出回路、３０…カウンタ、６０…フィール
ド判定用ウインド発生回路、７０、８０…フリップフロ
ップ回路、９０…極性選択回路、１００…スイッチ、１
１０…インバータ。
４０…一致検出回路、３０…カウンタ、６０…フィール
ド判定用ウインド発生回路、７０、８０…フリップフロ
ップ回路、９０…極性選択回路、１００…スイッチ、１
１０…インバータ。
Claims (9)
- 【請求項１】第１の同期信号および当該第１の同期信号
と周期が異なる第２の同期信号を受けて、当該第２の同
期信号に基づく同期信号を出力する同期信号処理回路で
あって、 上記第１の同期信号を受けて、当該第１の同期信号の位
相をずらした基準信号を生成する基準信号生成手段と、 上記基準信号に同期して上記第２の同期信号を保持し、
当該保持信号を上記同期信号として出力する信号保持手
段とを有する同期信号処理回路。 - 【請求項２】上記第１の同期信号はテレビジョン映像信
号の水平同期信号であり、上記第２の同期信号はテレビ
ジョン映像信号の垂直同期信号である請求項１記載の同
期信号処理回路。 - 【請求項３】上記基準信号生成手段は、上記第１の同期
信号を予め設定した時間で遅延させる信号遅延手段を有
する請求項１記載の同期信号処理回路。 - 【請求項４】上記信号遅延手段は、上記第１の同期信号
を受けて計数動作を開始し、クロック信号に応じて計数
値を設定する計数手段と、 上記計数手段の計数値と予め設定した基準値とを比較
し、上記計数値と上記基準値が一致したとき、上記基準
信号として一致信号を出力する一致検出手段とを有する
請求項３記載の同期信号処理回路。 - 【請求項５】周期の異なる第１および第２の同期信号を
受けて、上記第１と第２の同期信号の位相差に応じた信
号を生成する同期信号処理回路であって、 上記第１の同期信号と位相が異なる第１の基準信号を生
成する第１の基準信号生成手段と、 上記第１の同期信号と位相が異なる第２の基準信号を生
成する第２の基準信号生成手段と、 上記第１および第２の基準信号に応じてウインド信号を
生成するウインド信号生成手段と、 上記第２の同期信号に同期して上記ウインド信号を保持
し、保持信号を出力する信号保持手段とを有する同期信
号処理回路。 - 【請求項６】上記第１の同期信号はテレビジョン映像信
号の水平同期信号であり、上記第２の同期信号はテレビ
ジョン映像信号の垂直同期信号であり、上記信号保持手
段の出力信号はフィールド識別用信号である請求項５記
載の同期信号処理回路。 - 【請求項７】上記第１の基準信号生成手段は、上記第１
の同期信号を予め設定した第１の時間で遅延させる第１
の信号遅延手段を有し、 上記第２の基準信号生成手段は、上記第１の同期信号を
予め設定した第２の時間で遅延させる第２の信号遅延手
段を有する請求項５記載の同期信号処理回路。 - 【請求項８】上記ウインド信号生成手段は、上記第１の
基準信号に同期して出力信号を第１のレベルに設定し、
上記第２の基準信号に同期して出力信号を第２のレベル
に設定するレベル設定手段を有する請求項５記載の同期
信号処理回路。 - 【請求項９】上記第１および第２の信号遅延手段は、上
記第１の同期信号を受けて計数動作を開始し、クロック
信号に応じて計数値を設定する計数手段と、 上記計数手段の計数値と予め設定した第１の基準値とを
比較し、上記計数値と上記第１の基準値が一致したと
き、上記第１の基準信号として第１の一致信号を出力す
る第１の一致検出手段と、 上記計数手段の計数値と予め設定した第２の基準値とを
比較し、上記計数値と上記第２の基準値が一致したと
き、上記第２の基準信号として第２の一致信号を出力す
る第２の一致検出手段とを有する請求項７記載の同期信
号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4542697A JPH10243254A (ja) | 1997-02-28 | 1997-02-28 | 同期信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4542697A JPH10243254A (ja) | 1997-02-28 | 1997-02-28 | 同期信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10243254A true JPH10243254A (ja) | 1998-09-11 |
Family
ID=12718967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4542697A Pending JPH10243254A (ja) | 1997-02-28 | 1997-02-28 | 同期信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10243254A (ja) |
-
1997
- 1997-02-28 JP JP4542697A patent/JPH10243254A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20060047515A (ko) | 동기화 신호 발생기, 비디오 변환 회로, 동기화 신호 발생방법 및 비디오 변환 방법 | |
| KR100637821B1 (ko) | 액정 표시 제어 장치 | |
| JPH05199481A (ja) | ビデオ信号の位相制御回路 | |
| JPH10243254A (ja) | 同期信号処理回路 | |
| JPH031760A (ja) | 受信テレビジョン信号再生装置 | |
| US6100935A (en) | Sync generator unit and field decision unit using it | |
| JPS61172484A (ja) | ビデオフイ−ルドデコ−ダ | |
| JP3439020B2 (ja) | 垂直同期回路及びタイミングコントローラ | |
| JPS6153880A (ja) | 文字画像表示制御装置 | |
| JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
| JP3125910B2 (ja) | 同期取り込み回路 | |
| JPH0365878A (ja) | 同期装置 | |
| KR950004106B1 (ko) | 화상조절회로 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JPS5812439A (ja) | アンテナ自動切換装置 | |
| KR100190653B1 (ko) | 프레임그래버의 수평블랭크신호 발생장치 | |
| JPH08202329A (ja) | ディスプレイ表示装置 | |
| JPH04207669A (ja) | フイールド判定回路 | |
| JPH01126012A (ja) | 発振出力制御回路 | |
| JPH03236091A (ja) | ディスプレイ制御装置 | |
| JPH09312784A (ja) | 垂直同期回路及びタイミングコントローラ | |
| KR960003291A (ko) | 수평 동기 신호의 안정화 회로 및 방법 | |
| JPH1070674A (ja) | 垂直同期動作の制御回路 | |
| JPH06164976A (ja) | 垂直同期装置 | |
| JPH1132234A (ja) | 水平同期信号分離回路 |