JP3037027B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータの表示装
置として使用される液晶表示装置に関し、更に詳述すれ
ば、映像信号の１ドットと表示装置の１画素との同期を
とるために接続されているコンピュータの種類を自動的
に判別する液晶表示装置に関する。

【０００２】

【従来の技術】現在、各社より多種多様なコンピュータ
が製造されており、これらのコンピュータの垂直同期信
号周波数、水平同期信号周波数、複合同期信号周波数、
及びそれらの極性は、異なっている。

【０００３】従って、コンピュータ用に使用されるディ
スプレイ装置は、複数種類のコンピュータに対応可能な
汎用性が要求される。

【０００４】そこで、ＣＲＴディスプレイでは、接続さ
れているコンピュータの種類がわからなくても、様々な
同期信号の極性を全て負極性に処理した後、合成して複
合同期信号を得ることで、ＣＲＴディスプレイ内部のＰ
ＬＬ回路に同期信号が引き込ませることにより、映像信
号を表示できる。

【０００５】

【発明が解決しようとする課題】ところが、コンピュー
タの映像信号を液晶表示装置のように総画素数が少ない
ディスプレイ装置に映写するためには、液晶パネルの１
画素と映像信号の１ドットとを同期させる必要がある。
そのため、接続されたコンピュータの様々な同期信号か
ら、コンピュータの種類を判別し、入力された映像信号
のドットクロック周波数を決定し、そのドットクロック
周波数を基準にして液晶パネルを駆動するためのパルス
を作成する必要がある。

【０００６】本発明は、上述の欠点に鑑みなされたもの
であり、各種コンピュータの表示が可能な液晶表示装置
を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、入力映像信号
中の水平同期信号及び垂直同期信号の極性を判別する極
性判別回路と、前記入力映像信号の水平同期信号よりも
高いクロック周波数で発振する発振回路と、前記水平同
期信号の１周期当りの前記発振回路からのクロック数を
カウントする水平カウント回路と、垂直同期信号の１周
期当りの水平同期信号数をカウントする垂直カウンタ回
路とを有する判別手段と、前記極性判別回路、水平カウ
ント回路、及び垂直カウント回路からの出力信号により
入力映像信号を出力しているコンピュータの機種を特定
し、特定されたコンピュータの水平同期周波数及び垂直
同期周波数を出力するマイクロコンピュータと、該マイ
クロコンピュータからの水平同期周波数及び垂直同期周
波数に基づき液晶駆動信号を発生するタイミングコント
ローラと、該タイミングコントローラからの液晶駆動信
号により制御される液晶パネルとを有する液晶表示装置
である。

【０００８】また、本発明は、入力映像信号中の水平同
期信号及び垂直同期信号の極性を判別する極性判別回路
と、前記入力映像信号の水平同期信号周波数よりも高い
クロック周波数で発振する発振回路と、前記水平同期信
号の１周期当りの前記発振回路からのクロック数をカウ
ントする水平カウント回路と、前記垂直同期信号の１周
期当りの水平同期信号数をカウントする垂直カウンタ回
路と、前記水平カウント回路からの近接する信号を平均
化する平均化回路とを有する判別手段と、前記極性判別
回路、水平カウント回路、及び垂直カウント回路からの
出力信号により入力映像信号を出力しているコンピュー
タの機種を特定し、特定されたコンピュータの水平同期
周波数及び垂直同期周波数を出力するマイクロコンピュ
ータと、該マイクロコンピュータからの水平同期周波数
及び垂直同期周波数に基づき液晶駆動信号を発生するタ
イミングコントローラと、該タイミングコントローラか
らの液晶駆動信号により制御される液晶パネルとを有す
る液晶表示装置である。

【０００９】また、本発明の前記平均化回路は、垂直ブ
ランキング信号により切り換えられるスイッチと、前記
スイッチからの信号を１水平走査期間保持する第１ラッ
チ回路と、該第１ラッチ回路からの信号を１垂直走査期
間保持する第２ラッチ回路と、前記水平カウント回路か
らの出力信号と前記第１ラッチ回路からの出力信号とを
加算してその加算出力をスイッチに供給する加算回路と
から構成される。

【００１０】

【作用】本発明は、上述の如く構成することにより、水
平カウント回路、垂直カウント回路、及び極性判別回路
により水平同期信号周波数、１垂直同期信号の１周期当
りの水平同期信号数、水平及び垂直同期信号の極性のデ
ータが得られ、これらのデータに基づいてコンピュータ
の機種が判別される。

【００１１】

【実施例】以下、本発明を示す図面に基づいて詳述す
る。

【００１２】図１は、本発明の液晶表示装置の要部を示
すブロック図である。

【００１３】図１において、判別回路１は、コンピュー
タから出力されている同期信号の水平同期信号周波数、
及び垂直同期信号の１周期当りの水平同期信号数を計数
し、それらの計数値をマイクロコンピュータ２に出力す
る。更に、判別回路１は、コンピュ−タから出力されて
いる映像信号の同期信号の極性を判別してマイクロコン
ピュータ２に出力する。

【００１４】ここで、マイクロコンピュータ２には、こ
の液晶表示装置に接続可能な各コンピュータの水平同期
信号周波数の計数値、垂直同期信号の１周期当りの水平
同期信号数、同期信号の極性、及び液晶パネル４に映像
信号を表示させるために必要な水平同期信号の１周期当
りのドットクロック数、表示開始位置などのデ−タが予
め格納されている。

【００１５】次に、マイクロコンピュータ２では、判別
回路１より同期信号の水平同期信号周波数、垂直同期信
号の１周期当りの水平同期信号数の計数値、及び同期信
号の極性を受け、格納されているデータと比較して接続
されているコンピュータの種類を決定する。

【００１６】そして、コンピュータの種類が決定すれ
ば、マイクロコンピュータ２は、タイミングコントロー
ラ３に予め格納していた１水平周期当りのドットクロッ
ク数などのデ−タを出力する。

【００１７】タイミングコントローラ３では、マイクロ
コンピュータ２からのデータに基づき、コンピュータの
映像信号を液晶パネル４に対して１対１に表示させるた
め、コンピュータのドットクロック周波数と同じ周波数
のクロックを発生し、そのクロックを基準に液晶パネル
４を駆動させるために必要なパルスを作成して出力す
る。

【００１８】次に各ブロックについて詳述する。

【００１９】図２は、判別回路１のブロック図である。

【００２０】図２において、接続されたコンピュータか
らの各々の正または負の水平、及び垂直同期信号は、そ
れぞれ水平同期信号極性判別回路１０１，及び垂直同期
信号極性判別回路１０２に入力される。水平、及び垂直
同期信号極性判別回路１０１、１０２では、接続された
コンピュータからの正または負の水平，垂直同期信号の
極性を揃え、図３に示す如く、常時負極性の水平同期信
号、及び垂直同期信号を同期信号セレクト回路１０３、
及びマイクロコンピュータ２へ出力する。

【００２１】図３は、水平同期信号極性判別回路であ
り、以下、負極性への変換について説明する。

【００２２】コンピュータから入力された正、または負
極性の水平同期信号は、抵抗Ｒ及びコンデンサＣからな
る積分回路により積分される。ここで、積分回路の時定
数は、水平同期信号の周期に対して十分に大きく設定さ
れているため、積分回路の出力側の波形は、正極性の水
平同期信号が入力された場合はＬレベル、負極性の水平
同期信号が入力された場合はＨレベルとなる。

【００２３】従って、正極性の水平同期信号が入力され
た場合はＬレベル、また負極性の水平同期信号が入力さ
れた場合はＨレベルの信号が、極性の判別データとし
て、マイクロコンピュータ２に出力される。

【００２４】次に、積分回路からの出力は、インバータ
Ｉにより反転された後、ＥＸ−ＯＲ回路の一方の入力端
子に入力される。一方、ＥＸ−ＯＲ回路の他方の入力端
子には、コンピュータからの水平同期信号がそのまま入
力されており、ＥＸ−ＯＲ回路からは、常時負極性の水
平同期信号が同期信号セレクト回路１０３へ出力され
る。

【００２５】尚、上述では、水平同期信号極性判別回路
１０１について説明を行ったが、垂直同期信号極性判別
回路１０２についても同様な回路にて構成される。

【００２６】そして、同期信号セレクト回路１０３は、
第１有無判別回路１０４、第２有無判別回路１０５、及
び第３有無判別回路１０６により制御され、接続された
コンピュータより入力された信号に応じてセレクトし、
その結果、水平同期信号（若しくは複合同期信号）、及
び垂直同期信号がそれぞれ独立して出力される。

【００２７】以下、同期信号セレクト回路１０３の動作
について説明する。

【００２８】接続されたコンピュータの種類により、入
力される信号は、水平同期信号、及び垂直同期信号が独
立したものではなく、水平同期信号と垂直同期信号とが
合成された複合同期信号であったり、更に映像信号が合
成された複合映像信号であったりする。

【００２９】そこで、同期信号セレクト回路１０３で
は、入力された同期信号が水平同期信号と垂直同期信号
とに分離されている場合であれば水平、及び垂直同期信
号極性判別回路１０１、１０２からの負極性の水平、及
び垂直同期信号をそのまま出力する。

【００３０】また、それ以外の信号が入力された場合、
第１、第２、及び第３有無判別回路１０４、１０５、１
０６により同期信号セレクト回路１０３内に内蔵された
同期分離回路が動作し、水平同期信号（若しくは複合同
期信号）、及び垂直同期信号をそれぞれ独立して出力す
る。

【００３１】同期信号セレクト回路１０３から出力され
た水平同期信号（若しくは複合同期信号）は、タイミン
グコントローラ３、及び立下がり検出回路１０７に入力
される。

【００３２】立下がり検出回路１０７では、入力された
信号の立下がりを検出し、図４Ａに示す如く、立下がり
検出パルスを作成する。この立下がり検出パルスは、水
平カウント回路１０８のリセットパルスとして用いられ
る。

【００３３】次に、水平周期カウント回路１０８では、
立下がり検出回路１０７からの立下がり検出パルスをリ
セットパルスとし、またパソコンの種類にかかわらず常
に一定の周波数（例えば、３０ＭＨｚ）でフリー発振す
る発振回路１０９により得られる３０ＭＨｚのクロック
周波数で１水平同期信号期間のクロック数を計数し、平
均化回路１１０に与えられる。

【００３４】平均化回路１１０では、垂直ブランキング
パルスがＬレベルのときには、水平カウント回路１０８
からの１水平同期信号期間の計数値の平均を取ってい
く。そして、垂直ブランキングパルスがＨレベルになっ
たときには、平均した結果を２値のシリアルデータに変
換し、マイクロコンピュータ２に出力する。

【００３５】以下、平均化回路１１０の動作について図
５及び図６を用いて詳述する。

【００３６】尚、図５は平均化回路１１０の回路ブロッ
ク図、図６はそのタイミングチャートである。

【００３７】図５において、水平カウント回路１０８か
らの出力信号は、スイッチ１１０Ａのａ側に入力される
とともに、加算回路１１０Ｂにも入力される。

【００３８】スイッチ１１０Ａは、垂直ブランキング信
号の立下がりパルスにより制御され、垂直ブランキング
信号がＬレベルからＨレベルに変化してからしばらくし
て、スイッチ１１０Ａはａ側になり、また、Ｈレベルか
らＬレベルに変化してからしばらくして、スイッチ１１
０Ａはｂ側に切り換わる。このため、最初のデータが入
力されるまではａ側にあり、最初のデータが入力された
後にｂ側に切り換わる。

【００３９】まず、スイッチ１１０Ａを通過したデータ
は、後述の疑似水平同期信号発生回路１Ｍをクロックと
する第１のフリップ・フロップ（以下Ｆ／Ｆと略す）１
１０Ｃにより、１水平同期信号期間保持された後、加算
回路１１０Ｂの他方の入力端子、及び第２のフリップ・
フロップ（以下Ｆ／Ｆと略す）１１０Ｄに入力される。
この結果、加算回路１１０Ｄには隣接する１水平同期信
号期間のデータが入力される。

【００４０】加算回路１１０Ｂでは、例えば、図６に示
すデータ１、及びデータ２が加算され、その後、除算回
路１１０Ｅにて１／２に除算され、平均データ１’とな
る。

【００４１】ここで、スイッチ１１０Ａは、ｂ側に切り
換わっているため、平均データ１’は、再び第１のＦ／
Ｆ１１０Ｃに入力される。第１のＦ／Ｆ１１０Ｃでは、
平均データ１’を１水平同期信号期間保持した後、加算
回路１１０Ｂの一方の入力端子に入力する。また、加算
回路１１０Ｂの他方の入力端子には、データ３が入力さ
れており、加算回路１１０Ｂ、及び除算回路１１０Ｅに
より平均データ２’が作成される。以下、同様な手順で
平均データが作成される。

【００４２】一方、同期信号セレクト回路１０３より出
力された垂直同期信号は、タイミングコントローラ３、
垂直ブランキング信号検出回路１１２、及び垂直カウン
ト回路１１３に入力される。

【００４３】垂直ブランキング信号検出回路１１２で
は、同期信号セレクト回路１０３からの垂直同期信号の
立下がりを基準にして、垂直同期信号の１周期当りの立
下がり検出パルスの数を計数することで、図４Ｂに示す
如く、垂直ブランキング期間のみＨレベルとなるような
垂直ブランキングパルスを出力する。尚、本実施例で
は、２８８番目の立下がりパルスから次のフィールドの
１５番目の立下がりパルスの期間を垂直ブランキング期
間として設定した。

【００４４】そして、疑似水平同期信号発生回路１１１
では、垂直ブランキング信号検出回路１１２からの垂直
ブランキングパルスにより、立下がり検出回路１０７か
らの立下がりパルスにゲートをかける。この結果、疑似
水平同期信号発生回路１Ｍからは、垂直ブランキング期
間の等価パルスなどを取り除かれた立下がりパルスが出
力される。

【００４５】垂直カウント回路１１３では、疑似水平同
期信号発生回路１１１からのパルスをクロックとし、同
期信号セレクト回路１０３からの垂直同期信号をリセッ
トパルスとして動作する。

【００４６】そして、正確に垂直同期信号の１周期当り
の水平同期信号数を計数し、その結果を２値のシリアル
データに変換しマイクロコンピュータ２に出力する。

【００４７】次に図１のマイクロコンピュータ２につい
て説明する。

【００４８】図７は、マイクロコンピュータのブロック
図である。

【００４９】図７において、コンピュータから出力され
ている映像信号の水平同期信号周波数をカウントした水
平同期信号周波数データと、垂直同期信号の１周期当り
の水平同期信号数をカウントした水平同期信号数データ
と、映像信号の同期信号の極性を判別した極性データと
が、それぞれ水平同期信号周波数データラッチ２１、水
平同期信号数データラッチ２２、及び極性データラッチ
２３を介してＣＰＵ２４と接続されている。ＣＰＵ２４
では、前述の３つのデータとＲＯＭ２５内に蓄積されて
いるデータを比較し、この比較出力に基づき接続されて
いるパソコンの種類を判定する。

【００５０】そして、シリアル出力ポート２８では、判
定結果に基づき、機種別制御データをタイミングコント
ローラ３へ出力する。

【００５１】判定の方法としてＣＰＵ２４は、ファジィ
推論を行うことにより、水平同期信号周波数をカウント
する発振回路の誤差、バラツキを考慮すると厳密には判
別することができないような場合にも厳密な判別を行う
ことができるように構成されている。

【００５２】キー入力装置２６は、キーデータラッチ２
７を介してＣＰＵ２４に接続されている。このキー入力
装置２６は、オペレータが種々の指示をマイクロコンピ
ュータに対して行う場合に使用される。

【００５３】図８に現在市販されている代表的な機種の
水平同期信号周波数、垂直同期信号の１周期当りの水平
同期信号数、及び水平及び垂直同期信号の極性を示して
いる。

【００５４】図８において、ｆＨは水平同期信号周波数
（ＫＨｚ）を、ｌｉｎｅは垂直同期信号の１周期当りの
水平同期信号数を、Ｈｐｏｌ．は、水平同期信号の極性
（＋または−）を、Ｖｐｏｌ．は垂直同期信号の極性
（＋または−）をそれぞれ示している。

【００５５】図８から、水平同期信号周波数、垂直同期
信号の１周期当りの水平同期信号数、水平及び垂直同期
信号の極性が決定すれば１機種が特定できることがわか
る。

【００５６】しかし、図８から明らかなように、水平同
期信号周波数が31.468750KHzである場合と、31.468906K
Hzである場合とは、水平同期信号周波数を計数する発振
回路の誤差，バラツキ等により厳密な判別することがで
きない。このため、VGA(640×400、垂直同期信号の１周
期当り449ライン)とVGA(720×400)とは、垂直同期信号
の１周期当りの水平同期信号数、及び垂直同期信号の極
性が一致しており判別することが難しい。

【００５７】そこで、判定の方法としてＣＰＵ２４は、
ファジィ推論を行うことにより、水平同期信号周波数を
計数する発振回路の誤差、バラツキ等による要因を考慮
した厳密な判別を行うことができるように構成してい
る。

【００５８】以下に、図９に示されているＣＰＵ２４に
よるコンピュータの機種判別の手順を示すフローチャー
トを参照して説明する。

【００５９】ＣＰＵ２４は、周波数データ（水平同期信
号周波数の計数値）、ライン数データ（垂直同期信号の
１周期当りの水平同期信号数の計数値）、及び極性デー
タ（同期信号の極性）をパラメ−タとして入力しており
（ステップＳ２１）、これらのパラメータに変化が発生
するか否かを常時監視している（ステップＳ２２）。

【００６０】これらのパラメータに変化が発生しない状
態では、ＣＰＵ２４は機種判別は行われないが、変化が
発生した場合には機種判別の処理を開始する。

【００６１】このＣＰＵ２４による機種判別は、各パラ
メータの入力値に基づいてファジィ推論により実行され
る。

【００６２】以下にファジィ推論の１例を示す。

【００６３】ｉｆ 水平周波数が31.46KHz付近 ｔｈｅｎ ＶＧＡ(640×400) ４４９ｌｉｎｅ、または
ＶＧＡ(720×400) の内のいずれかである可能性が大き
い ｉｆ １垂直周期の水平ライン数が 500本付近 ｔｈｅｎ ＡＸ−２８６／３８６である可能性が大きい ｉｆ 同期信号の極性が水平、垂直同期信号共に負
極性（−） ｔｈｅｎ ＰＣ９８０１、ＭＡＣ２、ＶＧＡ（640×48
0）である可能性が大きい 上記した条件は１例であるが、図１０に水平同期信号周
波数による機種判別の可能性を表すメンバシップ関数の
例を、また図１１に垂直同期信号の１周期の水平同期信
号数による機種判別の可能性を表すメンバシップ関数の
例をそれぞれ示す。

【００６４】これらはいずれも前述の図８に示されてい
る表示に基づいて作成可能であり、また同期信号の極性
についてもこの表から判定可能である。

【００６５】次に，ＣＰＵ２４は、上述のメンバシップ
関数から求められる出力値、具体的には図１０、及び図
１１に示されているメンバシップ関数の横軸の値を入力
とした縦軸の値にしたがって以下の処理を行う。 （１）可能性の出力値が大きい１機種のみ存在し、且つ
他の機種である可能性が小さい場合には、可能性の出力
値が大きい１機種のみを候補とする。 （２）可能性の出力値が大きい機種が複数存在し、且つ
他の機種である可能性が小さい場合には、可能性の出力
値が大きい複数の機種を候補とし、そのうちで最も出力
値が多き候補を第１候補とする （３）可能性の出力値が大きい機種がなく、且つ出力値
が小さい機種が複数存在する場合には、ある程度以上の
出力値の複数の機種（ゼロの機種はない）を候補とし、
もっとも出力値が大きい機種を第１候補とする。

【００６６】実際の処理に際しては、各入力値に対する
メンバシップ関数の出力値をあらかじめテーブルデ−タ
の形で記憶させておき、ＣＰＵ２４が読み出すようにす
ることで処理を容易にしている。

【００６７】従って、ＣＰＵ２４は、水平同期信号周波
数データ、水平同期信号数データ、及び極性データの各
パラメータの入力値に対するそれぞれのメンバシップ関
数の出力値をＲＯＭ２５から読み出し（ステップＳ２
３）、候補を決定する（ステップＳ２４）。

【００６８】ここで、１機種のみが候補として出力され
た場合にはその機種に決定される（ステップＳ２５，Ｓ
２６）。しかし、複数の機種が候補として出力された場
合には、オペレータがキー入力装置２６を走査して選択
する。

【００６９】このようにして機種が決定された後、ＣＰ
Ｕ２４は決定された機種に対応する制御デ−タをタイミ
ングコントローラ３に対して出力する。

【００７０】図１２にタイミングコントローラの概略を
示す。

【００７１】コンピュータには様々な機種があり、水
平、及び垂直周波数、ドットクロックが機種に応じて異
なるだけでなく、映像信号の表示期間のスタート位置も
機種に応じて異なる。

【００７２】そこで、タイミングコントローラ３では、
マイクロコンピュータ２により、続されたコンピュータ
の機種に対応した１水平同期信号期間のドットクロック
数や有効表示期間のスタート位置などの制御データが入
力される。

【００７３】タイミングコントローラ３は、まず液晶パ
ネル４の１画素とコンピュータの１ドットとを１対１に
対応させるために、制御データの１水平同期信号期間の
ドットクロック数を基準として、分周回路３１の分周値
を決定する。

【００７４】ＶＣＯ３２からの出力は、分周回路３１の
分周値に基づき分周された後、その出力は、位相比較器
３３により水平同期信号と比較される。

【００７５】そして、位相比較器３３からの出力は、Ｌ
ＰＦ３４により直流レベルの誤差電圧に変換され、ＶＣ
Ｏ３２に戻すことによりＰＬＬ制御され、水平同期信号
に同期したクロックを発振するとともに、このクロック
をパネル駆動用パルス作成部３５に出力する。

【００７６】パネル駆動用パルス作成部３５では、コン
ピュータの１ドットと対応したクロック、及び判別回路
１からの水平同期信号、及び垂直同期信号を用いて液晶
パネル４の有効表示期間のスタート位置などの液晶パネ
ル４を駆動するための制御データを作成し、液晶パネル
４を駆動させる。

【００７７】

【発明の効果】本発明は、上述の如く構成されたので、
接続されたコンピュータの同期信号が、いかなるもので
あっても、接続されたコンピュータの機種を判別し、コ
ンピュータの映像信号を液晶パネルの画素に１対１に対
応して表示できる。

【００７８】更に、コンピュータの機種を判別する際に
水平同期信号周波数を計数する発振回路の誤差、バラツ
キがある場合にも、またあるコンピュータをデフォルト
したような例えば新機種に対応することも可能になる。

【００７９】また、新機種等のように判別の結果がいず
れの機種とも決定しがたい場合にも、近似したパラメー
タを有する候補として選択し、それらの内からオペレー
タが決定すれば、ある程度の画像を表示することもでき
る。

【図面の簡単な説明】

【図１】本発明の液晶表示装置を示すブロック図であ
る。

【図２】本発明の液晶表示装置に用いる判別回路のブロ
ック図である。

【図３】本発明の液晶表示装置に用いる極性判別回路で
ある。

【図４】立下がり検出パルス、及び垂直ブランキングパ
ルスを示すタイミングチャートである。

【図５】本発明の液晶表示装置に用いる平均化回路のブ
ロック図である。

【図６】データの平均化を説明するためのタイミングチ
ャートである。

【図７】本発明の液晶表示装置に用いるマイクロコンピ
ュータのブロック図である。

【図８】市販されている代表的なコンピュータの機種の
水平同期信号周波数、垂直同期信号の１周期当りの水平
同期信号数、水平及び垂直同期信号の極性を示す表の模
式図である。

【図９】本発明の液晶表示装置に用いるＣＰＵの動作説
明のためのフローチャ−トである。

【図１０】本発明の液晶表示装置が使用するメンバシッ
プ関数の一例を示すグラフである。

【図１１】本発明の液晶表示装置が使用するメンバシッ
プ関数の一例を示すグラフである。

【図１２】本発明の液晶表示装置に用いるタイミングコ
ントローラのブロック図である。

【符号の説明】

１ 判別回路 ２ マイクロコンピュータ ３ タイミングコントローラ ４ 液晶パネル １０１ 水平同期信号極性判別回路 １０２ 垂直同期信号極性判別回路 １０９ 発振回路 １０８ 水平カウント回路 １０９ 垂直カウント回路 １１０ 平均化回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷口 晋一 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 平５−323928（ＪＰ，Ａ) 特開 平５−14760（ＪＰ，Ａ) 特開 平５−150219（ＪＰ，Ａ) 特開 平６−138832（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/36 G09G 5/00 H04N 5/04

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 入力映像信号中の水平同期信号及び垂直
   同期信号の極性を判別する極性判別回路と、前記入力映
   像信号の水平同期信号周波数よりも高いクロック周波数
   で発振する発振回路と、前記水平同期信号の１周期当り
   の前記発振回路からのクロック数をカウントする水平カ
   ウント回路と、前記垂直同期信号の１周期当りの水平同
   期信号数をカウントする垂直カウンタ回路と、前記水平
   カウント回路からの連続する２水平走査期間のカウント
   出力を平均化する平均化回路とを有する判別手段と、 前記極性判別回路、水平カウント回路、及び垂直カウン
   ト回路からの出力信号により入力映像信号を出力してい
   るコンピュータの機種を特定し、特定されたコンピュー
   タの水平同期周波数及び垂直同期周波数を出力するマイ
   クロコンピュータと、 該マイクロコンピュータからの水平同期周波数及び垂直
   同期周波数に基づき液晶駆動信号を発生するタイミング
   コントローラと、 該タイミングコントローラからの液晶駆動信号により制
   御される液晶パネルとを有する液晶表示装置。
2. 【請求項２】 前記平均化回路は、垂直ブランキング信
   号により切り換えられるスイッチと、前記スイッチから
   の信号を１水平走査期間保持する第１ラッチ回路と、該
   第１ラッチ回路からの信号を１垂直走査期間保持する第
   ２ラッチ回路と、前記水平カウント回路からの出力信号
   と前記第１ラッチ回路からの出力信号とを加算してその
   加算出力をスイッチに供給する加算回路とから構成され
   ることを特徴とする請求項１記載の液晶表示装置。