JP4898763B2 - 電子機器 - Google Patents
電子機器 Download PDFInfo
- Publication number
- JP4898763B2 JP4898763B2 JP2008292179A JP2008292179A JP4898763B2 JP 4898763 B2 JP4898763 B2 JP 4898763B2 JP 2008292179 A JP2008292179 A JP 2008292179A JP 2008292179 A JP2008292179 A JP 2008292179A JP 4898763 B2 JP4898763 B2 JP 4898763B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- vga
- timing
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
図1は、本発明に係る電子機器の制御回路を示すブロック図である。この制御回路は、制御手段である制御部1、ROM(Read Only Memory)2、HDD(Hard Disk Drive)3、VGAコントローラ4、電源信号遅延手段である遅延回路5、表示信号遅延手段である遅延回路6、LCD9への動作電圧の供給をオン/オフするスイッチであるFET(Field Effect Transistor)7、バッファ8、表示手段であるLCD9、ROM10、VRAM(Video Random Access Memory)11を備えている。
本願の出願当初の特許請求の範囲に記載された各発明を、以下に付記する。
[1]バッファから伝達される表示信号に基づいて画像を表示する表示手段と、この表示手段と電源との間に介在し、前記表示手段への動作電圧の供給をオン/オフするスイッチと、システム起動当初において前記表示手段に動作電圧の供給を開始するタイミングと表示信号を入力するタイミングとを記憶したVGA−BIOSと、システム起動当初において前記VGA-BIOSに記憶されたタイミングに従って前記スイッチをオンする電源信号の出力および前記バッファへの表示信号の出力を行うVGAコントローラとを備えた電子機器において、システム起動当初において、前記VGA-BIOSに記憶されたタイミングに従って出力された電源信号が前記スイッチに入力され前記表示手段に動作電圧が供給されてから、前記VGA-BIOSに記憶されたタイミングに従って前記VGAコントローラが出力する表示信号が前記表示手段に入力されるまでの時間間隔を調整する調整手段を備えてなることを特徴とする電子機器。
[2]前記調整手段は、前記VGAコントローラから出力される表示信号が前記表示手段に入力されるタイミングを遅延させる表示信号遅延手段と、前記表示信号遅延手段により表示信号が前記表示手段に入力されるタイミングを遅延させるべき時間を記憶した遅延時間記憶手段と、システム起動当初において、前記VGA-BIOSに記憶されたタイミングに従って前記VGAコントローラが出力する表示信号が前記表示手段に入力されるタイミングを、前記表示信号遅延手段により前記遅延時間記憶手段に記憶された時間だけ遅延させる制御手段とを備えてなることを特徴とする上記[1]に記載の電子機器。
[3]前記制御手段は、前記VGA-BIOSに記憶されたタイミングに従って前記VGAコントローラが表示信号を出力した後、前記遅延時間記憶手段に記憶された時間が経過したことに応じて汎用IO信号を前記表示信号遅延手段に出力し、前記表示信号遅延手段は、前記制御手段から前記汎用IO信号が入力されたことに応じて前記バッファから前記表示手段に表示信号を伝達させることを特徴とする上記[2]に記載の電子機器。
[4]前記調整手段は、前記VGAコントローラから供給される電源信号が前記スイッチに入力されるタイミングを遅延させる電源信号遅延手段と、この電源信号遅延手段により前記電源信号が前記スイッチに入力されるタイミングを遅延させるべき時間を記憶した遅延時間記憶手段と、システム起動当初において、前記VGA-BIOSに記憶されたタイミングに従って前記VGAコントローラが出力する電源信号が前記スイッチに入力されるタイミングを、前記電源信号遅延手段により前記遅延時間記憶手段に記憶された時間だけ遅延させる制御手段とを備えてなることを特徴とする上記[1]に記載の電子機器。
[5]前記制御手段は、前記VGA-BIOSに記憶されたタイミングに従って前記VGAコントローラが電源信号を出力した後、前記遅延時間記憶手段に記憶された時間が経過したことに応じて汎用IO信号を前記電源信号遅延手段に出力し、前記電源信号遅延手段は、前記VGAコントローラと前記スイッチとの間に介在し、前記制御手段から前記汎用IO信号が入力されたことに応じて前記スイッチに電源信号を伝達することを特徴とする上記[4]に記載の電子機器。
[6]前記遅延時間記憶手段に記憶される時間を設定する設定手段をさらに備えてなることを特徴とする上記[2]乃至[5]のうちいずれか1に記載の電子機器。
Claims (6)
- バッファから伝達される表示信号に基づいて画像を表示する表示手段と、
この表示手段と電源との間に介在し、前記表示手段への動作電圧の供給をオン/オフするスイッチと、
システム起動当初において前記表示手段に動作電圧の供給を開始するタイミングと表示信号を入力するタイミングとを記憶したVGA−BIOSと、
システム起動当初において前記VGA-BIOSに記憶されたタイミングに従って前記スイッチをオンする電源信号の出力および前記バッファへの表示信号の出力を行うVGAコントローラと、
前記VGAコントローラから供給される前記電源信号が前記スイッチに入力されるタイミングを遅延させる電源信号遅延手段と、
前記VGAコントローラから出力される前記表示信号が前記表示手段に入力されるタイミングを遅延させる表示信号遅延手段と、
前記電源信号遅延手段により前記電源信号が前記スイッチに入力されるタイミングを遅延させるべき第1の遅延時間、および、前記表示信号遅延手段により表示信号が前記表示手段に入力されるタイミングを遅延させるべき第2の遅延時間を記憶した遅延時間記憶手段と、
システム起動当初において、前記VGA-BIOSに記憶されたタイミングに従って前記VGAコントローラが出力する前記電源信号が前記スイッチに入力されるタイミングを、前記遅延時間記憶手段に記憶された前記第1の遅延時間だけ前記電源信号遅延手段により遅延させ、前記VGA-BIOSに記憶されたタイミングに従って前記VGAコントローラが出力する前記表示信号が前記表示手段に入力されるタイミングを、前記遅延時間記憶手段に記憶された前記第2の遅延時間だけ前記表示信号遅延手段により遅延させる制御手段と、
を備えてなることを特徴とする電子機器。 - 前記制御手段は、前記VGA-BIOSに記憶されたタイミングに従って前記VGAコントローラが前記電源信号を出力した後、前記遅延時間記憶手段に記憶された前記第1の遅延時間が経過したことに応じて第1の信号を前記電源信号遅延手段に出力し、
前記電源信号遅延手段は、前記VGAコントローラと前記スイッチとの間に介在し、前記制御手段から前記第1の信号が入力されたことに応じて前記スイッチに前記電源信号を伝達することを特徴とする請求項1に記載の電子機器。 - 前記制御手段は、前記VGA-BIOSに記憶されたタイミングに従って前記VGAコントローラが前記表示信号を出力した後、前記遅延時間記憶手段に記憶された前記第2の遅延時間が経過したことに応じて第2の信号を前記表示信号遅延手段に出力し、
前記表示信号遅延手段は、前記制御手段から前記第2の信号が入力されたことに応じて前記バッファから前記表示手段に前記表示信号を伝達させることを特徴とする請求項1又は2に記載の電子機器。 - 前記遅延時間記憶手段に記憶される前記第1および第2の遅延時間を設定する設定手段をさらに備えてなることを特徴とする請求項1乃至3のうちいずれか1に記載の電子機器。
- 前記設定手段は、入力デバイスの操作により入力される前記第1および第2の遅延時間を前記遅延時間記憶手段に記憶させることを特徴とする請求項4に記載の電子機器。
- 入力される表示信号に基づいて画像を表示するディスプレイとこのディスプレイに動作電圧を供給する電源との間に介在し、電源信号が入力されたことに応じて前記ディスプレイに前記動作電圧を伝達するスイッチと、
システム起動当初において前記ディスプレイに前記動作電圧の供給を開始するタイミングと前記表示信号を入力するタイミングとを記憶したVGA−BIOSと、
システム起動当初において前記VGA-BIOSに記憶されたタイミングに従って前記電源信号および前記表示信号を出力するVGAコントローラと、
前記VGAコントローラから供給される前記電源信号が入力され、第1の制御信号が入力されたときに当該電源信号を前記スイッチに伝達する電源信号遅延回路と、
前記VGAコントローラから出力される前記表示信号が入力され、第2の制御信号が入力されたときに当該表示信号を前記ディスプレイに伝達するバッファと、
第3の制御信号が入力されたときに前記第2の制御信号を前記バッファに出力する表示信号遅延回路と、
前記電源信号が前記スイッチに入力されるタイミングを遅延させるべき第1の遅延時間、および、前記表示信号が前記ディスプレイに入力されるタイミングを遅延させるべき第2の遅延時間を記憶した記憶部と、
システム起動当初において、前記VGA-BIOSに記憶されたタイミングに従って前記VGAコントローラが前記電源信号を出力した後、前記記憶部に記憶された前記第1の遅延時間が経過したことに応じて前記第1の制御信号を前記電源信号遅延回路に出力し、前記VGA-BIOSに記憶されたタイミングに従って前記VGAコントローラが前記表示信号を出力した後、前記記憶部に記憶された前記第2の遅延時間が経過したことに応じて前記第3の制御信号を前記表示信号遅延回路に出力する制御部と、
を備えてなることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008292179A JP4898763B2 (ja) | 2008-11-14 | 2008-11-14 | 電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008292179A JP4898763B2 (ja) | 2008-11-14 | 2008-11-14 | 電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010117654A JP2010117654A (ja) | 2010-05-27 |
JP4898763B2 true JP4898763B2 (ja) | 2012-03-21 |
Family
ID=42305348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008292179A Expired - Fee Related JP4898763B2 (ja) | 2008-11-14 | 2008-11-14 | 電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4898763B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5508319B2 (ja) * | 2011-03-09 | 2014-05-28 | 株式会社ニューギン | 遊技機 |
KR102238637B1 (ko) * | 2014-09-17 | 2021-04-12 | 엘지디스플레이 주식회사 | 표시장치 |
KR102148489B1 (ko) * | 2014-09-22 | 2020-10-15 | 엘지디스플레이 주식회사 | 표시장치의 전원 공급 장치 |
CN105676948A (zh) * | 2014-11-21 | 2016-06-15 | 鸿富锦精密工业(武汉)有限公司 | 电源调节电路及具有该电源调节电路的电脑一体机 |
CN109410859B (zh) * | 2018-11-21 | 2021-04-02 | 惠科股份有限公司 | 一种显示装置以及驱动方法和显示器 |
JP2020122943A (ja) * | 2019-01-31 | 2020-08-13 | キヤノン株式会社 | 情報処理装置、および、情報処理装置の制御方法とプログラム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006349931A (ja) * | 2005-06-15 | 2006-12-28 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
JP2007233202A (ja) * | 2006-03-02 | 2007-09-13 | Sharp Corp | 液晶表示装置 |
JP2008096803A (ja) * | 2006-10-13 | 2008-04-24 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
JP2008164844A (ja) * | 2006-12-27 | 2008-07-17 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
JP2009271392A (ja) * | 2008-05-09 | 2009-11-19 | Sony Corp | 表示装置、表示装置の駆動回路、表示装置の駆動方法および電子機器 |
JP2010002549A (ja) * | 2008-06-19 | 2010-01-07 | Sony Corp | 液晶表示パネル用駆動装置、液晶表示パネル用駆動回路、液晶表示装置及び電子機器 |
JP2010060823A (ja) * | 2008-09-03 | 2010-03-18 | Toshiba Mobile Display Co Ltd | 表示装置および表示装置の駆動方法 |
-
2008
- 2008-11-14 JP JP2008292179A patent/JP4898763B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010117654A (ja) | 2010-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4898763B2 (ja) | 電子機器 | |
US9924134B2 (en) | Dynamic frame rate adjustment | |
US8284179B2 (en) | Timing controller for reducing power consumption and display device having the same | |
KR102617564B1 (ko) | 표시 장치 및 이의 동작 방법 | |
US20100053438A1 (en) | Image display device, projector, control method and computer program product | |
JP4466507B2 (ja) | 画像表示システム,画像表示方法および画像データ処理装置 | |
KR102207220B1 (ko) | 디스플레이 드라이버, 디스플레이 드라이버 구동방법 및 영상 표시 시스템 | |
US10297189B2 (en) | Display driver adapted to image data processing and operating method of the same | |
US9307210B2 (en) | Image output apparatus, method, and medium | |
JP2007212578A (ja) | 情報処理装置および情報処理装置に適用される表示制御方法 | |
JP6146852B2 (ja) | 表示制御装置及びデータ処理システム | |
US9110514B2 (en) | Electronic device with switchable display screen, computer system thereof and method for switching display screen | |
JP6776504B2 (ja) | 画像伝送装置及び画像伝送システム、並びに画像伝送装置の制御方法 | |
JP2007065758A (ja) | 情報処理装置およびシステム制御方法 | |
US11488552B2 (en) | Display device and method for controlling same | |
JP2003114648A (ja) | 液晶表示装置、コンピュータ装置及びそのlcdパネルの駆動制御方法 | |
US20120074870A1 (en) | Displaying Method and Portable Electronic Device Using the Same | |
US8380886B2 (en) | Computer system | |
TWI748651B (zh) | 顯示器之更新畫面方法及其驅動裝置 | |
KR100794656B1 (ko) | 타이밍 컨트롤러 및 터치 스크린 아날로그 디지털 변환기를 갖는 휴대용 아이씨를 포함하는 영상 표시 시스템 | |
JP2006072351A (ja) | 画像データ転送用転送矩形を連続的にトレースするシステムおよび方法 | |
JP2009204920A (ja) | 表示装置およびプログラム | |
JP2015138215A (ja) | 映像処理装置 | |
JP2003255902A (ja) | 液晶表示装置、液晶表示装置の駆動方法及びこの液晶表示装置を用いた画像表示応用装置 | |
JP2010186044A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |