KR100218618B1 - 멀티미디어 디스플레이 시스템 및 데이타 프로세싱 시스템에서 비디오모니터상의 디스플레이를 위해 다수의 데이타 소스를 동기화하는 방법 - Google Patents

멀티미디어 디스플레이 시스템 및 데이타 프로세싱 시스템에서 비디오모니터상의 디스플레이를 위해 다수의 데이타 소스를 동기화하는 방법 Download PDF

Info

Publication number
KR100218618B1
KR100218618B1 KR1019960014890A KR19960014890A KR100218618B1 KR 100218618 B1 KR100218618 B1 KR 100218618B1 KR 1019960014890 A KR1019960014890 A KR 1019960014890A KR 19960014890 A KR19960014890 A KR 19960014890A KR 100218618 B1 KR100218618 B1 KR 100218618B1
Authority
KR
South Korea
Prior art keywords
data
video
processor
frame buffer
processing unit
Prior art date
Application number
KR1019960014890A
Other languages
English (en)
Other versions
KR960043761A (ko
Inventor
로버트 리 윌리엄
조나단 럼프 대릴
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR960043761A publication Critical patent/KR960043761A/ko
Application granted granted Critical
Publication of KR100218618B1 publication Critical patent/KR100218618B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S715/00—Data processing: presentation processing of document, operator interface processing, and screen saver display processing
    • Y10S715/972—Inserted real-time video in operator interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

멀티미디어 디스플레이 시스템(multimedia display system)은 중앙 처리 장치(central processing unit), 중앙 처리 장치에 연관된 저장 장치(storage device), 중앙 처리 장치와 저장 장치가 접속되는 표준 인터페이스 버스(standard interface bus), 중앙 처리 장치로부터의 커맨드에 응답하여 그래픽 데이터(graphics datd)를 발생하기 위해 버스에 접속된 그래픽 프로세서(graphics precessor), 아날로그 비디오 신호를 디지털 형태로 변환하고 동기 신호를 생성하기 위한 디지타이저(digitizer), 디지털 화된 비디오 데이터를 처리하여 디지털 화된 비디오 신호의 화소 표시를 생성하는 비디오 프로세서(video processor), 그래픽 프로세서에 의해 생성된 그래픽 데이터 및 비디오 신호의 화소 표시를 저장하기 위한 공유 프레임 버퍼(shared frame buffer), 저장된 디지털 데이터를 비디오 모니터(video monitor)를 구동시키기에 적절한 데이터 스트림(data stream)으로 변환시키는 장치, 및 그래픽 데이터와 비디오 정보를 디스플레이하기 위한 비디오 모니터를 포함하되, 상기 비디오 프로세서는 재배치가능한 윈도우(relocatable windows)를 처리하는 능력을 가지고 공유 프레임 버퍼를 통해 비디오 데이터및 그래픽 데이터를 동기화하기 위한 프로그램가능한 가변 위상 수직 동기 신호(programmable variable phase vertical synchronization signal)를 생성한다.

Description

멀티미디어 디스플레이 시스템 및 데이터 프로세싱 시스템에서 비디오 모니터상의 디스플레이를 위해 다수의 데이터 소스를 동기화하는 방법
제1도는 본 발명을 채용하는 멀티미디어 시스템의 블록도.
제2도는 본 발명에 따른 프로그램가능한 수직 동기 신호 생성 회로의 블록도.
제3도는 본 발명에 따른 바람직하지 않은 아티팩트의 시각적인 표시.
* 도면의 주요부분에 대한 부호의 설명
100 : 멀티미디어 디스플레이 시스템 102 : 중앙 처리 장치
104 : 저장 장치 106 : 시스템 버스
108 : 그래팩 프로세서 110 : 공유 프레임 버퍼
112 : 변환 장치 114 : 디스플레이 보니터
122 : 표준 텔레비전 신호 124 : 디지타이저 회로
126 : 비디오 프로세서
본 발명은 데이터 프로세싱 시스템에 관한 것으로, 특히 디스플레이 모니터(display monitor)상에서 그래픽 및 비디오 데이터가 동시에 디스플레이되는 멀티미디어 데이터 프로세싱 시스템(multimedi a data processing system)에 관한 것이다.
Synchronization Signal Stabilization for Video Image Overlay이란 명칭의 미합중국 특허 제 4,490,741 호는 비교적 불안정한 동기 신호를 갖는 제 1 비디오 디스플레이로부터의 제 1 비디오 신호에 대한 정확한 오버레이(overlay)를 위해 제 2 비디오 신호를 생성하는 제 2 비디오 디스플레이에 제공된 동기(sync) 신호를 안정화하기 위한 시스템을 개시한다.
이 특허는 두 개의 비디오 신호를 동기화하기 위한 장치를 일반적으로 기술하고 있으나, 단일의 공유 프레임 버퍼내에서 비디오 데이터 스트림과 그래픽 데이터 영상의 오버레잉(overlaying)을 개시하거나 또는 제안하고 있지 않다.
Apparatus for Receipt and Display of Raster Scan Imagery Signals In Relocatable Windows on a Vidi o Monitor이란 명칭의 미합중국 특허 제 4,961,097호는 외부 소스로부터 디지털 래스터 스캔 영상(digital raster scan image)을 수신하고 비디오 모니터 디스플레이상에 인세트 윈도우(inset window)로서 영상을 디스플레이하는 인터페이스 및 메모리 시스템을 나타낸다. 입력 영상은 디스플레이 리프레쉬 타이밍(display refresh timing)에 대해 비동기적이다. 파이프라인 이중 메모리 시스템(pipeline dual memory system)은 갱신 및 디스플레이 버퍼로 구성된다.
이 특허는 단일의 디스플레이 모니터상에서 두 개의 영상을 오버레이하는 것을 다루고 있다 하더라도, 두 개의 개별적인 버퍼 - 갱신 버퍼 및 디스플레이 버퍼 -를 채용한다.
이 특허는 두 개의 비디오 신호를 동기화하기 위한 장치를 일반적으로 기술하고 있으나, 단일의 공유 프레임 버퍼내에서 비디오 데이터 스트림과 그래픽 데이터 영상의 오버레잉을 개시하거나 또는 제안하고 있지 않다.
Audio Video Interactive Display 이란 명칭의 미합중국 특허 제 4,994,912 호는 두 개의 독립적인 래스터를 동기화함에 따라 표준형 T.V. 비디오 및 고 해상도 컴퓨터 생성 그래픽 비디오는 고 해상도 그래픽 모니터상에서 동시에 각각 디스플레이될 수 있는 방법 및 장치를 개시한다. 이것은 이중 프레임 버퍼 - 제 1 T.V. 프레임 버퍼 및 제 2 그래픽 버퍼를 이용함으로써 성취된다.
이 특허는 두 개의 비디오 신호를 동기화하기 위한 장치를 일반적으로 기술하고 있으나, 단일의 공유 프레임 버퍼내에서 비디오 데이터 스트림과 그래픽 데이터 영상의 오버레잉을 개시하거나 또는 제안하고 있지 않다.
Programmable Digital Video Processing System 이란 명칭의 미합중국 특허 제 5,227,863 호는 디지털 포맷으로 변환된 다수의 소스로부터의 소스로부터의 비디오 신호를 디지털 프로세스하여 실시간으로 다수의 동시적 특수 비디오 효과를 제공하고, 종래의 마이크로컴퓨터 버스로의 직접적인 인터페이스에 적합한 프로그램가능한 장치를 개시한다. 이 특허는 단일의 디스플레이 모니터상에서의 디스플레이를 위한 각종 소스로부터의 신호를 동기화하거나 또는 젠로킹(genlocking)하기 위한 수단을 또한 개시한다.
이 특허는 젠로킹을 위한 동기화된 화소 클릭을 이용하는 비디오 프로세싱 서브시스템(video processing subsystem)을 기술한다. 이 기법은 재크기조정가능하고(resizabile), 재배치된(repositioned)비디오 윈도우에 대해 포인터 아티팩트(pointer artifact)를 생성한다. 이 특허에 따른 시스템에 의해 생성된 이 포인터 아티팩트는 본 명세서에서 기술된 본 발명에 의해 제거된다.
System for Converting a Video Signal From a First Format to a Second Format 이란 명칭의 미합중국 특허 제 5,229,853호는 영상을 나타내는 비디오 입력 신호를 제 1 포맷으로부터 규정된 제 2 포맷으로 변환시키는 장치를 개시한다.
이 특허는 비디오 및 그래픽과 같은 두 개의 개별적인 멀티미디어 영상의 병합(merge)을 개시하고 있지 않으며 비디오 윈도우의 재배치가능성을 용이하게 처리할 능력을 가지고 있지 않다.
이 특허는 두 개의 비디오 신호를 동기화하기 위한 장치를 일반적으로 기술하고 있으나, 단일의 공유 프레임 버퍼내에서 비디오 데이터 스트림과 그래픽 데이터 영상의 오버레잉을 개시하거나 또는 제안하고 있지 않다.
Video Storage and Syncgronezation 이란 명칭의 미합중국 특허 제 5,347,322 호는 하나 이상의 프레임 버퍼 및 선택가능한 지연을 제공하는 출력 버퍼를 갖는 비디오 저정 및 동기화 시스템을 개시한다. 인입 비디오 신호는 디지털 화되고 메모리 및/또는 버퍼에 경로배정(route)된다. 저장 신호는 메모리로부터 인입 신호와 동기화하여 판독되고 출력 버퍼에서 프로세싱되기 전에 인입 신호와 혼합될 수 있다.
이 특허는 스트림이 항상 일정한 비율로 제공되는 다수의 라이브 비디오 스트림(a plurality of live video stream)을 동기화하는 방법을 개시한다. 다수의 그래픽 디스플레이 시스템에서 그래픽 데이터의 갱신이 항상 일정한 비율로 이루어지지 않고 이 특허에서 기술된 시스템에 의해 처리될 수 없다는 점에서, 이 특허에서의 일정한 비율이라는 요건은 매우 제한적인 요소이다.
이 특허는 두 개의 비디오 신호를 동기화하기 위한 장치를 일반적으로 기술하고 있으나, 단일의 공유 프레임 버퍼내에서 비디오 데이터 스트림과 그래픽 데이터 영상의 오버레잉을 개시하서나 또는 제한하고 있지 않다.
따라서, 본 발명의 목적은, 모두 중앙 처리 장치에 의해 제어되는 비디오 프로세서, 그래픽 프로세서 및 디스플레이 모니터를 구비하며, 상기한 비디오 프로세서는 그래픽 프로세서로부터 출력된 비디오 및 비디오 프로세서로부터 출력된 비디오를 동기화하기 위해 프로그램가능한 위상 조정가능 동기 신호를 구비하는 멀티미디어 디스플레이 시스템에 있어서, 비디오 데이터의 두 소스간의 위상 또는 주파수 차로 발생하는 디스플레이된 아티팩트를 제거하는 것이다.
따라서, 멀티미디어 디스플레이 시스템(multimedia display system)은 중앙 처리 장치(central processing unit), 중앙 처리 장치에 연관된 저장 장치(storage device), 중앙 처리 장치와 저장 장치가 접속되는 표준형 인터페이스 버스(standard intergace bus), 중앙 처리 장치로부터의 커맨드에 응답하여 그래픽 데이터(graphic data)를 발생하기 위해 버스에 접속된 그래픽 프로세서(graphic processor), 아날로그 비디오 신호를 디지털 형태로 변환하고 동기 신호를 생성하기 위한 디지타이저(digitizer), 디지털 화된 비디오 데이터를 처리하는 비디오 프로세서(video processor), 그래픽 프로세서에 의해 생성된 그래픽 데이터를 저장하기 위한 공유 프레임 버퍼(shared frame buffer), 저장된 디지털 데이터를 비디오 모니터(video moniter)를 구동시키기에 적절한 데이터 스트림(data stream)으로 변환시키기 위한 장치, 및 그래픽 데이터와 비디오 정보를 디스플레이하기 위한 비디오 모니터를 포함하되, 상기 비디오 프로세서는 재배치가능한 윈도우(relocatable windows)를 처리하는 능력을 가지고 공유 프레임 버퍼를 통해 비디오 데이터 및 그래픽 데이터를 동기화하기 위한 프로그램가능 가변 위상 수직 동기 신호(programmable variable phase vertical synchronization)를 생성한다.
본 발명의 장점은 비디오 모니터상에 디스플레이될 데이터의 두 소스가 단일의 공유 프레임 버퍼에 동시에 저장될 수 있으며, 디스플레이된 아티팩트가 프로그램가능한 수직 동기 신호의 사용을 통해 제거되는 점이다.
이상과 같이 다음의 본 발명의 상세한 설명이 보다 잘 이해될 수 있도록 본 발명의 특성 및 기술적인 장점을 폭넓게 개괄하였다. 본 발명의 청구 범위의 주제를 형성하는 본 발명의 부가적인 특성 및 장점이 이하 기술될 것이다.
본 발명 및 그의 장점의 보다 완전한 이해는, 첨부되는 도면과 함께 다음의 설명을 참조하면 가능할 것이다.
종래 기술에서, 한 프레임으로부터 다음 프레임으로의 데이터 변화로 인해 발생하는 디스플레이된 영상에서의 아티팩트를 제거하는 표준 기법은 한 프레임 버퍼에 다음 프레임을 로딩하는 동안 다른 프레임 버퍼가 디스플레잉 장치에 판독되는 이중 프레임 버퍼를 이용하는 것이다. 이 기법은 매우 잘 동작하나, 프레임 버퍼에 대해 두배의 저장장치, 이중 제어 회로, 및 프레임 버퍼 경로에 있어 헐씬 높은 대역폭을 필요로 한다.
대조적으로, 본 발명에 따른 멀티미디어 시스템은 중앙 처리 장치의 커맨드하에 그래픽 프로세서로부터 발생된 그래픽 데이터가 NTSC 또는 PAL과 같은 다수의 표준 포맷중 한 포맷인 표준형 텔레비전 신호와 같은 비디오 데이터와 동시에 저장된다. 그래픽 데이터 및 비디오 데이터는 상이한 주파수 또는 위상의 동기 신호를 가질 수 있으므로, 동기 신호가 동기화되거나 또는, 텔레비전 산업에서 통상적으로 칭해지는 바와 같이 젠로크되는 것이 요구된다.
제1도를 참조하면, 본 발명을 구체화하는 멀티미디어 디스플레이 시스템(100)이 기술될 것이다.
멀티미디어 디스플레이 시스템(100)은 시스템(100)을 제어하고 멀티미디어 시스템(100)의 출력으로서 디스플레이 모니터(114)상에 그래픽 영상을 도시하는 커맨드를 생성하기 위한 중앙 처리 장치(102)를 포함한다. 저장 장치(104)는 시스템에서 사용하는 인스트럭션 및 데이터를 저장하기 위한 중앙 처리 장치(102)에 연관된다. 중앙 처리 장치(102) 및 저장 장치(104)는 예를 들면, PCI 또는 ISA 와 같은 다수의 표준형 시스템 버스중 한 버스로서 구현될 수 있는 시스템 버스(106)에 접속된다.
중앙 처리 장치(102)로부터 커맨드를 수신하고 디스플레이될 그래픽 영상을 나타내는 화소 데이터를 생성하는 그래픽 프로세서(108)는 시스템 버스(106)에 또한 부착된다. 그래픽 프로세서(108)의 화소 데이터 출력은 공유 프레임 버퍼(110)에 저장된다.
디스플레이 모니터(114)상에 영상을 생성하기 위해서, 공유프레임 버퍼(110)으로부터의 데이터는 RAMDAC(랜덤 액세스 메모리 디지털 -아날로그 변환기)로서 편리하게 구현될 수 있는 변환 장치(112)로 판독된다. 변환 장치(112)는 디스플레이 모니터(114)에 컬러 및 휘도 데이터를 포함하는 비디오 스트림을 생성한다.
멀티미디어 디스플레이 시스템인 시스템(100)은 전형적으로 디스플레이 모니터(114)상에 디스플레이될 정보의 또다른 소스를 또한 가질 수 있다. 예를 들면, NTSC 또는 PAL 과 같은 표준형 포맷의 표준형 텔레비전 신호(122)는 모니터(114)상에서의 디스플레이를 위해 시스템(100)에 입력될 수 있다. 비디오 신호는 비디오 신호의 컬러/휘도 신호, 수평 동기 신호, 수직 동기 신호, 및 클럭킹 신호를 위해 출력되었던 젠록 및 디지타이저 회로(124)에 의해 디지털 화된다. 이들 각각의 신호는 디스플레이 모니터(114)상에 제공되는 화소 데이터를 생성하는 비디오 프로세서(126)에 입력된다. 비디오 프로세서(126)로부터 출력된 화소 데이터는 그래픽 프로세서(108)로부터의 데이터와 마찬가지로 공유 프레임 버퍼(110)에 저장된다.
비디오 프로세서(126)로부터의 화소 데이터는 그래픽 프로세서(108)로부터의 데이터와 상이한 클럭 주파수 또는 위상에서 동작될수 있으므로, 두 데이터 소스간에 동기화를 제공할 필요가 있다. 상이한 클럭 주파수에서 또는 동일한 클럭 주파수이나 상이한 위상에서 동작하는 비디오 데이터의 두 소스간의 동기화는 젠로킹으로 칭해진다. 비디오 프로세서(126)는 그래픽 프로세서(108)에 입력되고 또한 비디오 모니터(114)로 구동되는 조정가능한 수직 동기 신호를 생성한다. 조정가능한 수직 동기 신호의 생성은 제2도를 참조하여 보다 상세히 기술될 것이다.
제2도를 참조하면, 비디오 프로세서(126)로부터의 수직 동기 입력(VSYNCIN) 신호는 라인(204)상에서 프로그램된 위상 지연 값을 카운터(206)에 로딩하고, 카운터(206)를 인에이블시킨다. 라인(208)상에서 비디오 프로세서(126)로부터의 수평 동기(HSYNC)는 각 HSYNC 펄스에 대해 카운터내의 계수를 하나씩 감소시킨다. 카운터(206)의 계수가 0에 도달하는 경우, 라인(210)상의 카운터 출력이 하이(high)로 되고, 양 에지(positive edge) 검출기 회로(212)로부터 라인(211)상으로 VSYNCONT 신호를 생성한다. 라인(211)상의 VSYNCONT 신호는 그래픽 및 비디오는 데이터의 동기화를 위해 그래픽 프로세서(108)에 접속된다. 또한, 라인(210)상의 카운터 출력이 하이로 되는 경우, 카운터 디스에이블 신호는 인버터(214)를 통해 인에이블 입력(216)으로 전송되어 다음 VSYNCONT 신호를 위해 카운터(206)를 리세트시킨다.
제3도를 참조하면, 바람직하지 않은 아티팩트의 시각적인 표시가 기술될 것이다.
비디오 모니터(114)는 윈도우(302)내의 그래픽 데이터및 윈도우(304)내의 비디오 데이터를 디스플레이한다. 프레임 n으로부터의 비디오 데이터(306)는 윈도우(304)의 상위 부분을 점유하고 프레임 n-1 로부터의 비디오 데이터(308)는 윈도우(304)의 하위 부분을 점유한다. 비디오 데이터(306)와 비디오 데이터(308) 사이의 인터페이스는 2개의 비디오 프레임으로부터의 데이터의 경계인 원치않는 포인터 아트팩트(310)를 생성한다. 아티팩트는 전형적으로 하나의 화소 높이이고 윈도우(304)의 길이와 동일한 길이를 갖는다. 아티팩트는 급속한 비디오 모션일 경우 보다 두드러질 수 있다.
비록 본 발명 및 그의 장점이 자세히 기술되었다 하더라도, 당 분야에서 통상의 지식을 가진자라면 첨부되는 청구 범위에 의해 정의되는 본 발명의 정신 및 범위로부터 벗어나지 않고 각종 변경, 대체 및 수정이 가능할 것임을 이해할 수 있을 것이다.

Claims (8)

  1. 중앙 처리 장치(a central precessing unit)와; 상기 중앙 처리 장치에 연관된 저장 장치(a storage device)와; 상기 중앙 처리 장치 및 하나 이상의 주변 장치(one or more periphral devices)가 접속되는 인터페이스 버스(an interface bus)와; 상기 중앙 처리 장치로부터의 커맨드에 응답하여 그래픽 데이터를 생성하기 위한 상기 인터페이스 버스에 접속된 그래픽 프로세서(a graphic processor)와; 비디오 데이터를 프로세스하고, 재배치가능한 윈도우를 처리할 능력을 가지고 공유 프레임 버퍼를 통해 상기 비디오 데이터 및 상기 그래픽 데이터를 동기화하기 위한 프로그램가능 가변 위상 수직 동기 신호(a pregrammable variable phase vertical synchronization signal)를 생성하기 위한 가변 동기 생성 회로(a variable syncgeneration circuit)를 구비하는 비디오 프로세서(a video processor)와; 상기 그래픽 프로세서에 의해 생성된 그래픽 데이터, 및 상기 디지털 화된 비디오 데이터를 저장하기 위한 공유 프레임 버퍼(a shared frame buffer)와; 상기 공유 프레임 버퍼에 저장된 데이터를 비디오 모니터(a video monitor)를 구동시키기에 적절한 데이터 스트림(a datd stream)으로 변환시키기 위한 장치와; 상기 그래픽 데이터 및 상기 디지털 화된 비디오 데이터를 디스플레이하기 위한 비디오 모니터를 포함하는 멀티미디어 디스플레이 시스템(a multimedia display system).
  2. 제1항에 있어서, 아날로그 비디오 신호(an analog video signal)를 디지털 화된 비디오 데이터로 변환시키기 위한 디지타이저(a digitizer)를 더 포함하는 멀티미디어 디스플레이 시스템.
  3. 제1항에 있어서, 상기 가변 동기 생성 회로는,
    위상 지연(a phase delay)을 나타내는 사전결정된 수평 라인수(a predetermined number of horizontal lines)를 카운트하기 위한 카운터(a counter)와; 상기 카운터의 사전결정된 출력 카운트(a predetermined output count)에 응답하는 동기 펄스 생성 회로(a sync pulse generation circuit)를 더 포함하는 멀티미디어 디스플레이 시스템.
  4. 데이터 프로세싱 시스템에서 비디오 모니상의 디스플레이를 위해 다수의 데이터 소스(a plurality of data sources)를 동기화하기 위한 방법에 있어서, 제 1 프로세서(a first processor)에서 제 1 데이타 소스(a first data source)로부터의 데이터를 프로세스하는 단계와; 제 2 프로세서(a second processor)에서 제 2 데이터 소스(a second data source)로부터의 데이터를 프로세스하는 단계와; 상기 비디오 모니터상에서 상기 제 1 소스로부터의 상기 데이터 및 상기 제 2 소스로부터의 상기 데이터의 디스플레이를 동기화하기 위해 상기 제 1 프로세서내에서 다수의 동기 신호( a pluraluty of synchronization signals)를 생성하는 단계와; 공유 버퍼내에 상기 제 1 소스로부터의 상기 데이터 및 상기 제 2 소스로부터의 상기 데이터를 저장하는 단계; 및 상기 비디오 모니터상에 상기 버퍼내에 저장된 데이터를 디스플레이하는 단계를 포함하는, 데이터 프로세싱 시스템에서 비디오 모니터상의 디스플레이를 위해 다수의 데이터 소스를 동기화하는 방법.
  5. 제4항에 있어서, 상기 생성 단계는, 입력 동기 신호(an input synchronization signal) 및 출력 동기 신호(an output synchronization signal) 사이의 사전결정된 위상 지연(a predetermined phase delay)을 나타내는 계수를 저장하는 단계와; 상기 저장된 계수에 대해 계수에서 다수의 카운트 신호를 카운트하는 단계와; 상기 카운터가 사전결정된 계수에 도달하는 경우 동기 신호 출력을 생성하는 단계를 더 포함하는, 데이터 프로세싱 시스템에서 비디오 모니터상의 디스플레이를 위해 다수의 데이터 소스를 동기화하는 방법.
  6. 제5항에 있어서, 상기 카운팅 단계는 수평 동기 펄스를 카운트하는, 데이타 프로세싱 시스템에서 비디오 모니터상의 디스플레이를 위해 다수의 데이터 소스를 동기화하는 방법.
  7. 제5항에 있어서, 상기 입력 및 출력 동기 신호는 수직 동기 신호인, 데이터 프로세싱 시스템에서 비디오 모니터상의 디스플레이를 위해 다수의 데이터 소스를 동기화하는 방법.
  8. 제5항에 있어서, 상기 계수는 상기 제 1 데이터 소스 및 상기 제 2 데이터 소스 사이의 위상 지연을 나타내는, 데이터 프로세싱 시스템에서 비디오 모니터상의 디스플레이를 위해 다수의 데이터 소스를 동기화하는 방법.
KR1019960014890A 1995-05-24 1996-05-07 멀티미디어 디스플레이 시스템 및 데이타 프로세싱 시스템에서 비디오모니터상의 디스플레이를 위해 다수의 데이타 소스를 동기화하는 방법 KR100218618B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US44904795A 1995-05-24 1995-05-24
US08/449,047 1995-05-24
US8/449,047 1995-05-24

Publications (2)

Publication Number Publication Date
KR960043761A KR960043761A (ko) 1996-12-23
KR100218618B1 true KR100218618B1 (ko) 1999-09-01

Family

ID=23782664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960014890A KR100218618B1 (ko) 1995-05-24 1996-05-07 멀티미디어 디스플레이 시스템 및 데이타 프로세싱 시스템에서 비디오모니터상의 디스플레이를 위해 다수의 데이타 소스를 동기화하는 방법

Country Status (5)

Country Link
US (1) US5977989A (ko)
EP (1) EP0744731B1 (ko)
JP (1) JPH08331472A (ko)
KR (1) KR100218618B1 (ko)
DE (1) DE69604969T2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW346586B (en) * 1997-05-16 1998-12-01 Feng Bao Systems Co Ltd Ing Method for editing a multimedia simultaneous teaching system
US6304297B1 (en) * 1998-07-21 2001-10-16 Ati Technologies, Inc. Method and apparatus for manipulating display of update rate
US6321335B1 (en) 1998-10-30 2001-11-20 Acqis Technology, Inc. Password protected modular computer method and device
US6311268B1 (en) * 1998-11-06 2001-10-30 Acqis Technology, Inc. Computer module device and method for television use
US6661422B1 (en) * 1998-11-09 2003-12-09 Broadcom Corporation Video and graphics system with MPEG specific data transfer commands
EP1145218B1 (en) 1998-11-09 2004-05-19 Broadcom Corporation Display system for blending graphics and video data
US7982740B2 (en) 1998-11-09 2011-07-19 Broadcom Corporation Low resolution graphics mode support using window descriptors
US6768774B1 (en) 1998-11-09 2004-07-27 Broadcom Corporation Video and graphics system with video scaling
US7213061B1 (en) 1999-04-29 2007-05-01 Amx Llc Internet control system and method
US6718415B1 (en) 1999-05-14 2004-04-06 Acqis Technology, Inc. Computer system and method including console housing multiple computer modules having independent processing units, mass storage devices, and graphics controllers
US6643777B1 (en) 1999-05-14 2003-11-04 Acquis Technology, Inc. Data security method and device for computer modules
US6657646B2 (en) * 1999-06-08 2003-12-02 Amx Corporation System and method for multimedia display
US6606127B1 (en) * 1999-06-10 2003-08-12 Enseo, Inc. System and method for synchronizing, storing and accurately reproducing video signals
US6795863B1 (en) 1999-08-10 2004-09-21 Intline.Com, Inc. System, device and method for combining streaming video with e-mail
US7120924B1 (en) 2000-02-29 2006-10-10 Goldpocket Interactive, Inc. Method and apparatus for receiving a hyperlinked television broadcast
US7367042B1 (en) 2000-02-29 2008-04-29 Goldpocket Interactive, Inc. Method and apparatus for hyperlinking in a television broadcast
US7343617B1 (en) 2000-02-29 2008-03-11 Goldpocket Interactive, Inc. Method and apparatus for interaction with hyperlinks in a television broadcast
US20020108115A1 (en) * 2000-12-11 2002-08-08 The Associated Press News and other information delivery system and method
US7426537B2 (en) * 2002-05-31 2008-09-16 Microsoft Corporation Systems and methods for sharing dynamic content among a plurality of online co-users
US7287054B2 (en) * 2002-05-31 2007-10-23 Microsoft Corporation Systems and methods for shared browsing among a plurality of online co-users
JP4161770B2 (ja) * 2003-04-01 2008-10-08 ソニー株式会社 データ合成装置およびデータ合成方法
US7483031B2 (en) * 2003-04-17 2009-01-27 Nvidia Corporation Method for synchronizing graphics processing units
US8063916B2 (en) 2003-10-22 2011-11-22 Broadcom Corporation Graphics layer reduction for video composition
US20070059669A1 (en) * 2005-08-23 2007-03-15 Lockheed Martin Corporation Systems and methods for processing video images
WO2007030421A2 (en) 2005-09-07 2007-03-15 Amx Llc Method and computer program for device configuration
US20080036911A1 (en) * 2006-05-05 2008-02-14 Robert Noory Method and apparatus for synchronizing a graphics signal according to a reference signal
US7990724B2 (en) 2006-12-19 2011-08-02 Juhasz Paul R Mobile motherboard
US8990673B2 (en) * 2008-05-30 2015-03-24 Nbcuniversal Media, Llc System and method for providing digital content
US10067715B2 (en) * 2014-06-27 2018-09-04 Hewlett Packard Enterprise Development Lp Buffer-based update of state data

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4490741A (en) * 1982-10-08 1984-12-25 Heath Company Synchronization signal stabilization for video image overlay
US4536683A (en) * 1983-06-23 1985-08-20 Zenith Electronics Corporation Horizontal phase shifter
US4964069A (en) * 1987-05-12 1990-10-16 International Business Machines Corporation Self adjusting video interface
US4814872A (en) * 1987-06-04 1989-03-21 Tektronix, Inc. Digital video probe system
US4961071A (en) * 1988-09-23 1990-10-02 Krooss John R Apparatus for receipt and display of raster scan imagery signals in relocatable windows on a video monitor
US4994912A (en) * 1989-02-23 1991-02-19 International Business Machines Corporation Audio video interactive display
US5227863A (en) * 1989-11-14 1993-07-13 Intelligent Resources Integrated Systems, Inc. Programmable digital video processing system
JPH05324821A (ja) * 1990-04-24 1993-12-10 Sony Corp 高解像度映像及び図形表示装置
US5185603A (en) * 1990-07-13 1993-02-09 Medin David L Apparatus for synchronizing computer and video images to be simultaneously displayed on a monitor and method for performing same
US5245322A (en) * 1990-12-11 1993-09-14 International Business Machines Corporation Bus architecture for a multimedia system
US5347322A (en) * 1991-07-09 1994-09-13 Rebo Research Video storage and synchronization
US5229853A (en) * 1991-08-19 1993-07-20 Hewlett-Packard Company System for converting a video signal from a first format to a second format
US5243447A (en) * 1992-06-19 1993-09-07 Intel Corporation Enhanced single frame buffer display system
US5517612A (en) * 1993-11-12 1996-05-14 International Business Machines Corporation Device for scaling real-time image frames in multi-media workstations
US5563633A (en) * 1993-12-30 1996-10-08 At&T Global Information Solutions Company Method and apparatus for data compression during monitor refresh operations
DE69535693T2 (de) * 1994-12-23 2009-01-22 Nxp B.V. Einzelrasterpufferbildverarbeitungssystem
US5727192A (en) * 1995-03-24 1998-03-10 3Dlabs Inc. Ltd. Serial rendering system with auto-synchronization on frame blanking
US5684968A (en) * 1995-06-16 1997-11-04 International Business Machines Corporation Method and apparatus for processing multiple images concurrently

Also Published As

Publication number Publication date
EP0744731A2 (en) 1996-11-27
KR960043761A (ko) 1996-12-23
DE69604969D1 (de) 1999-12-09
US5977989A (en) 1999-11-02
EP0744731B1 (en) 1999-11-03
DE69604969T2 (de) 2000-05-18
EP0744731A3 (en) 1998-01-14
JPH08331472A (ja) 1996-12-13

Similar Documents

Publication Publication Date Title
KR100218618B1 (ko) 멀티미디어 디스플레이 시스템 및 데이타 프로세싱 시스템에서 비디오모니터상의 디스플레이를 위해 다수의 데이타 소스를 동기화하는 방법
JP3268779B2 (ja) ビデオウィンドウのための可変ピクセルデプスおよびフォーマット
JP2656737B2 (ja) ビデオ情報を処理するためのデータ処理装置
US5764964A (en) Device for protecting selected information in multi-media workstations
US5119082A (en) Color television window expansion and overscan correction for high-resolution raster graphics displays
US5633687A (en) Method and system for providing an interlaced image on an display
EP0782333B1 (en) Image display apparatus
US6611260B1 (en) Ultra-high bandwidth multi-port memory system for image scaling applications
US5432905A (en) Advanced asyncronous video architecture
US6903733B1 (en) Ultra-high bandwidth multi-port memory system for image scaling applications
JPH10319928A (ja) フォーマット変換用マルチスキャンビデオタイミング発生器
JPH07322165A (ja) 多数ビデオウィンドー同時表示方式
US20040075769A1 (en) Video system for combining multiple video signals on a single display
JPH0432593B2 (ko)
US6084568A (en) System and methods for both 2-tap and 3-tap flicker filtering of non-interlaced computer graphics to interlaced lines for television display
US6552750B1 (en) Apparatus for improving the presentation of graphics data on a television display
US7830450B2 (en) Frame synchronization method and device utilizing frame buffer
US6011538A (en) Method and apparatus for displaying images when an analog-to-digital converter in a digital display unit is unable to sample an analog display signal at a desired high sampling frequency
KR100237422B1 (ko) Lcd 모니터 표시장치 및 그 표시방법
WO2022137324A1 (ja) 映像信号を合成する装置、方法及びプログラム
KR100297816B1 (ko) 포맷 컨버터 주변회로
KR100216601B1 (ko) 비디오 분할/합성 장치 및 그 제어 방법
KR950004132B1 (ko) 디지탈 rgb엔코더
JP2003099025A (ja) デジタル表示システム
KR0129516B1 (ko) 다중 동기 대응 주파수 판별회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050519

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee