KR0129516B1 - 다중 동기 대응 주파수 판별회로 - Google Patents
다중 동기 대응 주파수 판별회로Info
- Publication number
- KR0129516B1 KR0129516B1 KR1019910020936A KR910020936A KR0129516B1 KR 0129516 B1 KR0129516 B1 KR 0129516B1 KR 1019910020936 A KR1019910020936 A KR 1019910020936A KR 910020936 A KR910020936 A KR 910020936A KR 0129516 B1 KR0129516 B1 KR 0129516B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- frequency
- synchronous
- video signal
- synchronization
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
다중 동기 영상신호를 수용할 수 있는 디스플레이 기기에서 각각의 동기에 대해 선별적인 신호처리를 수행할 수 있도록 동기 주파수를 판별하는 회로에 관한 것이다.
입력되는 영상신호의 수평동기를 분리해 주파수를 낮추는 분주를 실시한 후, 일정주파수를 갖는 구형파를 기준으로 일정 시간동안 수평동기신호의 수를 카운트하고 이를 코드화하여 상기 입력 영상신호에 대응되는 동기 판별코드를 발생합으로써 각각의 영상신호에 대응한 선별적인 신호처리가 용이하다.
Description
제1도는 본 발명의 실시예에 따른 다중 동기 대응 주파수 판별회로의 블록 구성도
제2도는 본 발명의 실시예에 따른 다중 동기 대응 주파수 판별 동작 파형도
* 도면의 주요부분에 대한 부호의 설명
MV : 다중 동기 영상신호 CE : 동기판별코드
CTL : 카운팅제어신호 10 : 버퍼
20 : 동기 분리부 30 : 분주기
40 : 펄스발생부 50 : 제어로직
60 : 카운터 70 : 인코더
본 발명을 디스플레이 기기에 있어서 소정의 주파수로 영상신호를 처리하는 회로에 관한 것으로, 특히 다중(multi) 동기(synchronization) 영상신호를 각각 구분하여 처리하기 위해 대응 주파수를 판별하는 회로에 관한 것이다.
소비자들의 고품위 선호와 정보긱기 및 디스플레이 기기(display device: TV, monitor)의 기술이 발달함에 따라 다양한 영상신호의 디스플레이를 수용할 수 있는 기기들이 속속 개발되어 지고 있으며 그 수요도 상당히 커지고 있다.
단일(mono) 동기 디스플레이 기기에서는 동기 주파수가 고정(가정)되어 있음므로 영상신호를 처리할 때 그 고정된 주파수로 안정되게 처리를 할 수 있다. 그러나 노말(normal) 혹은 더블(double) NTSC(National Television System Commitee), PAL(Phase Alternation by lion), EGA(Enhanced Graphics Adapter), VGA(Video Graphics Array) 및 HD(High Definition) 등 동기가 다른 여러 종류의 영상신호가 있으므로, 디스플레이 기기에서는 각각의 영상신호마다 그 처리를 구별해 줄 필요가 있다. 일 예로 다중 동기 대응 디지탈 콘버어젼스(convergence)의 경우 다양한 입력 영상신호에 대응하여각각의 테스트 신호를 만들어 주거나 각각의 영상신호에 대해 씨드(seed) 데이터를 구별하여 신호처리를 할 필요가 있는데, 이를 위해서는 입력된 영상신호가 어떤 신호인지 먼저 파악되어야 한다. 따라서 본 발명의 목적은 다중 동기 영상신호를 수용하는 디스플레이 기기에서 각 동기에 따를 선별적인 영상신호 처리를 위해 먼저 동기 주파수를 판별하는 회로를 제공함에 있다.
상기한 목적을 달성하기위한 본 발명은 입력되는 영상신호의 수평동기를 분리해 주파수를 낯추는 분주를 실시한 후, 일정 주파수를 갖는 구형파를 기준으로 일정 시간동안 수평동기신호의 수를 카운트하고 이를 코드화하여 상기 입력 영상신호에 대응되는 동기판별코드를 발생함으로써 각각의 영상신호에 대응한 선별적인 신호처리가 용이하도록 함을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
하기 설명에서는 구체적인 회로의 구성 소자등과 같은 많은 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1도는 본발명의 일 실시예에 따른 다중 동기 대응 주파수 판별회로의 블록 구성으로서, 입력 영상신호(MV)를 버퍼링하는 버퍼(10)와, 상기 버퍼링된 영상신호(MV)의 복합동기신호로부터 수평동기신호를 분리해내는 동기분리부(20)와, 상기 분리된 수평동기신호의 주파수를 소정 분주하여 낮추는 분주기(30)와, 소정의 주파수를 갖는 구형의 펄스를 발생하는 펄스발생부(40)와, 상기분주된 수평동기신호를 소정의 제어를 받아 카운트하는 카운터(60)와, 상기 분주기(30)의 출력과 상기 펄스발생부(40)의 출력을 입력하여 소정의 듀레이션(duration)을 가지는 제어신호(CTL)를 발생하고 이로써 상기 카운터(60)의 카운트 동작을 제어하는 제어로직(50)과, 상기 카운터(60)의 출력을 부호화하여 상기 영상신호(MV)에 대응하는 동기 판별코드(CE)를 출력하는 인코더(encoder)(70)로 구성된다.
제2도는 본 발명의 실시예에 따른 다중 동기 대응 주파수 판별 동작 파형도이다. (2a)는 소정 분주된 수평동기신호의 파형으로서, 이는 분주기(30)의 출력이다. (2b)는 1헤르쯔(Hz)의 구형파로서, 이는 펄스발생부(40)의 출력이다. (2c)는 제어신호(CTL)로서, 이는 제어로직(50)에서 출력된다.
이하 다중 동기 대응 주파수 판별 동작예를 상기 제1및 제 2도를 참조하여 구체적으로 설명한다. 입력 영상신호(MV)가 버퍼(10)를 통해 동기 분리부(20)에 전달된다. 이 때 상기 버퍼(10)는 입력되는 신호의 안정화를 꾀하기 위해 연결한 것이다. 상기 다중 동기 영상신호(MV)의 수평 및 수직 동기 주파수 FH, Fv는 하기 (표1)에 도시한 바와 같다.
상기 (표 1)에 기재된 바와 같이 수직동기신호는 각 영상신호에 따라 주파수 차이가 크지 않다. 그러므로 본 실시예에서는 각 영상신호를 판별하는 기준신호로 수평동기신호를 사용한다.
상기 동기 분리부(20)에서는 상기 다중 동기 영상신호(MV)로부터 수평 동기 신호를 분리해낸다. 이때 상기 수평동기신호의 주파수는 킬로헤르쯔(KHz)단위이므로 고화질 영상신호(1280X1024)의 경우 카운터(60)에서는 60000번 이상 카운트 동작을 해야 한다. 그런데 만일 상기 카운터(60)의 전단에 1/1000의 분주 비율을 가지는 분주기(30)를 접속하게 되면 상기 수평동기신호에 대한 1/1000 분주가 이루어져 상기 카운터(60)는 60번만 카운트 동작을 하면된다. 또한 더블 NTSC,HD MUSE(Multiple SubNyquist Sampling Encoding)는 각각 31.5, 33.75킬로헤르쯔와 같이 근사한 주파스를 갖고 있다. 이와같이 근사한 주파수를 갖는 경우에는 그 주파수 판별시의 변별력을 높이기 위해 분주를 할 필요가 있다. 다시 말해서, 상기분주기(30)로 1차 주파수를 일정정도 낮춰 놓고 주파수를 판별하게 되면 에러율이 떨어져 오동작을 막을 수 있다.
상기 분주기(30)의 출력, 즉 소정 분주된 수평동기 신호는 제어로직(50)으로 입력됨과 동시에 카운터(60)로 입력된다. 이에 상기 카운터(60)는 상기 제어로직(50)으로부터 출력되는 제어신호(CTL)에 의거 소정 기간동안 분주된 수평동기신호를 카운트한다.
상기 제어신호(CTL)는 제2도의 (2b)에 도시한 바와 같이 1헤르쯔의 주파수를 갖는 구형파로부터 상기 제어로직(50)이 발생하는 것으로, 한 구형파의 발생 직후부터 다음 구형파의 발생 직전까지 하이상태를 유지한다.
상기 구형파는 펄스발생부(40)에서 발진하여 상기 제어로직(50)에 공급하는 것으로, 상기 카운터(60)가 1초 동안에 분주된 수평동기신호를 카운트하오록 동작시키기 위한 상기 제어신호(CTL)을 발생시키는 데 사용된다.
한편, 상기 카운터(60)의 출력은 입력 영상신호에 따라하기 (표 2)에 기재한 바와 같이 다르다.
이렇게 상기 카운터(60)가 CGA영상신호의 경우 15, EGA영상신호의 경우 21, PGC 영상신호의 경우 30, VGA400영상신호의 경우 31, HD(1280×1024) 영상신호의 경우 60을 카운트하여 출력하면 이 값은 인코더(70)로 전달된다. 상기 인코더(70)는 상기 카운트값을 부호화하여 동기판별코드(CE)를 출력한다. 상기 인코더(70)의 출력은 하기 (표3)과 같이 15→1, 21→2, 30→3, 31→4, 60→5로 상기 카운터(60)의 출력과 맵핑(mapping)되어 있다.
결론적으로, 각각 다른 동기 주파수를 갖는 입력 영상신호 CGA, EGA, PGC ,VGA400,HD(1280X1024)는 하기한 (표 4)와 같이 각각 1, 2, 3, 4, 5로 코드화시킬 수 있다.
상술한 바와 같은 본 발명은 수평동기신호를 이용하여 각각의 영상신호를 판별함으로써 해당 영상신호에 대응한 선별적인 처리가 용이하게 하는 장점이 있다. 그러므로 다중 동기의 영상신호를 처리하여 디스플레이하는 프로젝터(projector) 및 모니터 등에 이용되면 좋은 효과를 발휘할 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐 만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
Claims (5)
- (삭제)
- (삭제)
- 임의의 수평 및 수직 동기 주파수를 갖는 영상신호를 처리하여 화면 위에 디스플레이하는 기기에서 각 영상신호에 따라 그 처리를 선별적으로 수행하기 위해 동기 주파수를 판별하는 회로에 있어서, 상기 다중동기 영상신호로부터 수평동기신호를 분리하여 출력하는 동기 분리부와, 상기 분리된 수평 동기 신호를, 근사한 주파수를 갖는 다른 신호와의 변별력을 높이기 위해 수정의 분주비로 분주하여 주파수를 낮추는 분주기와, 소정의 주파수를 갖는 구형의 펄스를 발생하는 펄스발생부와, 상기 분주된 수평동기신호의 입력에 응답하여, 상기 펄스발생부에서 임의의 한 펄스를 발생한 직후로부터 다음 펄스를 발생하기 직전까지의 시간에 대응하는 듀레이션을 가지는 제어신호를 발생하는 제어로직과, 상기 제어신호의 듀레이션동안 상기 분주된 수평동기신호를 카운트하는 카운터와, 상기 카운터에 의한 카운트값을 부호화하여 소정의 동기판별코드를 출력하는 인코더로 구성함을 특징으로 하는 다중 동기 주파수 판별회로.
- (삭제)
- 제 3항에 있어서, 상기 분주기의 분주비는 1/1000임을 특징으로하는 다중 동기 주파수 판별회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910020936A KR0129516B1 (ko) | 1991-11-22 | 1991-11-22 | 다중 동기 대응 주파수 판별회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910020936A KR0129516B1 (ko) | 1991-11-22 | 1991-11-22 | 다중 동기 대응 주파수 판별회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930011635A KR930011635A (ko) | 1993-06-24 |
KR0129516B1 true KR0129516B1 (ko) | 1998-04-10 |
Family
ID=19323305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910020936A KR0129516B1 (ko) | 1991-11-22 | 1991-11-22 | 다중 동기 대응 주파수 판별회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0129516B1 (ko) |
-
1991
- 1991-11-22 KR KR1019910020936A patent/KR0129516B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930011635A (ko) | 1993-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100218618B1 (ko) | 멀티미디어 디스플레이 시스템 및 데이타 프로세싱 시스템에서 비디오모니터상의 디스플레이를 위해 다수의 데이타 소스를 동기화하는 방법 | |
US4580165A (en) | Graphic video overlay system providing stable computer graphics overlayed with video image | |
US8384707B2 (en) | Method for synchronizing display of images in a multi-display computer system | |
US6122000A (en) | Synchronization of left/right channel display and vertical refresh in multi-display stereoscopic computer graphics systems | |
EP0782333A2 (en) | Image display apparatus | |
EP0497377A2 (en) | Genlock frequency generator | |
KR20060047515A (ko) | 동기화 신호 발생기, 비디오 변환 회로, 동기화 신호 발생방법 및 비디오 변환 방법 | |
KR20000035849A (ko) | 모듈러 멀티플렉싱 시스템 | |
KR100312710B1 (ko) | 디지탈 영상기기를 위한 클럭공급장치 | |
KR100330029B1 (ko) | 표준신호 처리장치 | |
KR0129516B1 (ko) | 다중 동기 대응 주파수 판별회로 | |
KR100850949B1 (ko) | 디지털 영상잡음 분석장치 및 그 방법 | |
KR100935821B1 (ko) | 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법 | |
US10257439B2 (en) | Semiconductor device, video display system and video signal output method | |
US5315387A (en) | Horizontal synchronization circuit | |
JPH031760A (ja) | 受信テレビジョン信号再生装置 | |
KR100323674B1 (ko) | 입력 영상 포맷 검출 장치 | |
KR100229928B1 (ko) | 액정 모니터의 동기신호 유무 표시 방법 및 그 장치 | |
JP2001086428A (ja) | 映像表示装置及びマルチ画面表示装置 | |
KR20040000154A (ko) | 입체3차원영상의 디스플레이 방법과 장치 | |
KR0166758B1 (ko) | Vga영상신호를 액정패널에 표시하는 방법 및 장치 | |
Burket et al. | A flicker free teletext system for digital television receivers | |
KR960002555Y1 (ko) | 복합 동기신호 발생 안정화 회로 | |
GB2368995A (en) | Synchronising vertical refresh cycles of first and second display systems | |
JPH11275384A (ja) | 同期信号処理装置及びそれを備えた画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |